JPH1084233A5

JPH1084233A5 -

Info

Publication number: JPH1084233A5
Application number: JP1996236474A
Authority: JP
Filing date: 1996-09-06
Publication date: 2004-09-16
Anticipated expiration: 2016-09-06

Claims

関数演算回路に使用する波形整形回路であって、前記関数演算回路は、非反転入力端子及び反転入力端子と出力端子とを有する演算増幅器を有しており、前記波形整形回路が、前記出力端子と、前記非反転入力端子及び前記反転入力端子の内の一方である関係する入力端子と、に接続した波形整形回路手段を含み、該波形整形回路手段は、
イ）前記出力端子に接続した入力端と、該入力端とは電気的に絶縁された出力端とを有し、前記出力端子の電圧の大きさを、前記入力端から前記出力端へ、電気的絶縁状態で伝達する電圧伝達手段と、
ロ）前記電圧伝達手段の前記出力端に入力端が接続しており、前記演算増幅器の前記入力端子に出力端が接続した電圧−電流変換手段であって、前記出力端子電圧の大きさに対する所定のしきい値を有しており、前記電圧伝達手段から受けた前記出力端子電圧の大きさと前記所定のしきい値との間の大小関係に依存した大きさの電流を前記入力端子に供給する、前記の電圧−電流変換手段と、
を備えている、波形整形回路。
関数演算回路に使用する波形整形回路であって、前記関数演算回路は、非反転入力端子及び反転入力端子と非反転出力端子及び反転出力端子とを有する演算増幅器を有しており、前記波形整形回路が、
Ａ．前記非反転出力端子と前記反転入力端子とに接続した第１の波形整形回路手段と、
Ｂ．前記反転出力端子と前記非反転入力端子とに接続した第２の波形整形回路手段と、
を含み、
前記第１及び第２の波形整形回路手段の各々は、関係する前記出力端子及び前記入力端子に関して、
イ）前記出力端子に接続した入力端と、該入力端とは電気的に絶縁された出力端とを有し、前記出力端子の電圧の大きさを、前記入力端から前記出力端へ、電気的絶縁状態で伝達する電圧伝達手段と、
ロ）前記電圧伝達手段の前記出力端に入力端が接続しており、前記演算増幅器の前記入力端子に出力端が接続した電圧−電流変換手段であって、前記出力端子電圧の大きさに対する所定のしきい値を有しており、前記電圧伝達手段から受けた前記出力端子電圧の大きさと前記所定のしきい値との間の大小関係に依存した大きさの電流を前記入力端子に供給する、前記の電圧−電流変換手段と、
を備えている、波形整形回路。
請求項１又は２に記載の回路において、
前記波形整形手段は、１つのクリップ回路を構成すること、
を特徴とする波形整形回路。
請求項１又は２に記載の回路において、
前記波形整形手段は、１対のクリップ回路から成るリミッタ回路を構成し、
該リミット回路の前記１対のクリップ回路は、前記所定のしきい値として、互いに異なった第１と第２の所定のしきい値を有していること、
を特徴とする波形整形回路。
請求項３又は４に記載の回路において、
前記関数演算回路は、第１及び第２の電源電圧端子を有し、
前記クリップ回路は、１つのＭＯＳトランジスタを含み、
該ＭＯＳトランジスタは、ゲート電極を、前記演算増幅器の前記出力端子に接続し、ドレイン電極−ソース電極路を、前記第１及び第２電源電圧端子の内の所定の一方と前記演算増幅器の前記入力端子との間に接続し、
これにより前記ＭＯＳトランジスタの内の前記ゲート電極を含む第１部分が、前記電圧伝達手段を構成し、残りの第２部分が前記電圧−電流変換手段を構成すること、を特徴とする波形整形回路。
請求項５に記載の回路において、
前記クリップ回路は、更に少なくとも１つのダイオード接続した追加のＭＯＳトランジスタを含み、
該追加ＭＯＳトランジスタは、ドレイン電極−ソース電極路を、前記演算増幅器の前記入力端子と前記ＭＯＳトランジスタの前記ドレイン電極−ソース電極路との間に、該電極路と直列に接続したこと、
を特徴とする波形整形回路。
請求項３又は４に記載の回路において、
前記関数演算回路は、第１及び第２の電源電圧端子を有し、
前記クリップ回路は、１対の第１と第２のＭＯＳトランジスタを有する電流スイッチを含み、
該電流スイッチは、前記第１及び第２電源電圧端子と前記演算増幅器の前記入力端子との間に接続しており、かつ前記第１及び第２電源電圧端子の内の一方とその他方との間に第１の電流路を有し、そして前記一方の電源電圧端子と前記演算増幅器の前記入力端子との間に第２の電流路を有し、
前記第１電流路は、前記第１ＭＯＳトランジスタのドレイン電極−ソース電極路を含んでおり、該第１ＭＯＳトランジスタのゲート電極は前記演算増幅器の前記出力端子に接続し、
前記第２電流路は、前記第２ＭＯＳトランジスタのドレイン電極−ソース電極路を含み、該第２ＭＯＳトランジスタのゲート電極は前記所定しきい値を受けるように接続し、
前記電流スイッチは、前記出力端子電圧と前記所定しきい値との間の大小関係に依存した前記第１電流路及び前記第２電流路の内の一方のみを開くように動作し、
これによって、前記電流スイッチに含まれる前記第１ＭＯＳトランジスタの内の前記ゲート電極を含む第１部分が、前記電圧伝達手段を構成し、前記電流スイッチの残りの第２部分が前記電圧−電流変換手段を構成したこと、を特徴とする波形整形回路。
請求項１から７のいずれかに記載の回路において、
前記関数演算は、反転、加算、微分、積分の内の１つであること、
を特徴とする波形整形回路。
請求項１に記載の回路において、
前記関数演算回路は、
イ）入力端子と、
ロ）該入力端子と前記演算増幅器の前記関係する入力端子との間に接続した入力回路と、
ハ）前記演算増幅器の前記出力端子と前記関係する入力端子との間に接続した帰還回路と、
を含むこと、を特徴とする波形整形回路。
請求項２に記載の回路において、
前記関数演算回路は、
イ）正入力端子及び負入力端子と、
ロ）該正入力端子と前記演算増幅器の前記反転入力端子との間に接続した第１の入力回路、及び該負入力端子と前記演算増幅器の前記非反転入力端子との間に接続した第２の入力回路と、
ハ）前記演算増幅器の前記非反転出力端子と前記反転入力端子との間に接続した第１の帰還回路、及び前記演算増幅器の前記反転出力端子と前記非反転入力端子との間に接続した第２の帰還回路と、
を含むこと、を特徴とする波形整形回路。
請求項９又は１０に記載の回路において、
前記入力回路は、スイッチトキャパシタから成り、
前記帰還回路は、キャパシタから成ること、
を特徴とする波形整形回路。