JPH1084242A - 電圧制御用減衰器及びその作製方法 - Google Patents
電圧制御用減衰器及びその作製方法Info
- Publication number
- JPH1084242A JPH1084242A JP26146096A JP26146096A JPH1084242A JP H1084242 A JPH1084242 A JP H1084242A JP 26146096 A JP26146096 A JP 26146096A JP 26146096 A JP26146096 A JP 26146096A JP H1084242 A JPH1084242 A JP H1084242A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- strip line
- attenuator
- combiner
- voltage control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000007639 printing Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 21
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000010295 mobile communication Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000002904 solvent Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Attenuators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【課題】電圧制御用の可変減衰器及び２つの結合器を１
つの部品から構成し、電圧制御用減衰器全体の大きさを
小さくすることができ、しかもバイアス電流の変化によ
る電圧制御用の可変減衰器の入出力インピーダンスの変
化を抑制し得る電圧制御用減衰器を提供する。 【解決手段】電圧制御用減衰器は、（イ）基板１０と、
（ロ）該基板１０上に設けられた可変減衰器Ｄ1〜Ｄ4，
Ｌ1，Ｌ2と、（ハ）該基板１０上に形成され、該可変減
衰器の信号入力側に接続された結合器Ｃｐ1から成る分
配器と、（ニ）該基板１０上に形成され、該可変減衰器
の信号出力側に接続された結合器Ｃｐ2から成る合成器
から構成されている。
つの部品から構成し、電圧制御用減衰器全体の大きさを
小さくすることができ、しかもバイアス電流の変化によ
る電圧制御用の可変減衰器の入出力インピーダンスの変
化を抑制し得る電圧制御用減衰器を提供する。 【解決手段】電圧制御用減衰器は、（イ）基板１０と、
（ロ）該基板１０上に設けられた可変減衰器Ｄ1〜Ｄ4，
Ｌ1，Ｌ2と、（ハ）該基板１０上に形成され、該可変減
衰器の信号入力側に接続された結合器Ｃｐ1から成る分
配器と、（ニ）該基板１０上に形成され、該可変減衰器
の信号出力側に接続された結合器Ｃｐ2から成る合成器
から構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば自動車電話
や携帯電話等の移動体通信機器に組み込むのに好適な電
圧制御用減衰器及びその作製方法に関する。
や携帯電話等の移動体通信機器に組み込むのに好適な電
圧制御用減衰器及びその作製方法に関する。
【０００２】
【従来の技術】固定無線機における送信電力は、通常、
一定であり、周囲の温度変化や経時変化により変化する
程度である。そして、電圧制御用の可変減衰器（可変ア
ッテネータ）は、この変化分を吸収し、常に一定の送信
電力を得ることを目的として、固定無線機に組み込まれ
ている。一方、自動車電話や携帯電話等の移動体通信機
器においては、その最大送信電力は、最も半径が大きい
セル（ゾーン）等に合わせて設定されているため、半径
の小さいセル（ゾーン）等においては送信電力を下げな
ければならない。通信中に送信電力を所要品質に見合う
値に設定するこの機能は、送信電力制御と呼ばれる。送
信電力制御は基地局によって行うこともできるが、移動
体通信機器側で行う方が効果が大きい。この場合、基地
局側での受信結果に基づき、基地局からの指令により移
動体通信機器側の送信電力が決定される。また、送信電
力制御は、移動通信システム全体でのコチャンネル干渉
の低減及び移動体通信機器の消費電力低減のためにも必
要とされる。
一定であり、周囲の温度変化や経時変化により変化する
程度である。そして、電圧制御用の可変減衰器（可変ア
ッテネータ）は、この変化分を吸収し、常に一定の送信
電力を得ることを目的として、固定無線機に組み込まれ
ている。一方、自動車電話や携帯電話等の移動体通信機
器においては、その最大送信電力は、最も半径が大きい
セル（ゾーン）等に合わせて設定されているため、半径
の小さいセル（ゾーン）等においては送信電力を下げな
ければならない。通信中に送信電力を所要品質に見合う
値に設定するこの機能は、送信電力制御と呼ばれる。送
信電力制御は基地局によって行うこともできるが、移動
体通信機器側で行う方が効果が大きい。この場合、基地
局側での受信結果に基づき、基地局からの指令により移
動体通信機器側の送信電力が決定される。また、送信電
力制御は、移動通信システム全体でのコチャンネル干渉
の低減及び移動体通信機器の消費電力低減のためにも必
要とされる。
【０００３】このような送信電力制御のために、通常、
電力増幅器の前段に、電圧制御用の可変減衰器（可変ア
ッテネータ）を挿入する。可変減衰器には、固定抵抗ア
レイを高速スイッチで切り替えるデジタル方式と、ＰＩ
Ｎダイオードの抵抗をバイアス電流で可変させるアナロ
グ方式がある。アナログ方式の可変減衰器の回路図の一
例を、図７に示す。高周波帯やマイクロ波帯において
は、ＰＩＮダイオードは純抵抗と見做すことができ、入
力信号を減衰させることができる。即ち、ＰＩＮダイオ
ードの高周波抵抗は、無バイアス時、数ｋΩであるが、
順方向バイアス時には数Ωになり、しかもバイアス電流
の大きさに依存して抵抗値が変化するといった特性を有
する。
電力増幅器の前段に、電圧制御用の可変減衰器（可変ア
ッテネータ）を挿入する。可変減衰器には、固定抵抗ア
レイを高速スイッチで切り替えるデジタル方式と、ＰＩ
Ｎダイオードの抵抗をバイアス電流で可変させるアナロ
グ方式がある。アナログ方式の可変減衰器の回路図の一
例を、図７に示す。高周波帯やマイクロ波帯において
は、ＰＩＮダイオードは純抵抗と見做すことができ、入
力信号を減衰させることができる。即ち、ＰＩＮダイオ
ードの高周波抵抗は、無バイアス時、数ｋΩであるが、
順方向バイアス時には数Ωになり、しかもバイアス電流
の大きさに依存して抵抗値が変化するといった特性を有
する。
【０００４】
【発明が解決しようとする課題】このように、ＰＩＮダ
イオードを用いた電圧制御用の可変減衰器においては、
減衰量の制御のためにバイアス条件を変化させる。然る
に、バイアス電流が変化すると、可変減衰器の入出力イ
ンピーダンスが変化し、その結果、減衰量が変化してし
まうという問題がある。可変減衰器の信号入力側及び信
号出力側に結合器（例えば、３ｄＢカプラー）を取り付
けることによって、可変減衰器の入出力インピーダンス
の変化を低減させることができる。しかしながら、電圧
制御用の可変減衰器及び２つのコイル状の３ｄＢカプラ
ーといった結合器を個別部品から構成すると、電圧制御
用減衰器全体の大きさが大きくなりすぎる。
イオードを用いた電圧制御用の可変減衰器においては、
減衰量の制御のためにバイアス条件を変化させる。然る
に、バイアス電流が変化すると、可変減衰器の入出力イ
ンピーダンスが変化し、その結果、減衰量が変化してし
まうという問題がある。可変減衰器の信号入力側及び信
号出力側に結合器（例えば、３ｄＢカプラー）を取り付
けることによって、可変減衰器の入出力インピーダンス
の変化を低減させることができる。しかしながら、電圧
制御用の可変減衰器及び２つのコイル状の３ｄＢカプラ
ーといった結合器を個別部品から構成すると、電圧制御
用減衰器全体の大きさが大きくなりすぎる。
【０００５】従って、本発明の目的は、電圧制御用の可
変減衰器及び２つの結合器を１つの部品から構成し、電
圧制御用減衰器全体の大きさを小さくすることができ、
しかもバイアス電流の変化による電圧制御用の可変減衰
器の入出力インピーダンスの変化を抑制し得る電圧制御
用減衰器、及びその作製方法を提供することにある。
変減衰器及び２つの結合器を１つの部品から構成し、電
圧制御用減衰器全体の大きさを小さくすることができ、
しかもバイアス電流の変化による電圧制御用の可変減衰
器の入出力インピーダンスの変化を抑制し得る電圧制御
用減衰器、及びその作製方法を提供することにある。
【０００６】上記の目的を達成するための本発明の電圧
制御用減衰器は、（イ）基板と、（ロ）該基板上に設け
られた可変減衰器と、（ハ）該基板上に形成され、該可
変減衰器の信号入力側に接続された結合器から成る分配
器と、（ニ）該基板上に形成され、該可変減衰器の信号
出力側に接続された結合器から成る合成器、から成るこ
とを特徴とする。
制御用減衰器は、（イ）基板と、（ロ）該基板上に設け
られた可変減衰器と、（ハ）該基板上に形成され、該可
変減衰器の信号入力側に接続された結合器から成る分配
器と、（ニ）該基板上に形成され、該可変減衰器の信号
出力側に接続された結合器から成る合成器、から成るこ
とを特徴とする。
【０００７】本発明の電圧制御用減衰器においては、可
変減衰器は、ＰＩＮダイオード、及び基板上に形成され
たインダクタから構成されていることが好ましい。
変減衰器は、ＰＩＮダイオード、及び基板上に形成され
たインダクタから構成されていることが好ましい。
【０００８】また、分配器及び合成器を構成するそれぞ
れの結合器は、線路長λ／４（但し、λは入力信号の波
長）を有することが好ましい。この場合、分配器及び合
成器を構成するそれぞれの結合器は、基板上に形成され
た第１のストリップ線路と、その上に形成された絶縁層
と、該第１のストリップ線路と対向して該絶縁層上に形
成された第２のストリップ線路とから成ることが望まし
い。
れの結合器は、線路長λ／４（但し、λは入力信号の波
長）を有することが好ましい。この場合、分配器及び合
成器を構成するそれぞれの結合器は、基板上に形成され
た第１のストリップ線路と、その上に形成された絶縁層
と、該第１のストリップ線路と対向して該絶縁層上に形
成された第２のストリップ線路とから成ることが望まし
い。
【０００９】本発明の電圧制御用減衰器においては、分
配器及び合成器を構成するそれぞれの結合器の信号入力
側及び信号出力側に、線路長をλ／４とするためのコン
デンサが備えられていることが好ましい。この場合、分
配器及び合成器を構成するそれぞれの結合器は、基板上
に形成された第１のストリップ線路と、その上に形成さ
れた絶縁層と、該第１のストリップ線路と対向して該絶
縁層上に形成された第２のストリップ線路とから成り、
コンデンサのそれぞれは、基板上に形成された第１の電
極部と、該第１の電極部と対向して該絶縁層上に形成さ
れた第２の電極部とから成ることことが好ましい。更に
は、第１のストリップ線路と第１の電極部とを電気的に
接続し、第２のストリップ線路と第２の電極部とを電気
的に接続することが望ましい。
配器及び合成器を構成するそれぞれの結合器の信号入力
側及び信号出力側に、線路長をλ／４とするためのコン
デンサが備えられていることが好ましい。この場合、分
配器及び合成器を構成するそれぞれの結合器は、基板上
に形成された第１のストリップ線路と、その上に形成さ
れた絶縁層と、該第１のストリップ線路と対向して該絶
縁層上に形成された第２のストリップ線路とから成り、
コンデンサのそれぞれは、基板上に形成された第１の電
極部と、該第１の電極部と対向して該絶縁層上に形成さ
れた第２の電極部とから成ることことが好ましい。更に
は、第１のストリップ線路と第１の電極部とを電気的に
接続し、第２のストリップ線路と第２の電極部とを電気
的に接続することが望ましい。
【００１０】上記の目的は、（イ）基板と、（ロ）該基
板上に設けられ、ＰＩＮダイオードを備えた可変減衰器
と、（ハ）該基板上に形成され、該可変減衰器の信号入
力側に接続され、線路長λ／４（但し、λは入力信号の
波長）の結合器から成る分配器と、（ニ）該基板上に形
成され、該可変減衰器の信号出力側に接続され、線路長
λ／４の結合器から成る合成器と、（ホ）分配器及び合
成器を構成するそれぞれの結合器の信号入力側及び信号
出力側に設けられ、結合器の線路長をλ／４とするため
のコンデンサ、から構成され、分配器及び合成器を構成
するそれぞれの結合器は、基板上に形成された第１のス
トリップ線路と、その上に形成された絶縁層と、該第１
のストリップ線路と対向して該絶縁層上に形成された第
２のストリップ線路とから成り、コンデンサのそれぞれ
は、基板上に形成された第１の電極部と、該第１の電極
部と対向して該絶縁層上に形成された第２の電極部とか
ら成る、電圧制御用減衰器の作製方法であって、（Ａ）
基板上に、導電性ペーストを印刷することによって、第
１のストリップ線路及び該第１のストリップ線路に電気
的に接続された第１の電極部を形成する工程と、（Ｂ）
第１のストリップ線路及び第１の電極部上に絶縁層を形
成する工程と、（Ｃ）該絶縁層上に、導電性ペーストを
印刷することによって、第２のストリップ線路及び該第
２のストリップ線路に電気的に接続された第２の電極部
を形成する工程、から成ることを特徴とする本発明の電
圧制御用減衰器の作製方法によって達成することができ
る。
板上に設けられ、ＰＩＮダイオードを備えた可変減衰器
と、（ハ）該基板上に形成され、該可変減衰器の信号入
力側に接続され、線路長λ／４（但し、λは入力信号の
波長）の結合器から成る分配器と、（ニ）該基板上に形
成され、該可変減衰器の信号出力側に接続され、線路長
λ／４の結合器から成る合成器と、（ホ）分配器及び合
成器を構成するそれぞれの結合器の信号入力側及び信号
出力側に設けられ、結合器の線路長をλ／４とするため
のコンデンサ、から構成され、分配器及び合成器を構成
するそれぞれの結合器は、基板上に形成された第１のス
トリップ線路と、その上に形成された絶縁層と、該第１
のストリップ線路と対向して該絶縁層上に形成された第
２のストリップ線路とから成り、コンデンサのそれぞれ
は、基板上に形成された第１の電極部と、該第１の電極
部と対向して該絶縁層上に形成された第２の電極部とか
ら成る、電圧制御用減衰器の作製方法であって、（Ａ）
基板上に、導電性ペーストを印刷することによって、第
１のストリップ線路及び該第１のストリップ線路に電気
的に接続された第１の電極部を形成する工程と、（Ｂ）
第１のストリップ線路及び第１の電極部上に絶縁層を形
成する工程と、（Ｃ）該絶縁層上に、導電性ペーストを
印刷することによって、第２のストリップ線路及び該第
２のストリップ線路に電気的に接続された第２の電極部
を形成する工程、から成ることを特徴とする本発明の電
圧制御用減衰器の作製方法によって達成することができ
る。
【００１１】本発明の電圧制御用減衰器の作製方法にお
いては、可変減衰器は、更に、インダクタから構成さ
れ、前記工程（Ａ）において、導電性ペーストを印刷す
ることによって、インダクタを同時に形成することが好
ましい。
いては、可変減衰器は、更に、インダクタから構成さ
れ、前記工程（Ａ）において、導電性ペーストを印刷す
ることによって、インダクタを同時に形成することが好
ましい。
【００１２】本発明においては、可変減衰器と分配器と
合成器とが１枚の基板上に設けられているので、電圧制
御用減衰器全体の大きさを小さくすることができる。し
かも、可変減衰器の信号入力側及び信号出力側には結合
器から成る分配器及び合成器が接続されているので、バ
イアス電流が変化しても電圧制御用の可変減衰器の入出
力インピーダンスをほぼ一定とすることができる。
合成器とが１枚の基板上に設けられているので、電圧制
御用減衰器全体の大きさを小さくすることができる。し
かも、可変減衰器の信号入力側及び信号出力側には結合
器から成る分配器及び合成器が接続されているので、バ
イアス電流が変化しても電圧制御用の可変減衰器の入出
力インピーダンスをほぼ一定とすることができる。
【００１３】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態に基づき本発明を説明する。
施の形態に基づき本発明を説明する。
【００１４】本発明の電圧制御用減衰器の回路図を、図
１に示す。この電圧制御用減衰器は、可変減衰器と、可
変減衰器の信号入力側に接続された結合器から成る分配
器と、可変減衰器の信号出力側に接続された結合器から
成る合成器とから構成されている。可変減衰器は、ＰＩ
ＮダイオードＤ1，Ｄ2，Ｄ3，Ｄ4から構成されている。
可変減衰器の前段及び後段に分配器及び合成器を備える
ことによって、回路の負荷インピーダンスの値を安定さ
せることができるし、更に、ＰＩＮダイオードＤ1及び
Ｄ2、並びにＰＩＮダイオードＤ3及びＤ4を直列に接続
することによって、回路の負荷インピーダンスの値を一
層安定させることができる。尚、ＰＩＮダイオードＤ1
及びＤ2のいずれか一方、並びにＰＩＮダイオードＤ3及
びＤ4のいずれか一方は省略することができる。可変減
衰器は、更に、スパイラル形状のインダクタＬ1，Ｌ2か
ら構成されている。分配器及び合成器を構成するそれぞ
れの結合器Ｃｐ1，Ｃｐ2（例えば、結合度が３ｄＢのカ
プラーであり、３ｄＢカプラーとも呼ばれる）の線路長
はλ／４（但し、λは入力信号の波長）である。分配器
を構成する結合器の信号入力側及び信号出力側には、線
路長をλ／４とするためのコンデンサＣ1，Ｃ2が備えら
れている。一方、合成器を構成する結合器の信号入力側
及び信号出力側には、線路長をλ／４とするためのコン
デンサＣ3，Ｃ4が備えられている。尚、コンデンサ
Ｃ1，Ｃ2，Ｃ3，Ｃ4の容量は、結合器Ｃｐ1，Ｃｐ2の実
際の線路長等とに基づき、試験、実験に基づき決定すれ
ばよい。
１に示す。この電圧制御用減衰器は、可変減衰器と、可
変減衰器の信号入力側に接続された結合器から成る分配
器と、可変減衰器の信号出力側に接続された結合器から
成る合成器とから構成されている。可変減衰器は、ＰＩ
ＮダイオードＤ1，Ｄ2，Ｄ3，Ｄ4から構成されている。
可変減衰器の前段及び後段に分配器及び合成器を備える
ことによって、回路の負荷インピーダンスの値を安定さ
せることができるし、更に、ＰＩＮダイオードＤ1及び
Ｄ2、並びにＰＩＮダイオードＤ3及びＤ4を直列に接続
することによって、回路の負荷インピーダンスの値を一
層安定させることができる。尚、ＰＩＮダイオードＤ1
及びＤ2のいずれか一方、並びにＰＩＮダイオードＤ3及
びＤ4のいずれか一方は省略することができる。可変減
衰器は、更に、スパイラル形状のインダクタＬ1，Ｌ2か
ら構成されている。分配器及び合成器を構成するそれぞ
れの結合器Ｃｐ1，Ｃｐ2（例えば、結合度が３ｄＢのカ
プラーであり、３ｄＢカプラーとも呼ばれる）の線路長
はλ／４（但し、λは入力信号の波長）である。分配器
を構成する結合器の信号入力側及び信号出力側には、線
路長をλ／４とするためのコンデンサＣ1，Ｃ2が備えら
れている。一方、合成器を構成する結合器の信号入力側
及び信号出力側には、線路長をλ／４とするためのコン
デンサＣ3，Ｃ4が備えられている。尚、コンデンサ
Ｃ1，Ｃ2，Ｃ3，Ｃ4の容量は、結合器Ｃｐ1，Ｃｐ2の実
際の線路長等とに基づき、試験、実験に基づき決定すれ
ばよい。
【００１５】以下、本発明の電圧制御用減衰器の動作を
説明する。端子Ｔｍ2及び端子Ｔｍ4から、ＰＩＮダイオ
ードＤ3，Ｄ4及びＰＩＮダイオードＤ2，Ｄ1に所定の順
バイアス電流を流す。そして、電圧制御用減衰器の信号
入力端子Ｔｍ1から信号を入力する。信号入力端子Ｔｍ1
から入力し、線路Ｌｎ1を流れる入力信号は、結合器Ｃ
ｐ1によって線路Ｌｎ2に分配される。しかも、結合器Ｃ
ｐ1の線路長はλ／４であるが故に、線路Ｌｎ2における
分配された信号は端子Ｔｍ2に向かっては流れない。線
路Ｌｎ1を流れる入力信号は、更に、線路長λ／４を有
する結合器Ｃｐ2によって線路Ｌｎ2を流れる信号と合成
される。そして、線路Ｌｎ2を流れる信号は、信号出力
端子Ｔｍ3から出力信号として出力される。しかも、結
合器Ｃｐ2の線路長はλ／４であるが故に、端子Ｔｍ4に
向かって信号は流れない。即ち、可変減衰器に反射があ
っても、全体としては入出力整合がとれる。本発明の電
圧制御用減衰器においては、入力信号は結合器Ｃｐ1，
Ｃｐ2によって分配、合成されるので、Ｔｍ2やＴｍ4か
らのバイアス電流が変化しても、即ち、入力側及び出力
側から見てＰＩＮダイオードのインピーダンスが変化し
ても、電圧制御用減衰器全体としては、例えば５０Ωの
インピーダンスを常に保持することができる。
説明する。端子Ｔｍ2及び端子Ｔｍ4から、ＰＩＮダイオ
ードＤ3，Ｄ4及びＰＩＮダイオードＤ2，Ｄ1に所定の順
バイアス電流を流す。そして、電圧制御用減衰器の信号
入力端子Ｔｍ1から信号を入力する。信号入力端子Ｔｍ1
から入力し、線路Ｌｎ1を流れる入力信号は、結合器Ｃ
ｐ1によって線路Ｌｎ2に分配される。しかも、結合器Ｃ
ｐ1の線路長はλ／４であるが故に、線路Ｌｎ2における
分配された信号は端子Ｔｍ2に向かっては流れない。線
路Ｌｎ1を流れる入力信号は、更に、線路長λ／４を有
する結合器Ｃｐ2によって線路Ｌｎ2を流れる信号と合成
される。そして、線路Ｌｎ2を流れる信号は、信号出力
端子Ｔｍ3から出力信号として出力される。しかも、結
合器Ｃｐ2の線路長はλ／４であるが故に、端子Ｔｍ4に
向かって信号は流れない。即ち、可変減衰器に反射があ
っても、全体としては入出力整合がとれる。本発明の電
圧制御用減衰器においては、入力信号は結合器Ｃｐ1，
Ｃｐ2によって分配、合成されるので、Ｔｍ2やＴｍ4か
らのバイアス電流が変化しても、即ち、入力側及び出力
側から見てＰＩＮダイオードのインピーダンスが変化し
ても、電圧制御用減衰器全体としては、例えば５０Ωの
インピーダンスを常に保持することができる。
【００１６】本発明の電圧制御用減衰器の具体的な構成
を、図２に示す。分配器及び合成器を構成するそれぞれ
の結合器Ｃｐ1，Ｃｐ2は、基板１０上に形成された第１
のストリップ線路１１と、その上に形成された絶縁層１
３と、第１のストリップ線路１１と対向して絶縁層１３
上に形成された第２のストリップ線路１４から成る。
尚、図２の（Ａ）においては、第１のストリップ線路１
１の主な部分は絶縁層１３に隠れて見えない。また、コ
ンデンサＣ1，Ｃ2，Ｃ3，Ｃ4は、基板１０上に形成され
た第１の電極部１２と、第１の電極部と対向して絶縁層
１３上に形成された第２の電極部１５から成る。第１の
ストリップ線路１１と第１の電極部１２とは電気的に接
続されている。尚、図２の（Ａ）においては、第１の電
極部１２は絶縁層１３に隠れて見えない。図２の（Ｂ）
は、図２の（Ａ）のＢ−Ｂに沿った結合器Ｃｐ1及びコ
ンデンサＣ1の模式的な断面図である。
を、図２に示す。分配器及び合成器を構成するそれぞれ
の結合器Ｃｐ1，Ｃｐ2は、基板１０上に形成された第１
のストリップ線路１１と、その上に形成された絶縁層１
３と、第１のストリップ線路１１と対向して絶縁層１３
上に形成された第２のストリップ線路１４から成る。
尚、図２の（Ａ）においては、第１のストリップ線路１
１の主な部分は絶縁層１３に隠れて見えない。また、コ
ンデンサＣ1，Ｃ2，Ｃ3，Ｃ4は、基板１０上に形成され
た第１の電極部１２と、第１の電極部と対向して絶縁層
１３上に形成された第２の電極部１５から成る。第１の
ストリップ線路１１と第１の電極部１２とは電気的に接
続されている。尚、図２の（Ａ）においては、第１の電
極部１２は絶縁層１３に隠れて見えない。図２の（Ｂ）
は、図２の（Ａ）のＢ−Ｂに沿った結合器Ｃｐ1及びコ
ンデンサＣ1の模式的な断面図である。
【００１７】以下、図２に示した本発明の電圧制御用減
衰器の作製方法の概要を、図３〜図６を参照して説明す
る。
衰器の作製方法の概要を、図３〜図６を参照して説明す
る。
【００１８】［工程−１０］先ず、例えばアルミナから
成る基板１０の表面に、銀ペーストをスクリーン印刷法
にて印刷し、かかる銀ペーストを乾燥して溶剤を除去
し、タックフリー状態とする（図３参照）。
成る基板１０の表面に、銀ペーストをスクリーン印刷法
にて印刷し、かかる銀ペーストを乾燥して溶剤を除去
し、タックフリー状態とする（図３参照）。
【００１９】［工程−２０］次に、金ペーストから成る
導電性ペーストをスクリーン印刷法にて印刷し、かかる
導電性ペーストを乾燥させて溶剤を除去し、タックフリ
ー状態とする（図４参照）。この導電性ペーストの印刷
によって、基板１０上に、第１のストリップ線路１１、
及びこの第１のストリップ線路１１に電気的に接続され
た第１の電極部１２を形成する。同時に、スパイラル形
状のインダクタＬ1，Ｌ2も形成される。また、必要な回
路の部分も形成される。尚、図においては、各構成要素
を峻別するために、異なる斜線を付した。
導電性ペーストをスクリーン印刷法にて印刷し、かかる
導電性ペーストを乾燥させて溶剤を除去し、タックフリ
ー状態とする（図４参照）。この導電性ペーストの印刷
によって、基板１０上に、第１のストリップ線路１１、
及びこの第１のストリップ線路１１に電気的に接続され
た第１の電極部１２を形成する。同時に、スパイラル形
状のインダクタＬ1，Ｌ2も形成される。また、必要な回
路の部分も形成される。尚、図においては、各構成要素
を峻別するために、異なる斜線を付した。
【００２０】［工程−３０］その後、第１のストリップ
線路１１及び第１の電極部１２上に、例えばガラス材料
から成る絶縁層１３を印刷法にて形成する。同時に、イ
ンダクタＬ1，Ｌ2の上にも絶縁層１３Ａを形成する。次
いで、かかる絶縁層１３を乾燥させて溶剤を除去し、タ
ックフリー状態とする（図５参照）。
線路１１及び第１の電極部１２上に、例えばガラス材料
から成る絶縁層１３を印刷法にて形成する。同時に、イ
ンダクタＬ1，Ｌ2の上にも絶縁層１３Ａを形成する。次
いで、かかる絶縁層１３を乾燥させて溶剤を除去し、タ
ックフリー状態とする（図５参照）。
【００２１】［工程−４０］次に、絶縁層１３上及び基
板１０上に金ペーストから成る導電性ペーストを印刷
し、かかる導電性ペーストを乾燥させて溶剤を除去し、
タックフリー状態とする（図６参照）。この導電性ペー
ストの印刷によって、第２のストリップ線路１４、及び
この第２のストリップ線路１４に電気的に接続された第
２の電極部１５を形成する。また、必要な回路の部分も
形成される。その後、所定の温度で、導電性ペースト及
び絶縁層を焼成する。尚、図６の（Ｂ）は、図６の
（Ａ）のＢ−Ｂに沿った結合器Ｃｐ1及びコンデンサＣ1
の模式的な断面図である。
板１０上に金ペーストから成る導電性ペーストを印刷
し、かかる導電性ペーストを乾燥させて溶剤を除去し、
タックフリー状態とする（図６参照）。この導電性ペー
ストの印刷によって、第２のストリップ線路１４、及び
この第２のストリップ線路１４に電気的に接続された第
２の電極部１５を形成する。また、必要な回路の部分も
形成される。その後、所定の温度で、導電性ペースト及
び絶縁層を焼成する。尚、図６の（Ｂ）は、図６の
（Ａ）のＢ−Ｂに沿った結合器Ｃｐ1及びコンデンサＣ1
の模式的な断面図である。
【００２２】［工程−５０］その後、ＰＩＮダイオード
Ｄ1，Ｄ2，Ｄ3，Ｄ4、抵抗Ｒ1，Ｒ2、コンデンサＣ5，
Ｃ6，Ｃ7，Ｃ8を実装した後、全面を保護層（封止樹脂
層）１６で被覆する。こうして、図２に示した電圧制御
用減衰器を完成させる。
Ｄ1，Ｄ2，Ｄ3，Ｄ4、抵抗Ｒ1，Ｒ2、コンデンサＣ5，
Ｃ6，Ｃ7，Ｃ8を実装した後、全面を保護層（封止樹脂
層）１６で被覆する。こうして、図２に示した電圧制御
用減衰器を完成させる。
【００２３】作製された電圧制御用減衰器の寸法を１
０．０ｍｍ×１０．０ｍｍ、厚さを２．５ｍｍとした。
また、第１及び第２のストリップ線路１１，１４の回路
長を１０．５ｍｍ、幅を０．１ｍｍとした。更に、コン
デンサＣ1，Ｃ2，Ｃ3，Ｃ4の容量を１．７ｐＦとした。
この電圧制御用減衰器のリターンロスＲＬの値は入力信
号の周波数が９２４ＭＨｚの場合−３４．９ｄＢ、９３
６ＭＨｚの場合−３４．３ｄＢ、９４８ＭＨｚの場合−
３３．９ｄＢと、優れた値を示した。
０．０ｍｍ×１０．０ｍｍ、厚さを２．５ｍｍとした。
また、第１及び第２のストリップ線路１１，１４の回路
長を１０．５ｍｍ、幅を０．１ｍｍとした。更に、コン
デンサＣ1，Ｃ2，Ｃ3，Ｃ4の容量を１．７ｐＦとした。
この電圧制御用減衰器のリターンロスＲＬの値は入力信
号の周波数が９２４ＭＨｚの場合−３４．９ｄＢ、９３
６ＭＨｚの場合−３４．３ｄＢ、９４８ＭＨｚの場合−
３３．９ｄＢと、優れた値を示した。
【００２４】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれに限定されるものではな
い。発明の実施の形態にて説明した各種の材料や回路、
各種の寸法は例示であり、適宜変更することができる。
例えば、インダクタＬ1，Ｌ2の形状はスパイラル形状に
限定されず、例えばメアンダ形状とすることもできる。
また、本発明の電圧制御用減衰器を高周波用スイッチと
して用いることも可能である。この場合、減衰状態では
スイッチがオフ状態となるような用い方とする。
き説明したが、本発明はこれに限定されるものではな
い。発明の実施の形態にて説明した各種の材料や回路、
各種の寸法は例示であり、適宜変更することができる。
例えば、インダクタＬ1，Ｌ2の形状はスパイラル形状に
限定されず、例えばメアンダ形状とすることもできる。
また、本発明の電圧制御用減衰器を高周波用スイッチと
して用いることも可能である。この場合、減衰状態では
スイッチがオフ状態となるような用い方とする。
【００２５】
【発明の効果】本発明においては、可変減衰器と分配器
と合成器とが１枚の基板上に設けられているので、電圧
制御用減衰器全体の大きさを小さくすることができる。
しかも、可変減衰器の信号入力側及び信号出力側には結
合器から成る分配器及び合成器が接続されているので、
バイアス電流が変化しても電圧制御用の可変減衰器の入
出力インピーダンスをほぼ一定とすることができる。ま
た、例えば携帯電話等においては、負荷が変化すると電
圧制御発振器（ＶＣＯ）の発振周波数が変化する。その
ため、通常、携帯電話から送信すべき信号を混合器にて
ＩＦ周波数帯に変調し、不要な帯域を除去した後、増幅
器により信号を増幅する。本発明の電圧制御用減衰器を
携帯電話等に組み込むことによって、電圧制御用減衰器
における負荷の変化を抑制することができるので、混合
器や増幅器の省略が可能となる。
と合成器とが１枚の基板上に設けられているので、電圧
制御用減衰器全体の大きさを小さくすることができる。
しかも、可変減衰器の信号入力側及び信号出力側には結
合器から成る分配器及び合成器が接続されているので、
バイアス電流が変化しても電圧制御用の可変減衰器の入
出力インピーダンスをほぼ一定とすることができる。ま
た、例えば携帯電話等においては、負荷が変化すると電
圧制御発振器（ＶＣＯ）の発振周波数が変化する。その
ため、通常、携帯電話から送信すべき信号を混合器にて
ＩＦ周波数帯に変調し、不要な帯域を除去した後、増幅
器により信号を増幅する。本発明の電圧制御用減衰器を
携帯電話等に組み込むことによって、電圧制御用減衰器
における負荷の変化を抑制することができるので、混合
器や増幅器の省略が可能となる。
【図１】本発明の電圧制御用減衰器の回路図である。
【図２】本発明の電圧制御用減衰器の具体的な一例の構
成を示す図である。
成を示す図である。
【図３】図２に示した本発明の電圧制御用減衰器の作製
方法を説明するための基板等の模式図である。
方法を説明するための基板等の模式図である。
【図４】図３に引き続き、本発明の電圧制御用減衰器の
作製方法を説明するための基板等の模式図である。
作製方法を説明するための基板等の模式図である。
【図５】図４に引き続き、本発明の電圧制御用減衰器の
作製方法を説明するための基板等の模式図である。
作製方法を説明するための基板等の模式図である。
【図６】図５に引き続き、本発明の電圧制御用減衰器の
作製方法を説明するための基板等の模式図である。
作製方法を説明するための基板等の模式図である。
【図７】従来のアナログ方式の可変減衰器の回路図の一
例を示す図である。
例を示す図である。
Ｄ1，Ｄ2，Ｄ3，Ｄ4・・・ＰＩＮダイオード Ｃｐ1，Ｃｐ2・・・結合器 Ｃ1，Ｃ2，Ｃ3，Ｃ4，Ｃ5，Ｃ6，Ｃ7，Ｃ8・・・コンデ
ンサ Ｌ1，Ｌ2・・・インダクタ Ｔｍ1・・・信号入力端子 Ｔｍ3・・・信号出力端子 Ｔｍ2，端子Ｔｍ4・・・端子 Ｌｎ1，Ｌｎ2・・・線路 Ｒ1，Ｒ2・・・抵抗 １０・・・基板 １１・・・第１のストリップ線路 １２・・・第１の電極部 １３・・・絶縁層 １４・・・第２のストリップ線路 １５・・・第２の電極部
ンサ Ｌ1，Ｌ2・・・インダクタ Ｔｍ1・・・信号入力端子 Ｔｍ3・・・信号出力端子 Ｔｍ2，端子Ｔｍ4・・・端子 Ｌｎ1，Ｌｎ2・・・線路 Ｒ1，Ｒ2・・・抵抗 １０・・・基板 １１・・・第１のストリップ線路 １２・・・第１の電極部 １３・・・絶縁層 １４・・・第２のストリップ線路 １５・・・第２の電極部
Claims (9)
- 【請求項１】（イ）基板と、 （ロ）該基板上に設けられた可変減衰器と、 （ハ）該基板上に形成され、該可変減衰器の信号入力側
に接続された結合器から成る分配器と、 （ニ）該基板上に形成され、該可変減衰器の信号出力側
に接続された結合器から成る合成器、から成ることを特
徴とする電圧制御用減衰器。 - 【請求項２】可変減衰器は、ＰＩＮダイオード、及び基
板上に形成されたインダクタから構成されていることを
特徴とする請求項１に記載の電圧制御用減衰器。 - 【請求項３】分配器及び合成器を構成するそれぞれの結
合器は、線路長λ／４（但し、λは入力信号の波長）を
有することを特徴とする請求項１又は請求項２に記載の
電圧制御用減衰器。 - 【請求項４】分配器及び合成器を構成するそれぞれの結
合器は、基板上に形成された第１のストリップ線路と、
その上に形成された絶縁層と、該第１のストリップ線路
と対向して該絶縁層上に形成された第２のストリップ線
路とから成ることを特徴とする請求項３に記載の電圧制
御用減衰器。 - 【請求項５】分配器及び合成器を構成するそれぞれの結
合器の信号入力側及び信号出力側には、線路長をλ／４
とするためのコンデンサが備えられていることを特徴と
する請求項３に記載の電圧制御用減衰器。 - 【請求項６】分配器及び合成器を構成するそれぞれの結
合器は、基板上に形成された第１のストリップ線路と、
その上に形成された絶縁層と、該第１のストリップ線路
と対向して該絶縁層上に形成された第２のストリップ線
路とから成り、 前記コンデンサのそれぞれは、基板上に形成された第１
の電極部と、該第１の電極部と対向して該絶縁層上に形
成された第２の電極部とから成ることを特徴とする請求
項５に記載の電圧制御用減衰器。 - 【請求項７】前記第１のストリップ線路と前記第１の電
極部とは電気的に接続され、前記第２のストリップ線路
と前記第２の電極部とは電気的に接続されていることを
特徴とする請求項６に記載の電圧制御用減衰器。 - 【請求項８】（イ）基板と、 （ロ）該基板上に設けられ、ＰＩＮダイオードを備えた
可変減衰器と、 （ハ）該基板上に形成され、該可変減衰器の信号入力側
に接続され、線路長λ／４（但し、λは入力信号の波
長）の結合器から成る分配器と、 （ニ）該基板上に形成され、該可変減衰器の信号出力側
に接続され、線路長λ／４の結合器から成る合成器と、 （ホ）分配器及び合成器を構成するそれぞれの結合器の
信号入力側及び信号出力側に設けられ、結合器の線路長
をλ／４とするためのコンデンサ、から構成され、 分配器及び合成器を構成するそれぞれの結合器は、基板
上に形成された第１のストリップ線路と、その上に形成
された絶縁層と、該第１のストリップ線路と対向して該
絶縁層上に形成された第２のストリップ線路とから成
り、 コンデンサのそれぞれは、基板上に形成された第１の電
極部と、該第１の電極部と対向して該絶縁層上に形成さ
れた第２の電極部とから成る、電圧制御用減衰器の作製
方法であって、 （Ａ）基板上に、導電性ペーストを印刷することによっ
て、第１のストリップ線路及び該第１のストリップ線路
に電気的に接続された第１の電極部を形成する工程と、 （Ｂ）第１のストリップ線路及び第１の電極部上に絶縁
層を形成する工程と、 （Ｃ）該絶縁層上に、導電性ペーストを印刷することに
よって、第２のストリップ線路及び該第２のストリップ
線路に電気的に接続された第２の電極部を形成する工
程、から成ることを特徴とする電圧制御用減衰器の作製
方法。 - 【請求項９】可変減衰器は、更に、インダクタから構成
され、前記工程（Ａ）において、導電性ペーストを印刷
することによって、インダクタを同時に形成することを
特徴とする請求項８に記載の電圧制御用減衰器の作製方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26146096A JP3791810B2 (ja) | 1996-09-10 | 1996-09-10 | 電圧制御用減衰器及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26146096A JP3791810B2 (ja) | 1996-09-10 | 1996-09-10 | 電圧制御用減衰器及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084242A true JPH1084242A (ja) | 1998-03-31 |
| JP3791810B2 JP3791810B2 (ja) | 2006-06-28 |
Family
ID=17362212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26146096A Expired - Fee Related JP3791810B2 (ja) | 1996-09-10 | 1996-09-10 | 電圧制御用減衰器及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3791810B2 (ja) |
-
1996
- 1996-09-10 JP JP26146096A patent/JP3791810B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3791810B2 (ja) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100368125B1 (ko) | 고주파 회로 장치 및 통신 장치 | |
| EP0928038B1 (en) | Two-frequency switch, device using two-frequency antenna in common, and mobile radio communication equipment for two-frequency bands using the device | |
| AU701172B2 (en) | Radio communication transceiver | |
| JP3310670B2 (ja) | 無線装置用方向性結合器 | |
| US20020113666A1 (en) | Directional coupler directional coupling method | |
| EP0843374A2 (en) | Voltage-controlled variable-passband filter and high-frequency circuit module incorporating same | |
| JPH07307655A (ja) | 送受信分離装置 | |
| US6411176B1 (en) | Voltage-controlled duplexer and communication apparatus | |
| JPH1093473A (ja) | 無線電話のアンテナ切換回路 | |
| EP1384281B1 (en) | Antenna interface unit | |
| JP2005057375A (ja) | 高周波スイッチモジュールおよび高周波スイッチモジュール用多層基板 | |
| JP2003018039A (ja) | Ｒｆ段モジュール | |
| US6760208B1 (en) | Distributive capacitor for high density applications | |
| US6603960B1 (en) | Transmission output control device, and radio equipment including the same | |
| JP2000059104A (ja) | 周波数可変型フィルタ、アンテナ共用器及び通信機装置 | |
| KR100711175B1 (ko) | 고주파 회로 모듈 및 통신 장치 | |
| JP3163918B2 (ja) | 高周波スイッチ | |
| JP3791810B2 (ja) | 電圧制御用減衰器及びその作製方法 | |
| US6480708B1 (en) | Variable attenuator, composite variable attenuator and mobile communication apparatus | |
| JP2002171198A (ja) | 送受信制御回路 | |
| JPH11112249A (ja) | 高周波電力増幅器モジュール | |
| JPH1056301A (ja) | 高周波スイッチ | |
| JP2874497B2 (ja) | 高周波スイッチ | |
| JP2003078442A (ja) | 複合高周波部品 | |
| JPH06197042A (ja) | 高周波スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060331 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |