JPH1084505A - 能動画素センサおよびその選択信号を生成する方法 - Google Patents
能動画素センサおよびその選択信号を生成する方法Info
- Publication number
- JPH1084505A JPH1084505A JP9127613A JP12761397A JPH1084505A JP H1084505 A JPH1084505 A JP H1084505A JP 9127613 A JP9127613 A JP 9127613A JP 12761397 A JP12761397 A JP 12761397A JP H1084505 A JPH1084505 A JP H1084505A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- transistor
- row
- row selection
- active pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 画像のアドレス処理を簡素化し得る能動画素
センサを提供する。 【解決手段】 画素３０に作用的に結合された増幅器を
有する少なくとも１つの画素と、行選択トランジスタ３
１を含む選択回路と、増幅器の各々に電気的に結合され
た行選択信号ライン３３と、ドレインゲートに電気的に
結合されたリセットドレイン２８を有するリセットトラ
ンジスタ２７と、を含む。行選択を行うためにただ１つ
のバスＲＯＷＳＩＧ３３が用いられる。ＲＳＧのために
既に用いられた領域はＰＤ２２に対して用いられ、これ
により画素３０のフィルファクタと感度を改善する。
センサを提供する。 【解決手段】 画素３０に作用的に結合された増幅器を
有する少なくとも１つの画素と、行選択トランジスタ３
１を含む選択回路と、増幅器の各々に電気的に結合され
た行選択信号ライン３３と、ドレインゲートに電気的に
結合されたリセットドレイン２８を有するリセットトラ
ンジスタ２７と、を含む。行選択を行うためにただ１つ
のバスＲＯＷＳＩＧ３３が用いられる。ＲＳＧのために
既に用いられた領域はＰＤ２２に対して用いられ、これ
により画素３０のフィルファクタと感度を改善する。
Description
【０００１】
【発明の属する技術分野】この発明は、固体光センサの
分野、特に能動画素センサ（ＡＰＳ）と呼ばれる撮像装
置に関するものである。
分野、特に能動画素センサ（ＡＰＳ）と呼ばれる撮像装
置に関するものである。
【０００２】
【従来の技術】ＡＰＳは固体撮像装置であり、各画素は
光感知手段と、リセット手段と、電荷の電圧への変換手
段と、増幅器もしくはその一部と、を含んでいる。ＡＰ
Ｓ装置の作動態様では、撮像装置の各ラインもしくは行
が選択され、つぎに（メモリ装置のワードおよびビット
ラインにそれぞれ似た）列選択信号を使って読み出され
る。従来装置において行選択動作は、その行を活性化す
るためにオンされる（図１参照）各画素の行選択トラン
ジスタを用いて行われていた。このトランジスタは各画
素に設置されるので、その介在物は画素に対するフィル
ファクタを低下させる。というのはそのトランジスタ
が、光検知器あるいは電荷蓄積領域のために使用される
領域を占めるからである。このことは、センサの感度や
飽和信号を低下させる。
光感知手段と、リセット手段と、電荷の電圧への変換手
段と、増幅器もしくはその一部と、を含んでいる。ＡＰ
Ｓ装置の作動態様では、撮像装置の各ラインもしくは行
が選択され、つぎに（メモリ装置のワードおよびビット
ラインにそれぞれ似た）列選択信号を使って読み出され
る。従来装置において行選択動作は、その行を活性化す
るためにオンされる（図１参照）各画素の行選択トラン
ジスタを用いて行われていた。このトランジスタは各画
素に設置されるので、その介在物は画素に対するフィル
ファクタを低下させる。というのはそのトランジスタ
が、光検知器あるいは電荷蓄積領域のために使用される
領域を占めるからである。このことは、センサの感度や
飽和信号を低下させる。
【０００３】
【発明が解決しようとする課題】高い解像度の小画素Ａ
ＰＳ装置を構築するためには、行選択トランジスタや画
素の他の増幅器部分に割り当てられる画素領域を最小化
するためにサブミクロン大のＣＭＯＳを使用する必要が
ある。本質的には標準的な電荷結合素子（ＣＣＤ）セン
サと比較して同一解像度と感度のＡＰＳ装置を実現する
には、より技術的に進んだ、さらにコストのかかる処理
をとらなければならない。しかしながら、ＡＰＳ装置は
ＣＣＤセンサと比較した場合、単一５Ｖ電源作動、低電
力消費、Ｘ−Ｙアドレス性能、画像ウィンドウ処理、そ
してチップ上に信号処理エレクトロ部品を集約すること
ができる等の利点を有している。
ＰＳ装置を構築するためには、行選択トランジスタや画
素の他の増幅器部分に割り当てられる画素領域を最小化
するためにサブミクロン大のＣＭＯＳを使用する必要が
ある。本質的には標準的な電荷結合素子（ＣＣＤ）セン
サと比較して同一解像度と感度のＡＰＳ装置を実現する
には、より技術的に進んだ、さらにコストのかかる処理
をとらなければならない。しかしながら、ＡＰＳ装置は
ＣＣＤセンサと比較した場合、単一５Ｖ電源作動、低電
力消費、Ｘ−Ｙアドレス性能、画像ウィンドウ処理、そ
してチップ上に信号処理エレクトロ部品を集約すること
ができる等の利点を有している。
【０００４】ＣＣＤセンサと同等の感度とＡＰＳ装置の
利点を備えたイメージセンサを実現する１つのアプロー
チとしては、ＡＰＳ装置のフィルファクタと感度を改善
することである。この発明は、画像のアドレス処理に用
いる回路を簡素化することによって、従来技術に存する
これらの問題に対処するものである。
利点を備えたイメージセンサを実現する１つのアプロー
チとしては、ＡＰＳ装置のフィルファクタと感度を改善
することである。この発明は、画像のアドレス処理に用
いる回路を簡素化することによって、従来技術に存する
これらの問題に対処するものである。
【０００５】
【課題を解決するための手段】この発明は、画素ごとの
別個の行選択トランジスタあるいはゲートの必要性を除
去する新たな行選択方法から成る。つまり、ＡＰＳ装置
の行を選択的にアドレスする性能を維持しながら、ある
態様では別個の行選択バスの必要性を除去し、また別の
態様では行選択トランジスタの必要性を除去することに
よって行われる。能動画素センサに対する行選択信号を
生成するための新たな方法を用いる。この方法は、列お
よび行に配設された複数の画素を有する能動画素センサ
を提供する工程と、選択されるべき所定の行内の画素内
増幅器の供給側に電源を供給すると共に選択されなかっ
た行の画素内増幅器の供給側から電源を除去することに
よって、能動画素センサ内の行を選択する工程と、を含
んでいる。
別個の行選択トランジスタあるいはゲートの必要性を除
去する新たな行選択方法から成る。つまり、ＡＰＳ装置
の行を選択的にアドレスする性能を維持しながら、ある
態様では別個の行選択バスの必要性を除去し、また別の
態様では行選択トランジスタの必要性を除去することに
よって行われる。能動画素センサに対する行選択信号を
生成するための新たな方法を用いる。この方法は、列お
よび行に配設された複数の画素を有する能動画素センサ
を提供する工程と、選択されるべき所定の行内の画素内
増幅器の供給側に電源を供給すると共に選択されなかっ
た行の画素内増幅器の供給側から電源を除去することに
よって、能動画素センサ内の行を選択する工程と、を含
んでいる。
【０００６】従来技術のＡＰＳ画素が図１に示される。
この画素は、フォトダイオード（ＰＤ）あるいはフォト
ゲート（ＦＧ）であってよい光検知器（ＰＤＥＴ）と、
転送ゲート（ＴＧ）と、浮遊（フローティング）拡散層
（ＦＤ）と、リセットゲート（ＲＧ）を備えたリセット
トランジスタ（ＲＥＳ）と、行選択ゲート（ＲＳＧ）を
備えた行選択トランジスタ（ＲＯＷＳＴ）と、信号トラ
ンジスタ（ＳＩＧ）と、を含んでいる。画素は、アレイ
（Ｘ列およびＹ行）に配設され、画像センサを形成す
る。光検知器への入射光は電子を生成する。これらの電
子は、ＳＩＧのゲートに接続する浮遊拡散層へ転送され
る。この信号は、所望の行を選択し（つまり、ＲＯＷＳ
Ｔのゲートにオン電圧を供給することによって所望のＲ
ＯＷＳＴをオンさせ、つぎに各列を別個に選択すること
によって読み出される。他のすべての行は、これらの行
に対するＲＯＷＳＴのゲートに適当な信号を供給するこ
とによってオフされる。従って、特定列を選択するとき
（この動作の詳細については、本発明と直接関係な
い）、ライン上に現れる信号は、いずれの行が選択され
るか（つまり、ＲＯＷＳＴがオンされる行）によって決
定されることになる。単一の列の簡単化した概要が、図
２に示される。他のすべての信号トランジスタが実質的
に接続されていないため、いずれの行トランジスタがオ
ンされるかによって出力電圧Ｖ0 が決定される。
この画素は、フォトダイオード（ＰＤ）あるいはフォト
ゲート（ＦＧ）であってよい光検知器（ＰＤＥＴ）と、
転送ゲート（ＴＧ）と、浮遊（フローティング）拡散層
（ＦＤ）と、リセットゲート（ＲＧ）を備えたリセット
トランジスタ（ＲＥＳ）と、行選択ゲート（ＲＳＧ）を
備えた行選択トランジスタ（ＲＯＷＳＴ）と、信号トラ
ンジスタ（ＳＩＧ）と、を含んでいる。画素は、アレイ
（Ｘ列およびＹ行）に配設され、画像センサを形成す
る。光検知器への入射光は電子を生成する。これらの電
子は、ＳＩＧのゲートに接続する浮遊拡散層へ転送され
る。この信号は、所望の行を選択し（つまり、ＲＯＷＳ
Ｔのゲートにオン電圧を供給することによって所望のＲ
ＯＷＳＴをオンさせ、つぎに各列を別個に選択すること
によって読み出される。他のすべての行は、これらの行
に対するＲＯＷＳＴのゲートに適当な信号を供給するこ
とによってオフされる。従って、特定列を選択するとき
（この動作の詳細については、本発明と直接関係な
い）、ライン上に現れる信号は、いずれの行が選択され
るか（つまり、ＲＯＷＳＴがオンされる行）によって決
定されることになる。単一の列の簡単化した概要が、図
２に示される。他のすべての信号トランジスタが実質的
に接続されていないため、いずれの行トランジスタがオ
ンされるかによって出力電圧Ｖ0 が決定される。
【０００７】この発明は、行選択のために必要な部材を
減少させる手段を提供する。最初の構成では、別個の行
選択バスが除去される。第２の構成では、画素ごとに行
選択トランジスタを使うことなく行選択が行われる。図
３（Ａ）および図３（Ｂ）にはこの新たな画素構成の具
体的な実施形態が示される。他の具体的な実施形態が実
現可能である。
減少させる手段を提供する。最初の構成では、別個の行
選択バスが除去される。第２の構成では、画素ごとに行
選択トランジスタを使うことなく行選択が行われる。図
３（Ａ）および図３（Ｂ）にはこの新たな画素構成の具
体的な実施形態が示される。他の具体的な実施形態が実
現可能である。
【０００８】（図３（Ａ）に示される）最初の構成にお
いて、画素は、ＰＤ，ＴＧ，ＦＤ，ＲＥＳ，ＲＧ，ＳＩ
Ｇ，ＲＯＷＳＴおよび行選択信号ライン（ＲＯＷＳＩ
Ｇ）を含んでいる。別個の行選択ゲートもしくはバス
（ＲＳＧ）を含んでいない。この構成では、所望のＲＯ
ＷＳＩＧには電源電圧ＶＤＤを供給する一方で、その他
残りのＲＯＷＳＩＧには０Ｖを供給することによって、
行選択が行われる。１つの列の簡単化した概要が、図４
に示される。出力電圧は、ＶＤＤが供給されるいずれか
のＲＯＷＳＩＧによって決定される。２つのバスすなわ
ちＶＤＤおよびＲＳＧではなく、行選択を行うために行
ごとにただ１つのバス、すなわちＲＯＷＳＩＧが用いら
れる点以外は従来技術と同様である。ＲＳＧのために既
に用いられた領域は今度は、ＰＤに対して用いられ、こ
れにより画素のフィルファクタと感度を改善する。
いて、画素は、ＰＤ，ＴＧ，ＦＤ，ＲＥＳ，ＲＧ，ＳＩ
Ｇ，ＲＯＷＳＴおよび行選択信号ライン（ＲＯＷＳＩ
Ｇ）を含んでいる。別個の行選択ゲートもしくはバス
（ＲＳＧ）を含んでいない。この構成では、所望のＲＯ
ＷＳＩＧには電源電圧ＶＤＤを供給する一方で、その他
残りのＲＯＷＳＩＧには０Ｖを供給することによって、
行選択が行われる。１つの列の簡単化した概要が、図４
に示される。出力電圧は、ＶＤＤが供給されるいずれか
のＲＯＷＳＩＧによって決定される。２つのバスすなわ
ちＶＤＤおよびＲＳＧではなく、行選択を行うために行
ごとにただ１つのバス、すなわちＲＯＷＳＩＧが用いら
れる点以外は従来技術と同様である。ＲＳＧのために既
に用いられた領域は今度は、ＰＤに対して用いられ、こ
れにより画素のフィルファクタと感度を改善する。
【０００９】図３（Ｂ）の画素は、ＰＤ，ＴＧ，ＦＤ，
ＲＥＳ，ＲＧ，ＳＩＧおよび行選択信号ライン（ＲＯＷ
ＳＩＧ）を含んでいる。この構成では、所望のＲＯＷＳ
ＩＧには電源電圧ＶＤＤを供給する一方で、その他残り
のＲＯＷＳＩＧをフローティングすることによって、行
選択が行われる。１つの列の簡単化した概要が、図５に
示される。出力電圧は、ＶＤＤが供給されるいずれかの
ＲＯＷＳＩＧによって決定される。画素ごとに１つのス
イッチというよりも、行ごとにただ１つの行選択スイッ
チが用いられる点以外は従来技術と同様である。ＲＯＷ
ＳＴのために既に用いられた領域は、ＰＤに対して用い
ることができず、これにより画素のフィルファクタと感
度を改善する。
ＲＥＳ，ＲＧ，ＳＩＧおよび行選択信号ライン（ＲＯＷ
ＳＩＧ）を含んでいる。この構成では、所望のＲＯＷＳ
ＩＧには電源電圧ＶＤＤを供給する一方で、その他残り
のＲＯＷＳＩＧをフローティングすることによって、行
選択が行われる。１つの列の簡単化した概要が、図５に
示される。出力電圧は、ＶＤＤが供給されるいずれかの
ＲＯＷＳＩＧによって決定される。画素ごとに１つのス
イッチというよりも、行ごとにただ１つの行選択スイッ
チが用いられる点以外は従来技術と同様である。ＲＯＷ
ＳＴのために既に用いられた領域は、ＰＤに対して用い
ることができず、これにより画素のフィルファクタと感
度を改善する。
【００１０】
【発明の実施の形態】この発明は、画素ごとの別個の行
選択トランジスタあるいはゲートの必要性を除去する新
たな行選択方法から成る。理解し易くするために、各図
に共通な同一部材に対しては同一符号が付されている。
選択トランジスタあるいはゲートの必要性を除去する新
たな行選択方法から成る。理解し易くするために、各図
に共通な同一部材に対しては同一符号が付されている。
【００１１】従来のＡＰＳ画素が図１に示される。この
画素１０は、通常ではフォトダイオードあるいはフォト
ゲートであってよい光検知器１２と、転送ゲート１４
と、浮遊拡散層１６と、リセットドレイン１８に隣接す
る、リセットゲート１９を備えたリセットトランジスタ
１７と、行選択ゲート２３を備えた行選択トランジスタ
２１と、信号トランジスタ２５と、を含んでいる。この
場合には画素ごとに３つのトランジスタと４つのバスと
がある。画素は、アレイ（Ｘ列およびＹ行）に配設さ
れ、画像センサを形成する。光検知器１２で生成された
電子は、信号トランジスタ２５のゲート２６に接続する
浮遊拡散層１６へ転送される。この信号は、所望の行を
選択し（つまり、行選択ゲート２６にオン電圧を供給す
ることによって行選択トランジスタ２１をオンさせ）、
つぎに各列を選択することによって読み出される。他の
すべての行は、これらの行に対する行選択ゲート２６に
適当な信号を供給することによってオフされる。従っ
て、特定列を選択するとき（この動作の詳細について
は、本発明と直接関係ない）、そのライン上に現れる信
号は、いずれの行トランジスタ２１がオンされるかによ
って決定されることになる。
画素１０は、通常ではフォトダイオードあるいはフォト
ゲートであってよい光検知器１２と、転送ゲート１４
と、浮遊拡散層１６と、リセットドレイン１８に隣接す
る、リセットゲート１９を備えたリセットトランジスタ
１７と、行選択ゲート２３を備えた行選択トランジスタ
２１と、信号トランジスタ２５と、を含んでいる。この
場合には画素ごとに３つのトランジスタと４つのバスと
がある。画素は、アレイ（Ｘ列およびＹ行）に配設さ
れ、画像センサを形成する。光検知器１２で生成された
電子は、信号トランジスタ２５のゲート２６に接続する
浮遊拡散層１６へ転送される。この信号は、所望の行を
選択し（つまり、行選択ゲート２６にオン電圧を供給す
ることによって行選択トランジスタ２１をオンさせ）、
つぎに各列を選択することによって読み出される。他の
すべての行は、これらの行に対する行選択ゲート２６に
適当な信号を供給することによってオフされる。従っ
て、特定列を選択するとき（この動作の詳細について
は、本発明と直接関係ない）、そのライン上に現れる信
号は、いずれの行トランジスタ２１がオンされるかによ
って決定されることになる。
【００１２】単一列の簡単化した概要が、図２に示され
る。回路の構成はソースフォロアであり、選択可能な信
号トランジスタが並行接続されると共に列ごとに１つの
負荷トランジスタを備えている。この回路において出力
電圧はつぎにように変調される。キルヒホフの電流の法
則によれば、電流Ｉは、Ｉ1と等しくなければならな
い。Ｉ1は、負荷トランジスタのソース・ゲート電圧
（Ｖgs）によって決定される。Ｖinは変化するとき、信
号トランジスタのＶgsが変化するのでＩが変化しようと
する。ＩをＩ1と等しくしておくためにはＶgsは一定に
保持していなければならず、従って、Ｖ0 である信号ト
ランジスタのＶs は、それに応じて変化する。ＲＯＷＳ
Ｔ2 がオンで、その他すべてがオフでは、他のすべての
電流がゼロであるから電流Ｉは単純にＩ2 である。これ
は、ＶＤＤへのこれらの経路が、それぞれのＲＯＷＳＴ
がオンすることによってオープン回路となるからであ
る。
る。回路の構成はソースフォロアであり、選択可能な信
号トランジスタが並行接続されると共に列ごとに１つの
負荷トランジスタを備えている。この回路において出力
電圧はつぎにように変調される。キルヒホフの電流の法
則によれば、電流Ｉは、Ｉ1と等しくなければならな
い。Ｉ1は、負荷トランジスタのソース・ゲート電圧
（Ｖgs）によって決定される。Ｖinは変化するとき、信
号トランジスタのＶgsが変化するのでＩが変化しようと
する。ＩをＩ1と等しくしておくためにはＶgsは一定に
保持していなければならず、従って、Ｖ0 である信号ト
ランジスタのＶs は、それに応じて変化する。ＲＯＷＳ
Ｔ2 がオンで、その他すべてがオフでは、他のすべての
電流がゼロであるから電流Ｉは単純にＩ2 である。これ
は、ＶＤＤへのこれらの経路が、それぞれのＲＯＷＳＴ
がオンすることによってオープン回路となるからであ
る。
【００１３】本発明は、所望の行を出力ノードに選択的
に接続し、他のすべてを接続しない手段を提供する。最
初の態様では、別個の行選択バスを使用せず、また第２
の態様では、画素ごとに行選択トランジスタを使用しな
い。図３（Ａ）、（Ｂ）および（Ｃ）にこの新たな画素
構成の具体的な実施形態が示される。他の具体的な実施
形態が実現可能である。図３（Ａ）および（Ｂ）に示さ
れるこれらのものは、本発明の好適な実施形態を示す。
に接続し、他のすべてを接続しない手段を提供する。最
初の態様では、別個の行選択バスを使用せず、また第２
の態様では、画素ごとに行選択トランジスタを使用しな
い。図３（Ａ）、（Ｂ）および（Ｃ）にこの新たな画素
構成の具体的な実施形態が示される。他の具体的な実施
形態が実現可能である。図３（Ａ）および（Ｂ）に示さ
れるこれらのものは、本発明の好適な実施形態を示す。
【００１４】図３（Ａ）において、画素３０は、光検知
器（ＰＤ）２２と、転送ゲート（ＴＧ）２４と、浮遊拡
散層（ＦＤ）２６と、リセットゲート（ＲＧ）２９およ
びリセットドレイン（ＲＤ）２８を含むリセットトラン
ジスタ（ＲＳ）２７と、行選択トランジスタ（ＲＯＷＳ
Ｔ）３１と、信号トランジスタ（ＳＩＧ）３５と、行選
択信号ライン（ＲＯＷＳＩＧ）３３と、を含んでいる。
図１に示した従来装置とは異なり、別個の行選択バスを
含んでいない。画素ごとに３つのバスラインだけを必要
とし、つまり従来技術の画素に対して４つのバスを含ん
でいるのに比較して、ＴＧ２４、ＲＧ２９、ＲＯＷＳＩ
Ｇ３３に対するものを含んでいる。
器（ＰＤ）２２と、転送ゲート（ＴＧ）２４と、浮遊拡
散層（ＦＤ）２６と、リセットゲート（ＲＧ）２９およ
びリセットドレイン（ＲＤ）２８を含むリセットトラン
ジスタ（ＲＳ）２７と、行選択トランジスタ（ＲＯＷＳ
Ｔ）３１と、信号トランジスタ（ＳＩＧ）３５と、行選
択信号ライン（ＲＯＷＳＩＧ）３３と、を含んでいる。
図１に示した従来装置とは異なり、別個の行選択バスを
含んでいない。画素ごとに３つのバスラインだけを必要
とし、つまり従来技術の画素に対して４つのバスを含ん
でいるのに比較して、ＴＧ２４、ＲＧ２９、ＲＯＷＳＩ
Ｇ３３に対するものを含んでいる。
【００１５】本発明の画素構成では、所望のＲＯＷＳＩ
Ｇ３３には電源電圧ＶＤＤを供給する一方で、その他残
りのＲＯＷＳＩＧには０Ｖまたは適当な「オフ信号」を
供給することによって、行選択が行われる。１つの列の
簡単化した概要が、図４に示される。回路構成は従来技
術と同様であり、従って、別個の行選択ゲートバスを持
たずに、信号トランジスタのドレインおよび行選択トラ
ンジスタに対して電源電圧ＶＤＤを切り換えることによ
って接続と非接続を選択的に行う点以外は、従来技術と
同様にＶ0 の調節が行われる。この新しい構成では行選
択を行うために、２つのバスすなわちＶＤＤとＲＳＧで
はなく、ただ１つのバスＲＯＷＳＩＧが用いられる。Ｒ
ＳＧのために既に用いられた領域は今度は、ＰＤに対し
て用いられ、これにより画素のフィルファクタと感度を
改善する。
Ｇ３３には電源電圧ＶＤＤを供給する一方で、その他残
りのＲＯＷＳＩＧには０Ｖまたは適当な「オフ信号」を
供給することによって、行選択が行われる。１つの列の
簡単化した概要が、図４に示される。回路構成は従来技
術と同様であり、従って、別個の行選択ゲートバスを持
たずに、信号トランジスタのドレインおよび行選択トラ
ンジスタに対して電源電圧ＶＤＤを切り換えることによ
って接続と非接続を選択的に行う点以外は、従来技術と
同様にＶ0 の調節が行われる。この新しい構成では行選
択を行うために、２つのバスすなわちＶＤＤとＲＳＧで
はなく、ただ１つのバスＲＯＷＳＩＧが用いられる。Ｒ
ＳＧのために既に用いられた領域は今度は、ＰＤに対し
て用いられ、これにより画素のフィルファクタと感度を
改善する。
【００１６】図３（Ｂ）の画素は、光検知器（ＰＤ）２
２と、転送ゲート（ＴＧ）２４と、浮遊拡散層（ＦＤ）
２６と、リセットゲート（ＲＧ）２９およびリセットド
レイン（ＲＤ）２８を含むリセットトランジスタ（Ｒ
Ｓ）２７と、信号トランジスタ（ＳＩＧ）４５と、行選
択信号ライン（ＲＯＷＳＩＧ）３３と、を含んでいる。
別個の行選択トランジスタ（ＲＯＷＳＴ）３１もしくは
行選択バス（ＲＳＧ）２３を含んでいない。画素ごとに
２つのトランジスタと３つのバスラインだけを必要とす
る。
２と、転送ゲート（ＴＧ）２４と、浮遊拡散層（ＦＤ）
２６と、リセットゲート（ＲＧ）２９およびリセットド
レイン（ＲＤ）２８を含むリセットトランジスタ（Ｒ
Ｓ）２７と、信号トランジスタ（ＳＩＧ）４５と、行選
択信号ライン（ＲＯＷＳＩＧ）３３と、を含んでいる。
別個の行選択トランジスタ（ＲＯＷＳＴ）３１もしくは
行選択バス（ＲＳＧ）２３を含んでいない。画素ごとに
２つのトランジスタと３つのバスラインだけを必要とす
る。
【００１７】この構成では、所望のＲＯＷＳＩＧ３３に
は電源電圧ＶＤＤを供給し、あるいは接続する一方で、
その他残りのＲＯＷＳＩＧをフローティング、あるいは
非接続にすることによって、行選択が行われる。１つの
列の簡単化した概要が、図５に示される。回路構成は従
来技術と同様であり、従って、各信号トランジスタ４５
と連続する別個のトランジスタを切り換えるのではな
く、信号トランジスタ４５のドレインに対して電源電圧
ＶＤＤを切り換えることによって接続と非接続を選択的
に行う点以外は、従来技術と同様にＶ0 の調節が行われ
る。この新しい構成では（図３（Ａ）に示された実施形
態に関して）ＲＯＷＳＴ３１のために既に用いられた領
域は今度は、ＰＤ２２に対して用いられ、これにより画
素のフィルファクタと感度を改善する。また、同一フィ
ルファクタを維持しながら、画素およびＡＰＳ装置のサ
イズを減ずることができる。
は電源電圧ＶＤＤを供給し、あるいは接続する一方で、
その他残りのＲＯＷＳＩＧをフローティング、あるいは
非接続にすることによって、行選択が行われる。１つの
列の簡単化した概要が、図５に示される。回路構成は従
来技術と同様であり、従って、各信号トランジスタ４５
と連続する別個のトランジスタを切り換えるのではな
く、信号トランジスタ４５のドレインに対して電源電圧
ＶＤＤを切り換えることによって接続と非接続を選択的
に行う点以外は、従来技術と同様にＶ0 の調節が行われ
る。この新しい構成では（図３（Ａ）に示された実施形
態に関して）ＲＯＷＳＴ３１のために既に用いられた領
域は今度は、ＰＤ２２に対して用いられ、これにより画
素のフィルファクタと感度を改善する。また、同一フィ
ルファクタを維持しながら、画素およびＡＰＳ装置のサ
イズを減ずることができる。
【００１８】フィルファクタおよびＡＰＳ装置の改善に
加えて、図３（Ｂ）の構成によれば、３つの理由からノ
イズ性能を改善することができる。まず、図１のＲＯＷ
ＳＴ２１のゲート上に現れるノイズは、信号ラインと
（これがトランジスタのゲートであることから）強く容
量結合し、信号にノイズ成分を形成する。本発明におい
ては行選択ラインはＶＤＤバスであり、信号トランジス
タ４５と結合する他のトランジスタゲートは存在しな
い。第２にＳＩＧ４５は、既にＲＯＷＳＴ３１に割り当
てられたスペースの幾分かをとるように拡大することが
できる。このことで、信号トランジスタの１／ｆノイズ
を減少するになる。さらに、このトランジスタがもはや
存在しないので、ＲＯＷＳＴ３１を横切る不均一な電圧
降下に起因するパターンノイズは除去される。
加えて、図３（Ｂ）の構成によれば、３つの理由からノ
イズ性能を改善することができる。まず、図１のＲＯＷ
ＳＴ２１のゲート上に現れるノイズは、信号ラインと
（これがトランジスタのゲートであることから）強く容
量結合し、信号にノイズ成分を形成する。本発明におい
ては行選択ラインはＶＤＤバスであり、信号トランジス
タ４５と結合する他のトランジスタゲートは存在しな
い。第２にＳＩＧ４５は、既にＲＯＷＳＴ３１に割り当
てられたスペースの幾分かをとるように拡大することが
できる。このことで、信号トランジスタの１／ｆノイズ
を減少するになる。さらに、このトランジスタがもはや
存在しないので、ＲＯＷＳＴ３１を横切る不均一な電圧
降下に起因するパターンノイズは除去される。
【００１９】図６（Ａ）は、画素アレイの外部の行選択
スイッチ６０を示す図である。図６（Ｂ）は、行選択ス
イッチ６０として用いられるＣＭＯＳの転送ゲートであ
る。このスイッチの１つの形成方法として、図６（Ａ）
および（Ｂ）に示されるようなＣＭＯＳの転送ゲートを
用いる。図６（Ａ）に示されるように撮像装置の行ごと
にこれらの行選択スイッチ６０だけがあり、またこれら
は実質的に撮像アレイの外部に配置されるため、その物
理的なサイズは１つの寸法で制限されるだけであり（す
なわち、画素ピッチと同等またはそれ以下である）、こ
れにより画素のフィルファクタに影響することなくオン
抵抗を減少するように大きくされ得る。
スイッチ６０を示す図である。図６（Ｂ）は、行選択ス
イッチ６０として用いられるＣＭＯＳの転送ゲートであ
る。このスイッチの１つの形成方法として、図６（Ａ）
および（Ｂ）に示されるようなＣＭＯＳの転送ゲートを
用いる。図６（Ａ）に示されるように撮像装置の行ごと
にこれらの行選択スイッチ６０だけがあり、またこれら
は実質的に撮像アレイの外部に配置されるため、その物
理的なサイズは１つの寸法で制限されるだけであり（す
なわち、画素ピッチと同等またはそれ以下である）、こ
れにより画素のフィルファクタに影響することなくオン
抵抗を減少するように大きくされ得る。
【００２０】図３（Ｃ）にはこの構成の変形例が示され
る。この場合、リセットドレインとソースフォロアドレ
インは分離しており、リセットトランジスタの電源電圧
は、ソースフォロア電源電圧とは別個に制御され、焦点
ぼけのない制御のために有効である。この画素の構成の
フィルファクタは、リセットゲート信号とリセット電源
バスを結合することによって改善される。このアプロー
チはまた、図３（Ａ）に示された画素構成についても使
用可能である。
る。この場合、リセットドレインとソースフォロアドレ
インは分離しており、リセットトランジスタの電源電圧
は、ソースフォロア電源電圧とは別個に制御され、焦点
ぼけのない制御のために有効である。この画素の構成の
フィルファクタは、リセットゲート信号とリセット電源
バスを結合することによって改善される。このアプロー
チはまた、図３（Ａ）に示された画素構成についても使
用可能である。
【００２１】本発明は好適な実施形態を参照して説明さ
れた。しかしながら、本発明の範囲を逸脱しない範囲で
当業者によって変形あるいは変更が可能であるのは勿論
である。従って、部分的にピンされたフォトダイオー
ド、完全にピンされたフォトダイオードあるいはフォト
ゲート等の種々の光検出素子を使って本発明を実施する
ことができる。
れた。しかしながら、本発明の範囲を逸脱しない範囲で
当業者によって変形あるいは変更が可能であるのは勿論
である。従って、部分的にピンされたフォトダイオー
ド、完全にピンされたフォトダイオードあるいはフォト
ゲート等の種々の光検出素子を使って本発明を実施する
ことができる。
【００２２】
【発明の効果】本発明によれば、制御回路のためのより
少ない半導体領域を使用し、光検知器のためにより広い
領域を確保し、これによりフィルファクタを改善するこ
とができる等の利点がある。
少ない半導体領域を使用し、光検知器のためにより広い
領域を確保し、これによりフィルファクタを改善するこ
とができる等の利点がある。
【図１】 能動画素センサのための従来の画素を示す図
である。
である。
【図２】 図１に示した能動画素センサの単一列の簡単
化した概要を示す図である。
化した概要を示す図である。
【図３】 （Ａ）は本発明の能動画素センサを示す図、
（Ｂ）は本発明の能動画素センサの別の構成を示す図、
（Ｃ）は本発明の能動画素センサの別の構成を示す図で
ある。
（Ｂ）は本発明の能動画素センサの別の構成を示す図、
（Ｃ）は本発明の能動画素センサの別の構成を示す図で
ある。
【図４】 図３（Ａ）に関する簡単化した列の概要を示
す図である。
す図である。
【図５】 図３（Ｂ）に関する簡単化した列の概要を示
す図である。
す図である。
【図６】 （Ａ）は画素アレイの外部の行選択スイッチ
を示す図、（Ｂ）は行選択スイッチとして用いられたＣ
ＭＯＳの転送ゲートを示す図である。
を示す図、（Ｂ）は行選択スイッチとして用いられたＣ
ＭＯＳの転送ゲートを示す図である。
２２ 光検知器（ＰＤ）、２４ 転送ゲート（ＴＧ）、
２６ 浮遊拡散層（ＦＤ）、２８ リセットドレイン
（ＲＤ）、２９ リセットゲート（ＲＧ）、３０画素、
３１ 行選択トランジスタ（ＲＯＷＳＴ）、３３ 行選
択信号ライン（ＲＯＷＳＩＧ）、３５，４５ 信号トラ
ンジスタ（ＳＩＧ）、６０ 行選択スイッチ。
２６ 浮遊拡散層（ＦＤ）、２８ リセットドレイン
（ＲＤ）、２９ リセットゲート（ＲＧ）、３０画素、
３１ 行選択トランジスタ（ＲＯＷＳＴ）、３３ 行選
択信号ライン（ＲＯＷＳＩＧ）、３５，４５ 信号トラ
ンジスタ（ＳＩＧ）、６０ 行選択スイッチ。
Claims (3)
- 【請求項１】 能動画素センサに対して選択信号を生成
するための方法であって、 各々の画素がそれぞれの増幅器を有し、アドレス可能な
サブセットに配置された複数の画素を有する能動画素セ
ンサを形成する工程と、 増幅器の供給側に選択信号を供給することによって能動
画素センサ内のサブセットを選択する工程と、を含むこ
とを特徴とする方法。 - 【請求項２】 能動画素センサに対して選択信号を生成
するための方法であって、 各サブセットがそれぞれの増幅器を有するように、アド
レス可能なサブセットに配置されている複数の画素を有
する能動画素センサを形成する工程と、 増幅器の供給側に選択信号を供給することによって能動
画素センサ内のサブセットを選択する工程と、を含むこ
とを特徴とする方法。 - 【請求項３】 自己に結合され作用する増幅器を有する
画素と、 選択トランジスタを含む選択回路と、 増幅器の各々に電気的に結合された選択バスと、 ドレインゲートに電気的に結合されたリセットドレイン
を有するリセットトランジスタと、を含むことを特徴と
する能動画素センサ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1813696P | 1996-05-22 | 1996-05-22 | |
| US08/806,360 US5949061A (en) | 1997-02-27 | 1997-02-27 | Active pixel sensor with switched supply row select |
| US60/018,136 | 1997-02-27 | ||
| US08/806,360 | 1997-02-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1084505A true JPH1084505A (ja) | 1998-03-31 |
Family
ID=26690779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9127613A Pending JPH1084505A (ja) | 1996-05-22 | 1997-05-16 | 能動画素センサおよびその選択信号を生成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6323476B1 (ja) |
| EP (1) | EP0809394B1 (ja) |
| JP (1) | JPH1084505A (ja) |
| DE (1) | DE69738505T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6466266B1 (en) | 1998-07-28 | 2002-10-15 | Eastman Kodak Company | Active pixel sensor with shared row timing signals |
| US6566697B1 (en) * | 2000-11-28 | 2003-05-20 | Dalsa, Inc. | Pinned photodiode five transistor pixel |
| US6900484B2 (en) * | 2003-07-30 | 2005-05-31 | Micron Technology, Inc. | Angled pinned photodiode for high quantum efficiency |
| US7087883B2 (en) | 2004-02-04 | 2006-08-08 | Omnivision Technologies, Inc. | CMOS image sensor using shared transistors between pixels with dual pinned photodiode |
| TW200714042A (en) * | 2005-09-30 | 2007-04-01 | Pixart Imaging Inc | Active pixel sensor circuit and related controlling method |
| US7755684B2 (en) * | 2006-08-29 | 2010-07-13 | Micron Technology, Inc. | Row driver circuitry for imaging devices and related method of operation |
| US7915702B2 (en) | 2007-03-15 | 2011-03-29 | Eastman Kodak Company | Reduced pixel area image sensor |
| US9526468B2 (en) | 2014-09-09 | 2016-12-27 | General Electric Company | Multiple frame acquisition for exposure control in X-ray medical imagers |
| US10484636B2 (en) * | 2018-03-20 | 2019-11-19 | Texas Instruments Incorporated | Redundancy in active pixel sensors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144447A (en) * | 1988-03-31 | 1992-09-01 | Hitachi, Ltd. | Solid-state image array with simultaneously activated line drivers |
| US5631704A (en) * | 1994-10-14 | 1997-05-20 | Lucent Technologies, Inc. | Active pixel sensor and imaging system having differential mode |
| KR960028217A (ko) * | 1994-12-22 | 1996-07-22 | 엘리 웨이스 | 움직임 검출 카메라 시스템 및 방법 |
-
1997
- 1997-05-10 EP EP97201415A patent/EP0809394B1/en not_active Expired - Lifetime
- 1997-05-10 DE DE69738505T patent/DE69738505T2/de not_active Expired - Lifetime
- 1997-05-16 JP JP9127613A patent/JPH1084505A/ja active Pending
-
1999
- 1999-04-23 US US09/298,535 patent/US6323476B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0809394B1 (en) | 2008-02-13 |
| EP0809394A2 (en) | 1997-11-26 |
| EP0809394A3 (en) | 1999-07-14 |
| US6323476B1 (en) | 2001-11-27 |
| DE69738505D1 (de) | 2008-03-27 |
| DE69738505T2 (de) | 2009-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949061A (en) | Active pixel sensor with switched supply row select | |
| US6352869B1 (en) | Active pixel image sensor with shared amplifier read-out | |
| ES2218571T3 (es) | Captador de imagenes en estado solido. | |
| US6947088B2 (en) | Image pickup apparatus having a common amplifier | |
| JP4638097B2 (ja) | 画像センサ | |
| US6423994B1 (en) | Active pixel sensor with inter-pixel function sharing | |
| KR100763442B1 (ko) | 듀얼 변환 이득 이미저 | |
| KR100815685B1 (ko) | 다중 판독 회로를 이용한 전력 절감 | |
| US20080246869A1 (en) | Differential readout from pixels in CMOS sensor | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| US6809767B1 (en) | Low-noise CMOS active pixel sensor for imaging arrays with high speed global or row reset | |
| JP4558216B2 (ja) | Ｃｍｏｓイメージセンサーのアクティブピクセル回路 | |
| JP2011097609A (ja) | 能動画素センサ | |
| US7602429B2 (en) | Paired differential active pixel sensor | |
| JPH1084505A (ja) | 能動画素センサおよびその選択信号を生成する方法 | |
| US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
| US20050062866A1 (en) | Multiplexed pixel column architecture for imagers | |
| JP3908411B2 (ja) | 固体撮像装置 | |
| US7012645B1 (en) | Image sensor with p-type circuitry and n-type photosensor | |
| JP4678583B2 (ja) | 固体撮像装置 | |
| EP1874044B1 (en) | Solid state imaging device | |
| JP2006060294A (ja) | 固体撮像素子 | |
| CN120835628A (zh) | 图像传感器 | |
| KR19980080491A (ko) | 능동 화소 이미지 감지 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040506 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061011 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |