JPH1090916A - 多層配線基板の製造方法及び配線形成装置 - Google Patents

多層配線基板の製造方法及び配線形成装置

Info

Publication number
JPH1090916A
JPH1090916A JP9154741A JP15474197A JPH1090916A JP H1090916 A JPH1090916 A JP H1090916A JP 9154741 A JP9154741 A JP 9154741A JP 15474197 A JP15474197 A JP 15474197A JP H1090916 A JPH1090916 A JP H1090916A
Authority
JP
Japan
Prior art keywords
position coordinates
wiring board
photomask
positioning
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9154741A
Other languages
English (en)
Inventor
Shigetada Sato
重匡 佐藤
Kenichi Kanno
憲一 管野
Haruhiko Matsuyama
治彦 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9154741A priority Critical patent/JPH1090916A/ja
Publication of JPH1090916A publication Critical patent/JPH1090916A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】歪又は変形を含むセラミックス多層配線基板の
全領域に渡って、薄膜状配線の形成を一括して高精度で
行う方法及び装置を提供することにある。 【解決手段】セラミックス多層配線基板の各LSI搭載
エリアの位置座標と、これらに対応するフォトマスク上
の位置座標に例えば最小二乗法を適用してセラミックス
多層配線基板の補正量(回転角度及び位置の移動量)を
計算機により算出し、算出した補正量に基づいて、多層
配線基板の支持装置を制御することにより、フォトマス
クに対する基板の位置合わせを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線基板の製
造方法及び配線形成装置に関するものであり、特にセラ
ミックス多層配線基板上に多数のLSI搭載エリアがあ
る場合に、所望の薄膜状配線を一括露光により形成する
多層配線基板の製造方法及び配線形成装置に関するもの
である。
【0002】
【従来の技術】最近の注目すべきLSI実装技術の一つ
として、多数のLSIを搭載した多層配線基板が使用さ
れるが、特に基板材料としては熱伝導性に優れるセラミ
ックス材料が用いられ、数十層の回路配線層を積層した
構成のセラミックス多層配線基板が使用されている(例
えば昭和63年5月30日株式会社オーム社発行「薄膜
ハンドブック」第9頁〜第10頁参照)。
【0003】ここで、セラミックス多層配線基板の製作
方法について以下に説明する。
【0004】アルミナ粉末、ムライト粉末、あるいはガ
ラス粉末等の酸化物、あるいは炭化物、窒化物等の粉末
との混合物を有機高分子材料と溶剤及び可塑剤と共に混
合して、スラリー(泥漿物)を調製する。
【0005】次いで、減圧化によりスラリーの脱泡と粘
度調整をした後、シート作成装置にて所定の厚さと幅に
成形し、乾燥により溶剤を揮散させ、可撓性のあるセラ
ミックスグリーンシートを作成する。
【0006】作成したセラミックスグリーンシートにパ
ンチ又はレーザにより貫通穴をあける。その貫通穴とシ
ートの表面に、所望の開口を有する印刷用スクリーンを
用いて、金属粉末と粘性液とからなる厚膜ペーストを印
刷し、貫通穴に導電材を充填すると共にシート表面に導
電性皮膜の回路パターンを形成する。
【0007】積み重ねる回路層のパターンに従い、数十
枚のシートを積層する。
【0008】上記したシート積層物を加圧し、100〜
200℃の温度で加熱し、シートに含まれる有機高分子
材料の熱可塑性により、シート間の接着を行い、一体化
したシート圧着体を作製する。
【0009】その後、更にシート圧着体を900〜17
00℃の高温で加熱し、シート材料及び膜パターン材料
を構成する有機分子材料や溶剤等を揮散させ、シート材
料を構成するセラミックス粉末や膜パターンを構成する
金属粉末を焼結させてセラミックス多層配線基板とす
る。
【0010】そして、このセラミックス多層配線基板の
表面に薄膜状の所望の外部配線を形成した後、当該基板
上に多数のLSIチップを並べて高密度に搭載する。こ
れらのチップは、基板内部の多層配線、及び、基板表面
に形成された外部配線により相互に接続されている。
【0011】薄膜状配線の形成においては、多層配線基
板上にフォトレジストを塗布した後、所定の開口部を有
するフォトマスクを用いて、フォトマスクパターン状に
露光し、露光部のフォトレジストを除去することによっ
て有機絶縁膜を形成する。このため、外部配線を精度良
く形成するには、多層配線基板に対するフォトマスクの
位置合わせを正確に行なう必要がある。一般に、この種
の位置合わせは、基板外縁の2隅又は4隅に設けたスル
ーホールをターゲットマークとして使用し、このマーク
をフォトマスクのターゲットマークに合わせることによ
って行なう。
【0012】作製した多層配線基板には、セラミックス
の焼成工程において、不所望の歪又は変形が発生する。
このため、従来の位置合わせ方法では、基板の位置合わ
せ用スルーホール付近のパターンの位置ずれは小さい
が、スルーホールから離れたところにあるパターンの位
置ずれは大きくなり、この位置ずれを解消することが困
難であった。
【0013】もっとも、この種の障害は、基板を複数の
領域に分割し、個々の領域ごとに位置合わせを行なって
フォトマスクパターンを露光する分割露光の方法や、決
められたピッチでフォトマスクパターンを順次露光する
ステップ露光の方法を採用することによって回避するこ
とが可能である。しかし、これらの方法では、製造工程
が著しく増加するためコスト高になるという問題があ
る。
【0014】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術の問題点を解決し、歪又は変形を含むセラミッ
クス多層配線基板を使用した場合であっても、当該基板
の全領域にわたる多数のLSI搭載エリアに対して、薄
膜状配線の形成工程における露光・現像を一括して高精
度で行なうことができる多層配線基板の製造方法及び薄
膜状配線の形成装置を提供することにある。
【0015】
【課題を解決するための手段】本発明の前記課題は、セ
ラミックス多層配線基板上に設けられている多数のLS
I搭載エリアを位置合わせのためのターゲットマークと
して利用することによって効果的に解決することができ
る。
【0016】LSI搭載エリアは、多層配線基板のほぼ
全面にわたって多数形成されており、例えばテレビカメ
ラを用いて撮影した画像データに所定の演算処理を施す
ことにより、個々のLSI搭載エリアの位置座標を算出
することが可能である。本発明は、このようにして算出
したLSI搭載エリアの位置座標と、個々のLSI搭載
エリアに対応するフォトマスク上の位置座標(基準位置
座標)に所定の演算処理(例えば最小二乗法による演算
処理)を施すことにより、位置合わせに必要な多層配線
基板の補正量(回転角度及び位置の移動量)を算出し、
算定した補正量に基づいて多層配線基板の位置を制御す
ることにより、フォトマスクに対する基板の位置合わせ
を行なうものである。
【0017】本発明によれば、歪又は変形を含むセラミ
ックス多層配線基板の全体とフォトマスクを一度に高精
度に位置合わせすることができるため、大型基板上に一
回の露光により高精度な薄膜パターンを形成することが
できる。
【0018】また、本発明によれば、前記算定した補正
量に基づいて多層配線基板の支持装置を制御し、フォト
マスクに対する基板の位置合わせを行なった後、露光部
により露光を行ない基板表面に薄膜状配線を形成するた
め、当該基板の全領域にわたる多数のLSI搭載エリア
に対して、高精度に薄膜状配線を形成することができ
る。
【0019】
【発明の実施の形態】以下、本発明に係る多層配線基板
の製造方法及び配線形成装置の実施の形態を、図面に示
した実施例を参照して詳細に説明する。
【0020】図1は、代表的なセラミックス多層配線基
板の構成例を示す概念図である。同図において、1は多
層配線基板、2はフォトマスクと基板の位置を合わせる
ときに用いる位置合わせ用スルーホール、3は基板1の
薄膜を形成する側に設けられた多数のLSI搭載エリ
ア、4は個々のエリアの四隅に形成されたLSI接続用
端子パッドである。スルーホール2の配置は、従来技術
と同じく、使用する露光部に応じて決定されるが、通常
は基板1の中心から上下左右対称な周辺部に配置され
る。
【0021】図2は、代表的なフォトマスクの構成例を
示す概念図である。同図において、9はフォトマスク、
5は一定間隔の格子で構成された複数の座標グリッドパ
ターン、6は多数のマスクパターンである。各座標グリ
ッドパターン5は、基板1が歪又は変形を含まなけれ
ば、その中心が対応する位置合わせ用スルーホール2の
中心に一致するように形成されている。また、各マスク
パターン6は対応するLSI搭載エリア3に薄膜を形成
するためのパターンである。
【0022】基板1とフォトマスク9との位置合わせを
行ない薄膜状配線を形成するための装置の全体構成を図
3を用いて説明する。図3において、13は位置合わせ
用カメラ、12は露光部、10は基板支持台、11は基
板制御部、14は制御用計算機、15は位置合わせ用カ
メラから送られた映像を映しだすモニタ、16は基板制
御部に移動量情報を入力するための操作部を示してい
る。
【0023】まず、図示していない基板表面読み取り装
置により、基板1上のLSI搭載エリア3及びマスク位
置合わせ用スルーホール2を認識し、その認識した画像
データを制御用計算機14に送る。画像データとして
は、基板1上に設けられたLSI接続用端子パッド4の
位置等と非搭載部とが色違いに表示されたものが送られ
る。制御用計算機14は送られてきた画像データに所定
の演算処理を施すことにより、LSI搭載エリア3のL
SI接続用端子パッド4の位置座標及びマスク位置合わ
せ用スルーホール2の位置座標を算出し、その各位置座
標(xi,yi)と基準位置座標(Xi,Yi)であるフォト
マスク9上の座標グリッドパターンの位置座標及びLS
I接続用端子パッド印刷用開口部である位置座標より、
基板1とフォトマスク9との間のずれを小さくする両者
の位置関係を算出する。以下、LSI搭載エリア3のL
SI接続用端子パッド4の位置座標及びマスク位置合わ
せ用スルーホール2の位置座標を合わせて位置座標(x
i,yi)、フォトマスク9上の座標グリッドパターンの
位置座標及びLSI接続用端子パッド印刷用開口部であ
る位置座標を合わせて基準位置座標(Xi,Yi)と記載す
ることとし、座標数はn個とする。
【0024】以下に、その計算方法を示す。
【0025】基板1が角度θ回転し、(a,b)平行移
動した場合における基板1上の位置座標を(x'i
y'i)とし、その位置座標(x'i,y'i)とそれに対応
するフォトマスク9の基準位置座標(Xi,Yi)のX成分
及びY成分の差をそれぞれ二乗して加え合わせ、基板1
上の位置座標とフォトマスク9の位置座標との距離の二
乗を個々の座標について求める。そして、各座標におけ
るその距離の二乗を全て加え合わせ、その値が最小にな
るように角度θ及び(a,b)を定めれば良い。
【0026】式に表すと
【0027】
【数1】
【0028】と表せるLが最小になるようθ,a,bの
値を定めれば良い。
【0029】基板1を回転および平行移動した場合にお
ける基板1上の個々の位置座標(x'i,y'i)は、回転
角度θ、移動量(a,b)、及び、移動前の位置座標
(xi,yi)を用いて次の計算式のように求められる。
【0030】
【数2】
【0031】
【数3】
【0032】上記式(数2)及び(数3)を式(数1)
に代入して、Lをθ,a,bで偏微分して0となる次の
方程式(数4)、(数5)、(数6)の解がLを最小に
するθ,a,bの値として求められる。
【0033】
【数4】
【0034】
【数5】
【0035】
【数6】
【0036】上記方程式を解くことにより、次のように
θ,a,bが求まる。
【0037】
【数7】
【0038】
【数8】
【0039】
【数9】
【0040】制御用計算機14は上記計算を行い、計算
結果に基づく移動量情報を基板制御部11に送り、基板
制御部11は基板支持台10及びその上に支持されてい
る基板1を回転角度θ及び移動量(a,b)だけ移動さ
せる。
【0041】移動後の基板1上の各位置座標(x'i
y'i)とフォトマスク9の基準位置座標(Xi,Yi)との
ずれを分布図として示すと、例えば図5のようになる。
【0042】図5において、座標軸の原点はフォトマス
クの基準位置座標を示しており、x軸、y軸は座標のず
れ量とその方向を示しており、具体的にはプロットされ
ている座標は(x'i−Xi,y'i−Yi)となっている。
【0043】図5Aからもわかるように、移動後の位置
座標は必ずしもマスクの位置座標から均一な分布を示し
ておらず、最もずれた位置では点線で示している搭載位
置としての許容範囲17を超えている場合がある。その
ずれた状態での実際の搭載の様子を図6に示す。
【0044】図6において、7は有機絶縁膜、18は導
体が印刷される有機絶縁膜の開口部、19はセラミック
ス多層配線基板内に形成されている導体部(接続用ラン
ド)、1はセラミックス多層配線基板、9はフォトマス
クを示している。
【0045】本来正常に搭載されている場合には、図6
Aに示すように、導体層が印刷されるべき開口部18が
接続用ランド19上に完全に含まれるように印刷されな
ければならないが、フォトマスク9の位置座標と基板上
の位置座標が収縮等により大幅にずれていると、図6B
に示すように接続用ランド19と導体層印刷用開口部1
8が、ほんの少ししか重ならない開口部18a若しくは
全く重ならない開口部18bが形成され、接続不良を起
こしてしまうことがある。
【0046】そこで、上記問題点を解消するために、図
6Cに示すように、許容範囲内にある開口部18cが許
容範囲内から外れない範囲で更に基板全体を少し移動さ
せることにより、許容範囲外のものを許容範囲内に収ま
るよう制御する必要がある。
【0047】以下、その手順について説明する。
【0048】移動後における個々のLSI搭載エリアの
位置座標(x'i,y'i)と個々のエリアに対応するフォト
マスク9の基準位置座標(Xi,Yi)とのx方向のずれで
あるx'i−Xiの値が最も大きい位置座標(x'j,y'j)
のx成分の差をmax(x'j−Xj)、x方向のずれが最も小
さい位置座標(x'k,y'k)のx成分の差をmin(x'k−X
k)、y方向のずれであるy'i−Yiの値が最も大きい位
置座標(x'l,y'l)のy成分の差をmax(y'l−Yl)、y
方向のずれが最も小さい位置座標(x'm,y'm)のy成分
をmin(y'm−Ym)とするとき、個々のエリアと対応する
フォトマスクの位置座標のずれの最大値が最小となる位
置座標(x"i,y"i)を次の式(数10)(数11)で定
義する。
【0049】
【数10】
【0050】
【数11】
【0051】そして、上記2式で求めた基板1とフォト
マスク9の位置関係に従って、制御用計算機14がシミ
ュレーションを行う。個々のエリアの位置座標(x'i
y'i)を更に(x"i,y"i)に平行移動させた場合に、位
置合わせ用スルーホール2がフォトマスク9上の位置合
わせ用座標グリッドパターン5を通してどのように見え
るはずかをシミュレートし、その結果を位置合わせ用モ
ニタ16に映しだす。
【0052】図5を用いて上記移動について具体的に説
明する。
【0053】図5Aは(数7)・(数8)・(数9)に
示す補正量だけ移動させた一回目の移動後の各々の位置
座標(x'i,y'i)について、フォトマスクの位置座標
(Xi,Yi)とのずれの分布図を示している。
【0054】本図において、max(x'j−Xj)は10、mi
n(x'k−Xk)は−4、max(y'l−Yl)は10、min(y'm
−Ym)は−5であるため、式(数10)・(数11)は
以下のようになる。
【0055】(数12) x"i=x'i−(10+(−4))/2 =x'i−3 (数13) y"i=y'i−(10+(−5))/2 =y'i−2.5 上記式をもとに、基板全体をx軸方向に−3、y軸方向
に−2.5だけ移動させる。2回目の移動を行った後の
座標のずれの分布図を図5Bに示す。図5Aにおいて許
容範囲外であった点が許容範囲内におさまることにな
り、基板全体として、欠陥の発生を防ぐことができる。
【0056】その後、後述のように露光部12により露
光する。
【0057】次に、薄膜状配線形成処理の一連の流れを
図3及び図4を用いて説明する。
【0058】セラミック粉末と有機バインダーを混練し
たグリーンシートと呼ばれるシートを製造し、このグリ
ーンシートにパンチ等により貫通穴をあける。そして、
この穴に導体ペーストを充填した後、同様に導体ペース
トでシート上にパターンを印刷する。更に、この様なシ
ートを複数枚重ね合わせ、焼結炉により1000度以上
の高温で焼結することにより、セラミックス多層配線基
板1が作成される。
【0059】次に薄膜形成工程に入り、基板支持台10
に基板1をセットし、制御用計算機14は基板1とフォ
トマスク9とのずれが小さくなるような両者の位置関係
(補正量)を上述の計算方法により求める。そして、基
板1上に有機絶縁膜7、フォトレジスト8を順に塗布す
る。続いて、露光部12にフォトマスク9をセットす
る。
【0060】ここで、位置合わせに用いる座標グリッド
パターンについて説明する。
【0061】座標グリッドパターン5は、フォトマスク
の開口パターン形成方法と同様な方法によりマスク上に
形成される。
【0062】具体的には、フォトマスクを形成するとき
に、マスクの開口部以外の部分にあたる遮蔽部のみなら
ず、座標グリッドパターンとなるグリッドパターン形状
にも遮蔽部と同様にレジスト膜を形成しておくことによ
り、エッチング時に座標グリッドパターンがエッチング
されずに残るため、座標グリッドパターン部以外が開口
部となる座標グリッドが形成される。本実施例では、位
置合わせ用スルーホールの直径は60μmであり、グリ
ッド線幅4μm、グリッドピッチ20μm、すなわち1
6μm角の開口を有するグリッドパターンを形成した。
位置合わせ用カメラ13を通してグリッドを覗いた場
合、人間の目ではグリッドピッチの1/4まで解析出来
るため、5μmの精度で位置合わせをすることができ
る。
【0063】基板とフォトマスクの位置合わせ方法は、
上記計算により求められた補正量だけ基板を移動させた
場合に、マスク位置合わせ用スルーホール2の位置座標
が、マスクに設けられた座標グリッドパターン5を通し
てどのように見えるかを制御用計算機14でシミュレー
トし、それを位置合わせ用モニタ15に表示する。今度
は位置合わせ用カメラ13を用いて、実際に座標グリッ
ドパターンを通してマスク位置合わせ用スルーホール2
を見ることにより、シミュレーションの結果と対比しな
がら、座標グリッドパターン上の所望の位置にスルーホ
ール2が配置されるよう基板1を平行移動させる。基板
1の移動は、基板制御部11に接続されたジョイスティ
ック、キーボード等の入力手段である操作部16より移
動情報を入力して行う。
【0064】その後、露光部12によりマスクパターン
を通して露光する。図4に示すように、露光により形成
した潜像に対してフォトレジスト8を現像し、次に有機
絶縁膜7をエッチングすることにより、所望の開口パタ
ーンを有する有機絶縁膜7を顕在化させる。上記の工程
にて形成した有機絶縁膜7のパターンは、フォトレジス
ト8を剥離後、300〜400℃の熱処理により硬化さ
せて、薄膜第1層目の形成が終了する。薄膜第2層目以
降も同様に基板と位置合わせを行い形成することによ
り、多層セラミックス基板を製造する。
【0065】上記移動については、計算により求めた基
板1とフォトマスク9の位置関係に従って、制御用計算
機14が基板制御部11に移動の指示を与えることによ
り、基板制御部11が個々のエリアの位置座標(x'i
y'i)を更に(x"i,y"i)に平行移動をさせる方法でも
良い。
【0066】
【発明の効果】以上の詳細な説明から明らかなように、
本発明に係る多層配線基板の製造方法及び配線形成装置
によれば、歪又は変形を含むセラミックス多層配線基板
の全体とフォトマスクを一度に高精度に位置合わせでき
る。このため、大型基板上に一回の露光により高精度な
薄膜パターンを形成することができる。
【図面の簡単な説明】
【図1】代表的なセラミックス多層配線基板の構成例を
示す概念図である。
【図2】代表的なフォトマスクの構成例を示す概念図で
ある。
【図3】本発明の一実施形態による位置合わせ方法を用
いた装置の全体構成図である。
【図4】本発明の位置合わせ方法を用いた薄膜形成の処
理の流れを示す図である。
【図5】位置座標のずれの分布を示す図である。
【図6】配線基板上の印刷位置のずれを示す図である。
【符号の説明】
10 基板支持台 11 基板制御部 12 露光部 13 位置合わせ用カメラ 14 制御用計算機 15 位置合わせ用モニタ 16 操作部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 3/46 H05K 3/46 B H01L 21/30 510

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】配線基板上に絶縁膜と配線パターンを形成
    することにより、多層配線基板を製造する方法におい
    て、 配線基板上に設けられた多数のLSI搭載エリアを撮影
    することによって得た画像データに所定の演算処理を施
    すことにより、該LSI搭載エリアの位置座標を算出
    し、 配線基板上に形成された位置合わせ用スルーホールの位
    置座標及び前記算出したLSI搭載エリアの位置座標
    と、基準位置座標である個々の該LSI搭載エリアに対
    応するフォトマスク上の位置座標及び該フォトマスク上
    に形成された位置合わせ用グリッドの位置座標に所定の
    演算処理を施すことにより、位置合わせに必要な前記配
    線基板の補正量を算出し、 該補正量に基づいて前記配線基板の位置を前記フォトマ
    スクに対し相対的に移動させることにより、該フォトマ
    スクに対する該配線基板の位置合わせを行なうことを特
    徴とする多層配線基板の製造方法。
  2. 【請求項2】請求項1に記載の多層配線基板の製造方法
    において、 前記配線基板の前記補正量の算出は、配線基板上に形成
    された位置合わせ用スルーホールの位置座標及び前記算
    出したLSI搭載エリアの位置座標と、基準位置座標で
    ある個々の該LSI搭載エリアに対応するフォトマスク
    上の位置座標及び該フォトマスク上に形成された位置合
    わせ用グリッドの位置座標に最小二乗法による演算処理
    を施した後、 さらに、前記演算処理後における前記位置合わせ用スル
    ーホールの位置座標及び前記LSI搭載エリアの位置座
    標と、対応する前記基準位置座標とのX軸方向およびY
    軸方向のずれの最大値を最小とするための配線基板の移
    動量の算出を含むことを特徴とする請求項1に記載の多
    層配線基板の製造方法。
  3. 【請求項3】請求項1に記載の多層配線基板の製造方法
    において、 前記フォトマスクに対する前記配線基板の位置合わせ
    は、該配線基板に設けた位置合わせ用スルーホールを該
    フォトマスク上に設けた位置合わせ用グリッドパターン
    に対する最適位置に合わせることにより行なうことを特
    徴とする請求項1に記載の多層配線基板の製造方法。
  4. 【請求項4】請求項1に記載の多層配線基板の製造方法
    において、 前記LSI搭載エリアの位置座標は、該LSI搭載エリ
    ア内における画像識別可能な特定のコンポーネントの位
    置座標をもって代表させることを特徴とする請求項1に
    記載の多層配線基板の製造方法。
  5. 【請求項5】請求項4に記載の多層配線基板の製造方法
    において、 前記コンポーネントとして前記配線基板上のLSI接続
    用の端子パッドを用いることを特徴とする請求項4に記
    載の多層配線基板の製造方法。
  6. 【請求項6】配線基板上に設けられた多数のLSI搭載
    エリアを撮影することによって得た画像データに所定の
    演算処理を施すことにより、該LSI搭載エリアの位置
    座標を算出し、配線基板上に形成された位置合わせ用ス
    ルーホールの位置座標及び前記算出したLSI搭載エリ
    アの位置座標と、基準位置座標である個々の該LSI搭
    載エリアに対応するフォトマスク上の位置座標及び該フ
    ォトマスク上に形成された位置合わせ用グリッドの位置
    座標に所定の演算処理を施すことにより、位置合わせに
    必要な前記配線基板の補正量を算出する制御用計算機
    と、 該補正量に基づいて前記配線基板を支持する基板支持台
    を制御し、前記配線基板の位置を前記フォトマスクに対
    し相対的に移動させる基板制御部と、 前記フォトマスクを通して前記配線基板上に露光を行う
    露光部を備えることを特徴とする薄膜状配線形成装置。
  7. 【請求項7】請求項6に記載の薄膜状配線形成装置にお
    いて、 前記制御用計算機は、配線基板上に形成された位置合わ
    せ用スルーホールの位置座標及び前記算出したLSI搭
    載エリアの位置座標と、基準位置座標である個々の該L
    SI搭載エリアに対応するフォトマスク上の位置座標及
    び該フォトマスク上に形成された位置合わせ用グリッド
    の位置座標に最小二乗法による第一の演算処理を施した
    後、前記第一の演算処理後における前記位置合わせ用ス
    ルーホールの位置座標及び前記LSI搭載エリアの位置
    座標と、対応する前記基準位置座標とのX軸方向および
    Y軸方向のずれの最大値を最小とするための配線基板の
    移動量を算出する第二の演算処理を行なうことを特徴と
    する請求項6に記載の薄膜状配線形成装置。
  8. 【請求項8】請求項7に記載の薄膜状配線形成装置にお
    いて、 前記基板制御部は、前記制御用計算機の前記第一の演算
    結果に基づいて前記配線基板を支持する基板支持台を制
    御し、前記配線基板の位置を前記フォトマスクに対し相
    対的に移動させ、 前記基板制御部に移動量の情報を入力する操作部より、
    前記制御用計算機の前記第二の演算処理の結果に基づい
    て移動量の情報を入力して、前記基板支持台を制御し、
    前記配線基板の位置を前記フォトマスクに対し相対的に
    移動させることを特徴とする請求項7に記載の薄膜状配
    線形成装置。
  9. 【請求項9】請求項7に記載の薄膜状配線形成装置にお
    いて、 前記基板制御部は、前記制御用計算機の前記第一の演算
    結果及び前記第二の演算処理の結果に基づいて前記配線
    基板を支持する基板支持台を制御し、前記配線基板の位
    置を前記フォトマスクに対し相対的に移動させることを
    特徴とする請求項7に記載の薄膜状配線形成装置。
  10. 【請求項10】多層配線基板上に有機絶縁材による絶縁
    膜を形成する工程と、該該絶縁膜上に導電性部材による
    導体パターンを形成する工程を、複数回繰り返すことに
    より薄膜状配線を形成する方法において、 前記絶縁膜を形成する工程は、フォトマスクに対する前
    記多層配線基板の位置合わせを行なう工程と、該フォト
    マスクを介して露光を行なう工程を含み、 前記フォトマスクに対する前記多層配線基板の位置合わ
    せを行なう工程は、前記多層配線基板に設けた位置合わ
    せ用スルーホールを前記フォトマスク上に設けた位置合
    わせ用グリッドパターンに対する最適位置に合わせるこ
    とにより行なうことを特徴とする薄膜状配線の形成方
    法。
  11. 【請求項11】請求項10に記載の薄膜状配線の形成方
    法において、 前記フォトマスクに対する前記多層配線基板の位置合わ
    せは、直径60μmの前記位置合わせ用スルーホール
    を、前記フォトマスク上に形成された線幅が4μm、平
    行線のピッチが20μmである格子形状を有する前記位
    置合わせ用グリッドパターンに対する最適位置に合わせ
    ることにより行なうことを特徴とする請求項10に記載
    の薄膜状配線の形成方法。
  12. 【請求項12】請求項10に記載の薄膜状配線の形成方
    法において、 前記位置合わせ用スルーホールの前記位置合わせ用グリ
    ッドパターンに対する最適位置は、 前記多層配線基板上に設けられた多数のLSI搭載エリ
    アを撮影することによって得た画像データに所定の演算
    処理を施すことにより、該LSI搭載エリアの位置座標
    を算出し、前記多層配線基板上に形成された前記位置合
    わせ用スルーホールの位置座標及び前記算出したLSI
    搭載エリアの位置座標と、基準位置座標である個々の該
    LSI搭載エリアに対応するフォトマスク上の位置座標
    及び該フォトマスク上に形成された位置合わせ用グリッ
    ドの位置座標に所定の演算処理を施すことにより、位置
    合わせに必要な前記配線基板の補正量を算出することに
    より求められることを特徴とする請求項10に記載の薄
    膜状配線の形成方法。
  13. 【請求項13】請求項12に記載の薄膜状配線の形成方
    法において、 前記多層配線基板の前記補正量の算出は、前記多層配線
    基板上に形成された位置合わせ用スルーホールの位置座
    標及び前記算出したLSI搭載エリアの位置座標と、基
    準位置座標である個々の該LSI搭載エリアに対応する
    フォトマスク上の位置座標及び該フォトマスク上に形成
    された位置合わせ用グリッドの位置座標に最小二乗法に
    よる第一の演算処理を施した後、 前記第一の演算処理後における前記位置合わせ用スルー
    ホールの位置座標及び前記LSI搭載エリアの位置座標
    と、対応する前記基準位置座標とのX軸方向およびY軸
    方向のずれの最大値を最小とするための配線基板の移動
    量を算出する第二の演算処理を行なうことを特徴とする
    請求項12に記載の薄膜状配線の形成方法。
  14. 【請求項14】請求項12に記載の薄膜状配線の形成方
    法において、 前記LSI搭載エリアの位置座標は、該LSI搭載エリ
    ア内における画像識別可能な特定のコンポーネントの位
    置座標をもって代表させることを特徴とする請求項12
    に記載の薄膜状配線の形成方法。
  15. 【請求項15】請求項14に記載の薄膜状配線の形成方
    法において、 前記コンポーネントとして前記配線基板上のLSI接続
    用の端子パッドを用いることを特徴とする請求項14に
    記載の薄膜状配線の形成方法。
JP9154741A 1996-06-12 1997-06-12 多層配線基板の製造方法及び配線形成装置 Pending JPH1090916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9154741A JPH1090916A (ja) 1996-06-12 1997-06-12 多層配線基板の製造方法及び配線形成装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15124696 1996-06-12
JP8-151246 1996-06-12
JP9154741A JPH1090916A (ja) 1996-06-12 1997-06-12 多層配線基板の製造方法及び配線形成装置

Publications (1)

Publication Number Publication Date
JPH1090916A true JPH1090916A (ja) 1998-04-10

Family

ID=26480556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9154741A Pending JPH1090916A (ja) 1996-06-12 1997-06-12 多層配線基板の製造方法及び配線形成装置

Country Status (1)

Country Link
JP (1) JPH1090916A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106687760A (zh) * 2014-09-30 2017-05-17 大金工业株式会社 热交换器的集管
CN121099532A (zh) * 2025-11-12 2025-12-09 浙江创豪半导体有限公司 一种高精度基板镭射加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106687760A (zh) * 2014-09-30 2017-05-17 大金工业株式会社 热交换器的集管
CN121099532A (zh) * 2025-11-12 2025-12-09 浙江创豪半导体有限公司 一种高精度基板镭射加工方法

Similar Documents

Publication Publication Date Title
US8271919B2 (en) Method for correcting image rendering data, method for rendering image, method for manufacturing wiring board, and image rendering system
CN112823413B (zh) 用于校正裸片放置误差的自适应布线
TW200906247A (en) Printed circuit board manufacturing system and manufacturing method thereof
TW202104885A (zh) 半導體封裝之佈線校正方法
JP4646661B2 (ja) プリント配線基板印刷方法と実装方法ならびにプログラム
US11778751B2 (en) Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
KR101175871B1 (ko) 기판의 인쇄 오차 보정방법
JP2013071455A (ja) 印刷回路基板及びその製造方法
JPH1090916A (ja) 多層配線基板の製造方法及び配線形成装置
US5970310A (en) Method for manufacturing multilayer wiring board and wiring pattern forming apparatus
JP4522226B2 (ja) 電子部品素子の実装方法及び電子装置の製造方法
JP2004136569A (ja) スクリーン印刷装置のアライメント方法
CN107734827A (zh) 对位标和对位检测方法
CN103635076B (zh) 电子零件安装系统、电子零件安装装置及电子零件安装方法
JPH03101193A (ja) 厚膜薄膜混成多層配線基板
JP3341706B2 (ja) プリント配線板の製造方法
JP2943767B2 (ja) 多層配線基板の製造方法
JP3237904B2 (ja) セラミック多層基板の製造方法
JP2004252313A (ja) 露光装置
CN119862846B (zh) Lcd光电板外层线路图形生成及精度单点补偿方法
US11706873B2 (en) Method for manufacturing multilayer wiring substrate
JPH06334346A (ja) 厚膜・薄膜混成多層配線基板のパターン形成方法
JP7515418B2 (ja) 配線基板および配線基板の製造方法
JP2001044631A (ja) 多層基板
JPH10202830A (ja) スクリーン印刷方法