JPH03101193A

JPH03101193A - 厚膜薄膜混成多層配線基板

Info

Publication number: JPH03101193A
Application number: JP1235650A
Authority: JP
Inventors: Hideo Arima; 有馬　英夫; Ataru Yokono; 中横野; Takashi Inoue; 隆史井上; Norio Saito; 徳郎斉藤; Hideo Todokoro; 秀男戸所; Katsuhiro Kuroda; 勝広黒田; Satoru Fukuhara; 悟福原; Genya Matsuoka; 玄也松岡; Hidetaka Shigi; 英孝志儀
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-09-13
Filing date: 1989-09-13
Publication date: 1991-04-25
Anticipated expiration: 2013-10-15
Also published as: JP2810143B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、多層配線に用いる配線基板及びそれにＬＳＩ
を実装したモジュールに係り、特に高密度でしかも製造
歩留及び信頼性の高い厚膜薄膜混成方式の多層配線基板
構成及びそれを用いたモジュールに関する。

〔従来技術〕

従来技術としては、特開昭５８−７３１９３号公報、特
開昭６１−２２６９１号公報、特開昭６３−１９０号公
報がしられている。

１つのセラミック配線基板上にＬＳＩチップを搭載させ
る技術は、大型コンピュータ等の大規模、高速デジタル
システムの主流をなす実装技術となりつつある。またこ
の技術に用いられる多層配線基板の技術的進歩も著しい
も′のがある。

例えば、現在では、グリーンシート法で絶縁層としてセ
ラミックスやガラスセラミックス、配線導体としてタン
グステンやモリブデンから成る厚膜配線基板を形成した
後、その上部表面に薄膜法で配線部を形成する厚膜薄膜
混成多層基板の検討が盛んに進められている。この厚膜
薄膜混成多層基板における問題点の１つは、厚膜配線基
板の形成工程に却ける焼結収縮ばらつきが大きいことで
ある。これに依り、厚膜配線基板と薄膜配線部との接合
部におけるパターン間に位置ずれが発生し、接続不良を
招来するということである。ちなみに、現状では厚膜配
線基板の中心部からその周辺部までの寸法公差は士゛０
．５％程度に抑えるのが限度である。したがって、中心
部から周辺部までの距離を５０ｒｏｍとすると、最大±
２５０μｍの位置ずれが生じることになる。

このような厚膜配線基板の収縮率のばらつきに起因する
接続不良という問題を解決するための従来技術の１つを
第２図に示す。第２図において、４− アルミナ多層基板（厚膜配線基板）１はタングステンの
焼結体からなるグランド、電源層２及びバイア部（厚膜
配線端子）３をその内層に有している。バイア部３はア
ルミナ絶縁層４のバイアホールにタングステンペースト
を埋め込んで形成されたものであり、その径は厚膜配線
基板１の収縮率のばらつきを予め見込んで大径に設定さ
れている。

例えば、基板寸法が５０ｍｍの場合は２５０μｍ以上と
なる。また、符号５はポリイミドから成る絶縁層であり
、それにはコーティングされたプレポリマー溶液が熱硬
化して完全にポリイミド化した後、レジストを用いたホ
トリソグラフィー技術によりバイアホールが形成される
。さらに、このバイアホールと絶縁層６が形成されてい
る。これら絶縁層５と配線６とを交互に形成して薄膜配
線部７が形成され、ている。この厚膜薄膜配線基板では
、バイア部３の径を大径（約５００μｍ）に設定するこ
とにより、厚膜配線基板１の収縮率のばらつきによる位
置ずれを吸収することができ、接続不良を防止すること
ができる。

また第３図には、バイア径を１５０μｍ〜２００μｍに
保ちながら、バイア表面に直径約Ｌ　ｍ　ｍで膜厚的３
μｍ’Ｆｑ板状のパラジウム等のメタルパッド１６を形
成した例を示す。この場合は、円板状のメタルパッド１
６を形成すことで厚膜配線基板１０の収縮率のばらつき
による位置ずれを吸収することができ、接続不良を防止
することができる。

〔発明が解決しようとする問題点〕

最近のＬＳＩの高機能・高密度化の進歩は急激であり、
現状でもＬＳ’Ｉの端子ピッチは約４５０μｍ、端子径
は約２００μｍのレベルである。この様な高密度化を達
成す・る上で上部の薄膜回路のみならず、厚膜回路での
高密度化が必須である。

しかしながら、上記した従来の基板には以下の様な欠点
がある。　即ち、第２図の例では、バイア部３の径を約
０．５ｍｍに拡大し、第３図の例では厚膜基板上の円板
状のメタルパッド径を１　ｍ　ｍとバイア径より更に拡
大しているため多層基板の高密度化、及び高歩留化が阻
害されることになる。

厚膜回路をの高密度化を進める上では、パイプ部３の径
を約０．５ｍｍに拡大し、第３図の例では厚膜基板上の
円板状の導体径を１ｍｍとバイア径より更に拡大するこ
とは許されない。これらの寸法を現状維持か、更には縮
小しないことには、基板の高密度化は不可能である。し
かし、前記した内容からもバイア径や円板状メタルパッ
ドの径を縮小すると、接続不良が増加することは自明で
ある。

〔問題点を解決するための手段〕

本発明の目的は、セラミックまたはガラスセラミック配
線基板、即ち厚膜配線基板の収縮率のばらつきに起因す
る接続不良を防止し、且つ高密度な厚膜薄膜混成多層基
板を提供することにある。

この目的達成のために、厚膜配線基板上に薄膜配線回路
を形成する厚膜薄膜混成多層配線基板において、厚膜配
線回路と薄膜配線回路との界面に各回路間の位置ずれを
吸収し、各端子を電気的に接続するための整合層を設け
、その整合層に形成する導体パッドの一部が、楕円状ま
たは帯状の形７− 状であり、更に、当該一部の導体パッドが、厚膜基板表
面のバイアホール、薄膜回路底面のバイアホール、また
は整合層に形成したバイアホールの内の少なくとも２個
のバイアホールに直接接続し、しかも当該バイアホール
との直接接続位置が導体パッドの中央ではなく、端部近
傍にある様にした。

上記のようなバイアホールに接続した導体パッドを形成
する上で次のような方法で達成することができる。即ち
、■厚膜基板表面のバイアホールの位置を基板端部や基
板中央部のバイアホール等を選定して測定する。■各基
板の収縮状態を数種類のパターンに分類する。■各パタ
ーンに対応した接続導体のマスクを準備しこれを用いて
、接続導体パッドを形成する。これを更に効率良〈実施
するため次の様な方法を用いた。（１）厚膜配線端子の
位置及び薄膜配線の位置を基に、電子線描画方式で個々
の基板及び端子毎に対応した接続導体パッドを形成する
。（２）厚膜配線端子の位置及び薄膜配線の位置を基に
、ドツトプリンタ方式の印刷機で個々の基板及び端子毎
に対応した接続８− 導体パッドを形成する。

また、高密度化及び基板歩留を向上する上で、厚膜配線
基板における信号配線のバイアホールの径を１．５０ｔ
ｔｍとした。

また、光学的または２次電子像からのバイアホール等の
位置検出を容易にするために、厚膜配線基板の薄膜回路
を形成する表面に基板焼成前に３箇所以上の位置検出マ
ークを形成することにした。

また、場合によっては位置検出マークを厚膜配線基板の
薄膜側表面上に露出した厚膜配線端子で代用することも
可能である。

更に高密度配線化を用意に達成するために、主たる接続
導体パッドの形状を楕円状、帯状または平面的な亜鈴状
とし、それらの接続導体パッドの幅を５００μｍ以下と
した。

また、接続導体パッドの材料を銀／パラジウム、白金、
銅、アルミニューム、金、ニッケル、クロム、タングス
テン、モリブデンの内から選ばれた少なくとも一種類以
上の金属で形成するようにした。

〔作用〕

従来の様に厚膜のバイアホールの中心とその中心が一致
する円形のパッドを接続導体パッドとした場合には、整
合層で吸収できる位置ずれは、バイアホールのピッチの
約１／２である。これに対して、当発明のように整合層
に形成する接続導体パッドを、楕円状または帯状の形状
とし、しかもこれと直接接続する複数のバイアホールと
の接続位置が導体パッドの中央ではなく、端部近傍にあ
る様にすることにより、整合層で吸収できる位置ずれは
、約バイアホールのピッチ分に拡大する。

更に、整合層を単層に限らず、複層とすることにより、
バイアホールのピッチと同等以上の位置ずれをも吸収す
ることが可能となる。この結果、バイアホールや配線の
高密度化による基板及びモジュールの高密度化、更には
、厚膜回路と薄膜回路の誤接続の防止により、基板やモ
ジュールの高信頼度化が可能となる。　厚膜基板に形成
するバイアホールの径は、そこに流す電流容量によって
決まる。電流容量が小さい信号配線においては、径は小
さくても構わないが、実験の結果、直径は１５０μｍ以
下とすることにより、導体断線の確立を低減できること
が判明した。即ち、印刷法でバイアホール内に導体ペー
ストを埋め込む場合、バイアホール径が１５０μｍを超
えると、バイアホール内に充填されるペースト中に空気
を巻き込み易くなり、このため印刷・乾燥後にバイアホ
ール上面の中央部が凹み、これは２回印刷することによ
り、ある程度の改善は可能であるが、断線が発生し易く
なる。

厚膜基板表面に露出した各（厚膜）配線端子部およびそ
の上に形成する薄膜回路の薄膜端子に接続するように形
成した接続導体パッドの形状は主としてバイアホール形
状から決まる。パッドの幅の最大値を５００μｍの楕円
状、帯状または平面的な亜鈴状とやや太めで、場合によ
っては、中間部を更に太くしたのは、表面の凹凸が大き
いセラミックス等の厚膜基板の上に直接パッドを形成す
る上で断線防止の効果が高いためである。

厚膜配線基板表面の位置検出マークは、通常の１１− マスクやスクリーンの位置合わせマークと異なり次の３
つの役目を持っている。即ち、■厚膜配線基板の上に重
ねる薄膜回路パターンの位置合わせの指標、■厚膜基板
の収縮率分布の定量、■■を基にしての各厚膜導体端子
の位置の検出・推定、である。これらの役目を達成する
上で、少なくとも基板中央部１カ所及び周辺部２カ所の
計３カ所の位置検出マークが必要となる。焼成時の温度
分布が均一でない場合は、基板は複雑な収縮をするため
、さらに多くの位置検出マーク必要となり、場合によっ
ては厚膜導体端子を位置検出マークとして、その位置検
出も必要となる。　接続導体パッドは、一端が厚膜基板
の厚膜配線端子に接続し、他端はその上の薄膜配線端子
に接続する必要がある。これを実現するには、薄膜配線
端子の位置関係は作成した薄膜パターンより既知であり
、また厚膜基板の厚膜配線端子の位置は、上記位置検出
マークにより検知できる。これを基に、下記の様にして
接続導体パッドを形成する。

■厚膜配線端子の位置ずれを数種類のパターン２− に分類し、各パターンに対応したマスクを準備しこれを
用いて、接続導体パッドを形成する。

■厚膜配線端子の位置及び薄膜配線の位置を基に、電子
線描画方式で個々の基板及び端子毎に対応した接続導体
パッドを形成する。

■厚膜配線端子の位置及び薄膜配線の位置を基に、ドツ
トプリンタ方式の印刷機で個々の基板及び端子毎に対応
した接続導体パッドを形成する。

また接続導体パッドの材料として、銀／パラジウム、白
金、銅、アルミニューム、金、ニッケル、クロム、タン
グステン、モリブデンの内から選ばれた少なくとも一種
類以上の金属で形成することにより、厚膜基板の導体材
料として用いられる、銀／パラジウム、白金、銅、タン
グステン、モリブデン、金、及び、薄膜配線回路の導体
材料として用いられる、銅、金、アルミニュウムと両立
し、長期的な寿命を確保できる（厚膜薄膜）混成多層配
線基板を実現できる。

上記のことは、薄膜層の中での眉間の電気的な接続に対
しても適用できる。得に、厚膜基板の収縮率の変動が大
きい場合に一層だけでは、変動をすべて吸収できない場
合には、数層に分けて変動を吸収することができる。

〔実施例〕

（実施例１）以下、第１図に示す実施例により本発明を具体的に説明
する。

第１図はセラミック配線基板１０の上に整合層３０を介
して薄膜配線部２０を形成し、更にＬＳＩ　　４０を搭
載した構造を説明する図である。

セラミック配線基板１０は、５層から成るアルミナ基板
１１を備えており、各アルミナ基板１１上にタングステ
ンペーストで内層導体１２及び表面に位置合わせマーク
１５が印刷され、個々のアルミナ基板１１が積層された
後焼結されてなるものである。このセラミック配線基板
内１０には、バイアホール（別名：貫通スルーホール）
１３が形成されている。このバイアホール１３は、各ア
ルミナ基板１１を貫通する様にして明けられたスルーホ
ールにタングステンペーストが埋め込まれ、その後焼結
されて形成されたものである。なお基板１０真面には、
そこから露出するバイアホール１３を覆う様にしてラン
ド１４が形成されている。

また、セラミック配線基板１０の表面で′薄膜回路の底
面には、セラミック配線基板から露出するバイア部１３
に電気的に接続する接続導体パッド３１が形成されてい
る。この接続導体パッド３１の形状は、中央部が円形、
それ以外は両端が半円となった帯状であり、その幅の最
大値は３００μｍである。

なお、基板１０の寸法は１００ｍｍ角であり、バイアホ
ールは、直径が約１００μｍで、約４５０μｍピッチで
形成しである。

接続導体パッド３１の形成方法は下記の様に行う。

（１）事前に試作した基板の焼結収縮データを基に、標
準的な焼結・収縮によるセラミック配線基板表面のバイ
アホール１３及び位置合わせマーク１５の位置関係を明
確にしておく。更に、標準的な焼結・収縮によるセラミ
ック配線基板表面のバ１５イアホール位置に対応したバイアホールをもつ薄膜回路
を設計し、フ第１・リソグラフィー用のマスク等を用意
しておく。

（２）セラミック多層配線基板１０は、従来の厚膜多層
配線・積層技術を用いて作成する。

（３）セラミック多層配線基板１０の表面中央部及び周
辺部の計５箇所に配置した位置合わせマーク１５の位置
を電子ビームの二次電子像のパターン認識技術を利用し
て検出する。位置合わせマークの形状を第４図から第６
回連に示す。第４図は、回路配線部の中央と四隅に位置
合わせマークがあることを表している。第５図は、回路
配線部の四隅の代表として、基板左上部の位置合わせマ
ークを詳細に示したものである。第６図は、回路配線部
の中央部の位置合わせマークを詳細に示したものである
。第５．６図共に、丸印は厚膜基板表面のバイアホール
を表している。

（４）工程（１）で実施した標準的な焼結・収縮による
セラミック配線基板の位置合わせマーク１５の位置と、
（３）の位置検出結果のずれに応じ１６− て、計算機を用いた線形近似法でセラミック配線基板表
面のバイアホール位置を推定する。

（５）この推定したセラミック配線基板表面のバイアホ
ール位置とこれに電気的に接続する薄膜回路のバイアホ
ールの平面的位置関係を計算し、各対応するセラミック
基板と薄膜回路のバイアホールの中心を結ぶ仮想直線を
引き、この仮想直線から１５０μｍ離れた位置に仮想曲
線を引く。

（６）この仮想曲線を外形とする接続導体パッドとなる
銅膜を形成する。成膜の方法としては、■スパッタ法で
膜厚約２μｍの銅膜を形成する、■銅膜の上に電子ビー
ムに感度を持ち、電子ビームの照射により重合・硬化し
、その後の現像操作により溶解しないというネガタイプ
のレジスト樹脂を塗布する、■接続導体バッド３１とな
るべき銅導体の上のレジスト樹脂上に電子ビームを選択
的に照射する、■現像・リンス操作により、電子ビーム
の照射しないレジスト樹脂を除去する、■硝酸等の銅の
エツチング液を用いて、レジスト樹脂で被覆されていな
い銅を除去する、■網膜の上に被覆しているレジスト樹
脂を除去する。

（７）残った銅膜を熱処理して緻密で強固にセラミック
基板に接着した接続導体パッド３１を形成する。

（８）整合層３０の上に形成する薄膜回路２０は、絶縁
層２１としてポリイミド樹脂、導体２２として電調を用
いて通常の薄膜技術を用いて４層の薄膜回路を形成する
。この結果、厚膜薄膜混成多層配線基板ができあがる。

第７図から第１６回連に、厚膜基板表面のバイアホール
及び薄膜回路の形成工程の概略を示す。

即ち、第７．８図は厚膜基板表面のバイアホールを示す
。第７図は平面図、第８図はバイアホール部の断面図で
ある。第９．１０図は厚膜基板の上に整合層を形成した
図である。バイアホールの上に帯状の接続導体パッドが
形成されており、第９図は平面図、第１０図は断面図を
示す。第１１．１２図は整合層の上に薄膜回路の絶縁層
と絶縁層をバタ、−ニングする際に使用するアルミニュ
ウム層を形成した図である。第１１図は平面図、第１２
図は断面図を示す。第１３．１４図は薄膜回路の絶縁層
のバイアホール部にドライエッチでスルーホールを開け
た、上のアルミニュウム膜を除去した図である。　第１
３図は平面図、第１４図は断面図を示す。第１５．１６
図は薄膜回路において、絶縁層のバイアホール及び配線
を形成した図である。第１５図は平面図、第１６図は断
面図を示す。

（９）また、厚膜薄膜混成多層基板の薄膜回路最上部に
形成されたパッド２３上に、ＬＳＩ　　４０を錫、鉛か
ら成る半田を使用して接続することによりモジュールを
完成させる。

（実施例２）実施例１と同様にグリーンシート方式を用いて外形１０
０ｍｍ角で３層のアルミナ基板を形成した。基板最上層
にはタングステン導体から成る直径７０μｍのバイアホ
ールが約４５０μｍピッチで形成しである。

接続導体パッドの形成方法は、実施例１と同様である。

但し、導体パッド形状は中央部の円以外＝１９− は平面的な亜鈴状であり、導体パッドの最大幅は１５０
μｍである。薄膜回路は２層であり、基板全体は、暦数
は異なるがほぼ第１図と同様である。

（実施例３）導体としてモリブデンを使用し、実施例１と同様なグリ
−ンシート方式を採用して外形７０’ｍｍ角で３層の、
アルミナ基板を形成した。基板最上層にはモリブデン導
体から成る直径１．．５０μｍのバイアホールが約４５
０μｍピッチで形成しである。

基板表面の位置検出マークは、基板中央と両端の計３個
所とした。接続導体パッド形状は幅の最大値が５００μ
ｍの楕円状である。製造プロセスは、実施例１と同様で
ある。　整合層部の概略図を第１７．１８図に示す。第
１７図は平面図、第１８図は断面図である。

（実施例４）実施例１と同様にグリーンシート方式を用いて外形１０
０ｍｍ角で５層のムライト基板を形成した。基板最上層
にはタングステン導体から成る直径７０μｍのバイアホ
ールが約４５０μｍピッチ２０− で形成しである。

接続導体パッドの形成方法は、実施例１と同様である。

但し、導体パッドの材質をアルミニュウムとし、その最
大幅は１５０μｍである。また薄膜回路も４層であり、
導体材料としてアルミニュウムを用いた以外は、実施例
１と同様の製法を用いた。

（実施例５）実施例１と同様にグリーンシート方式を用いて外形１５
０ｍｍ角で５層のムライト基板を形成した。この基板の
信号配線のバイアホールの径は１００μｍである。

接続導体パッド３１の形成方法は下記の様に行う。

（１）事前に、試作した基板の焼結収縮データを基に算
出した標準の焼結・収縮によるセラミック配線基板表面
のバイアホール１３及び位置合わせマーク１５の位置関
係を明確にしておく。更に、標準の焼結・収縮によるセ
ラミック配線基板のバイアホール位置に対応して、整合
層に接する薄膜回路のバイアホールを設計し、フォトリ
ソグラフィー用のマスク等を用意しておく。

（３）整合層の接続導体パッドの成膜前に中央部及び周
辺部の計５個所の位置合わせマーク１５及び全バイアホ
ールの位置を電子ビームの二次電子像のパターン認識技
術を利用して検出する。

（４）検出した厚膜基板表面の全バイアホールの位置と
、その上に位置合わせマークを基準に重ねる（１）の薄
膜回路の全バイアホールの位置は一般的にはずれている
。厚膜基板上に（１）の薄膜回路を重ねたと想定し、基
板のＸ方向（横方向）、Ｙ方向（縦方向）を設定し、厚
膜基板表面のバイアホールの中心を通る仮想線をＸ方向
に引き、このバイアホールに接続する薄膜回路底面のバ
イアホールの中心を通る仮想線をＹ方向に引き、各Ｘ、
Ｙの仮想線の交差点の位置を全バイアホール毎に計算機
を用いて決定する。

（５）厚膜基板上の各バイアホールの中心位置とぶＸ方
向の仮想線を設定し、このＸ方向仮想線から１５０μｍ
離れた２本の平行線及びこれと直行し、Ｘ方向仮想線の
両側に１５０μｍ外挿した点を通る平行線で囲まれた矩
形を決める。

（６，）　　（５）で求めた矩形体を銅材料を用いて厚
膜基板上に形成する。これが接続導体パッドとなる。導
体パッドの形成方法は、実施例１と同一である。

（７）接続導体パッドを含む厚膜基板上にポリイミド樹
脂を塗布・焼成して、膜厚５μｍの絶縁層を形成する。

（８）（７）の絶縁層の上全面に蒸着法を用いて、膜厚
的１μｍのアルミニュウム膜を形成する。

（９）アルミニュウム膜上全面に電子ビームに感度を持
つネガタイプのレジスト樹脂を塗布し硬化させる。

（１０）硬化したレジスト樹脂において、Ｘ、Ｙの仮想
線の交点を中心とした直径１００μｍの日照外の部分に
電子ビームを選択的に照射する。

２３− （１１）現像・リンス操作により、電子ビームの照射さ
れないレジスト樹脂を除去する。

（１２）リン酸、硝酸等から成るエツチング液を用いて
、レジストで被覆されていない部分のアルミニュウム膜
を除去する。

（１３）レジストの剥離液を用いて、アルミニュウム膜
の上に被覆しているレジスト樹脂を除去する。

（１４）酸素ガスを用いた指向性ドライエツチング技術
で、アルミニュウム膜で被覆されていないポリイミド樹
脂膜を除去する。

（１５）（１２）のエツチング液を用いて、ポリイミド
樹脂上のアルミニュウム膜を除去する。

（１６）無電解銅めっきにより、ドライエッチで除去さ
れたポリイミド樹脂膜の穴に銅のバイアホールを形成す
る。

（１７）銅のバイアホールが形成されたポリイミド樹脂
膜の上に銅を２μｍスパッタ技術で形成する。

（１８）網膜の上全面に電子ビームに感度を持つ２４− ネガタイプのレジスト樹、脂を塗布し硬化させる。

（１９）薄膜回路最上部バイアホールの中心位置とこれ
に対応した（４）で求めた仮想線の交点を結ぶＹ方向の
仮想線を設定し、このＹ方向仮想線から１．５０μｍ離
れた２本の平行線及びこれと直行し、Ｙ方向仮想線の両
側に１５０μｍ外挿した点を通る平行線で囲まれた矩形
を決める。

（２０）前記と同様に、電子ビームの選択照射、現像・
リンス、及び銅のエツチング等により、（１９）で求め
た矩形の接続導体パッドをポリイミド樹脂膜上に形成す
る。

（２１）その上に形成する薄膜回路２０は、絶縁層２１
としてポリイミド樹脂、導体２２として、銅を用いて通
常の薄膜技術を用いて形成する。この様にして、厚膜薄
膜混成多層配線基板を作成する。

整合層近傍の状況を第１９．２０図に示す。第１９図は
平面図、第２０図は断面図である。

（２２）また、厚膜薄膜混成多層基板の薄膜回路最上部
に形成されたパッド２３には、ＬＳＩ　　４０を半田等
を使用して接続することによりモジュールを完成させる
。

（実施例６）実施例１と同様に外形１００ｍｍ角で５層の厚膜回路基
板上に整合層１層、更にその上に４層の薄膜回路を作成
した。基板の製法として実施例１と異なるのは厚膜基板
表面の位置検出マークの検出方法である。即ち、２次元
の座標測定台の上に厚膜基板をセットし、光学顕微鏡を
介してＴＶモニタ上のパターンから自動的に位置検出マ
ークの座標を検出する方法である。この位置検出マーク
の座標を計算機に入力し、これを基に接合層の接続導体
パッドを形成する方法は、実施例１と同じである。

（実施例７）実施例３と同様に外形７０ｍｍ角で５層の厚膜回路基板
上に整合層１層、更にその上に４層の薄膜回路を作成し
た。基板の製法として実施例３と異なるのは、厚膜基板
表面の位置検出マークの検出方法及び整合層の接続導体
パッド形成法の２点である。即ち、厚膜基板表面の位置
検出マークの検出には、実施例６と同様２次元の座標測
定台の上に厚膜基板をセットし、光学顕微鏡を介してＴ
Ｖモニタ上のパターンから自動的に位置検出マークの座
標を検出する方法である。この位置検出マークの座標を
計算機に入力し、これを基に接合層の接続導体パッドを
形成する方法は、実施例１と同じである。また、整合層
の接続導体パッドは、ドツトプリンタを用いた厚膜印刷
法で形成した。

導体材料としては銀／パラジウムを用い、導体パッドの
形状は実施例３と同様に楕円状あり、幅の最大値は５０
０μｍである。

〔発明の効果〕本実施例の構造をとることにより、以下の様な効果があ
る。

第１に、接続導体の形成を、各セラミックスまたはガラ
スセラミックス基板の収縮率ばらつきが生じても、その
上部に形成する薄膜回路との接続位置を考慮して接続導
体パッドをパターニングすることにより、従来生じてい
たセラミックスまた７− はガラスセラミックス回路とその上に形成する薄膜回路
との接続不良を防止できることである。

第２に、接続導体の形状が、従来では直径１０００μｍ
もしていたものを、この幅を５００μｍ以下としたことにより、導体配線の高密度化
更には基板及びモジュールの高密度実装を可能にした。

【図面の簡単な説明】

第１図は、セラミック配線基板、整合層、薄膜回路、及
びＬＳＩから成る厚膜薄膜混成多層基板・モジュールを
示す図、第２図は、従来の厚膜薄膜混成多層基板の一例
を示す図、第３図は、従来の厚膜薄膜混成多層基板の一
例を示す図、第４図は、製作した厚膜基板上の位置合わ
せマークを示す図第５図は、第４図中の四隅左上の位置
合わせマークの拡大図を示す図、第６図は、第４図中の
中央の位置合わせマークの拡大図を示す図、第７図は、
実施例１での厚膜基板表面の平面図を示す図、第８図は
、実施例１での厚膜基板表面の断面図を示す図、第９図
は、実施例１での厚膜基板表面に整２８− 金層を形成した時の平面図を示す図、第１０図は、実施
例１での厚膜基板表面に整合層を形成した時の断面図を
示す図、第１１図は、実施例１での整合層表面に絶縁層
及びパターニング用のアルミニュウム膜を形成した時の
平面図を示す図、第１２図は、実施例１での整合層表面
に絶縁層及びパタニング用のアルミニュウム膜を形成し
た時の断面図を示す図、第１３図は、実施例１での薄膜
回路の絶縁層にスルーホールを加工した時の平面図を示
す図、第１４図は、実施例１での薄膜回路の絶縁層にス
ルーホールを加工した時の断面図を示す図、第１５図は
、実施例１で、薄膜回路のバイアホール及び配線を形成
した時の平面図を示す図第１６図は、実施例１で、薄膜
回路のバイアホール及び配線を形成した時の断面図を示
す図、第１７図は、実施例３で、薄膜回路のバイアホー
ル及び配線を形成した時の平面図を示す図、第１８図は
、実施例３で、薄膜回路のバイアホール及び配線を形成
した時の断面図を示す図、第１９図は、実施例５で、薄
膜回路のバイアホール及び配線を形成した時の平面図を
示す図、第２０図は、実施例５で、薄膜回路のバイアホ
ール及び配線を形成した時の断面図を示す図である。（符号の説明）１０・・・セラミック配線基板、１１・・・アルミナ基
板、１２・・・内層導体、１３・・バイアホール、１４
・・・ランド、１５・・・位置合わせマーク、２０・・
・薄膜回路部、２１・・・絶縁層、２２・・・薄膜導体
、２３・・・半田付は用パッド３０・・・整合層、３１
・・・接続導体パッド、４０・・・ＬＳＩ３１− 集１７図島８図纂ｑ図纂０図

Claims

【特許請求の範囲】

１．厚膜配線基板と薄膜配線基板とからなる厚膜薄膜混
成多層配線基板において、該厚膜配線基板の回路端子と
該薄膜配線基板の回路端子を電気的に接続するための整
合層を設けたことを特徴とする厚膜薄膜混成多層配線基
板。
２．整合層が絶縁層と導体パットから成ることを特徴と
する請求項１記載の厚膜薄膜混成多層配線基板。
３．厚膜配線基板において、該基板の信号配線のバイア
ホールの径が１５０μｍ以下であることを特徴とする請
求項１記載の厚膜薄膜混成多層配線基板。
４．厚膜配線基板の整合層において、楕円状または帯状
の接続導体パッドの幅が５００μｍ以下であることを特
徴とする請求項１記載の厚膜薄膜混成多層配線基板。
５．厚膜配線基板表面に、３箇所以上の位置検出マーク
を形成することを特徴とする請求項１記載の厚膜薄膜混
成多層配線基板。
６．前記位置検出マークを厚膜配線基板の薄膜側表面上
に露出した厚膜配線端子で代用したことを特徴とする請
求項１記載の厚膜薄膜混成多層配線基板。
７．厚膜配線端子の内、少なくとも一つを他の厚膜配線
端子と異なる形状または材質で形成したことを特徴とす
る請求項６記載の厚膜薄膜混成多層配線基板。
８．厚膜基板表面のバイアホール位置または位置検出マ
ークを電子ビームの２次電子、反射電子等の信号から検
出し、この結果と厚膜回路に接続する薄膜回路のバイア
ホールの位置関係から、バイアホール間をつなぐ接続導
体パッドの位置と形状を決め、これを電子ビーム描画法
を用いて前記接続導体パッドをパターニングし、形成す
ることを特徴とする請求項１記載の厚膜薄膜混成多層配
線基板。
９．厚膜基板表面のバイアホール位置または位置検出マ
ークを光学像から検出し、この結果と厚膜回路に接続す
る薄膜回路のバイアホールの位置関係から、バイアホー
ル間をつなぐ接続導体パッドの位置と形状を決め、これ
を電子ビーム描画法を用いて前記接続導体パッドをパタ
ーニングし、形成することを特徴とする請求項１記載の
厚膜薄膜混成多層配線基板。
１０．厚膜基板表面のバイアホール位置または位置検出
マークを光学像から検出し、この結果と厚膜回路に接続
する薄膜回路のバイアホールの位置関係から、バイアホ
ール間をつなぐ接続導体パッドの位置と形状を決め、こ
れをドットプリンタを用いた印刷法を用いて前記接続導
体パッドをパターニングし、形成することを特徴とする
請求項１記載の厚膜薄膜混成多層配線基板。
１１．接続導体パッドが銀／パラジウム、白金、銅、ア
ルミニューム、金、ニッケル、クロム、タングステン、
モリブデンの内から選ばれた少なくとも一種類以上の金
属で形成されていることを特徴とする請求項１記載の厚
膜薄膜混成多層配線基板。
１２．特許請求範囲第１項乃至第１１項に記載した厚膜
薄膜混成多層基板にＬＳＩを実装したことを特徴とする
モジュール。