JPH1091527A - 記憶装置および記録媒体 - Google Patents

記憶装置および記録媒体

Info

Publication number
JPH1091527A
JPH1091527A JP9171907A JP17190797A JPH1091527A JP H1091527 A JPH1091527 A JP H1091527A JP 9171907 A JP9171907 A JP 9171907A JP 17190797 A JP17190797 A JP 17190797A JP H1091527 A JPH1091527 A JP H1091527A
Authority
JP
Japan
Prior art keywords
storage
real
address
virtual
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9171907A
Other languages
English (en)
Other versions
JP3875358B2 (ja
Inventor
Yoshikazu Saka
義和 坂
Noriaki Shimizu
典明 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17190797A priority Critical patent/JP3875358B2/ja
Publication of JPH1091527A publication Critical patent/JPH1091527A/ja
Application granted granted Critical
Publication of JP3875358B2 publication Critical patent/JP3875358B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【課題】 本発明は、仮想記憶上の複数の記憶域を実記
憶に割り当る記憶装置に関し、時間帯や処理量などに応
じてプログラムなどを格納する主記憶とデータなどを格
納するシステム記憶などに割り当る実記憶のサイズを動
的に変更し、実記憶の使用効率を向上させると共に最適
な処理能力を引出すことを目的とする。 【解決手段】 上記主記憶のアクセス時に仮想アドレス
から実記憶の有効な実アドレスに変換する第1のアドレ
ス変換手段と、システム記憶のアクセス時に仮想アドレ
スから実記憶の有効な実アドレスに変換する第2のアド
レス変換手段と、第1および第2のアドレス変換手段の
仮想アドレスから実アドレスへの変換を有効あるいは無
効に動的に変更する手段とを備えるように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、仮想記憶上の複数
の記憶域を実記憶に割り当てる記憶装置および記録媒体
に関するものである。主記憶装置を効率良く有効利用す
るため、計算機システムに仮想記憶装置が使われてい
る。この際、プログラム領域とデータベース領域などを
区別して効率的に記憶装置を利用することが望まれてい
る。
【0002】
【従来の技術】従来、仮想記憶装置を用いてデータベー
スをアクセスする場合、プログラムとデータベースとを
同じ主記憶上に存在させると、プログラムの不当なアク
セスによりデータベースのデータ破壊を生じる恐れがあ
る。そのため、データベースを格納するシステム記憶
と、データベースをアクセスするプログラムを格納する
主記憶とを仮想記憶上で異ならしてプログラムによりデ
ータベースのデータの破壊を防止するようにしていた。
【0003】
【発明が解決しようとする課題】上述したように、従来
は、データベースのデータを格納するシステム記憶と、
データベースをアクセスするためのプログラムを格納す
る主記憶とに分けて仮想記憶装置上で動作させていたた
め、計算機システムの運用時間帯により、動作するプロ
グラムや、処理対象となるデータベースも異なるため、
効率的に運用を行えないという問題があった。
【0004】例えば昼間は多数の端末からの要求を処理
するオンライン処理のために、処理データ全体のアクセ
ス性能を保持するよりも、多くのプログラムを動作させ
て応答時間を保証する方が重要である。一方、夜間はデ
ータベースの一括処理のために、データベースの全デー
タアクセスを高速化することが重要である。このため
に、昼間用のプログラムを格納する主記憶、および夜間
用の全データベースを格納するシステム記憶の両者をそ
れぞれ仮想記憶装置上に大きな領域を設けたのでは、両
者を合わせた極めて大きなサイズの実記憶が必要となっ
てしまうという問題が発生すると共に、昼間および夜間
で使用されない方の領域が遊んでしまい、効率的でない
という問題が発生する。
【0005】本発明は、これらの問題を解決するため、
時間帯や処理量などに応じてプログラムなどを格納する
主記憶とデータなどを格納するシステム記憶などに割り
当てる実記憶のサイズを動的に変更し、実記憶の使用効
率を向上させると共に最適な処理能力を引出すことを目
的としている。
【0006】
【課題を解決するための手段】図1を参照して課題を解
決するための手段を説明する。図1において、主記憶1
は、プログラムなどを格納する仮想記憶上の主記憶であ
って、ページ変換テーブル(主記憶)11をもとに仮想
アドレスを実アドレスに変換してアクセスするものであ
る。
【0007】システム記憶2は、データベースのデータ
などを格納する仮想記憶上のシステム記憶であって、ペ
ージ変換テーブル(システム記憶)21をもとに仮想ア
ドレスを実アドレスに変換してアクセスするものであ
る。
【0008】実記憶装置3は、実アドレスで実記憶32
をアクセスするものであって、ここでは、実記憶32お
よび制御テーブル33などから構成されるものである。
実記憶32は、実アドレスでアクセスする実際の記憶装
置である。
【0009】制御テーブル33は、実アドレスについて
ページ単位に主記憶1あるいはシステム記憶2のいずれ
に割り当てるかを動的に設定するテーブルである。次
に、動作を説明する。
【0010】記憶域1のアクセス時に仮想アドレスから
動的に割り当てられた範囲内の実記憶の実アドレスに変
換するそれぞれの記憶域用のアドレス変換手段を備える
ようにしている。
【0011】また、制御テーブル33に主記憶1あるい
はシステム記憶2のいずれに実記憶に割り当たこと、あ
るいは割り当てを変更したことに対応して、ページ変換
テーブル(主記憶)11あるいはページ変換テーブル
(システム記憶)21に割り当てられた実アドレスへの
変換を有効に設定し、主記憶1のアクセス時にページ変
換テーブル(主記憶)11を参照して仮想アドレスから
動的に割り当てられた実記憶32の実アドレスに変換し
て実記憶32をアクセスし、システム記憶域2のアクセ
ス時にページ変換テーブル(システム記憶)21を参照
して仮想アドレスから動的に割り当てられた実記憶32
の実アドレスに変換して実記憶32をアクセスするよう
にしている。
【0012】この際、仮想アドレスから実アドレスへの
変換をページ単位に行うようにしている。また、主記憶
1およびシステム記憶2を実記憶32への動的な割り当
てを、時間あるいは処理量に従って行うようにしてい
る。
【0013】従って、時間帯あるいは処理量などに応じ
てプログラムなどを格納する主記憶1とデータなどを格
納するシステム記憶2などの領域サイズを動的に変更す
ることにより、実記憶装置の使用効率を向上させると共
に最適な処理能力を引出すことが可能となる。
【0014】
【発明の実施の形態】次に、図1から図6を用いて本発
明の実施の形態および動作を順次詳細に説明する。ここ
で、図示外の記録媒体からプログラムを読み出して主記
憶にローディングして起動し以下に説明する各種処理を
行うようにしている。
【0015】図1は、本発明の1実施例構成図を示す。
図1において、主記憶1は、仮想記憶上に設けた主記憶
であって、ここでは、プログラムなどを格納するもので
あり、ページ変換テーブル(主記憶)11をもとに仮想
アドレスを実アドレスに変換して実記憶32をアクセス
するものである。
【0016】ページ変換テーブル(主記憶)11は、主
記憶の仮想アドレスを実記憶32の実アドレスにページ
単位で変換するものであって、図示のように、主記憶1
上の仮想ページアドレスを、実記憶32上の実アドレス
に変換するものである(図3参照)。また、実アドレス
が外部記憶装置4に書き出されたときの外部アドレスを
併せて仮想アドレスに対応づけて設定するようにしても
よい。
【0017】システム記憶2は、仮想記憶上に設けたシ
ステム記憶であって、ここでは、データベースのデータ
などを格納するものであり、ページ変換テーブル(シス
テム記憶)21をもとに仮想アドレスを実アドレスに変
換して実記憶32をアクセスするものである。
【0018】ページ変換テーブル(システム記憶)21
は、システム記憶の仮想アドレスを実記憶32の実アド
レスにページ単位で変換するものであって、図示のよう
に、システム記憶2上の仮想ページアドレスを、実記憶
32上の実アドレスに変換するものである(図3参
照)。また、実アドレスが外部記憶装置4に書き出され
たときの外部アドレスを併せて仮想アドレスに対応づけ
て設定するようにしてもよい。
【0019】実記憶装置3は、実記憶32をアクセスし
たり、管理したりなどするものであって、管理装置3
1、実記憶32、および制御テーブル33などから構成
されるものである。
【0020】管理装置31は、各種管理を行うものであ
って、ここで、ページアウト機能、制御テーブル更新機
能などを持つものである。ページアウト機能は、実記憶
32が一杯となったときに外部記憶装置4に書き出して
外部ページとし、実記憶32に空を作る機能である。制
御テーブル更新機能は、ページ単位の実記憶アドレス
を、主記憶1あるいはシステム記憶2のいずれに動的に
割り当てるかの更新を動的に、時間帯あるいは処理量
(主記憶1の処理量がシステム記憶2よりもより多いと
きに主記憶1の実ページの割り当てを多くし、逆の場合
には少なくする)などに応じて行うものである。
【0021】実記憶32は、データやプログラムを実際
に記憶する実記憶である。実記憶32の割り当てはペー
ジ単位に行う。制御テーブル33は、実記憶アドレス
(ページ単位)を主記憶1あるいはシステム記憶2のい
ずれに割り当てるかを検索するものである。ここでは、
実アドレス(ページ単位)に主記憶の仮想アドレス(ペ
ージ単位)あるいはシステム記憶の仮想アドレス(ペー
ジ単位)に割り当てているが、この割り当てをページ変
換テーブル11、21の方で行うようにしてもよい。
【0022】外部記憶装置4は、実記憶32に納まり切
らないページを外部ページとして格納するものである。
次に、図2のフローチャートに示す順序に従い、図1の
構成の動作を詳細に説明する。
【0023】図2は、本発明の動作説明フローチャート
を示す。図2において、S1は、管理装置に領域変更要
求を通知する。これは、後述する図5で説明するように
時間帯によって領域変更要求を通知したり、あるいはシ
ステム記憶2、主記憶1へのアクセス量が増大してペー
ジアウト(外部ページに書き出す割合が増えた)ことに
対応して自動的に外部ページアウトの割合を減らし両者
のシステム記憶2と主記憶1とが均衡などするように領
域変更要求を通知してもよい。
【0024】S2は、S1の要求がシステム記憶2の増
加、あるいは主記憶の増加のいずれかを判定する。シス
テム記憶2の増加の要求と判明した場合には、S4ない
しS9によってシステム記憶2の増加を行う。一方、主
記憶1の増加の要求と判明した場合には、S10ないし
S14によって主記憶1の増加を行う。
【0025】S3は、システム記憶域化する実ページの
検索を行う。これは、例えば制御テーブル33を参照し
てシステム記憶2に変更しようとする主記憶1の実アド
レス中で、ページ変換テーブル(主記憶)11を参照し
て未使用の実アドレスがあればそれを見つける、あるい
は未使用の実アドレスが見つからないときは最も古く使
用された実アドレスを見つける。
【0026】S4は、使用状態の判定を行う。S3で見
つけた実アドレス(ページ単位)の使用状態の判定を行
う。使用中の場合には、S5で使用中のページのページ
アウト/スワップ処理を行い、S6で主記憶1のアドレ
ス変換テーブル11のエントリの無効化を行い、S7に
進む。一方、未使用の場合には、S7に進む。
【0027】S7は、制御テーブルの情報(用途)をシ
ステム記憶に動的に変更する。これは、図1の制御テー
ブル33中の用途が“主記憶”であったエントリを“シ
ステム記憶”に動的に変更する。
【0028】S8は、システム記憶のアドレス変換テー
ブル(システム記憶)21のエントリの有効化を行う。
これにより、システム記憶2上の仮想アドレスに対する
実アドレスの割合が1ページ分(あるいは所定ページ
分)増加し、システム記憶上で仮想アドレスを割り当て
できる実アドレスの量が増えたこととなる。
【0029】S9は、制御テーブルの情報(仮想ページ
アドレス)の設定を行う。この設定は、必ずしも行わな
くもてもよい。以上のS4ないしS9によって、主記憶
1上の仮想アドレスに割り当てられていた実アドレス
(ページ単位)を、システム記憶2上の仮想アドレスに
動的に割り当てるようにして、当該システム記憶2上の
仮想アドレスが使用できる実アドレス量を増やすことが
可能となる。
【0030】S10は、主記憶域化する実ページの検索
を行う。これは、例えば制御テーブル33を参照して主
記憶1に変更しようとするシステム記憶2の実アドレス
中で、ページ変換テーブル(システム記憶)21を参照
して未使用の実アドレスがあればそれを見つける、ある
いは未使用の実アドレスが見つからないときは最も古く
使用された実アドレスを見つける。
【0031】S11は、使用状態の判定を行う。S10
で見つけた実アドレス(ページ単位)の使用状態の判定
を行う。使用中の場合には、未使用となるまで待機す
る。一方、未使用の場合には、S12に進む。
【0032】S12は、制御テーブルの情報(用途)を
主記憶に動的に変更する。これは、図1の制御テーブル
33中の用途が“システム記憶”であったエントリを
“主記憶”に動的に変更する。
【0033】S13は、主記憶のアドレス変換テーブル
(主記憶)11のエントリの有効化を行う。これによ
り、主記憶1上の仮想アドレスに対する実アドレスの割
合が1ページ分(あるいは所定ページ分)増加し、主記
憶1上で仮想アドレスを割り当てできる実アドレスの量
が増えたこととなる。
【0034】S14は、制御テーブルの情報(仮想ペー
ジアドレス)の設定を行う。この設定は、必ずしも行わ
なくもてもよい。以上のS10ないしS14によって、
システム記憶2上の仮想アドレスに割り当てられていた
実アドレス(ページ単位)を、主記憶1上の仮想アドレ
スに動的に割り当てるようにして、当該主記憶1上の仮
想アドレスが使用できる実アドレス量を増やすことが可
能となる。
【0035】図3は、本発明のアドレス変換の説明図を
示す。図3において、上段はページ変換テーブル(主記
憶)11の例を表し、下段はページ変換テーブル(シス
テム記憶)21の例を表す。
【0036】上段のページ変換テーブル(主記憶)11
は、主記憶1上の仮想アドレスについて、CR1(制御
レジスタ)からポイントされるSGT(セグメントテー
ブル)およびPGT(ページテーブル)によって実ペー
ジに変換するものである。ここで、セグメントテーブル
の実ページに対応づけるエントリに有効/無効のフラグ
があり、当該仮想アドレス上で使用できるエントリのフ
ラグを有効に設定し、使用できないときにフラグを無効
に設定する。図中の点線の×は、フラグを無効に設定
し、後述するページ変換テーブル(システム記憶)21
の対応するページテーブルのエントリのフラグを有効に
設定し、当該実ページを使用するようにしている。
【0037】下段のページ変換テーブル(システム記
憶)21は、システム記憶2上の仮想アドレスについ
て、XCR1(制御レジスタ)からポイントされるVM
T(ビューマップテーブル)、SGT(セグメントテー
ブル)およびPGT(ページテーブル)によって実ペー
ジに変換するものである。ここで、セグメントテーブル
の実ページに対応づけるエントリに有効/無効のフラグ
があり、当該仮想アドレス上で使用できるエントリのフ
ラグを有効に設定し、使用できないときにフラグを無効
に設定する。図中の実線は、フラグを有効に設定し、実
ページを使用できるようにしている。
【0038】以上のように、主記憶上の仮想アドレスを
実アドレスに変換するページ変換テーブル(主記憶)1
1、およびシステム記憶上の仮想アドレスを実アドレス
に変換するページ変換テーブル(システム記憶)21を
設け、ページテーブルに実アドレスへの割り当てが有効
/無効のフラグを設け、動的に設定を変更し、主記憶上
の仮想アドレスに割り当てる実アドレスあるいはシステ
ム記憶上の仮想アドレスに割り当てる実アドレスのペー
ジ数を任意に調整することが可能となる。
【0039】図4は、本発明の動的割当フローチャート
を示す。図4において、S21は、制御装置がシステム
記憶の増加を自動依頼する。これは、図5に示すよう
に、制御装置5が実記憶装置3の管理装置31に、シス
テム記憶2の増加を自動依頼、例えば所定時間になった
とき、あるいはシステム記憶2の外部ページに書き出す
量が所定閾値を越えたたなどしたとき自動的に依頼す
る。
【0040】S22は、管理装置が必要ページ数を確保
する。これは、管理装置31がページ変換テーブル(主
記憶)11を検索して未使用の実アドレス、未使用の実
アドレスがないときは最も古く使用された実アドレスを
必要ページ数を確保する。
【0041】S23は、管理装置が制御テーブル内の情
報(用途)を変更する。これは、管理装置31が制御テ
ーブル33内の該当する実アドレスの用途“主記憶”を
“システム記憶”に動的に変更する。これに合わせて、
図3で既述したように、ページ変換テーブル(システム
記憶)21のページテーブルの該当エントリのフラグを
有効に設定、ページ変換テーブル(主記憶)11のペー
ジテーブルの該当エントリのフラグを無効に設定し、主
記憶上の仮想アドレスに割り当てていた実アドレスを、
システム記憶上の仮想アドレスに割り当てるように実ア
ドレスを増加する。
【0042】S24は、システム記憶の増加を完了す
る。以上によって、主記憶上の仮想アドレスに割り当て
られていた実アドレスを、システム記憶上の仮想アドレ
スに割り当てるように動的に変更したこととなる。
【0043】図5は、本発明の動的割当説明図(その
1)を示す。これは、スケジュール表52に従い、主記
憶1およびシステム記憶2の割り当てる実アドレスを動
的に変更する場合の構成の説明図である。
【0044】図5において、制御装置5は、実記憶装置
3にスケジュール表52に従い、所定の時間帯のときの
実アドレスの割り当てを動的に変更するように、実記憶
装置3に指示するものである。
【0045】時計51は、時刻を計時するものである。
スケジュール表52は、時刻に対応づけて主記憶1に割
り当てる実アドレスのサイズ、およびシステム記憶2に
割り当てる実アドレスのサイズを登録したものである。
ここでは、図示の下記のように登録する。
【0046】 時刻 実アドレスの割当量 08:00 主記憶:256MB、システム記憶:128MB 21:00 主記憶: 32MB、システム記憶:352MB このスケジュール表52に従い、 08:00〜21:00までは主記憶1に実アドレス
が256MB、およびシステム記憶2に実アドレスが1
28MBをそれぞれ割り当てられる。
【0047】21:00〜08:00までは主記憶1
に実アドレスが32MB、およびシステム記憶2に実ア
ドレスが352MBをそれぞれ割り当てられる。以上の
の昼間から夕方にかけて主記憶1とシステム記憶2に
2対1の割合で実アドレスを割り当て、プログラムが使
用する主記憶に多くの実アドレスを割り当てて多数のオ
ンラインプログラムが動作して多数の業務受付・処理を
行うようにしている。一方、の夜間は主記憶1とシス
テム記憶2に1対11の割合で実アドレスを割り当て、
バッチ処理によりシステム記憶2の実アドレスに全デー
タベースを格納して高速にデータベースにアクセスしデ
ータ処理を行うようにしている。
【0048】図6は、本発明の動的割当説明図(その
2)を示す。図6の(a)は変更前の制御テーブル例を
示し、図6の(b)は変更後の制御テーブル例を示す。
ここでは、に示すように、変更前の4つの用途“主記
憶”が変更後に“システム記憶”に動的に変更、例えば
既述した図5の“21:00”に動的に変更したもので
ある。これにより、主記憶1よりも、システム記憶2に
より多くの実アドレスが割り当られることとなる。
【0049】
【発明の効果】以上説明したように、本発明によれば、
時間帯あるいは処理量などに応じてプログラムなどを格
納する主記憶1とデータなどを格納するシステム記憶2
などの領域サイズを動的に変更する構成を採用している
ため、実記憶装置の使用効率を向上させると共に最適な
処理能力を引出すことができる。これらにより、計算機
システムを停止させることなく、時間帯ごとに計算機シ
ステムの運用形態に応じて、主記憶1とシステム記憶2
というように最適に実アドレスを振り分けることがで
き、その結果、記憶装置の使用効率を向上させるだけで
なく、同規模の記憶装置を持つ従来の計算機システムに
比較して、常時最大の処理能力を引出すことが可能とな
る。
【図面の簡単な説明】
【図1】本発明の1実施例構成図である。
【図2】本発明の動作説明フローチャートである。
【図3】本発明のアドレス変換の説明図である。
【図4】本発明の動的割当フローチャートである。
【図5】本発明の動的割当説明図(その1)である。
【図6】本発明の動的割当説明図(その2)である。
【符号の説明】 1:主記憶 11:ページ変換テーブル(主記憶) 2:システム記憶 21:ページ変換テーブル(システム記憶) 3:実記憶装置 31:管理装置 32:実記憶 33:制御テーブル 4:外部記憶装置 5:制御装置 51:時計 52:スケジュール表

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】仮想記憶上の複数の記憶域を実記憶に割り
    当てる記憶装置において、 上記記憶域のアクセス時に仮想アドレスから動的に割り
    当てられた範囲内の実記憶の実アドレスに変換するそれ
    ぞれの記憶域用のアドレス変換手段を備えたことを特徴
    とする記憶装置。
  2. 【請求項2】仮想記憶上の主記憶およびシステム記憶を
    実記憶に割り当てる記憶装置において、 上記主記憶のアクセス時に仮想アドレスから実記憶の有
    効な実アドレスに変換する第1のアドレス変換手段と、 上記システム記憶のアクセス時に仮想アドレスから実記
    憶の有効な実アドレスに変換する第2のアドレス変換手
    段と、 上記第1および第2のアドレス変換手段の仮想アドレス
    から実アドレスへの変換を有効あるいは無効に動的に変
    更する手段とを備えたことを特徴とする記憶装置。
  3. 【請求項3】仮想記憶上の主記憶およびシステム記憶を
    実記憶に割り当てる記憶装置において、 上記主記憶のアクセス時に仮想アドレスから実記憶の有
    効な実アドレスに変換する第1のアドレス変換手段と、 上記システム記憶のアクセス時に仮想アドレスから実記
    憶の有効な実アドレスに変換する第2のアドレス変換手
    段と、 上記主記憶および上記システム記憶のいずれを実記憶に
    割り当てるかを動的に設定する制御テーブルと、 上記制御テーブルが変更されたことに対応し、主記憶に
    割り当てられた実アドレスへの変換を有効あるいは無効
    に設定、およびシステム記憶に割り当てられた実アドレ
    スへの変換を有効あるいは無効に設定する手段とを備え
    たことを特徴とする記憶装置。
  4. 【請求項4】上記仮想アドレスから実アドレスへの変換
    をページ単位に行うことを特徴とする請求項1ないし請
    求項3記載の記憶装置。
  5. 【請求項5】上記複数の記憶域、あるいは主記憶と上記
    システム記憶を実記憶への動的な割り当てを、時間ある
    いは処理量に従って行うことを特徴とする請求項1ない
    し請求項4記載のいずれかの記憶装置。
  6. 【請求項6】上記記憶域のアクセス時に仮想アドレスか
    ら動的に割り当てられた範囲内の実記憶の実アドレスに
    変換するそれぞれの記憶域用のアドレス変換手段として
    機能するプログラムを格納した記録媒体
  7. 【請求項7】上記主記憶のアクセス時に仮想アドレスか
    ら実記憶の有効な実アドレスに変換する第1のアドレス
    変換手段と、 上記システム記憶のアクセス時に仮想アドレスから実記
    憶の有効な実アドレスに変換する第2のアドレス変換手
    段と、 上記第1および第2のアドレス変換手段の仮想アドレス
    から実アドレスへの変換を有効あるいは無効に動的に変
    更する手段として機能するプログラムを格納した記録媒
    体。
JP17190797A 1996-06-28 1997-06-27 記憶装置、記憶方法および記録媒体 Expired - Fee Related JP3875358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17190797A JP3875358B2 (ja) 1996-06-28 1997-06-27 記憶装置、記憶方法および記録媒体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-168903 1996-06-28
JP16890396 1996-06-28
JP17190797A JP3875358B2 (ja) 1996-06-28 1997-06-27 記憶装置、記憶方法および記録媒体

Publications (2)

Publication Number Publication Date
JPH1091527A true JPH1091527A (ja) 1998-04-10
JP3875358B2 JP3875358B2 (ja) 2007-01-31

Family

ID=26492425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17190797A Expired - Fee Related JP3875358B2 (ja) 1996-06-28 1997-06-27 記憶装置、記憶方法および記録媒体

Country Status (1)

Country Link
JP (1) JP3875358B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6715053B1 (en) * 2000-10-30 2004-03-30 Ati International Srl Method and apparatus for controlling memory client access to address ranges in a memory pool
KR100433689B1 (ko) * 2000-06-06 2004-05-31 가부시키가이샤 히타치세이사쿠쇼 정보처리시스템 및 스토리지장치의 할당방법
US8028017B2 (en) * 2009-04-16 2011-09-27 International Business Machines Corporation Virtual controllers with a large data center
JP2012095198A (ja) * 2010-10-28 2012-05-17 Denso Corp 電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433689B1 (ko) * 2000-06-06 2004-05-31 가부시키가이샤 히타치세이사쿠쇼 정보처리시스템 및 스토리지장치의 할당방법
US6832299B2 (en) 2000-06-06 2004-12-14 Hitachi, Ltd. System and method for assigning storage in a storage network in accordance with stored management information
US6715053B1 (en) * 2000-10-30 2004-03-30 Ati International Srl Method and apparatus for controlling memory client access to address ranges in a memory pool
US8028017B2 (en) * 2009-04-16 2011-09-27 International Business Machines Corporation Virtual controllers with a large data center
JP2012095198A (ja) * 2010-10-28 2012-05-17 Denso Corp 電子装置

Also Published As

Publication number Publication date
JP3875358B2 (ja) 2007-01-31

Similar Documents

Publication Publication Date Title
US7636810B2 (en) Method, system, and apparatus for memory compression with flexible in-memory cache
US5860144A (en) Addressing method and system for providing access of a very large size physical memory buffer to a number of processes
US8868883B1 (en) Virtual memory management for real-time embedded devices
US9086920B2 (en) Device for managing data buffers in a memory space divided into a plurality of memory elements
CN112445767A (zh) 内存管理方法及装置、电子设备、存储介质
JPH11102323A (ja) 仮想アドレス変換用の柔軟な変換記憶バッファ
US5749093A (en) Enhanced information processing system using cache memory indication during DMA accessing
JPH04213129A (ja) メモリ管理システム及びメモリ管理方法
US7196961B2 (en) Memory control device
CN111026680A (zh) 将第一标识符映射到第二标识符
US20040117590A1 (en) Aliasing support for a data processing system having no system memory
CN119166551A (zh) 直接内存访问的方法和系统
US12530152B2 (en) Memory system for flexibly allocating compressed storage
US5784708A (en) Translation mechanism for input/output addresses
JP3875358B2 (ja) 記憶装置、記憶方法および記録媒体
JP2001134486A (ja) マイクロプロセッサおよび記憶装置
US20010034808A1 (en) Cache memory device and information processing system
GB2221066A (en) Address translation for I/O controller
JPH02244253A (ja) 分散共有メモリを持つマルチプロセッサシステム
JP2001022640A (ja) メモリ管理方法
JPH0421222B2 (ja)
JPH04205636A (ja) 高速アドレス変換装置
JP3456727B2 (ja) データ処理装置
JPH0237443A (ja) 電子計算機システムにおける主記憶管理方式
JPS6349772Y2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060831

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees