JPH1091672A - 回路テクノロジー変換方法 - Google Patents

Abstract

(57)【要約】 【課題】 既存の回路を利用して目的の回路を作成する
回路テクノロジー変換方法に関し、変換処理の簡単化を
図る。 【解決手段】 既存の回路を利用して、目的の回路を合
成出力する回路テクノロジー変換方法に於いて、既存の
回路を構成するユニットセルを、回路テクノロジーに依
存しない機能マクロに変換し、この機能マクロを用いて
目的の回路の機能を実現する過程を含み、テクノロジー
変換処理（Ａ１）は、パラメータ解析部（Ａ２）により
パラメータを解析し、回路チェック部（Ａ５）により変
換可能か否かをチェックし、テスト回路削除部（Ａ７）
によりテスト回路を削除し、素子変換部（Ａ１４）によ
り機能マクロの変換を行い、回路合成部（Ａ１８）によ
り機能マクロを用いて目的の回路を合成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、既存の回路を利用
して他の回路を構成する回路テクノロジー変換方法に関
する。データベースに格納された既存の回路を利用し
て、他の機能や特性を有する目的回路を作成する場合
に、各部の機能や特性についても変更する必要が生じ
る。従って、このような変更処理を簡単化することが要
望されている。

【０００２】

【従来の技術】各種の回路設計に於いては、コンピュー
タを用いる各種の論理合成ツール，論理最適化ツール，
各種のシミュレータ等が提供されており、又半導体集積
回路化する場合のレイアウト最適化ツール等も提供され
ており、これらは目的の回路を最初から設計する場合に
利用されている。

【０００３】又既に設計が完了し、且つ論理検証等も終
了した回路を利用して、この回路に類似した回路を設計
する手段も知られている。この場合、既存の回路を構成
する数１０万乃至数１００万のユニットセル或いはモジ
ュールについて設計者が検討し、要求される機能，特性
に対応するユニットセル或いはモジュールに変換し、又
は追加，削除を行って、目的の回路を形成する。又この
目的の回路については、最適化処理や論理検証等が行わ
れる。

【０００４】

【発明が解決しようとする課題】回路規模の増大と共
に、ユニットセルの個数並びに種類が多数となり、設計
者が目的の回路を形成する為のユニットセルやモジュー
ルの変換処理に要する時間が長くなる問題がある。更
に、検証済みのユニットセルやモジュールについても、
設計者が手を入れた可能性があるから、再度論理検証を
行う必要が生じる。従って、既存の回路を利用して目的
の回路を設計する場合は、最初から回路設計を行う場合
に比較して簡単となるが、前述のように多くの問題があ
った。本発明は、既存の回路を利用して目的の回路を形
成する場合の処理を簡単化することを目的とする。

【０００５】

【課題を解決するための手段】本発明の回路テクノロジ
ー変換方法は、（１）既存の回路を構成するユニットセ
ルを、回路テクノロジーに依存しない機能のみを示す機
能マクロに変換し、この機能マクロを用いて目的の回路
の機能を実現する過程を含むものである。ユニットセル
から機能マクロへの変換は自動的に行うことができ、又
機能マクロは回路テクノロジーに依存しないから、各種
の回路テクノロジーに於ける回路変換に適用することが
できる。

【０００６】又（２）既存の回路からテスト回路を含む
通常の回路動作には使用されない回路を削除した後、各
ユニットセルを、回路テクノロジーに依存しない機能の
みを有する機能マクロに変換する過程を含むことができ
る。削除したテスト回路は、機能マクロにより構成され
た目的の回路のユニットセルに変換した後、付加するこ
とができる。

【０００７】又（３）ユニットセルを、予め指定した特
定の機能マクロに強制置換する過程を含むことができ
る。即ち、対応するユニットセルの機能が相違する場合
や、機能マクロに変換できないユニットセルについて
は、強制置換により機能マクロに変換して、目的の回路
を形成することができる。

【０００８】

【発明の実施の形態】図１は本発明の実施の形態の概要
説明図であり、１は入力データベース（ＤＢ）、２は置
換パラメータ等を含む制御カード、３−１〜３−ｎはセ
ルライブラリー、４は変換処理機能部、５は出力データ
ベース（ＤＢ）である。入力データベース１に各種の既
存の回路が格納されており、この既存の回路を構成する
各セルについてはセルライブラリーに格納されている。

【０００９】入力データベース１は、複数の既存の回路
を例えばネットリストとして格納しており、セルライブ
ラリー３−１〜３−ｎは、例えばネットリスト内のユニ
ットセル（ハードマクロ，ソフトマクロ）を格納してい
る。又制御カードはユニットセルの変換に必要な置換パ
ラメータ等を格納している。又変換処理機能部４は、入
力データベース１から、目的の回路に近似した既存の回
路（例えばネットリスト）を読込み、その回路データに
従ってセルライブラリー３−１〜３−ｎからユニットセ
ルのデータを読込み、又置換に必要な置換パラメータ等
を制御カード２から読込み、テスト回路の削除，セル−
マクロ変換，特殊セル置換等を行うものである。

【００１０】そして、ユニットセルは、例えば、電流，
遅延時間等の特性を示すデータを除いて論理機能のみを
有する機能マクロに変換し、この機能マクロの組合せに
より目的の論理機能を発揮できる回路を構成し、回路合
成機能によって、論理の最適化，テスト回路生成等を行
って、目的の回路を出力データベース５に出力する。こ
の出力データベース５に格納された目的の回路に対し
て、既に知られている各種のツールにより動作の検証，
配置パターンの生成，最適化等の処理を行うことにな
る。

【００１１】図２は本発明の実施の形態のフローチャー
トであり、図１の変換処理機能部４の機能部について示
すものである。即ち、テクノロジー変換処理（Ａ１）と
して、パラメータ解析部（Ａ２）と、回路チェック部
（Ａ５）と、テスト回路削除部（Ａ７）と、素子変換部
（Ａ１４）と、回路合成部（Ａ１８）とを含むものであ
る。

【００１２】パラメータ解析部（Ａ２）は、入力データ
ベース１から既存の回路（例えば、ネットリスト）の入
力、制御カード２からの置換パラメータ等の入力、セル
ライブラリーからのユニットセルのデータの入力を行っ
た後に、実行時パラメータの解析（Ａ３）、強制置換フ
ァイルの解析（Ａ４）を行う。

【００１３】次に、回路チェック部（Ａ５）により特殊
セルと強制置換ファイルの比較（Ａ６）等を行い、回路
の変換が可能か否かをチェックするもので、機能マクロ
（回路テクノロジーに依存しない機能のみを示す素子）
への変換が不可能の素子については、制御カード２によ
る置換パラメータが設定されているか否かを等をチェッ
クする。又置換パラメータの雛型を自動生成してパラメ
ータの作成を簡単化することができる。

【００１４】次にテスト回路削除部（Ａ７）は、既存の
回路に於いて常時は動作しないテスト回路を削除するも
ので、クロック系の削除（Ａ８）、データ系の削除（Ａ
９）、非同期回路の削除（Ａ１０）、指定素子／ネット
の削除（Ａ１１）、テクノロジー固有の回路（ＩＯ等）
の削除（Ａ１２）、不要な素子／ネット（ネットリスト
上の素子間を接続する信号）の削除（Ａ１３）等の処理
を行う。

【００１５】このテスト回路の削除は、例えば、予め指
定されたスキャン端子を基に、バウンダリスキャン回路
等を削除することになる。又指定素子／ネットの削除
は、制御カード２に削除指定された素子，ネット又はマ
クロテスト回路用の素子等を削除する。又不要な素子／
ネットの削除は、テスト回路の削除，削除指定された素
子／ネットの削除により生じた不要な回路についての素
子／ネットの削除を行うものである。

【００１６】次に素子変換部（Ａ１４）は、スタンダー
ドセルや複合セル等の機能マクロへの変換や強制指定さ
れたセルへの置換を行うセル−セル置換（Ａ１５）、等
価な機能マクロが存在する場合、その機能マクロに変換
するセル−セル置換（Ａ１６）、等価な機能マクロが存
在しない場合若しくは強制置換指定がされていない場合
の強制置換をモジュール単位で行うセル−モジュール置
換（Ａ１７）の処理を含むものである。

【００１７】そして、回路合成部（Ａ１８）は、目的の
回路の機能を実現する機能マクロが揃ったことになるか
ら、最適化処理，テスト回路の付加等により目的の回路
を形成することになる。

【００１８】図３は置換指定の説明図であり、回路チェ
ック部（Ａ５）に於いて、回路内の全ユニットセルにつ
いて、回路テクノロジー変換が実行可能か否かをチェッ
クするもので、その場合に、テスト回路削除部（Ａ７）
及び素子変換部（Ａ１４）に於いて必要とする情報の抽
出も行うものである。置換指定は、図示のように、パラ
メータファイル置換パラメータの有無と、置換用ファイ
ルの指定の有無と、置換パラメータの要，不要とを含
み、例えば、パラメータファイル置換パラメータ及び置
換用ファイルの指定が無しで、置換パラメータが不要の
場合は、テクノロジー変換は無処理となる。

【００１９】又パラメータファイル置換パラメータ及び
置換用ファイルの指定が無しで、置換パラメータを必要
とする場合は、テクノロジー変換の処理としては、パラ
メータファイルに要求置換パラメータを追記する。又パ
ラメータファイル置換パラメータが無し、置換用ファイ
ル指定が有りで、置換パラメータが不必要の場合、置換
用ファイル指定を実行する。以下同様にして、パラメー
タファイル置換パラメータと置換用ファイルの指定との
それぞれの有無と、置換パラメータの要，不要に対応し
たテクノロジー変換の処理が行われる。

【００２０】テスト回路削除部（Ａ７）に於いては、予
め指定されたテスト外部端子からテスト回路のデザイン
・ルールに従ったテスト回路を抽出して削除するもの
で、クロック系の削除（Ａ８）に於いては、例えば、ス
キャン回路の場合、スキャンクロック信号は、外部端子
から回路内部で論理和，論理積がとられることなく、バ
ッファを介して直接スキャン付きフリップフロップに供
給される。従って、指定されたスキャン外部端子から全
スキャン付きフリップフロップまでのネット（ネットリ
スト上の素子間の接続）及びバッファを介して接続され
ている場合は、そのバッファも削除する。実際には、ス
キャン外部端子の接続を切り、スキャンパスがアクティ
ブにならないように定数を変更することにより、削除し
た場合と等価とする。

【００２１】又スキャンパスの構成は、回路内部の総て
の記憶素子が一連のシフトレジスタ構成となり、指定さ
れたスキャンデータ入力外部端子からスキャンデータを
入力して、指定されたスキャンデータ出力外部端子から
スキャンデータを出力することによりテストするもので
あり、スキャン付きフリップフロップのスキャン入力端
子は、スキャンパスを構成する時にのみ使用される。従
って、データ系の削除（Ａ９）に於いては、全スキャン
付きフリップフロップのスキャン入力端子に接続するネ
ット及びバッファを介して接続されている場合、そのバ
ッファを含めて削除する。実際には、スキャン付きフリ
ップフロップのスキャン入力端子とネットとの接続を切
ることにより、スキャンパスの切り離しが行われる。

【００２２】又非同期回路は、テストモード信号を用
い、スキャンデザイン・ルールに適合した構成を有し、
又スキャン付きフリップフロップのクリア，プリセット
にも直接スキャンパスがアクティブとなるように接続さ
れている。従って、非同期回路の削除（Ａ１０）に於い
ては、指定されたテストモード端子が接続される論理の
前後関係より、その種類別に論理の削除を行うことにな
る。実際には、テストモード信号の接続を切り、スキャ
ンパスがアクティブとならないように定数を変更する。

【００２３】図４は指定素子／ネットの削除の説明図で
あり、図２に於ける指定素子／ネットの削除（Ａ１１）
の場合の指定の方法を示し、マクロテスト回路素子等の
削除を行う場合に相当し、（Ａ）は素子名による指定、
（Ｂ）はネット名による指定の場合を示す。素子名によ
る指定の場合は、素子までのパス及び素子名で指定し、
階層の区切りは「／」又は「．」で行う。即ち、 ｄｅｌｅｔｅ ｉｎｓｔａｎｃｅ：[[素子名．][[ 素子
名．]]素子名； により指定する。この場合、（Ａ）に於ける「Ａ０００
１」，「Ａ０００２」，「Ａ０００１０１」は素子名を
示す。

【００２４】又ネット名による指定の場合は、ネットま
でのパス及びネット名で指定し、階層の区切りは「／」
又は「．」で行う。即ち、 ｄｅｌｅｔｅ ｎｅｔ：[[素子名．][[ 素子名．]]素子
名； により指定する。この場合、（Ｂ）に於ける「Ａ０００
１」，「Ａ０００２」，「Ａ０００１０１Ｘ」は素子名
を示す。

【００２５】図５は素子変換の説明図であり、図２に於
ける素子変換部（Ａ１４）のセル−マクロ置換（Ａ１
５）の場合を示す。即ち、ユニットセルの論理式が表現
できる場合に機能マクロへの変換処理を行うものであ
る。（ａ）は、ＡＮＤセルとＮＡＮＤセルとのユニット
セルについて、遅延時間データや負荷駆動能力データ等
を除き、回路テクノロジーに依存しない論理機能のみを
取り出して、右側に示すように、論理ゲート記号で表し
た機能マクロとする。なお、Ａ１，Ａ２，Ｘは端子であ
り、各端子は対応している場合を示す。

【００２６】又（ｂ）は、端子Ａ１，Ａ２，Ｘを有する
ＯＲセルとＮＯＲセルとの場合を示し、前述の場合と同
様に、右側に示す論理ゲート記号で表した機能マクロに
変換する。又（ｃ）はＦＦ（フリップフロップ）セル、
即ちＤＦＦセルについて、右側に示す機能マクロに変換
する。このＤフリップフロップに於けるＣＫはクロック
端子、Ｄはデータ端子、ＣＬはクリア端子、Ｑ，ＸＱは
出力端子を示す。

【００２７】又（ｄ）はスキャン付きフリップフロップ
の場合を示し、ＳＣＡＮ−ＦＦセルのスキャンパスに関
連する端子Ａ，Ｂ，ＩＨ，ＳＩ（スキャン入力端子），
ＳＯ（スキャン出力端子）等を除いて、右側に示すよう
に、クロック端子ＣＫとデータ端子Ｄとクリア端子ＣＬ
と出力端子Ｑ，ＸＱとを有する機能のみで表す機能マク
ロのＤＦＦに変換する。

【００２８】又（ｅ），（ｆ）は、論理積と論理和との
機能を含むＣＯＭＰＬＥＸセルを、回路テクノロジーに
依存しない機能マクロに変換する場合を示し、（ｅ）は
データ入力端子Ａ１，Ａ２の論理積とデータ入力端子Ｂ
１，Ｂ２の論理積との反転論理和をデータ出力端子Ｘか
ら出力するユニットセルの場合を示し、右側に示すよう
に、２個のアンドゲートと１個のノアゲートとからなる
機能マクロに変換される。又（ｆ）はデータ入力端子Ａ
１，Ａ２の論理積とデータ入力端子Ｂの反転論理和をデ
ータ出力端子Ｘから出力するユニットセルの場合を示
し、右側に示すように、１個のアンドゲートと１個のノ
アゲートとからなる機能マクロに変換される。

【００２９】又（ｇ）は、データ入力端子Ａ１，Ａ２，
Ｂ１，Ｂ２と制御信号端子Ｓ１，Ｓ２，Ｓ３と有するセ
レクタセルの場合を示し、右側に示すように、データ入
力端子Ａ１，Ｂ１と制御信号端子Ｓ１とを有するセレク
タＳＥＬと、データ入力端子Ａ２，Ｂ２と制御信号端子
Ｓ２とを有するセレクタＳＥＬと、それらのセレクタの
出力信号を入力して制御信号端子Ｓ３からの制御信号に
よって選択するセレクタＳＥＬとを有する機能マクロに
変換される。

【００３０】図６は素子変換のセル−セル変換の説明図
であり、図２に於けるセル−セル変換（Ａ１６）につい
て示すものである。回路内の全セルが処理対象で、「セ
ル指定有り」，「指定されたセルへの置換が可能」の条
件を満たしている場合、指定されたセルへの置換処理を
行う。指定方法は、パラメータファイル内に、「置換指
定」を記述するか、「置換指定」のみ記述したファイル
を、コマンドにより直接指定するかの何れかの方法を適
用することができる。変換されたセルについてはそれぞ
れ回路テクノロジーに依存しない機能マクロに変換され
る。

【００３１】図６の（Ａ）は、置換指定の場合の素子名
による指定及びセル名による指定の場合を示し、素子名
による指定の場合は、素子までのパス及び素子名で指定
し、階層の区切りは「／」又は「．」で指定する。そし
て、 ｉｎｓｔａｎｃｅ ｃｏｎｖｅｒｔ：ｏｒｇ ｉｎｓｔａｎｃｅ ＝[[素子名．][[ 素子名．]]素子名，ｎｅｗ ｃｅｌｌ＝置換セル名； とし、一例として置換セル名をＲＡＭ０１Ａとした場合
を示している。

【００３２】又セル名による指定は、同一セル名のユニ
ットセルが総て対象となるもので、 ｃｅｌｌ ｃｏｎｖｅｒｔ： ｏｒｇ ｃｅｌｌ ＝置換前セル名，ｎｅｗ ｃｅｌｌ＝置換セル名； とし、一例として、置換前セル名をＲＡＭ０２、置換セ
ル名をＲＡＭ０２Ａとした場合を示している。

【００３３】又端子構成が同一の場合は、前述のよう
に、素子名又はセル名によって指定して変換することが
できるが、端子構成が異なるセルに強制置換する場合、
各端子毎の対応も指定する必要がある。図６の（Ｂ）は
この場合の一例を示すもので、素子名による指定の場合
は、前述の場合と同様に、素子までのパス及び素子名で
指定する。そして、 ｉｎｓｔａｎｃｅ ｃｏｖｅｒｔ： ｏｒｇ ｉｎｓｔａｎｃｅ ＝[[素子名．] [[素子名．]]素子名，ｎｅｗ ｃｅｌｌ＝置換セル名， ｏｒｇ ｔｅｒｍｉｎａｌ＝（前端子名１，前端子名２，前端子名２）， ｎｅｗ ｔｅｒｍｉｎａｌ＝（後端子名１，後端子名２，後端子名２）； とし、一例として、前端子名については（Ａ１／Ａ２／
Ｂ／Ｃ／Ｘ）、後端子名については（Ａ１／Ａ２／Ｂ１
／Ｂ２／Ｘ）の場合を示している。

【００３４】又セル名による指定の場合は、同一セル名
のセルが総て対象となるもので、 ｃｅｌｌ ｃｏｎｖｅｒｔ： ｏｒｇ ｃｅｌｌ ＝置換前セル名，ｎｅｗ ｃｅｌｌ＝置換セル名 ｏｒｇ ｔｅｒｍｉｎａｌ＝（前端子名１，前端子名２，前端子名２）， ｎｅｗ ｔｅｒｍｉｎａｌ＝（後端子名１，後端子名２，後端子名２）； とし、一例として、置換前セル名についてはＡＮ４Ｌ、
置換セル名についてはＡＮ２２４Ｈ、前端子名について
は（Ａ１／Ａ２／Ｂ／Ｃ／Ｘ）、後端子名については
（Ａ１／Ａ２／Ｂ１／Ｂ２／Ｘ）の場合を示している。

【００３５】図７は素子変換のセル−モジュール変換の
説明図であり、図２に於けるセル−モジュール変換（Ａ
１７）を示し、回路内の全セルが処理対象で「モジュー
ル指定が有る」、「指定されたモジュールへの置換が可
能」を満たした場合に、指定されたモジュールへの置換
処理を行うもので、この置換後に、階層展開指定された
場合は、平坦化（階層設計データの階層を無くし、上位
の階層に回路情報を複写する）処理を行う。この場合
も、素子名による指定とセル名による指定とがある。

【００３６】素子名による指定の場合、前述と同様に、
素子までのパス及び素子名で指定し、階層の区切りは
「／」又は「．」で示し、端子の対応も指定する。 ｉｎｓｔａｎｃｅ ｃｏｎｖｅｒｔ： ｏｒｇ ｉｎｓｔａｎｃｅ ＝[[素子名．][[ 素子名．]]素子名， ｎｅｗ ｍｌｄｕｌｅ＝置換モジュール名， ｈｅｘｐａｎｄ＝階層展開モード｛ｎｏｎ，ｓｉｎｇｌｅ，ａｌｌ｝， ｏｒｇ ｔｅｒｍｉｎａｌ＝（前端子名１，前端子名２，前端子名２）， ｎｅｗ ｔｅｒｍｉｎａｌ＝（後端子名１，後端子名２，後端子名２）； とし、一例として、置換モジュール名をＮＥＷＭＯＤと
し、階層展開モードｈｅｘｐａｎｄをａｌｌとした場合
を示している。なお、階層展開モードのｎｏｎは、階層
展開を行わないことを示し、ｓｉｎｇｌｅは、指定モジ
ュールのみ階層展開を行うことを示し、又ａｌｌは下位
階層総てを階層展開（平坦化）することを示す。

【００３７】又セル名による指定の場合は、前述と同様
に、同一セル名のセルが対象となる。又端子の対応も指
定する。 ｃｅｌｌ ｃｏｎｖｅｒｔ： ｏｒｇ ｉｎｓｔａｎｃｅ ＝[[素子名．][[ 素子名．]]素子名， ｎｅｗ ｍｌｄｕｌｅ＝置換モジュール名， ｈｅｘｐａｎｄ＝階層展開モード｛ｎｏｎ，ｓｉｎｇｌｅ，ａｌｌ｝， ｏｒｇ ｔｅｒｍｉｎａｌ＝（前端子名１，前端子名２，前端子名２）， ｎｅｗ ｔｅｒｍｉｎａｌ＝（後端子名１，後端子名２，後端子名２）； とし、一例として、置換モジュール名をＮＥＷＭＯＤと
し、階層展開モードｈｅｘｐａｎｄをｓｉｎｇｌｅとし
た場合を示している。

【００３８】従って、既存の回路のユニットセルを、機
能のみの機能マクロに変換し、又強制置換指定等により
他の機能マクロに置換し、又不要のユニットセルに対応
する機能マクロを削除して、目的の回路のユニットセル
に対応する機能マクロを備えた構成とするものであり、
従って、機能マクロは回路テクノロジーに依存しないも
のであるから、目的の回路のユニットセルの構成に影響
されないで、既存の回路から目的の回路への変換が容易
となる。

【００３９】又変換先の回路テクノロジーに対応する素
子がない場合は、その素子に対応する他のモジュール
を、ＨＤＬ言語やネットリスト等により予め作成してお
き、これに置換する処理を含めることができる。この場
合、置換すべき素子名と、作成したモジュール名及び端
子名の対応情報を与えておくことにより、素子名や機能
が異なるものへの変換が可能となる。従って、異なる機
能への変換を意図した場合にも、このような置換する処
理を含めることができる。

【００４０】図８は回路合成部の説明図であり、図２の
回路合成部（Ａ１８）に相当し、機能マクロ（Ｂ１）に
よる目的の回路の機能に変換されると、論理最適化（Ｂ
２）により各部の論理の最適化処理が行われ、又セルマ
ッピング（Ｂ３）によりセルの配置処理が行われ、テス
ト回路生成（Ｂ４）により、スキャン回路等のテスト回
路の生成処理が行われる。又クロックパス生成（Ｂ５）
によりクロック信号を供給するパスの形成処理が行わ
れ、タイミング調整（Ｂ６）により各部の動作のタイミ
ングが遅延特性等を基に調整されて、目的の回路（Ｂ
７）に変換されることになり、それ以後は、実際の大規
模集積回路等の製造に必要な処理が既に知られている各
種のツールを用いて実行される。

【００４１】

【発明の効果】以上説明したように、本発明は、既存の
回路を利用して目的の回路を形成する場合、変換処理機
能部４によりユニットセルを回路テクノロジーに依存し
ない機能マクロに変換し、その機能マクロにより目的の
回路の機能を実現する過程を含むものであり、ユニット
セル対応の回路変換に於ける処理の誤りが防止できると
共に、ユニットセルから機能マクロへの変換は自動化で
きるから、処理時間の短縮を図ることができる利点があ
る。又機能マクロの状態で保存することにより、各種の
回路テクノロジーに於けるマッピングが可能となる利点
がある。

【図面の簡単な説明】

【図１】本発明の実施の形態の概要説明図である。

【図２】本発明の実施の形態のフローチャートである。

【図３】置換指定の説明図である。

【図４】指定素子／ネットの削除の説明図である。

【図５】素子変換の説明図である。

【図６】素子変換のセル−セル変換の説明図である。

【図７】素子変換のセル−モジュール変換の説明図であ
る。

【図８】回路合成部の説明図である。

【符号の説明】

１ 入力データベース ２ 制御カード ３−１〜３−ｎ セルライブラリー ４ 変換処理機能部 ５ 出力データベース

Claims (3)

【特許請求の範囲】
1. 【請求項１】 既存の回路を利用して目的の回路を合成
   出力する回路テクノロジー変換方法に於いて、 前記既存の回路を構成するユニットセルを、回路テクノ
   ロジーに依存しない機能のみを示す機能マクロに変換
   し、該機能マクロを用いて前記目的の回路の機能を実現
   する過程を含むことを特徴とする回路テクノロジー変換
   方法。
2. 【請求項２】 前記既存の回路からテスト回路を含む通
   常の回路動作には使用されない回路を削除した後、各ユ
   ニットセルを、回路テクノロジーに依存しない機能のみ
   を有する機能マクロに変換する過程を含むことを特徴と
   する請求項１記載の回路テクノロジー変換方法。
3. 【請求項３】 前記ユニットセルを、予め指定した特定
   の機能マクロに強制置換する過程を含むことを特徴とす
   る請求項１又は２記載の回路テクノロジー変換方法。