JPH1092606A - チップ型サーミスタ及びその製造方法 - Google Patents

チップ型サーミスタ及びその製造方法

Info

Publication number
JPH1092606A
JPH1092606A JP24333096A JP24333096A JPH1092606A JP H1092606 A JPH1092606 A JP H1092606A JP 24333096 A JP24333096 A JP 24333096A JP 24333096 A JP24333096 A JP 24333096A JP H1092606 A JPH1092606 A JP H1092606A
Authority
JP
Japan
Prior art keywords
chip
thermistor
layer
forming
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24333096A
Other languages
English (en)
Inventor
Masami Koshimura
正己 越村
Koji Yotsumoto
孝二 四元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP24333096A priority Critical patent/JPH1092606A/ja
Publication of JPH1092606A publication Critical patent/JPH1092606A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【課題】 高精度で耐環境性に優れかつ機械的強度や温
度サイクル性能等の信頼性にも優れたチップ型サーミス
タを安価にかつ量産性良く提供する。 【解決手段】 チップ状サーミスタ素体1の両端面の外
部電極2を導電性金属層2a、導電性樹脂層2b及び金
属めっき層2cの積層構造とする。サーミスタウェハを
短冊状に切断して得られる角柱状サーミスタ素体の4側
面にガラス層3を形成した後切断してチップ状サーミス
タ素体とし、このチップ状サーミスタ素体の両端面に上
記外部電極を形成する。 【効果】 外部電極に付与された基板実装時の機械的応
力や温度サイクルによる熱的応力を柔軟性を有する導電
性樹脂層が緩和するため、これらの応力によるサーミス
タ素体のクラックが防止される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板等に
表面実装されるチップ型サーミスタ及びその製造方法に
係り、特に、機械的強度に優れかつ高精度で信頼性の高
いチップ型サーミスタ及びこのようなチップ型サーミス
タを低コストで製造する方法に関する。
【0002】
【従来の技術】プリント回路基板等に表面実装されるチ
ップ型サーミスタの代表的な製品として、図7に示す如
く、チップ状サーミスタ素体1の両端面に外部電極2と
して、はんだ耐熱性、はんだ付着性を向上させるために
焼き付け端子電極2Aとその表面を被覆するめっき層2
Bを形成し、この外部電極2形成面以外をガラス層3等
の絶縁性の無機物層で被覆した構造のものが提供されて
いる。
【0003】従来、このようなチップ型サーミスタ4
は、次のようにして製造されている。即ち、まず、セラ
ミックス焼結体よりなる薄板状サーミスタ素体(以下
「サーミスタウェハ」と称する場合がある。)の両板面
にガラスペーストを印刷塗布して焼成することにより絶
縁性のガラス層を形成する。次に、両板面がガラス層で
被覆されたサーミスタウェハを短冊状に切り出し、その
後、切断面にも前記と同様にガラスペーストを印刷塗布
して焼成することによりガラス層を形成する。このよう
にして得られた、4側面にガラス層を有する角柱状サー
ミスタ素体をその長手方向に直交する方向(前記切断面
と垂直な方向)に切断してチップ状サーミスタ素体を得
る。このチップ状サーミスタ素体の切断面(両端面)に
導電性ペーストを塗布・焼成して焼き付け端子電極を形
成する。更に、この端子電極の表面にめっき層を形成し
て図7に示すチップ型サーミスタ4を得る(特開平3−
250603号公報)。なお、4側面にガラス層を有す
る角柱状サーミスタ素体は、サーミスタウェハをそのま
ま短冊状に切り出した後、4側面にガラスペーストを塗
布、焼成することにより製造することもできる。
【0004】また、上記チップ型サーミスタにおいて、
チップ状サーミスタ素体の側面に抵抗値調整用の表面電
極を形成したものも提供されており、このようなチップ
型サーミスタは、予め、サーミスタウェハの両板面に導
電性ベーストを塗布して抵抗値調整用の表面電極を形成
しておくこと以外は上記と同様の方法で製造される(特
開平4−127401号公報)。
【0005】このように、4側面をガラス層で被覆した
角柱状サーミスタ素体を切断加工して多数個のチップ状
サーミスタ素体を作製し、ディップ法などによりこれら
多数個のチップ状サーミスタ素体の両端切断面に同時に
電極形成用導電性ペーストを塗布、焼成する従来のチッ
プ型サーミスタの製造方法は、極めて量産性に優れる
上、得られる製品は、切断加工によりチップ状とするた
め寸法精度に優れる。また、電極の塗布形状にかかわら
ずサーミスタ素体と電極との接続面が加工時に予め設定
されているので抵抗値のばらつきもきわめて小さい。し
かも、素体の全面がガラス層と電極層で覆われているた
め耐環境特性にも優れるといった様々な利点を有する。
【0006】
【発明が解決しようとする課題】上記従来の製造方法で
製造されたチップ型サーミスタのチップ状サーミスタ素
体は、切断加工により作製されるため、その4側面と両
端面との頂角部が尖った角錐状となる。このため回路基
板に実装した場合、基板の切断時等におけるたわみから
くる機械的応力、或いは温度サイクル時にサーミスタ素
体、電極、はんだ、基板などの熱膨張係数の違いから来
る熱応力が外部電極を通してチップ素体の該頂角部に集
中しクラックが発生し易くなる。
【0007】従来、サーミスタ素体に対するガラスなど
の無機物層の熱膨張係数の適切化により、その応力を軽
減する努力がなされてきているが、問題を完全に解決す
るには至っていない。また、後加工により、チップ状サ
ーミスタ素体の角部にまるみをつけることもなされてい
るが、この方法では、加工形状にばらつきが生じやすい
上に、加工によりチップサイズがより小型になるため、
製造コストが増加するという問題がある。
【0008】本発明は上記従来の問題点を解決し、高精
度で耐環境性に優れかつ機械的強度や温度サイクル性能
等の信頼性にも優れたチップ型サーミスタを安価にかつ
量産性良く提供することを目的とするものである。
【0009】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の両
端面に形成された外部電極と、該両端面以外の4側面を
被覆する絶縁性無機物よりなる被覆層とを有するチップ
型サーミスタにおいて、該外部電極は、チップ状サーミ
スタ素体の端面に接する導電性金属層と、該導電性金属
層上に形成された導電性樹脂層と、該導電性樹脂層上に
形成された金属めっき層とを備えてなることを特徴とす
る。
【0010】本発明のチップ型サーミスタでは、回路基
板に実装した場合、基板の切断時などのたわみからくる
機械的応力、或いは温度サイクル時にサーミスタ素体、
電極、はんだ、基板などの熱膨張係数の違いからくる熱
応力が外部電極に伝わった際、外部電極の中間層にある
柔軟性を有する導電性樹脂層によりこれらの応力が緩和
される。このため、これらの応力によるチップ状サーミ
スタ素体のクラック発生が防止される。
【0011】外部電極の下部電極層としての導電性金属
層は、サーミスタ素体との十分な電気的接続並びにサー
ミスタ素体及びガラス等の無機物被覆層との強固な機械
的接続に有効である。導電性金属層及び導電性樹脂層は
極めて低抵抗であるため両者の電気的接続も良好であ
る。
【0012】金属めっき層はニッケルめっき層と、この
ニッケルめっき層上に形成されたはんだめっき層とから
なることが基板への実装時に必要なはんだ濡れ性、耐熱
性の観点から好ましいが、ニッケルめっき層がなくとも
導電性樹脂層がはんだ喰われに充分耐えることができ
る。このため、ニッケルめっき層を省くことができ、製
品価格を廉価なものにすることができる。
【0013】本発明のチップ型サーミスタは、セラミッ
クス焼結体よりなる角柱状サーミスタ素体の長手方向に
延在する4側面に絶縁性の無機物層を形成する工程、絶
縁性の無機物層を形成した角柱状サーミスタ素体を長手
方向と直交する方向に切断してチップ状サーミスタ素体
を形成する工程、及び、このチップ状サーミスタ素体の
無機物層未被覆の両端面に外部電極を形成する工程を有
するチップ型サーミスタの製造方法において、該外部電
極の形成に当り、チップ状サーミスタ素体の両端面に焼
結により導電性金属層を形成した後、該導電性金属層上
に導電性樹脂層を形成し、次いで、導電性樹脂層上に金
属めっき層を形成することにより製造することができ
る。
【0014】また、本発明のチップ型サーミスタは、チ
ップ状サーミスタ素体の両端面以外の側面に抵抗値調整
用の表面電極が形成されているものであっても良く、こ
のようなチップ型サーミスタは、セラミックス焼結体よ
りなる角柱状サーミスタ素体であって、長手方向に延在
する側面に表面電極が形成された角柱状サーミスタ素体
の4側面に絶縁性の無機物層を形成する工程、絶縁性の
無機物層を形成した角柱状サーミスタ素体を長手方向と
直交する方向に切断してチップ状サーミスタ素体を形成
する工程、及び、このチップ状サーミスタ素体の無機物
層未被覆の両端面に外部電極を形成する工程を有するチ
ップ型サーミスタの製造方法において、該外部電極の形
成に当り、チップ状サーミスタ素体の両端面に焼結によ
り導電性金属層を形成した後、該導電性金属層上に導電
性樹脂層を形成し、次いで、導電性樹脂層上に金属めっ
き層を形成することにより製造することができる。
【0015】本発明において、金属めっき層がニッケル
めっき層と、このニッケルめっき層上に形成されたはん
だめっき層とからなるものであっても良く、はんだめっ
き層のみからなるものであっても良い。
【0016】
【発明の実施の形態】以下に図面を参照して本発明のチ
ップ型サーミスタ及びその製造方法を詳細に説明する。
【0017】図1〜4は各々本発明のチップ型サーミス
タの一実施例を示す断面図であり、図1〜4において、
図7に示す部材と同一機能を奏する部材には同一符号を
付してある。
【0018】図1に示すチップ型サーミスタ10Aは、
セラミックス焼結体よりなる直方体状のチップ状サーミ
スタ素体1と、このチップ状サーミスタ素体1の両端面
に形成された外部電極2と、この両端面以外の4側面を
被覆するように設けられたガラス層3等の絶縁性の無機
物層とを有する。
【0019】本発明において、外部電極2は、チップ状
サーミスタ素体の端面に接する導電性金属層2aと、導
電性金属層2a上に形成された導電性樹脂層2bと、導
電性樹脂層2b上に形成された金属めっき層2cとで構
成される。図1の実施例では、金属めっき層2cはNi
めっき層2dとはんだめっき層2eとの2層構造となっ
ている。
【0020】図2〜4に示すチップ型サーミスタ10
B,10C,10Dは抵抗値調整用の表面電極がチップ
状サーミスタ素体1の側面に形成されたものであり、図
2に示すチップ型サーミスタ10Bは、両端の外部電極
2にそれぞれ接続する表面電極6A,6B,6C,6D
がチップ状サーミスタ素体1の対向する2側面又は4側
面に設けられたものである。
【0021】図3のチップ型サーミスタ10Cは、両端
の外部電極2にそれぞれ接続する表面電極6E,6Fが
チップ状サーミスタ素体1の対向する2側面に設けられ
たものである。表面電極6Eは、図の左側の外部電極に
のみ接続され、表面電極6Fは、図の右側の外部電極に
のみ接続されている。
【0022】図4に示すチップ型サーミスタ10Dは外
部電極2に接続しない表面電極6G,6Hがチップ状サ
ーミスタ素体1の対向する2側面又は4側面に設けられ
たものである。
【0023】図2〜4のチップ型サーミスタ10B,1
0C,10Dにおいて、その他の構成は図1に示すチッ
プ型サーミスタ10Aと同様である。
【0024】以下に、このような本発明のチップ型サー
ミスタ10A〜Dを、本発明の方法に従って製造する方
法について、図5,6を参照して説明する。
【0025】チップ型サーミスタ10Aの製造に当って
は、まず、図5(a)に示すセラミックス焼結体よりな
る薄板状サーミスタ素体(サーミスタウェハ)11を、
短冊状に切断して図5(b)に示す角柱状サーミスタ素
体12とする。次に、この角柱状サーミスタ素体12の
長手方向に延在する4側面(又は全面)にガラス層3を
形成する。
【0026】このガラス層の形成には、吹き付け可能な
粘度に調整したガラス粉末ペーストを角柱状サーミスタ
素体の4側面又は全面に吹き付け、その後乾燥した後、
焼付けを行う。或いは、スパッタリング等の薄膜形成技
術を採用することができ、例えば、所定配合のガラスを
ターゲットとするスパッタリング装置内に、複数本の角
柱状サーミスタ素体を入れたステンレススチール製の籠
を設置し、この籠を揺動させて、角柱状サーミスタ素体
を回転させながらスパッタリングを行う。これにより、
図5(c)に示す如く、角柱状サーミスタ素体12の4
側面ないし全面にガラス層3を形成することもできる。
【0027】次いで、ガラス層3を形成した角柱状サー
ミスタ素体12をその長手方向と直交する方向に切断し
て図5(d)に示すチップ状サーミスタ素体1を形成
し、このチップ状サーミスタ素体のガラス層3未被覆の
両端面1Aに図5(e)に示す如く、外部電極2を形成
してチップ型サーミスタ10Aとする。
【0028】表面電極を有するチップ型サーミスタ10
B,10C,10Dを製造するには、まず、セラミック
ス焼結体よりなる薄板状サーミスタ素体(サーミスタウ
ェハ)11の両板面に、図6(a)に示す如く、導電性
ペーストを用いてスクリーン印刷法等により、適当な間
隔を設けて帯状のパターンを印刷し、乾燥後焼き付けて
表面電極6を形成する。そして、表面電極6を形成した
サーミスタウェハ11を、短冊状に切断して図6(b)
に示す角柱状サーミスタ素体13とする。表面電極を4
側面に形成する場合には、次に、この角柱状サーミスタ
素体13の長手方向に延在する4側面のうち、表面電極
6が形成されていない2側面にも、同様に表面電極を形
成する。
【0029】このようにして側面に表面電極6を形成し
た角柱状サーミスタ素体13を用いて、上記と同様にし
てガラス層の形成、切断によるチップ状サーミスタ素体
の作製、外部電極の形成を行ってチップ型サーミスタ1
0B,10C,10Dを得る。
【0030】なお、上述の如く、角柱状サーミスタ素体
に対してガラス層の形成を行う場合には、ガラス層の形
成工程が1回のみでよいため、生産効率が向上し、低コ
ストで製造可能である。しかも、ガラス層の形成前に、
サーミスタウェハを短冊状に切断するため、切断時のマ
イクロクラック等の欠陥が防止され、高強度かつ高信頼
性のチップ型サーミスタを製造することができる。ただ
し、本発明のチップ型サーミスタは、サーミスタウェハ
の両板面にガラス層を形成した後切断して角柱状サーミ
スタ素体とし、この角柱状サーミスタ素体のガラス層で
被覆されていない側面にガラス層を形成することでガラ
ス被覆を行う方法でも製造可能である。
【0031】次に、本発明のチップ型サーミスタの導電
性金属層、導電性樹脂層及び金属めっき層よりなる外部
電極の好適な形成方法について説明する。
【0032】導電性金属層は、Ag,Ag−Pd等の導
電性金属粉末とガラスフリットを含む導電性ベーストを
塗布して焼成することにより形成する。この導電性金属
層は、例えば、チップが1.6mm程度の長さである場
合、厚さ5〜80μm程度に形成するのが好ましい。導
電性金属層の厚さが5μm未満では、外部電極とチップ
及びガラス層等の無機物被覆層との接着強度や電気的接
続が不足し、80μmを超えると、その上部に形成され
る導電性樹脂層の厚さも加えると、チップ寸法にばらつ
きが生じ、チップ部品をテーピングで包装できない。或
いは、基板への実装時に装置の稼働率が低下する。な
お、チップサイズが大きくなれば、上限値はこれに伴っ
て大きくしても良い。
【0033】この導電性金属層上の導電性樹脂層は、導
電性金属粉末と熱硬化型樹脂とを有機溶剤でペースト化
した導電性樹脂ペーストを塗布して乾燥、加熱硬化する
ことにより形成する。
【0034】ここで使用される導電性樹脂ペーストの金
属粉末と熱硬化型樹脂との割合は、電極層としての導電
性と柔軟性とを確保するために金属粉末70〜95重量
%に対して熱硬化型樹脂30〜5重量%であることが好
ましい。金属粉末の割合が70重量%未満であると下部
の導電性金属層との電気的接続が不十分となり、また電
解めっき法でめっき被膜を形成する際、表面の導電性が
低下し、めっき被膜の形成が困難になる。金属粉末の割
合が95重量%を超えると、応力の緩和効果も小さくな
るため好ましくない。
【0035】なお、金属粉末としては、Ag,Pd等の
貴金属粉末やNi粉末等を用いることができ、また、熱
硬化性樹脂としては、エポキシ、フェノール、キシレ
ン、ウレタン樹脂などが挙げられる。
【0036】このようにして形成される導電性樹脂層の
厚さは、例えば、チップが1.6mm程度の長さである
場合、10〜100μmであることが好ましい。導電性
樹脂層の厚さが10μm未満では、導電性樹脂層を形成
することによる応力緩和効果が十分ではなく、また、1
00μmを超えると上記導電性金属層の厚さの上限値の
場合と同様、チップ寸法のばらつきの問題が起こる。な
お、チップサイズが大きくなれば、上限値はこれに伴っ
て大きくしても良い。
【0037】この導電性樹脂層上に形成する金属めっき
層は、Niめっき層と、このNiめっき層上に形成され
たはんだめっき層とからなることが基板への実装時に必
要なはんだ濡れ性、耐熱性の観点からより好ましいが、
Niめっき層がなくとも導電性樹脂層がはんだ喰われに
充分耐えることができるため、Niめっき層を省くこと
ができる。金属めっき層として、Niめっき層とはんだ
めっき層とを形成する場合、その厚さはNiめっき層1
〜5μm、はんだめっき層2〜10μmとするのが好ま
しい。Niめっき層を省く場合、はんだめっき層の厚さ
は3〜10μmとするのが好ましい。
【0038】本発明のチップ型サーミスタでは、回路基
板に実装した場合、基板の切断時などのたわみからくる
機械的応力、或いは温度サイクル時にサーミスタ素体、
電極、はんだ、基板などの熱膨張係数の違いからくる熱
応力が外部電極に伝わった際、外部電極の中間層にある
柔軟性を有する導電性樹脂層によりこれらの応力が緩和
される。このため、これらの応力によるチップ状サーミ
スタ素体のクラック発生が防止される。
【0039】また、下部電極層として、導電性ペースト
を、ガラス層未被覆のチップ状サーミスタ素体の両端面
及びこの両端面寄りの4側面のガラス層上に塗布し、こ
れを高温で焼結して形成することで、サーミスタ素体と
の充分な電気的接続とサーミスタ素体及びガラス層との
強固な機械的接続が得られる。そして、サーミスタ素体
がガラス層及び金属層のいずれも高温で焼結されたもの
で覆われるため、高精度でかつ耐環境性に優れるものと
なる。なお、導電性金属層及び導電性樹脂層は極めて低
抵抗なため両者間の電気的接続が問題なることはない。
また、本発明では、前述の如く、金属めっき層のうち、
ニッケルめっき層を省くことができるため、製造価格を
抑えることができる。
【0040】
【実施例】以下に実施例を挙げて本発明をより具体的に
説明する。
【0041】実施例1 図5に示す本発明の方法に従って、図1に示すチップ型
サーミスタを製造した。
【0042】市販の炭酸マンガン、炭酸ニッケル、炭酸
コバルト及び酸化銅を出発原料とし、これらを金属原子
比が所定の割合になるようにそれぞれ秤量し、ボールミ
ルで16時間均一に混合した後脱水乾燥した。次にこの
混合物を大気圧下、900℃で2時間仮焼し、この仮焼
物を再びボールミルで粉砕して脱水乾燥した。粉砕物に
有機系結合剤等を加え、スプレードライヤーにより粒径
が60μm程度になるように造粒し、油圧プレスにより
直方体に圧縮成形した。この成形物を大気圧下、120
0℃で4時間焼成し、縦35mm、横50mm、厚さ1
0mmのサーミスタ焼結ブロックを作製した。次に、こ
のブロックをバンドソーで薄板状に切断し、縦35m
m、横50mm、厚さ0.80mmのサーミスタウェハ
を得た(図5(a))。
【0043】このサーミスタウェハをダイシングマシン
により幅0.80mmの短冊状に切断し(図5
(b))、得られた角柱状サーミスタ素体の4側面に、
吹き付け可能な粘度に調整したガラス粉末ペーストを吹
き付けた後乾燥し、これを850℃で約10分間焼成し
て焼付けることにより、厚さ約20μmのSiO2 ,A
2 3 ,MgO,ZrO2 等の酸化物からなる絶縁性
のガラス層を形成した(図5(c))。そして、このガ
ラス層を被覆形成した角柱状サーミスタ素体を長さ1.
5mmのチップ形状にダイシングマシンにより切り出し
た(図5(d))。
【0044】更に、以下の方法によりチップ状サーミス
タ素体の両端面に外部電極を形成した。まず、チップ状
サーミスタ素体の両端面にディッピング法により導電性
ベースト(ガラスフリットを含む市販のAgペースト)
を付着させ、大気圧下、820℃に10分間保持して焼
き付けた。形成された導電性金属層の厚さは30μm程
度である。次に、この導電性金属層の上に、Ag粉末を
含む導電性樹脂ペースト(Ag粉末:エポキシ系樹脂=
85:15(重量%),これに有機溶剤を10重量%添
加したもの)をディッピング法により塗布し、180℃
で10分間乾燥した後、220℃で2時間加熱硬化させ
た。形成された導電性樹脂層の厚さは50μm程度であ
る。
【0045】次いで、電解バレル法でこの導電性樹脂層
の表面に厚さ約2μmのNiめっき層を形成し、その上
に厚さ約5μmのはんだめっき層を形成した(図5
(e))。
【0046】このように作製されたチップ型サーミスタ
について、耐基板曲げ性試験及び温度サイクル試験を行
い、結果を表1に示した。
【0047】比較例1 実施例1において、外部電極の形成に当り、導電性樹脂
層を形成しなかったこと以外は同様にしてチップ型サー
ミスタを作製し、このチップ型サーミスタについて耐基
板曲げ性試験及び温度サイクル試験を行い、結果を表1
に示した。
【0048】
【表1】
【0049】表1の結果から、耐基板曲げ性、温度サイ
クル試験(−55℃と125℃で各30分、気中500
サイクル)について、従来例のチップ型サーミスタに比
較して本発明のチップ型サーミスタは特性が向上してい
ることがわかる。
【0050】実施例2 実施例1において、サーミスタウェハの両板面に、図6
(a)に示す如く、幅0.6mmで幅方向の間隔1.4
mmのパターンを用いて、ウェハの両板面の電極が互い
に対抗するようにAgペーストを印刷した後、乾燥し、
次いで、このウェハを820℃で10分焼成し、厚さ約
10μmの多数列の抵抗値調整用表面電極を形成したこ
と以外は同様にして図2に示すチップ型サーミスタ10
Bを作製した(なお、角柱状サーミスタ素体の切り出し
に当っては、表面電極の中心線に沿って切断した。)。
【0051】このチップ型サーミスタについても実施例
1及び比較例1と同様にして、外部電極の導電性樹脂層
の有無による特性の差異を調べたところ、導電性樹脂層
を有する本発明のチップ型サーミスタは、従来のチップ
型サーミスタに比べて特性が向上していることが確認さ
れた。
【0052】実施例3,4 実施例2において、表面電極の形成パターンを変えたこ
と以外は同様にして図3に示すチップ型サーミスタ10
C及び図4に示すチップ型サーミスタ10Dをそれぞれ
作製した。
【0053】これらのチップ型サーミスタについても実
施例1及び比較例1と同様にして、外部電極の導電性樹
脂層の有無による特性の差異を調べたところ、導電性樹
脂層を有する本発明のチップ型サーミスタは、従来のチ
ップ型サーミスタに比べて特性が向上していることが確
認された。
【0054】実施例5 実施例1において、Niめっき層を形成しなかったこと
以外は同様にしてチップ型サーミスタを作製して性能を
評価したところ、このチップ型サーミスタは、耐基板曲
げ性、温度サイクル試験において、実施例1のものと同
様の性能を示すと同時に、はんだ濡れ性、耐熱性につい
ても問題がないことが確認された。
【0055】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタ及びその製造方法によれば、高精度で耐環境性
に優れかつ機械的強度や温度サイクル性能等の信頼性に
も優れたチップ型サーミスタを安価にかつ量産性良く提
供することができる。
【図面の簡単な説明】
【図1】本発明のチップ型サーミスタの一実施例を示す
断面図である。
【図2】本発明のチップ型サーミスタの他の実施例を示
す断面図である。
【図3】本発明のチップ型サーミスタの別の実施例を示
す断面図である。
【図4】本発明のチップ型サーミスタの異なる実施例を
示す断面図である。
【図5】本発明のチップ型サーミスタの製造方法の一例
を説明する斜視図である。
【図6】本発明のチップ型サーミスタの製造方法の一例
を説明する斜視図である。
【図7】従来のチップ型サーミスタを示す断面図であ
る。
【符号の説明】
1 チップ状サーミスタ素体 2 外部電極 2a 導電性金属層 2b 導電性樹脂層 2c 金属めっき層 2d Niめっき層 2e はんだめっき層 3 ガラス層 6,6A,6B,6C,6D,6E,6F,6G,6H
表面電極 10A,10B,10C,10D チップ型サーミスタ 11 サーミスタウェハ 12,13 角柱状サーミスタ素体

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス焼結体よりなる直方体形状
    のチップ状サーミスタ素体と、該チップ状サーミスタ素
    体の両端面に形成された外部電極と、該両端面以外の4
    側面を被覆する絶縁性無機物よりなる被覆層とを有する
    チップ型サーミスタにおいて、 該外部電極は、チップ状サーミスタ素体の端面に接する
    導電性金属層と、該導電性金属層上に形成された導電性
    樹脂層と、該導電性樹脂層上に形成された金属めっき層
    とを備えてなることを特徴とするチップ型サーミスタ。
  2. 【請求項2】 請求項1において、チップ状サーミスタ
    素体の前記両端面以外の側面に抵抗値調整用の表面電極
    が形成されていることを特徴とするチップ型サーミス
    タ。
  3. 【請求項3】 請求項1又は2において、金属めっき層
    がニッケルめっき層と、このニッケルめっき層上に形成
    されたはんだめっき層とからなることを特徴とするチッ
    プ型サーミスタ。
  4. 【請求項4】 請求項1又は2において、金属めっき層
    がはんだめっき層からなることを特徴とするチップ型サ
    ーミスタ。
  5. 【請求項5】 セラミックス焼結体よりなる角柱状サー
    ミスタ素体の長手方向に延在する4側面に絶縁性の無機
    物層を形成する工程、絶縁性の無機物層を形成した角柱
    状サーミスタ素体を長手方向と直交する方向に切断して
    チップ状サーミスタ素体を形成する工程、及び、このチ
    ップ状サーミスタ素体の無機物層未被覆の両端面に外部
    電極を形成する工程を有するチップ型サーミスタの製造
    方法において、 該外部電極の形成に当り、チップ状サーミスタ素体の両
    端面に焼結により導電性金属層を形成した後、該導電性
    金属層上に導電性樹脂層を形成し、次いで、導電性樹脂
    層上に金属めっき層を形成することを特徴とするチップ
    型サーミスタの製造方法。
  6. 【請求項6】 セラミックス焼結体よりなる角柱状サー
    ミスタ素体であって、長手方向に延在する側面に表面電
    極が形成された角柱状サーミスタ素体の4側面に絶縁性
    の無機物層を形成する工程、絶縁性の無機物層を形成し
    た角柱状サーミスタ素体を長手方向と直交する方向に切
    断してチップ状サーミスタ素体を形成する工程、及び、
    このチップ状サーミスタ素体の無機物層未被覆の両端面
    に外部電極を形成する工程を有するチップ型サーミスタ
    の製造方法において、 該外部電極の形成に当り、チップ状サーミスタ素体の両
    端面に焼結により導電性金属層を形成した後、該導電性
    金属層上に導電性樹脂層を形成し、次いで、導電性樹脂
    層上に金属めっき層を形成することを特徴とするチップ
    型サーミスタの製造方法。
JP24333096A 1996-09-13 1996-09-13 チップ型サーミスタ及びその製造方法 Pending JPH1092606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24333096A JPH1092606A (ja) 1996-09-13 1996-09-13 チップ型サーミスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24333096A JPH1092606A (ja) 1996-09-13 1996-09-13 チップ型サーミスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1092606A true JPH1092606A (ja) 1998-04-10

Family

ID=17102227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24333096A Pending JPH1092606A (ja) 1996-09-13 1996-09-13 チップ型サーミスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1092606A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169334A (ja) * 2011-02-10 2012-09-06 Koa Corp チップ部品およびその製造方法
WO2014128996A1 (ja) * 2013-02-21 2014-08-28 株式会社村田製作所 チップ型正特性サーミスタ素子
CN107077970A (zh) * 2014-09-19 2017-08-18 株式会社村田制作所 芯片型陶瓷半导体电子部件
JP2018195760A (ja) * 2017-05-19 2018-12-06 Tdk株式会社 電子部品
JP2019197767A (ja) * 2018-05-08 2019-11-14 Tdk株式会社 電子部品
US11227721B2 (en) 2016-11-24 2022-01-18 Tdk Corporation Electronic component
JP2022067931A (ja) * 2020-10-21 2022-05-09 Tdk株式会社 電子部品

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169334A (ja) * 2011-02-10 2012-09-06 Koa Corp チップ部品およびその製造方法
WO2014128996A1 (ja) * 2013-02-21 2014-08-28 株式会社村田製作所 チップ型正特性サーミスタ素子
CN107077970A (zh) * 2014-09-19 2017-08-18 株式会社村田制作所 芯片型陶瓷半导体电子部件
EP3196904A4 (en) * 2014-09-19 2018-05-09 Murata Manufacturing Co., Ltd. Chip-type ceramic semiconductor electronic component
US11227721B2 (en) 2016-11-24 2022-01-18 Tdk Corporation Electronic component
US11894195B2 (en) 2016-11-24 2024-02-06 Tdk Corporation Electronic component
JP2018195760A (ja) * 2017-05-19 2018-12-06 Tdk株式会社 電子部品
JP2019197767A (ja) * 2018-05-08 2019-11-14 Tdk株式会社 電子部品
JP2022067931A (ja) * 2020-10-21 2022-05-09 Tdk株式会社 電子部品

Similar Documents

Publication Publication Date Title
KR101729295B1 (ko) 세라믹 전자부품 및 연속 테이핑 전자부품
JP7551280B2 (ja) 積層セラミック電子部品
JPH10116707A (ja) チップ型サーミスタ及びその製造方法
JP3528655B2 (ja) チップ型サージアブソーバ及びその製造方法
JPH10144504A (ja) チップ型サーミスタ及びその製造方法
JP3147134B2 (ja) チップ型サーミスタ及びその製造方法
JPH07161503A (ja) チップ型サーミスタ
JPH10116706A (ja) チップ型サーミスタ及びその製造方法
JP3284873B2 (ja) チップ型サーミスタの製造方法
JP3109700B2 (ja) チップ型サーミスタ及びその製造方法
JPH06302406A (ja) チップ型サーミスタ及びその製造方法
JP3893800B2 (ja) チップ型サーミスタ及びその製造方法
JP3625053B2 (ja) チップ型サーミスタ及びその製造方法
JPH0982504A (ja) チップ型サーミスタ及びその製造方法
JP3246258B2 (ja) チップサーミスタの製造方法及びチップサーミスタ
JPH10116708A (ja) チップ型サーミスタ及びその製造方法
JP3269404B2 (ja) チップ型サーミスタ及びその製造方法
JPH09266105A (ja) サーミスタ及びその製造方法
JP3248294B2 (ja) チップインダクタ及びその製造方法
JP3226013B2 (ja) サーミスタの製造方法
JPH09266103A (ja) チップ型サーミスタ及びその製造方法
JP2001135501A (ja) チップ型サーミスタ
JP2000068109A (ja) チップ型サーミスタとその製造方法
JPH0982505A (ja) チップ型サーミスタ及びその製造方法
JP2000082606A (ja) チップ型サーミスタ及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809