JPH1092746A - 半導体量子箱の形成方法 - Google Patents
半導体量子箱の形成方法Info
- Publication number
- JPH1092746A JPH1092746A JP8245805A JP24580596A JPH1092746A JP H1092746 A JPH1092746 A JP H1092746A JP 8245805 A JP8245805 A JP 8245805A JP 24580596 A JP24580596 A JP 24580596A JP H1092746 A JPH1092746 A JP H1092746A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- quantum box
- microcrystal
- chemical etching
- multiple quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
- H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
- H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/812—Single quantum well structures
- H10D62/814—Quantum box structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
- H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
- H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
- H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 大きさの良く揃った、加工損傷のない半導体
量子箱の構造を簡便なプロセスにおいて実現する。 【解決手段】 次の工程によって形成する。 ＜１＞ 半導体Ｃ，Ｄの単一あるいは多重量子井戸構造
をもつ表面にVI族元素Ｂを吸着させる。 ＜２＞ 液滴エピタキシーにより金属あるいは半導体の
微結晶Ａを成長させる。 ＜３＞ 微結晶Ａをマスクとして化学エッチングを施
し、単一あるいは多重量子井戸構造を除去する。 ＜４＞ 微結晶Ａを化学エッチングにより除去する。 ＜５＞ 半導体を埋め込む。
量子箱の構造を簡便なプロセスにおいて実現する。 【解決手段】 次の工程によって形成する。 ＜１＞ 半導体Ｃ，Ｄの単一あるいは多重量子井戸構造
をもつ表面にVI族元素Ｂを吸着させる。 ＜２＞ 液滴エピタキシーにより金属あるいは半導体の
微結晶Ａを成長させる。 ＜３＞ 微結晶Ａをマスクとして化学エッチングを施
し、単一あるいは多重量子井戸構造を除去する。 ＜４＞ 微結晶Ａを化学エッチングにより除去する。 ＜５＞ 半導体を埋め込む。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体量子箱の
形成方法に関するものである。さらに詳しくは、この発
明は、高性能半導体レーザー素子や高速電子素子等に有
用な、半導体量子箱の新しい形成方法に関するものであ
る。
形成方法に関するものである。さらに詳しくは、この発
明は、高性能半導体レーザー素子や高速電子素子等に有
用な、半導体量子箱の新しい形成方法に関するものであ
る。
【０００２】
【従来の技術とその課題】従来より、高性能半導体レー
ザー素子や高速電子素子用等の材料としてその実現が期
待されているものに、半導体量子箱がある。この半導体
量子箱の形成については、これまでにも様々な観点より
検討が進められてきており、その一つの形態としての結
合型量子箱については、半導体の微結晶を他の半導体の
中に規則的に埋め込んだ構造とするために、結晶成長を
利用する方法や、あるいはドライエッチングによる微細
加工を利用する方法が考えられてきている。
ザー素子や高速電子素子用等の材料としてその実現が期
待されているものに、半導体量子箱がある。この半導体
量子箱の形成については、これまでにも様々な観点より
検討が進められてきており、その一つの形態としての結
合型量子箱については、半導体の微結晶を他の半導体の
中に規則的に埋め込んだ構造とするために、結晶成長を
利用する方法や、あるいはドライエッチングによる微細
加工を利用する方法が考えられてきている。
【０００３】しかしながら、これまでに提案されている
方法は、いずれも上記のように結晶成長を利用する自己
形成的な方法や、ドライエッチングによる微細加工によ
る方法であるため、量子箱を規則的に近接配置すること
により構成される結合型量子箱を、大きさの良く揃っ
た、加工損傷のないものとして作製することができない
という欠点があった。
方法は、いずれも上記のように結晶成長を利用する自己
形成的な方法や、ドライエッチングによる微細加工によ
る方法であるため、量子箱を規則的に近接配置すること
により構成される結合型量子箱を、大きさの良く揃っ
た、加工損傷のないものとして作製することができない
という欠点があった。
【０００４】そこで、この発明は、以上のような欠点を
解消し、大きさが良く揃い、加工損傷がない半導体量子
箱、特に結合型量子箱を簡便なプロセスとして形成する
ことのできる新しい方法を提供することを目的としてい
る。
解消し、大きさが良く揃い、加工損傷がない半導体量子
箱、特に結合型量子箱を簡便なプロセスとして形成する
ことのできる新しい方法を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】この発明は、上記の課題
を解決するものとして、少くとも次の工程； ＜１＞ 半導体の単一あるいは多重の量子井戸構造をも
つ表面にVI族元素を吸着させる、＜２＞ 液滴エピタキ
シーにより金属あるいは半導体の微結晶を成長させる、
＜３＞ 生成された微結晶をマスクとしてエッチングを
施し、前記のVI族元素が表面に吸着された単一あるいは
多重の量子井戸構造を除去する、＜４＞ 前記微結晶を
エッチングにより除去する、＜５＞ 半導体を、エッチ
ングにより除去された単一あるいは多重の量子井戸構造
の領域に埋め込むことからなる半導体量子箱の形成方法
を提供する。
を解決するものとして、少くとも次の工程； ＜１＞ 半導体の単一あるいは多重の量子井戸構造をも
つ表面にVI族元素を吸着させる、＜２＞ 液滴エピタキ
シーにより金属あるいは半導体の微結晶を成長させる、
＜３＞ 生成された微結晶をマスクとしてエッチングを
施し、前記のVI族元素が表面に吸着された単一あるいは
多重の量子井戸構造を除去する、＜４＞ 前記微結晶を
エッチングにより除去する、＜５＞ 半導体を、エッチ
ングにより除去された単一あるいは多重の量子井戸構造
の領域に埋め込むことからなる半導体量子箱の形成方法
を提供する。
【０００６】
【発明の実施の形態】この発明は、少くとも上記の工程
によって、大きさの良く揃った結合型の量子箱を加工損
傷なしに形成することを可能とするものである。図１
は、この発明の方法を概略的に示したものである。この
図１に沿って説明すると、以下のとおりである。
によって、大きさの良く揃った結合型の量子箱を加工損
傷なしに形成することを可能とするものである。図１
は、この発明の方法を概略的に示したものである。この
図１に沿って説明すると、以下のとおりである。
【０００７】１．半導体Ｃ，Ｄにより構成される単一あ
るいは多重量子井戸上の表面に、たとえばＳ（硫黄）、
Ｓｅ（セレン）、Ｔｅ（テルル）等のVI族元素Ｂを吸着
させる。 ２．次いで、VI族元素Ｂが吸着された表面に、液滴エピ
タキシ法によって、金属あるいは半導体の微結晶Ａを成
長させる。
るいは多重量子井戸上の表面に、たとえばＳ（硫黄）、
Ｓｅ（セレン）、Ｔｅ（テルル）等のVI族元素Ｂを吸着
させる。 ２．次いで、VI族元素Ｂが吸着された表面に、液滴エピ
タキシ法によって、金属あるいは半導体の微結晶Ａを成
長させる。
【０００８】３．微結晶Ａをマスクとして、微結晶Ａに
は作用することなく、半導体Ｃ，Ｄにより構成される単
一あるいは多重量子井戸構造にのみ作用する化学エッチ
ングを施す。 ４．マスクとした微結晶Ａを、化学エッチングにより除
去する。 ５．半導体Ｄの面成長により埋め込み構造を作製する。
は作用することなく、半導体Ｃ，Ｄにより構成される単
一あるいは多重量子井戸構造にのみ作用する化学エッチ
ングを施す。 ４．マスクとした微結晶Ａを、化学エッチングにより除
去する。 ５．半導体Ｄの面成長により埋め込み構造を作製する。
【０００９】上記の工程１および工程２は、大きさの良
く揃った化学エッチング用マスクを作製するために欠か
せないものであり、化学エッチングを施す工程３および
工程４は、加工損傷のない微細構造の作製のために必要
である。そして、工程５は、電子あるいは正孔を３次元
的に微細な空間に閉じ込めて量子箱を形成するのに欠か
せない。
く揃った化学エッチング用マスクを作製するために欠か
せないものであり、化学エッチングを施す工程３および
工程４は、加工損傷のない微細構造の作製のために必要
である。そして、工程５は、電子あるいは正孔を３次元
的に微細な空間に閉じ込めて量子箱を形成するのに欠か
せない。
【００１０】半導体Ｃ，Ｄや、VI族元素Ｂ、微結晶Ａに
ついては、各種のものが考慮され、これらの種類に応じ
て工程３および工程４での化学エッチングのためのエッ
チャントが選ばれることになる。以下、実施例を示し、
さらに詳しくこの発明の方法を説明する。
ついては、各種のものが考慮され、これらの種類に応じ
て工程３および工程４での化学エッチングのためのエッ
チャントが選ばれることになる。以下、実施例を示し、
さらに詳しくこの発明の方法を説明する。
【００１１】
【実施例】実施例１ 図２は、この発明の実施例を示した走査電子顕微鏡写真
（１００，０００倍）である。すなわち、まず、分子線
エピタキシ法により作製したＧａＡｓ／ＧａＡｌＡｓの
単一あるいは多重量子井戸構造の表面に、真空中で硫黄
（Ｓ）原子を吸着させ、その表面に液滴エピタキシーに
よって微細なＩｎＡｓ微結晶を堆積した（図２−１）。
（１００，０００倍）である。すなわち、まず、分子線
エピタキシ法により作製したＧａＡｓ／ＧａＡｌＡｓの
単一あるいは多重量子井戸構造の表面に、真空中で硫黄
（Ｓ）原子を吸着させ、その表面に液滴エピタキシーに
よって微細なＩｎＡｓ微結晶を堆積した（図２−１）。
【００１２】次いで、得られたＩｎＡｓ微結晶をマスク
として、ＩＮ−ＮａＯＨ：Ｈ2 Ｏ2：Ｈ2 Ｏ＝２：１：
１７の混合溶液中で１秒間化学エッチングを施した（図
２−２）。この際に、混合溶液は、ＧａＡｓ／ＧａＡｌ
Ａｓ単一あるいは多重量子井戸構造にのみ作用し、Ｉｎ
Ａｓ微結晶には作用しない。さらに、ＨＣｌ（濃度３５
％）中に１分間浸し、ＩｎＡｓ微結晶マスクとＳとをエ
ッチングにより除去した（図２−３）。この際のＨＣｌ
は、ＩｎＡｓ微結晶マスクにのみ作用し、ＧａＡｓ／Ｇ
ａＡｌＡｓ単一あるいは多重量子井戸構造には作用しな
い。 以上の化学エッチングの結果得られた試料を再び
分子線エピタキシ装置中にもどし、ＧａＡｌＡｓ薄膜を
成長させて埋め込み構造を完成させた（図２−４）。
として、ＩＮ−ＮａＯＨ：Ｈ2 Ｏ2：Ｈ2 Ｏ＝２：１：
１７の混合溶液中で１秒間化学エッチングを施した（図
２−２）。この際に、混合溶液は、ＧａＡｓ／ＧａＡｌ
Ａｓ単一あるいは多重量子井戸構造にのみ作用し、Ｉｎ
Ａｓ微結晶には作用しない。さらに、ＨＣｌ（濃度３５
％）中に１分間浸し、ＩｎＡｓ微結晶マスクとＳとをエ
ッチングにより除去した（図２−３）。この際のＨＣｌ
は、ＩｎＡｓ微結晶マスクにのみ作用し、ＧａＡｓ／Ｇ
ａＡｌＡｓ単一あるいは多重量子井戸構造には作用しな
い。 以上の化学エッチングの結果得られた試料を再び
分子線エピタキシ装置中にもどし、ＧａＡｌＡｓ薄膜を
成長させて埋め込み構造を完成させた（図２−４）。
【００１３】以上の工程によって半導体量子箱を形成し
た。大きさの良く揃った、加工損傷のない半導体量子箱
の構造が形成された。図３は、図２の工程に対応する試
料の温度２０Ｋにおけるフォトルミネッセンススペクト
ルを例示したものである。図中のスペクトル１，２およ
び３は、図２−４の量子箱構造をもつ試料からのルミネ
ッセンスであり、スペクトル４および５は、図２−１の
化学エッチングを施す前の構造をもつ試料からのルミネ
ッセンスである。
た。大きさの良く揃った、加工損傷のない半導体量子箱
の構造が形成された。図３は、図２の工程に対応する試
料の温度２０Ｋにおけるフォトルミネッセンススペクト
ルを例示したものである。図中のスペクトル１，２およ
び３は、図２−４の量子箱構造をもつ試料からのルミネ
ッセンスであり、スペクトル４および５は、図２−１の
化学エッチングを施す前の構造をもつ試料からのルミネ
ッセンスである。
【００１４】この図３中のスペクトル１，２および３で
は、スペクトル４および５に現われている量子井戸から
のピークＡが消え、新たにより短波長側に量子サイズ効
果に基づくピークＢが現われていることがわかる。実施例２ 実施例１において、ＩｎＡｓに代えて液滴エピタキシー
によって金属Ｉｎを微結晶として成長させて堆積させた
以外は、同様の条件と工程として、半導体量子箱を形成
した。
は、スペクトル４および５に現われている量子井戸から
のピークＡが消え、新たにより短波長側に量子サイズ効
果に基づくピークＢが現われていることがわかる。実施例２ 実施例１において、ＩｎＡｓに代えて液滴エピタキシー
によって金属Ｉｎを微結晶として成長させて堆積させた
以外は、同様の条件と工程として、半導体量子箱を形成
した。
【００１５】図４は走査電子顕微鏡写真（５０，０００
倍）であって、その状況を例示したものである。すなわ
ち、半導体ＧａＡｓ／ＧａＡｌＡｓの単一あるいは多重
量子井戸上の表面にVI族元素Ｓを吸着させ、その表面
に、液滴エピタキシイ法により金属Ｉｎの微結晶を堆積
させた（図４−１）。
倍）であって、その状況を例示したものである。すなわ
ち、半導体ＧａＡｓ／ＧａＡｌＡｓの単一あるいは多重
量子井戸上の表面にVI族元素Ｓを吸着させ、その表面
に、液滴エピタキシイ法により金属Ｉｎの微結晶を堆積
させた（図４−１）。
【００１６】Ｉｎ微結晶をマスクとして化学エッチング
を施した（図４−２）。さらに化学エッチングを施して
ＩｎおよびＳを除去し、ＧａＡｌＡｓを再成長により埋
め込んだ（図４−３）。大きさの良く揃った、加工損傷
のない半導体量子箱の構造が形成された。もちろん、こ
の発明は、以上の例に限定されるものでなく、その細部
において様々な態様が可能であり、前記工程にさらに種
々の手段や工程が付加されてよいことも言うまでもな
い。
を施した（図４−２）。さらに化学エッチングを施して
ＩｎおよびＳを除去し、ＧａＡｌＡｓを再成長により埋
め込んだ（図４−３）。大きさの良く揃った、加工損傷
のない半導体量子箱の構造が形成された。もちろん、こ
の発明は、以上の例に限定されるものでなく、その細部
において様々な態様が可能であり、前記工程にさらに種
々の手段や工程が付加されてよいことも言うまでもな
い。
【００１７】
【発明の効果】以上、詳しく説明したとおり、この発明
によって、大きさの良く揃った、加工損傷のない半導体
量子箱が、簡便なプロセスとして実現される。
によって、大きさの良く揃った、加工損傷のない半導体
量子箱が、簡便なプロセスとして実現される。
【図１】この発明の方法の工程概要図である。
【図２】この発明の実施例を示した図面に代わる走査電
子顕微鏡写真である。
子顕微鏡写真である。
【図３】図２の実施例について、試料の２０Ｋにおける
フォトルミネッセンススペクトルを示した図である。
フォトルミネッセンススペクトルを示した図である。
【図４】この発明の別の実施例を示した図面に代わる走
査電子顕微鏡写真である。
査電子顕微鏡写真である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/812 Ｈ０１Ｓ 3/18 (72)発明者 李 在徳 茨城県つくば市千現１丁目２番１号 科学 技術庁金属材料技術研究所内
Claims (1)
- 【請求項１】 少くとも次の工程； ＜１＞ 半導体の単一あるいは多重の量子井戸構造をも
つ表面にVI族元素を吸着させる、＜２＞ 液滴エピタキ
シーにより金属あるいは半導体の微結晶を成長させる、
＜３＞ 生成された微結晶をマスクとして化学エッチン
グを施し、前記のVI族元素が表面に吸着された単一ある
いは多重の量子井戸構造を除去する、＜４＞ 前記微結
晶を化学エッチングにより除去する、＜５＞ 半導体
を、エッチングにより除去された単一あるいは多重の量
子井戸構造の領域に埋め込むことからなる半導体量子箱
の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8245805A JP2958442B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体量子箱の形成方法 |
| US08/932,829 US5951754A (en) | 1996-09-18 | 1997-09-18 | Method of fabricating semiconductor quantum box |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8245805A JP2958442B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体量子箱の形成方法 |
| US08/932,829 US5951754A (en) | 1996-09-18 | 1997-09-18 | Method of fabricating semiconductor quantum box |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092746A true JPH1092746A (ja) | 1998-04-10 |
| JP2958442B2 JP2958442B2 (ja) | 1999-10-06 |
Family
ID=26537413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8245805A Expired - Lifetime JP2958442B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体量子箱の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5951754A (ja) |
| JP (1) | JP2958442B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7307030B2 (en) | 2002-05-22 | 2007-12-11 | Fujitsu Limited | Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same |
| WO2023243245A1 (ja) * | 2022-06-15 | 2023-12-21 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374680B (zh) * | 2014-08-26 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144410A (en) * | 1989-03-29 | 1992-09-01 | Vitesse Semiconductor Corporation | Ohmic contact for III-V semiconductor devices |
| JPH0821538B2 (ja) * | 1989-09-29 | 1996-03-04 | 科学技術庁金属材料技術研究所長 | 量子井戸箱の形成方法 |
| GB2288274A (en) * | 1994-03-31 | 1995-10-11 | Sharp Kk | Quantum device and method of making such a device |
-
1996
- 1996-09-18 JP JP8245805A patent/JP2958442B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-18 US US08/932,829 patent/US5951754A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7307030B2 (en) | 2002-05-22 | 2007-12-11 | Fujitsu Limited | Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same |
| US7755080B2 (en) | 2002-05-22 | 2010-07-13 | Fujitsu Limited | Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same |
| WO2023243245A1 (ja) * | 2022-06-15 | 2023-12-21 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5951754A (en) | 1999-09-14 |
| JP2958442B2 (ja) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6656573B2 (en) | Method to grow self-assembled epitaxial nanowires | |
| US6773616B1 (en) | Formation of nanoscale wires | |
| JP5394322B2 (ja) | 単結晶ｉｉｉ−ｖ族窒化物材料とその製造方法、物品およびウエハ | |
| JP4651759B2 (ja) | 量子ドットを備えた素子 | |
| EP1638137A1 (en) | Electron beam microprocessing method | |
| JP2958442B2 (ja) | 半導体量子箱の形成方法 | |
| Zhao et al. | Direct integration of III–V compound semiconductor nanostructures on silicon by selective epitaxy | |
| US5633193A (en) | Method of making an InP-based device comprising semiconductor growth on a non-planar surface | |
| CN101027754A (zh) | 晶格调谐半导体衬底的形成 | |
| Kadhim et al. | Chemical Etching of group III-V semiconductors | |
| JPH08321483A (ja) | 半導体結晶のエッチング方法 | |
| De Boeck et al. | Structural characterization of embedded gallium arsenide on silicon by molecular beam epitaxy | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| Liu et al. | Fabrication of silicon quantum wires by anisotropic wet chemical etching and thermal oxidation | |
| Hasegawa et al. | Area selective epitaxy of anti-dot structure of GaAs by solid source MBE | |
| JP2711475B2 (ja) | 選択エピタキシャル成長法 | |
| JP3529475B2 (ja) | 半導体微小ドットの製造方法 | |
| JP2714703B2 (ja) | 選択エピタキシャル成長法 | |
| JP2671089B2 (ja) | 量子構造作製方法 | |
| Liang et al. | Embedded growth of gallium arsenide in silicon recesses for a coplanar GaAs on Si technology | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPH05291237A (ja) | 化合物半導体の微細構造形成方法 | |
| JPH08264443A (ja) | 化合物半導体の微細埋込構造の形成方法 | |
| JP3382971B2 (ja) | 量子細線及び量子箱の形成方法 | |
| JPH06140326A (ja) | 化合物半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |