JPH1092811A - 半導体装置、その製造方法及び反射型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 反射型液晶表示装置のベースにするのに好適
な半導体チップを形成する。 【解決手段】 半導体基板３１０上に絶縁膜と配線とが
積層形成されているチップ３４８において、上面を平坦
に形成した最上層間絶縁膜３４２の上に、腐食に強いＴ
ｉＮ／Ｔｉからなる薄い最上配線層３４４を形成して実
質的にチップ表面に露出させ、前記最上層間絶縁膜３４
２の表面に、Ｐ−ＳｉＮからなる保護膜を被せてチップ
保護性を持たせると共に、前記最上配線層３４４上に、
鏡面状平坦面を有する薄い絶縁膜３４６を積層する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、その
製造方法及び反射型液晶表示装置に係り、特にチップの
表面に液晶等、他の部品や装置を直に取付けて用いるの
に好適な半導体装置、その製造方法、及び、該半導体装
置を用いた反射型液晶表示装置に関する。

【０００２】

【従来の技術】一般に、ＬＳＩ等の半導体装置では、シ
リコン（Ｓｉ）等の半導体基板に形成された各種素子
と、これら素子を動作させるために基板上に形成された
多層配線とを含むチップを有している。この多層配線
は、通常、基板上にＣＶＤ（Ｃhemical Ｖapor Ｄepos
ition ）等で堆積したシリコン酸化膜等の層間絶縁膜上
に、Ａｌ−Ｓｉ合金等のＡｌ系材料を積層して金属膜を
形成した後、該金属膜を所定のパターンに加工して配線
を形成し、更にその上に他の層間絶縁膜を堆積させると
いう工程を、必要に応じて繰り返すことにより形成され
ている。

【０００３】一方、例えばＳｉチップベースド液晶のよ
うに、半導体チップ上に反射型の液晶等を載せて駆動す
る場合は、層間絶縁膜や最上層の絶縁膜であるパッシベ
ーション膜を、極めて平坦性が高い鏡面状に仕上げ、し
かもできるだけ薄くしたいという要求があった。

【０００４】通常の層間膜平坦化、例えばＳＯＧ（Ｓpi
n Ｏn Ｇlass）の塗布及びエッチバック等の方法では、
配線段差を、その上層の配線が容易になる程度に平滑化
することは可能であるが、鏡面に近い、極めて平坦性の
高い状態にすることはできない。平坦性が極めて高い状
態にする方法として、ＣＭＰ（Ｃhemical Ｍechanical
Ｐolishing）法があり、この技術を従来のような多層配
線の絶縁膜に適用し、その表面を平坦化する場合を考え
る。

【０００５】図２０には、平坦な絶縁膜１上に形成され
た厚さＴ1 の配線２と、その上に形成された厚さＴ2 の
平坦な絶縁膜３とが示してあるが、この絶縁膜３を上記
ＣＭＰ法で形成するためには、初めに少なくとも二点鎖
線で示すＴ3 （＝Ｔ1 ＋Ｔ2）の厚さに絶縁材料を堆積
させた後、Ｔ2 を越える厚さ分（Ｔ3 −Ｔ2 ）を研磨す
る必要がある。即ち、上記ＣＭＰ法で絶縁膜を平坦化す
るためには、配線２の分の段差Ｔ1 の２倍以上の膜厚の
絶縁材料を堆積し、その段差分以上を研磨する必要があ
る。

【０００６】一方、ＣＭＰ法による研磨にはばらつきが
大きく、研磨量（厚さ）の１０％以上のばらつきが起こ
り得ることから、平坦化のためには研磨量はできるだけ
少ない方がよい。

【０００７】

【発明が解決しようとする課題】ところが、配線層にＡ
ｌ系材料を使用する場合には、電極や配線として機能さ
せるためには、例えば０．５μｍ以上に厚くする必要が
あり、従って研磨量も０．５μｍ以上必要となる。この
ように配線２をＡｌ系材料で形成する場合には、研磨量
が厚くなることから、研磨のばらつきを考えると鏡面状
の平坦面を形成するためには問題がある。

【０００８】又、上記のように、配線２の上に薄い絶縁
膜３をＣＭＰ法で形成する場合、通常用いられるＡｌ系
の配線材料は比較的軟らかいため、配線２が有るところ
と無いところで力のかかり具合が異なるためか、厚さが
不均一になり易いという欠点があり、この点でも完全な
平坦化が難しい。

【０００９】従って、従来のように、０．５μｍ以上の
膜厚のＡｌ系の材料で形成した配線上に、薄く且つ完全
に平坦な鏡面状平坦面を有する層間絶縁膜やパッシベー
ション膜を形成することが極めて困難であるという問題
があった。

【００１０】又、最近の半導体チップでは、配線の腐食
を防止するために、チップ保護膜として、その最上層に
主としてプラズマＣＶＤ（Ｃhemical Ｖaper Ｄeposit
ion）により堆積した窒化ケイ素（以下、ｐ−ＳｉＮと
記す）膜を用いている。

【００１１】図２１に、このような半導体チップの例の
要部断面を模式的に拡大して示してある。即ち、この半
導体チップは、いわゆるＭＯＳトランジスタを構成する
ソース・ドレイン等が作り込まれたシリコン（Ｓｉ）か
らなる半導体基板１０上に、ＬＯＣＯＳ１２を介して第
１層間絶縁膜１４、第２層間絶縁膜１６及び第３層間絶
縁膜１８が順に積層されている。又、上記第１層間絶縁
膜１４上には、下層のゲート電極２０にコンタクト孔を
介して接続された第１配線層２２が、又、第２層間絶縁
膜１６上には第２配線層２４が、それぞれ積層されてお
り、最上層の第３層間絶縁膜１８の開口部には露出され
た第２配線層２４からなるボンディングパッド２６が形
成されている。この半導体チップでは、最上層の上記第
３層間絶縁膜１８が、チップ保護膜である。

【００１２】ところで、半導体チップには、その用途に
より、上記ボンディングパッド２６を介して行う通常の
ボンディングによる接続以外に、例えばＳｉチップベー
スド液晶のように、チップ上に他の部品や装置を直接取
付けて電気的に接続させる場合が出てきている。

【００１３】しかしながら、上記のように、チップに他
の部品や装置を直接取付けて電気的に接続させる場合に
は、前記図２１に示したような半導体チップのように、
最上配線層上にチップ保護膜を形成することができない
という問題もあった。

【００１４】本発明は、前記従来の問題点を解決するべ
くなされたもので、表面に液晶を載せるのに適したチッ
プを有する半導体装置及び、その製造方法を提供するこ
とを第１の課題とする。

【００１５】本発明は、又、最上配線層上に薄く且つ表
面が極めて平坦な鏡面状平坦面を有する絶縁膜を形成す
ることを第２の課題とする。

【００１６】本発明は、又、チップ表面に他の部品や装
置を直接取付けることができるよう、チップ内部を十分
に保護することを第３の課題とする。

【００１７】本発明は、更に、チップと一体的に形成さ
れた反射型液晶表示装置を提供することを第４の課題と
する。

【００１８】

【課題を解決するための手段】本願の第１発明は、半導
体基板上に複数の絶縁膜と配線層が積層形成されたチッ
プを有する半導体装置を、上面が平坦に形成された最上
層間絶縁膜と、該最上層間絶縁膜の平坦面上に積層され
たＡｌ系材料に比べて硬度の大きい金属で形成され、厚
さが０．５μｍ以下の所定パターンの最上配線層と、該
最上配線層上に積層された、鏡面状平坦面を有するパシ
ベーション膜とが形成された構成とすることにより、前
記第１及び第２の課題を解決したものである。

【００１９】即ち、最上層間絶縁膜の平坦面上に、通
常、配線材料として用いられるＡｌ系材料に比べて十分
な硬さを有する、例えばチタン系の材料で所定パターン
の薄い最上配線層を形成することにより、その上に堆積
した絶縁材料を十分に薄く、しかも鏡面状の平坦面に研
磨することが可能となる。ここで、Ａｌ系材料に比べて
十分な硬さを有する材料としては、Ｔｉ、Ｃｒ、Ｃｏ、
Ｎｉ、Ｍｏ、Ｗ、Ｐｔ又はこれらのシリサイド又はこれ
らとその上に形成されたＴＩＮとの複合膜を用いること
ができる。

【００２０】第１発明は、又、半導体基板上に複数の絶
縁膜と配線層が積層形成されたチップを有する半導体装
置の製造方法において、堆積させた絶縁材料を平坦化し
て最上層間絶縁膜を形成する工程と、該最上層間絶縁膜
の平坦面上に所定パターンの最上配線層を形成する工程
と、該最上配線層上の基板全体に、鏡面状平坦面を有す
る最上絶縁膜を形成する工程とを有することにより、上
記半導体チップを確実に製造可能としたものである。

【００２１】本願の第２発明は、又、半導体基板上に絶
縁膜と複数の配線層が積層形成されたチップを有する半
導体装置において、最上配線層直下の最上層間絶縁膜に
チップ保護性を持たせ、最上配線層に腐食に強い材料を
用いて、該最上配線層を実質的にチップ表面に露出させ
ることにより、前記第１及び第３の課題を解決したもの
である。ここでチップ保護性というのは、半導体素子に
悪影響を与える各種の外部要因の影響を受けないように
チップを保護することをいう。そのために要求される特
性として、１）保護膜自体にピンホール、クラック、微
小欠陥が存在しないこと、２）配線、特にＡｌ系の配線
の腐食を誘発する水分の浸透を防止できること、３）半
導体基板界面に形成されたトランジスタ等の特性を劣化
させるアルカリイオン、特にＮａ＋イオンの浸透を防止
できることである。このような特性を有する保護膜とし
てはプラズマＣＶＤ法で形成するシリコン窒化膜、酸化
シリコン窒化膜等が用いられる。

【００２２】前記最上配線層には、通常配線材料として
用いられるＡｌ−Ｓｉ合金等に比べて腐食に強い材料を
用い、且つ、チップ内部を保護するために、その直下の
最上層間絶縁膜にチップ保護性を持たせることにより、
チップの信頼性を確保した上で、上記最上配線層を実質
的に剥き出しの状態で使用可能とし、チップに他の部品
や装置を直接取付けて電気的に接続することが可能とな
る。

【００２３】本願の第３発明は、更に、反射型液晶表示
装置において、上面が平坦に形成された最上層間絶縁膜
と、該最上層間絶縁膜の平坦面上に積層され、Ａｌ系材
料に比べて硬度の大きい金属で形成され、厚さが０．５
μｍ以下の所定パターンの最上配線層と、該最上配線層
上に積層された、鏡面状平坦面を有するパシベーション
膜を有するチップ、又は、上面が平坦に形成され、且つ
チップ保護性を有する最上層間絶縁膜と、該最上層間絶
縁膜の平坦面上に積層され、腐食に強い特性を有する材
料からなる最上配線層とを有するチップと、該チップ上
に配設された、該チップにより駆動される反射型の液晶
部とを備えることにより、前記第４の課題を解決したも
のである。

【００２４】

【発明の実施の形態】第１発明の好ましい実施の形態で
は、薄く且つ鏡面状平坦面にする最上絶縁膜がパッシベ
ーション膜であり、その下地となる最上配線層の段差を
小さくするために、（１）最上層間絶縁膜をＣＭＰによ
り平坦化し、（２）その上の最上配線層をＡｌ系材料で
なく、Ａｌ系材料に比べて硬度の大きい金属を、厚さが
０．５μｍ以下の薄膜で形成する。

【００２５】又、パッシベーション膜を形成するために
ＣＭＰを行う際に、まず研磨する第２の絶縁膜に比べ十
分研磨速度の小さい第１の絶縁膜を堆積し、その上に第
２の絶縁膜を上記Ａｌ系材料に比べて硬度の大きい膜か
らなる薄層導電膜の膜厚の２倍程度堆積し、研磨速度の
小さい第１の絶縁膜をストッパとして上記第２の絶縁膜
をＣＭＰで研磨する。

【００２６】又、上記ＣＭＰを行った場合、被研磨面に
微小な欠陥が入るため、パッシベーション膜の絶縁性を
確保する上から、更にその上に薄い絶縁膜を堆積する。
又、このようにしてパッシベーション膜を形成する場
合、上記最上配線層にはダイ・ボンディングができない
ため、下層配線層を引き出してボンディングパッドを形
成する。

【００２７】以下、図面を参照して、４層配線の場合に
適用した、第１発明の、より具体的な実施形態を詳細に
説明する。なお、本発明は、半導体装置が有するチップ
の積層構造に特徴があるため、それに関係する配線工程
を中心に説明する。又、ここでは、ＭＯＳ型半導体装置
を例にとるが、必ずしもその必要はない。

【００２８】図１から図８までは、第１発明に係る第１
実施形態である半導体チップの製造方法を説明するため
の部分断面図である。図１には、素子を構成するソース
・ドレイン等が作り込まれた、例えばＳｉの半導体基板
１１０上に、ＬＯＣＯＳ１１２を介して、第１層間絶縁
膜１１４、第２層間絶縁膜１１６及び第３層間絶縁膜１
１８が順に積層され、又、上記第１層間絶縁膜１１４上
には、下層のゲート電極１２０に、ヴィアホールを介し
て第１配線層１２２が、又、第２層間絶縁膜１１６上に
同様に第２配線層１２４が、それぞれ積層された状態で
示してある。ここでは、第３層間絶縁膜１１８を積層し
た工程までを示してある。

【００２９】なお、具体的には、第１層間絶縁膜１１４
は、ＮＳＧ（Ｎon-doped Ｓilicate Ｇlass）と、その
上のＢＰＳＧ（Ｂoron Ｐhosphorous Ｓilicate Ｇla
ss）の２層（図示せず）からなり、第２、第３層間絶縁
膜１１６、１１８は、いずれもＴＥＯＳ（Ｔetra Ｅth
yl Ｏrtho Ｓilicate ）を原料にしてプラズマＣＶＤ
で積層した酸化ケイ素膜（以下、ｐ−ＴＥＯＳとも記
す）である。又、ゲート電極１２０はポリシリコン（ｐ
−Ｓｉ）、第１、第２配線層１２２、１２４は、Ａｌ系
材料であるＡｌ−Ｓｉ合金（但し、これに限定されな
い）で形成されている。 次いで、図２に示すように、
上記第３層間絶縁膜１１８上に第３層目のメタルとし
て、例えばＡｌ−Ｓｉを堆積し、この第３層メタルを適
当な方法でパターニングして、第３配線層１２６を形成
する。なお、この第３配線層１２６は、その一部をボン
ディングパッド１２６Ａとして利用するため、ボンディ
ングをするのに十分な膜厚、例えば０．５μｍにする。
この図２に示す状態までは常法に従って製造することが
できる。

【００３０】次に、図３に示す第４層間絶縁膜（最上層
間絶縁膜）１２８を形成する。これは、どのような方法
で形成しても構わないが、例えば図２の状態にｐ−ＴＥ
ＯＳを１．４μｍ堆積し（図示せず）、この厚い酸化ケ
イ素をＣＭＰ法を用いて０．７μｍ研磨し、図３の破線
で示した厚さにする。次いで、その上にｐ−ＴＥＯＳか
らなる絶縁膜１２８Ａを更に０．２μｍ堆積し、ＣＭＰ
による微小欠陥を被覆することにより、平坦面を有する
第４層間絶縁膜１２８を形成する。その後、常法によ
り、ヴィアホール１３０を形成し、図３の状態にする。

【００３１】なお、その際、第３配線層１２６のボンデ
ィングパッド１２６Ａとなる領域（図中右側）の第４層
間絶縁膜１２８には、ヴィアホールを形成しないように
する。但し、場合によってはボンディングパッド１２６
Ａの領域にヴィアホールを形成しても構わないが、ここ
では、後に行うＣＭＰによるパッシベーション膜の平坦
化のために、大きな領域の段差は望ましくないので形成
していない。

【００３２】次に、第４配線層（最上配線層）として、
Ａｌ系材料より硬度の大きい材料としてＴｉを０．０３
μｍ、引き続きその上にＴｉＮを０．１μｍ堆積すると
共に、適当な方法でパターニングし、図４に示すように
第３配線層１２６に電気的に接続された第４配線層１３
２を形成する。その際、ＴｉＮ／Ｔｉ膜はボンディング
に適さないため、ボンディングパッド部分のＴｉＮ／Ｔ
ｉ膜はエッチングして除いておく。

【００３３】次に、鏡面状平坦面を有する薄い最上絶縁
膜としてパッシベーション膜を形成する。そのために、
まず、第１の絶縁膜１３４としてプラズマＣＶＤ法によ
る窒化硅素膜（以下、ｐ−ＳｉＮという）を０．３μｍ
堆積し、引き続き第２の絶縁膜１３６としてｐ−ＴＥＯ
Ｓを０．４μｍ程度堆積し、図５の状態にする。

【００３４】次いで、ＣＭＰにより、上記ｐ−ＴＥＯＳ
を、例えば０．５μｍ研磨することにより、図６に示す
ように、ｐ−ＴＥＯＳで第１の絶縁膜１３４の凹部を埋
めると共に、第４配線層１３２の上方の平坦部には第２
の絶縁膜１３６が実質上無い状態にする。この工程で
は、第１の絶縁膜１３４のｐ−ＳｉＮは、ｐ−ＴＥＯＳ
に比べてＣＭＰによる研磨レートが半分以下であるた
め、該第１の絶縁膜１３４を研磨時のストッパとして機
能させることが可能となり、この機能により、ｐ−Ｓｉ
Ｎを主体とする膜厚がほぼ０．３μｍの均一な平坦面を
ＣＭＰにより安定して形成することができる。

【００３５】その後、図７に示すように、第３の絶縁膜
１３８としてｐ−ＳｉＮを０．２μｍ堆積し、上記ＣＭ
Ｐにより生じた微小欠陥を被覆し、保護することによ
り、パッシベーション膜１４０が完成する。

【００３６】以上の工程により、完全に平坦化された鏡
面状の平坦面を有する、実質上ｐ−ＳｉＮのみからなる
約０．５μｍの薄いパッシベーション膜１４０を形成で
きる。酸化硅素膜の比誘電率は３．９程度、窒化硅素膜
の比誘電率は７．５程度であるため、酸化膜厚換算する
と０．５μｍ×３．９／７．５＝０．２６μｍ程度の薄
いパッシベーション膜を形成することに相当する。

【００３７】次いで、図８に示すように、ボンディング
パッド１２６Ａ上の絶縁膜を開口する。これは、第３の
絶縁膜１３８であるｐ−ＳｉＮ、第２の層間絶縁膜１３
６であるｐ−ＴＥＯＳ、第１の絶縁膜１３４であるｐ−
ＳｉＮ及び第４層間絶縁膜１２８のｐ−ＴＥＯＳの順に
エッチングを行うことにより形成できる。２番目のｐ−
ＴＥＯＳのエッチングは、ボンディングパッド部分の第
１の絶縁膜１３４が堆積時に、僅かに窪んでいるため、
その部分にＣＭＰ後にもｐ−ＴＥＯＳが残っている可能
性があるために行っている。なお、図８には、断面を表
すのに使用した網かけの意味を併せて示した。

【００３８】以上詳述した如く、第１実施形態によれ
ば、Ａｌ系材料に比べ硬さの大きい材料を最上配線層と
して用いたので、ＣＭＰの際に配線層の変形が生じにく
いため、薄く且つ鏡面状の平坦性を持つパッシベーショ
ン膜１４０を安定して形成することができた。従って、
パッシベーション膜１４０上に、例えば第４配線層１３
２を一方の電極とするキャパシタを構成する場合には、
両電極の間隔を狭く、しかも面方向に均一にすることが
可能となるため、高精度のキャパシタを構成することが
可能となる。又、パッシベーション膜１４０の鏡面状平
坦面を光の反射面として利用する場合には、完全な正反
射を行わせることができる。

【００３９】なお、第１実施形態では、ＴｉＮ／Ｔｉ膜
を最上配線層として用いたが、これに限定されず、Ｔ
ｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｍｏ、Ｗ、Ｐｔ又はこれらのシ
リサイド又はこれらとその上に形成したＴｉＮとの複合
膜を用いることができる。

【００４０】具体的な寸法も、前述したものに限定され
ず、パッシベーション膜１４０の厚さは０．６μｍ以
下、それを形成するための第１の絶縁膜１３４は０．４
μｍ以下、第２の絶縁膜１３６は０．２〜０．５μｍ、
第３の絶縁膜１３８は０．１〜０．３μｍを好ましい範
囲として挙げることができる。

【００４１】又、ＴｉＮ／Ｔｉからなる第４配線層１３
２は、全体で０．１〜０．２μｍが好ましく、その場
合、ＴｉＮは０．０７〜０．１５μｍ、Ｔｉは０．０２
〜０．０５μｍが好ましい。

【００４２】又、パッシベーション膜１４０の厚さは、
誘電率を基準にした酸化膜厚に換算して０．３μｍ以下
にすることが望ましい。

【００４３】以上、第１発明について具体的に説明した
が、第１発明は、第１実施形態に示したものに限られる
ものでなく、その要旨を逸脱しない範囲で種々変更可能
である。

【００４４】例えば、第１実施形態では、パッシベーシ
ョン膜を対象に第１発明を説明したが、層間絶縁膜を対
象にしてもよい。この場合、その層間絶縁膜上に電極を
載せることにより、精度の良い容量素子を形成すること
ができる。

【００４５】次に、第２発明の実施形態を詳細に説明す
る。

【００４６】図９〜１８は、第２発明に係る第２実施形
態の半導体チップを製造する工程の特徴を、その工程の
順に示した要部断面図である。以下、これらの図に従っ
て順次説明する。

【００４７】図９に示すように、シリコン（Ｓｉ）から
なる半導体基板２１０上に通常の工程でＭＯＳトランジ
スタを形成する。この工程は、前記図２１に示した従来
の半導体チップの場合と実質的に同一で、半導体基板２
１０上にＬＯＣＯＳ２１２が積層され、又、ソース・ド
レイン間のゲート酸化膜上にはポリシリコン（ｐ−Ｓ
ｉ）からなるゲート電極２１４が形成されている。

【００４８】次いで、図１０に示すように、第１層間絶
縁膜２１６として、破線で示す、例えば１０００〜２０
００ÅのＮＳＧ（Ｎon Ｓilicate Ｇlass）を、引き
続き４０００〜８０００ÅのＢＰＳＧ（Ｂoron Ｐhosp
horous Ｓilicate Ｇlass）を堆積し、表面段差を緩
和するために、例えば９００〜９５０℃で２０〜６０分
間のアニールを施した後に、該第１層間絶縁膜２１６に
コンタクトホール２１６Ａを開口する。

【００４９】次いで、図１１に示すように、上記第１層
間絶縁膜２１６上に第１配線層２１８を、例えば０．４
〜１．０μｍのＡｌ−Ｓｉ合金層をスパッタ法により堆
積させ、それを既知の方法でパターニングすることによ
り形成する。

【００５０】引き続き、第２層間絶縁膜の形成を行う。
そのために、まず、図１２に示すように、例えばＴＥＯ
Ｓ（Ｔetra Ｅthyl Ｏrtho Ｓilicate ）を原料と
し、プラズマＣＶＤにより堆積した酸化ケイ素膜（以
下、ｐ−ＴＥＯＳ膜と記す）２２０を約１．０〜２．０
μｍの厚さで形成する。そして、ＣＭＰ（Ｃhemical Ｍ
echanical Ｐolishing）法により、上記ｐ−ＴＥＯＳ膜
２２０に対して約０．５〜１．０μｍの研磨を行うこと
により、その表面を平坦化する（但し、平坦化した直後
の状態は図示を省略してある）。このｐ−ＴＥＯＳ膜２
２０の表面の平坦化は、完成後のチップ上に別の装置等
を接着し、電気的に接続する場合に、表面を平坦にする
ことにより接触を確実にするために行っている。

【００５１】その後、平坦化された上記ｐ−ＴＥＯＳ膜
２２０に、チップ保護膜２２１として約０．２〜０．８
μｍのｐ−ＳｉＮを堆積することにより、図１３に示す
ように、ｐ−ＴＥＯＳ膜２２０とチップ保護膜２２１と
からなる二層構造の第２層間絶縁膜（最上層間絶縁膜）
２２２を形成する。ここで堆積したｐ−ＳｉＮは、通常
の半導体でチップ保護膜として広く利用されている材料
である。

【００５２】このように、本実施形態においても、チッ
プ保護膜２２１をｐ−ＳｉＮにより形成し、このチップ
保護膜２２１より内側のチップ内部を保護するようにし
ている。即ち、この保護膜２２１を積層することによ
り、第２層間絶縁膜にチップ保護性を付与している。

【００５３】次いで、図１４に示すように、上記第２層
間絶縁膜２２２を貫通して第１配線層２１８に達するヴ
ィアホール２２４を所定の位置に開口する。

【００５４】その後、図１５に示すように、第２配線層
（最上配線層）２２６を形成する。これは、上記第２層
間絶縁膜２２２の表面全体と共にヴィアホール２２４の
内部に約０．０２〜０．１μｍのＴｉ（チタン）を、引
き続きその上に約０．０５〜０．２０μｍのＴｉＮ（窒
化チタン）をそれぞれ堆積して、ＴｉＮ／Ｔｉの２層構
造の導電膜を形成した後、更に、該導電膜を既知の方法
でパターニングすることにより形成する。

【００５５】本実施形態では、この第２配線層２２６を
剥き出しのままの状態にする。このように、ＴｉＮ／Ｔ
ｉからなる導電膜を、チップ表面に剥き出しにする配線
の材料として用いるのは、これがＡｌ−Ｓｉ合金等に比
べて耐腐食性に優れるためである。

【００５６】図１５は、上記第２配線層２２６が形成さ
れた状態を示したもので、このようにすることにより、
該第２配線層２２６と第１配線層２１８との導通が達成
される。通常のチップであれば、最上配線層である上記
第２配線層２２６の上に、例えばｐ−ＳｉＮ等の保護膜
となる絶縁膜を形成するが、本実施形態においては、こ
のような保護膜を形成しない。

【００５７】以上詳述した如く、本実施形態において
は、最上配線層として耐腐食性に優れた材料からなる第
２配線層２２６を形成し、且つ、その直下の第２層間絶
縁膜２２２にチップ保護性を付与したので、チップ内部
を確実に保護できると共に、第２配線層２２６が剥き出
しの状態でも腐食を防止できることから、半導体装置の
信頼性を確保できる上に、チップ上に他の部品や装置を
直付けして電気的に接続することができる。このよう
に、チップに直付けする装置（部品）としては、例え
ば、前記第２配線層２２６を電極として、誘電体反射膜
を介して取付ける液晶を挙げることができる。

【００５８】従って、本実施形態によれば、チップ上に
直接他の部品や装置を電気的に接続できる上に、耐腐食
性に優れた信頼性の高い半導体装置を提供することがで
きる。

【００５９】この第２実施形態においては、最上配線層
として用いる材料として、Ｔｉとその上に形成したＴｉ
Ｎとの２層膜を用いたが、本発明はこれに限定されず、
他の材料を用いることができる。

【００６０】腐食は大きく分けると、乾蝕（主に酸化）
と水溶液による腐食に別れる。金属の酸化のしやすさ
は、酸化物を作る時の自由エネルギーが目安となり、自
由エネルギーが負になるほど酸化しやすい。この値がＡ
ｌより大きく酸化しにくい金属としてはＴｉ、Ｃｒ、Ｃ
ｏ、Ｎｉ、Ｍｏ、Ａｇ、Ｗ、Ｐｔ、Ａｕ等が上げられ
る。水溶液による腐食は、金属原子がイオンとして溶出
して生じる。２つの金属を電解液中におき電気的に接続
すると、陽極側の金属はイオン化して陰極側へ移動し、
陽極側に電離によって生じた電子は外部接続を通じて陰
極側に流れ、水素イオンを還元してＯＨ−イオンを生じ
る。電子を陽極から陰極へ移すに要する仕事はこの反応
に伴う自由エネルギーの変化ΔＧであり、ΔＧは標準電
極電位Ｅに比例し、金属が陽極的なものほど腐食されや
すい。このイオン化傾向を示すＥの値が、Ａｌより小さ
く腐食しにくい金属としては、Ｔｉ、Ｃｒ、Ｃｏ、Ｎ
ｉ、Ｍｏ、Ａｇ、Ｗ、Ｐｔ、Ａｕ等がある。よって第２
実施形態の腐食に強い材料としてこれらの金属を用いる
ことができる。

【００６１】ここで、第２実施形態においては、第１実
施形態と異なり、最上配線層を形成した後は、ＣＭＰ工
程を用いることがないので、ＡｇやＡｕの柔らかい金属
を用いても不都合はない。又、ＴｉＮやＷは腐食に非常
に強い材料であるので、前記金属に限らず、例えばＡｌ
系材料等を含めた配線の少なくとも上表面がＴｉＮ若し
くはＷで覆われているものも用いることができる。

【００６２】次に、第２発明に係る第３実施形態につい
て説明する。

【００６３】図１６は、第３実施形態の半導体チップを
製造する工程の１つを示す部分断面図であり、この断面
図の状態は、前記第２実施形態の第２配線層２２６の上
に、更に酸化ケイ素からなる通常の絶縁膜２２８を、既
知の方法により積層した工程に当る。

【００６４】上記工程の後、前記絶縁膜２２８を、既知
の方法により第２配線層と実質上同一の高さまでエッチ
バックし、該第２配線層２２６のパターニングの結果生
じている段差をも、残存絶縁膜２２８Ａにより平坦にす
ることにより、図１７に示す断面形状を有する第３実施
形態の半導体チップとする。

【００６５】本実施形態においては、基本的には上記第
２配線層２２６の上には、ヴィアホール２２４の上方を
除き、絶縁膜２２８Ａが存在していない。但し、この場
合も他の装置等と電気的に接続できるならば、多少の絶
縁膜が上記第２配線層２２６上に残っていても差し支え
はない。

【００６６】図１８は、第２発明に係る第４実施形態の
半導体チップの要部構成を示す部分断面図であり、この
チップは、前記図１５に示した第２実施形態のチップに
ボンディングパッド２３０を追加した構成になってい
る。なお、この図１８には、断面図を表わすのに使用し
た網掛の意味も合せて示してある。

【００６７】本実施形態では、第２実施形態と同様に、
外部との電気的信号のやり取りを、チップの最上配線層
を剥き出しにし、外部の他の装置と直接電気的に接続さ
せることを想定しているが、それに加えて、通常のチッ
プと同様のワイヤボンディングを行うことができるよう
にもしてある。但し、最上配線層である前記第２配線層
２２６を構成するＴｉＮ／Ｔｉではボンディングは困難
であるため、下層の第１配線層を形成する際に、ボンデ
ィングパッド部分の金属層を同時に形成しておき、その
上方の第２層間絶縁膜２２２を開口してボンディングパ
ッド２３０を形成している。

【００６８】以上、第２発明について具体的に説明した
が、第２発明は、前記第２乃至第４実施形態に示したも
のに限られるものでなく、その要旨を逸脱しない範囲で
種々変更可能である。

【００６９】例えば、前記実施形態では、第２層間絶縁
膜２２２を構成するｐ−ＴＥＯＳ膜２２０が前記ＣＭＰ
法により平坦化されている場合を示したが、これに限定
されず、必ずしも研磨しなくてもよい。

【００７０】又、第２層間絶縁膜２２２にチップ保護性
を付与するために、その表面にチップ保護膜２２１を被
せた場合を示したが、該第２層間絶縁膜２２２全体を、
チップ保護性を有する材料で形成するようにしてもよ
い。

【００７１】次に、第３発明に係る第５実施形態を詳細
に説明する。

【００７２】図１９は、第５実施形態の反射型液晶表示
装置の構成を示す断面図である。

【００７３】本実施形態において、例えばＰ型シリコン
の半導体基板３１０には、例えば埋込エピタキシャルに
よりＰ＋埋込領域３１２とＮ＋埋込領域３１４が形成さ
れ、その上に、それぞれＰウエル３１６とＮウエル３１
８が形成されている。該Ｐウエル３１６とＮウエル３１
８は、例えばＬＯＣＯＳ３２０で分離されている。各ウ
エル３１６、３１８上には、それぞれ、ソース領域３２
２、ドレイン領域３２４及びゲート電極３２６を形成す
ることにより、高耐圧のトランジスタがマトリクス状に
形成されている。

【００７４】該トランジスタ部分を覆う第１層間絶縁膜
３３０上には、例えばアルミニウム（Ａｌ）系材料の第
１配線層３３２が形成されている。該第１配線層３３２
を覆う第２層間絶縁膜３３４上には、例えばＡｌ系材料
の第２配線層３３６が形成されている。該第２配線層３
３６を覆う第３層間絶縁膜３３８上には、例えばＡｌ系
材料の第３配線層３４０が形成されている。該第３配線
層３４０を覆う第４層間絶縁膜（最上層間絶縁膜）３４
２の表面は、第１発明によりＣＭＰ法で研磨して平坦化
されると共に、第２発明によりチップ保護性が持たさ
れ、その上には、第２発明により、例えばＴｉＮ／Ｔｉ
材料の第４配線層（最上配線層）３４４が形成されてい
る。この第４配線層３４４は、チップ上に配置される液
晶の画素電極層となっており、その上には、チップ保護
膜（第１発明の最上絶縁膜）３４６を形成することがで
きる。又、第２発明の実施形態のように、ＴｉＮは腐食
に強い材料であるので、チップ保護膜を形成しなくても
よい。更に、第３実施形態のように最上配線層３４４を
形成後に、酸化ケイ素等の絶縁膜を堆積し、該絶縁膜を
最上配線層と実質上同一の高さまで除去し、該最上層配
線間に該絶縁膜を形成することによってチップ表面を平
坦化してもよい。

【００７５】前記半導体基板３１０から、このチップ保
護膜３４６まで（又はチップ保護膜を形成しないときは
第４配線層３４４迄）に液晶駆動用のチップ３４８が構
成されており、このチップ３４８の上に液晶部３５０が
配置される。該液晶部３５０は具体的には、鏡面仕上げ
されたチップ３４８の保護膜（又は第４配線層３４４）
上に形成される、入射光を反射するための、反射面が平
坦化された誘電体反射膜３５２と、その上に間隔をあけ
て配置される透明電極３５４と、前記誘電体反射膜３５
２と透明電極３５４との間に封入された液晶３５６と、
前記透明電極器３５４上に配置される液晶保護用のガラ
ス３５８を用いて構成されている。ここで誘電体反射膜
３５２は、例えば電子ビーム蒸着法で形成した酸化チタ
ンが用いられる。酸化チタンは屈折率が高く、光の反射
膜として用いるのには好適であるが、多孔質な膜であ
り、又絶縁性も悪くチップ保護膜としての機能は持たな
い。

【００７６】この液晶表示装置においては、ガラス表面
から矢印Ａ方向に入射するＳ偏光の入射光を、平坦化さ
れた誘電体反射膜３５２で再び表面方向に反射する際
に、Ｓ＋Ｐ偏光の反射光の強度を、チップ３４８に画素
毎にマトリクス状に形成されたトランジスタの駆動状態
を変化させることにより液晶の配列状態を変えて変化さ
せ、画像を形成するようにされている。

【００７７】第１、第２発明が採用されたチップ３４８
以外の構成及び作用は、公知のＳｉチップベースド液晶
と同じであるので、詳細な説明は省略する。

【００７８】なお、本実施形態においては、第１、第２
発明が、反射型液晶表示装置に適用されていたが、第
１、第２発明の適用対象は、これに限定されない。

【００７９】

【発明の効果】第１発明によれば、最上配線層上に、薄
く且つその表面が極めて平坦な鏡面状平坦面を有する絶
縁膜が形成されている半導体チップを提供することがで
きる。

【００８０】又、第２発明によれば、チップに直接他の
部品や装置を電気的に接続させることができ、しかもチ
ップ内部が十分に保護されている耐腐食性に優れた半導
体チップを提供することができる。

【００８１】更に、第３発明によれば、チップと一体的
に形成された反射型液晶表示装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施形態で、第３層間絶縁膜まで
を形成した工程を示す部分断面図

【図２】第１実施形態で、第３配線を形成した工程を示
す部分断面図

【図３】第１実施形態で、第４（最上）層間絶縁膜を形
成し、その表面を平坦化させ且つヴィアホールを形成し
た工程を示す部分断面図

【図４】第１実施形態で、第４（最上）配線層を形成し
た工程を示す部分断面図

【図５】第１実施形態で、第１及び第２の絶縁膜を形成
した工程を示す部分断面図

【図６】第１実施形態で、第２の絶縁膜を研磨した工程
を示す部分断面図

【図７】第１実施形態で、第３の絶縁膜を形成した工程
を示す部分断面図

【図８】第１実施形態で、ボンディングパッド部の窓明
けを形成した工程を示す部分断面図

【図９】本発明の第２実施形態で、ＭＯＳトランジスタ
を形成した工程を示す部分断面図

【図１０】第２実施形態で、第１層間絶縁膜を形成した
工程を示す部分断面図

【図１１】第２実施形態で、第１配線層を形成した工程
を示す部分断面図

【図１２】第２実施形態で、第２層間絶縁膜形成用のｐ
−ＴＥＯＳ膜を堆積した工程を示す部分断面図

【図１３】第２実施形態で、第２層間絶縁膜の平坦面上
にチップ保護膜を形成した工程を示す部分断面図

【図１４】第２実施形態で、第２層間絶縁膜にヴィアホ
ールを形成した工程を示す部分断面図

【図１５】第２実施形態の半導体チップの要部を示す部
分断面図

【図１６】本発明の第３実施形態における一製造工程を
示す部分断面図

【図１７】第３実施形態の半導体装置の要部を示す部分
断面図

【図１８】本発明の第４実施形態の半導体装置の要部を
示す部分断面図

【図１９】本発明の第５実施形態の反射型液晶表示装置
の要部を示す部分断面図

【図２０】従来法の問題点を説明するための部分断面図

【図２１】従来の半導体装置の要部を示す部分断面図

【符号の説明】

１１０、２１０、３１０…半導体基板 １１２、２１２、３２０…ＬＯＣＯＳ １１４、２１６、３３０…第１層間絶縁膜 １１６、３３４…第２層間絶縁膜 １１８、３３８…第３層間絶縁膜 １２０、２１４、３２６…ゲート電極 １２２、２１８、３３２…第１配線層 １２４、２２６、３３６…第２配線層 １２６、３４０…第３配線層 １２６Ａ、２３０…ボンディングパッド １２８、２２２、３４２…最上層間絶縁膜 １３０、２２４…ヴィアホール １３２、２２６、３４４…最上配線層 １３４…第１の絶縁膜 １３６…第２の絶縁膜 １３８…第３の絶縁膜 １４０…パッシベーション膜（最上絶縁膜） ２２０…Ｐ−ＴＥＯＳ膜 ２２１、３４６…チップ保護膜 ２２８…絶縁膜 ３４８…チップ ３５０…液晶部 ３５４…液晶

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ｍ (72)発明者 岩橋 正憲 東京都千代田区内幸町二丁目２番３号 川 崎製鉄株式会社東京本社内 (72)発明者 水野 真 東京都千代田区内幸町二丁目２番３号 川 崎製鉄株式会社東京本社内 (72)発明者 埴原 甲二 山梨県甲府市大里町465番地 パイオニア ビデオ株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】半導体基板上に複数の絶縁膜と配線層が積
   層形成されたチップを有する半導体装置において、 上面が平坦に形成された最上層間絶縁膜と、 該最上層間絶縁膜の平坦面上に積層され、Ａ１系材料に
   比べて硬度の大きい金属で形成され、厚さが０．５μｍ
   以下の所定パターンの最上配線層と、 該最上配線層上に積層された、鏡面状平坦面を有するパ
   シベーション膜と、 が形成されていることを特徴とする半導体装置。
2. 【請求項２】上面が平坦に形成された最上層間絶縁膜
   と、 該最上層間絶縁膜の平坦面上に積層され、Ａ１系材料に
   比べて硬度の大きい金属で形成され、厚さが０．５μｍ
   以下の所定パターンの最上配線層と、 該最上配線層上に積層された、鏡面状平坦面を有するパ
   シベーション膜とを有するチップと、 該チップ上に配設された、該チップにより駆動される反
   射型の液晶部と、 を備えたことを特徴とする反射型液晶表示装置。
3. 【請求項３】半導体基板上に複数の絶縁膜と配線層が積
   層形成されたチップを有する半導体装置において、 最上配線層直下の最上層間絶縁膜にチップ保護性を持た
   せ、 最上配線層に腐食に強い材料を用いることにより、該最
   上配線層を実質的にチップ表面に露出させたことを特徴
   とする半導体装置。
4. 【請求項４】上面が平坦に形成され、且つチップ保護性
   を有する最上層間絶縁膜と、 該最上層間絶縁膜の平坦面上に積層され、腐食に強い特
   性を有する材料からなる最上配線層とを有するチップ
   と、 該チップ上に配設された、該チップにより駆動される反
   射型の液晶部と、 を備えたことを特徴とする反射型液晶表示装置。
5. 【請求項５】半導体基板上に複数の絶縁膜と配線層が積
   層形成されたチップを有する半導体装置の製造方法にお
   いて、 堆積させた絶縁材料を平坦化して最上層間絶縁膜を形成
   する工程と、 該最上層間絶縁膜の平坦面上に所定パターンの最上配線
   層を形成する工程と、 該最上配線層上の基板全体に、鏡面状平坦面を有する最
   上絶縁膜を形成する工程と、 を有することを特徴とする半導体装置の製造方法。