JPH1092811A5 - - Google Patents

Info

Publication number
JPH1092811A5
JPH1092811A5 JP1997184946A JP18494697A JPH1092811A5 JP H1092811 A5 JPH1092811 A5 JP H1092811A5 JP 1997184946 A JP1997184946 A JP 1997184946A JP 18494697 A JP18494697 A JP 18494697A JP H1092811 A5 JPH1092811 A5 JP H1092811A5
Authority
JP
Japan
Prior art keywords
wiring layer
uppermost
insulating film
interlayer insulating
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1997184946A
Other languages
English (en)
Other versions
JPH1092811A (ja
JP4222525B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP18494697A priority Critical patent/JP4222525B2/ja
Priority claimed from JP18494697A external-priority patent/JP4222525B2/ja
Publication of JPH1092811A publication Critical patent/JPH1092811A/ja
Publication of JPH1092811A5 publication Critical patent/JPH1092811A5/ja
Application granted granted Critical
Publication of JP4222525B2 publication Critical patent/JP4222525B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【0018】
【課題を解決するための手段】
本願の第1発明は、半導体基板上に複数の絶縁膜と配線層が積層形成されたチップを有する半導体装置において下層配線層と、該下層配線層上に積層され、上面が平坦に形成された最上層間絶縁膜と、該最上層間絶縁膜の平坦面上に積層されAl系材料に比べて硬度の大きい金属で形成され、厚さが0.5μm以下の所定パターンの最上配線層と、該最上配線層上に積層された、鏡面状平坦面を有するパシベーション膜と、該パッシベーション膜及び最上層間絶縁膜を開口して、前記下層配線層を露出させたボンディングパットとが形成された構成とすることにより、前記第1及び第2の課題を解決したものである。
第1発明は、又、半導体基板上に複数の絶縁膜と配線層が積層形成されたチップを有する半導体装置の製造方法において、基板上に下層配線層を形成する工程と、該下層配線層上に堆積させた絶縁材料を平坦化して最上層間絶縁膜を形成する工程と、該最上層間絶縁膜の平坦面上に、Al系材料に比べて硬度の大きい金属で形成され、厚さが0.5μm以下の所定パターンの最上配線層を形成する工程と、該最上配線層上の基板全体に絶縁膜を堆積し、CMP法によって研磨することにより、鏡面状平坦面を有する最上絶縁膜を形成する工程と、該最上絶縁膜及び最上層間絶縁膜を開口して、前記下層配線層が露出したボンディングパットを形成する工程とを有することにより、上記半導体チップを確実に製造可能としたものである。
本願の第2発明は、又、半導体基板上に複数の絶縁膜と配線層が積層形成されたチップを有する半導体装置において、下層配線層と、該下層配線上に設けられた、シリコン窒化膜もしくは酸化シリコン窒化膜からなるチップ保護膜を含む最上層間絶縁膜と、該最上層間絶縁膜上に設けられた、Al−Si合金に比較して腐食に強い材料からなる最上配線層と、該最上層間絶縁膜を開口して、前記下層配線層を露出させたボンディングパットと、を有することにより、前記第1及び第3の課題を解決したものである。
前記最上配線層には、通常配線材料として用いられるAl−Si合金等に比べて腐食に強い材料を用い、且つ、チップ内部を保護するために、その直下の最上層間絶縁膜にチップ保護性を持たせることにより、チップの信頼性を確保した上で、上記最上配線層を実質的に剥き出しの状態で使用可能とし、チップに他の部品や装置を直接取付けて電気的に接続することが可能となる。ここでチップ保護性というのは、半導体素子に悪影響を与える各種の外部要因の影響を受けないようにチップを保護することをいう。そのために要求される特性として、1)保護膜自体にピンホール、クラック、微小欠陥が存在しないこと、2)配線、特にAl系の配線の腐食を誘発する水分の浸透を防止できること、3)半導体基板界面に形成されたトランジスタ等の特性を劣化させるアルカリイオン、特にNa+イオンの浸透を防止できることである。このような特性を有する保護膜としてはプラズマCVD法で形成するシリコン窒化膜、酸化シリコン窒化膜等が用いられる。
本願の第3発明は、更に、反射型液晶表示装置において、下層配線層と、該下層配線層上に積層され、上面が平坦に形成された最上層間絶縁膜と、該最上層間絶縁膜の平坦面上に積層され、Al系材料に比べて硬度の大きい金属で形成され、厚さが0.5μm以下の所定パターンの最上配線層と、該最上配線層上に積層された、鏡面状平坦面を有するパシベーション膜と、該パッシベーション膜及び最上層間絶縁膜を開口して、前記下層配線層を露出させたボンディングパットとを有するチップ、又は、下層配線層と、該下層配線層上に設けられ、上面が平坦に形成され、且つシリコン窒化膜もしくは酸化シリコン窒化膜からなるチップ保護性を有する最上層間絶縁膜と、該最上層間絶縁膜の平坦面上に積層され、Al−Si合金に比較して腐食に強い特性を有する材料からなる最上配線層と、該最上層間絶縁膜を開口して前記下層配線層を露出したボンディングパットとを有するチップと、該チップ上に配設された、該チップにより駆動される反射型の液晶部とを備えることにより、前記第4の課題を解決したものである。

Claims (14)

  1. 半導体基板上に複数の絶縁膜と配線層が積層形成されたチップを有する半導体装置において、
    下層配線層と、
    該下層配線層上に積層され、上面が平坦に形成された最上層間絶縁膜と、
    該最上層間絶縁膜の平坦面上に積層され、Al系材料に比べて硬度の大きい金属で形成され、厚さが0.5μm以下の所定パターンの最上配線層と、
    該最上配線層上に積層された、鏡面状平坦面を有するパシベーション膜と、
    該パッシベーション膜及び最上層間絶縁膜を開口して、前記下層配線層を露出させたボンディングパットと、
    が形成されていることを特徴とする半導体装置。
  2. 前記最上配線層が、Ti、Cr、Cu、Ni、Mo、W、Pt、又は、これらのシリサイド、又は、これらとその上に形成したTiNとの複合膜のいずれかで形成されていることを特徴とする請求項1記載の半導体装置。
  3. 前記最上配線層が、Ti上にTiNを堆積したTiN/Ti膜で形成されていることを特徴とする請求項1記載の半導体装置。
  4. 下層配線層と、
    該下層配線層上に積層され、上面が平坦に形成された最上層間絶縁膜と、
    該最上層間絶縁膜の平坦面上に積層され、Al系材料に比べて硬度の大きい金属で形成され、厚さが0.5μm以下の所定パターンの最上配線層と、
    該最上配線層上に積層された、鏡面状平坦面を有するパシベーション膜と
    該パッシベーション膜及び最上層間絶縁膜を開口して、前記下層配線層を露出させたボンディングパットとを有するチップと、
    該チップ上に配設された、該チップにより駆動される反射型の液晶部と、
    を備えたことを特徴とする反射型液晶表示装置。
  5. 前記最上配線層が、Ti、Cr、Cu、Ni、Mo、W、Pt、又は、これらのシリサイド、又は、これらとその上に形成したTiNとの複合膜のいずれかで形成されていることを特徴とする請求項4記載の反射型液晶表示装置。
  6. 半導体基板上に複数の絶縁膜と配線層が積層形成されたチップを有する半導体装置において、
    下層配線層と、
    該下層配線上に設けられた、シリコン窒化膜もしくは酸化シリコン窒化膜からなるチップ保護膜を含む最上層間絶縁膜と、
    該最上層間絶縁膜上に設けられた、Al−Si合金に比較して腐食に強い材料からなる最上配線層と、
    該最上層間絶縁膜を開口して、前記下層配線層を露出させたボンディングパットと、
    を有することを特徴とする半導体装置。
  7. 前記最上配線層が、Ti、Cr、Co、Ni、Mo、Ag、W、Pt、Au、TiNのいずれかからなることを特徴とする請求項6記載の半導体装置。
  8. 前記最上配線層の上表面が、TiNもしくはWで覆われていることを特徴とする請求項6記載の半導体装置。
  9. 前記最上配線層を電極として、前記チップ上に直付けした他の部品や装置と電気的に接続することを特徴とする請求項6乃至8のいずれかに記載の半導体装置。
  10. 下層配線層と、
    該下層配線層上に設けられ、上面が平坦に形成され、且つシリコン窒化膜もしくは酸化シリコン窒化膜からなるチップ保護性を有する最上層間絶縁膜と、
    該最上層間絶縁膜の平坦面上に積層され、Al−Si合金に比較して腐食に強い特性を有する材料からなる最上配線層と
    該最上層間絶縁膜を開口して前記下層配線層を露出したボンディングパットとを有するチップと、
    該チップ上に配設された、該チップにより駆動される反射型の液晶部と、
    を備えたことを特徴とする反射型液晶表示装置。
  11. 前記最上配線層が、Ti、Cr、Co、Ni、Mo、Ag、W、Pt、Au、TiNのいずれかからなることを特徴とする請求項10記載の反射型液晶表示装置。
  12. 前記最上配線層の上表面が、TiNもしくはWで覆われていることを特徴とする請求項10記載の反射型液晶表示装置。
  13. 半導体基板上に複数の絶縁膜と配線層が積層形成されたチップを有する半導体装置の製造方法において、
    基板上に下層配線層を形成する工程と、
    該下層配線層上に堆積させた絶縁材料を平坦化して最上層間絶縁膜を形成する工程と、
    該最上層間絶縁膜の平坦面上に、Al系材料に比べて硬度の大きい金属で形成され、厚さが0.5μm以下の所定パターンの最上配線層を形成する工程と、
    該最上配線層上の基板全体に絶縁膜を堆積し、CMP法によって研磨することにより、鏡面状平坦面を有する最上絶縁膜を形成する工程と、
    該最上絶縁膜及び最上層間絶縁膜を開口して、前記下層配線層が露出したボンディングパットを形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  14. 前記最上配線層を、Ti、Cr、Cu、Ni、Mo、W、Pt、又は、これらのシリサイド、又は、これらとその上に形成したTiNとの複合膜のいずれかで形成することを特徴とする請求項13記載の半導体装置の製造方法。
JP18494697A 1996-07-12 1997-07-10 半導体装置、その製造方法及び反射型液晶表示装置 Expired - Lifetime JP4222525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18494697A JP4222525B2 (ja) 1996-07-12 1997-07-10 半導体装置、その製造方法及び反射型液晶表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8-183152 1996-07-12
JP18315296 1996-07-12
JP18903796 1996-07-18
JP8-189037 1996-07-18
JP18494697A JP4222525B2 (ja) 1996-07-12 1997-07-10 半導体装置、その製造方法及び反射型液晶表示装置

Publications (3)

Publication Number Publication Date
JPH1092811A JPH1092811A (ja) 1998-04-10
JPH1092811A5 true JPH1092811A5 (ja) 2005-05-12
JP4222525B2 JP4222525B2 (ja) 2009-02-12

Family

ID=27325259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18494697A Expired - Lifetime JP4222525B2 (ja) 1996-07-12 1997-07-10 半導体装置、その製造方法及び反射型液晶表示装置

Country Status (1)

Country Link
JP (1) JP4222525B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008032780A (ja) * 2006-07-26 2008-02-14 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置、並びに電子機器
KR100889553B1 (ko) * 2007-07-23 2009-03-23 주식회사 동부하이텍 시스템 인 패키지 및 그 제조 방법
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015114433A (ja) * 2013-12-10 2015-06-22 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP6493955B2 (ja) * 2014-10-09 2019-04-03 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3482779B2 (ja) 半導体装置およびその製造方法
JP2596331B2 (ja) 半導体装置およびその製造方法
CN1331223C (zh) 半导体装置及其制造方法
EP0111823B1 (en) Compressively stressed titanium metallurgy for contacting passivated semiconductor devices
US6049132A (en) Multiple metallization structure for a reflection type liquid crystal display
KR101339517B1 (ko) 알루미늄 구리 본드 패드를 위한 캡 층
TW200905756A (en) System in package and method for fabricating the same
TWI228292B (en) Semiconductor integrated device and manufacturing method thereof
JP3365495B2 (ja) 半導体装置およびその製造方法
JPH1092811A5 (ja)
CN1957455A (zh) 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法
TWI228815B (en) Semiconductor integrated device
TW200837855A (en) Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion
JP2000243773A5 (ja)
JP4222525B2 (ja) 半導体装置、その製造方法及び反射型液晶表示装置
JP6793575B2 (ja) 半導体装置とその製造方法
JPH02123740A (ja) 半導体装置
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JPH065653A (ja) 半導体装置
CN100452384C (zh) 半导体装置及其制造方法
JPH04196486A (ja) 半導体装置
JPH07201909A (ja) 半導体装置
JP2503921B2 (ja) 半導体装置
KR20040054097A (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
JP5273920B2 (ja) 半導体装置