JPH1093082A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1093082A JPH1093082A JP8244478A JP24447896A JPH1093082A JP H1093082 A JPH1093082 A JP H1093082A JP 8244478 A JP8244478 A JP 8244478A JP 24447896 A JP24447896 A JP 24447896A JP H1093082 A JPH1093082 A JP H1093082A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- electrode
- power mosfet
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】同一半導体チップに複数の能動素子や受動素子
が集積されている半導体装置において、各素子の特性や
これらの素子で構成される各回路の機能を個別に事前に
評価して、組立てができるようにする。 【解決手段】ツェナーダイオード４とパワーＭＯＳＦＥ
Ｔ２０とを半導体チップ１に集積し、パワーＭＯＳＦＥ
Ｔ２０のゲート電極２とソース電極３間に、ツェナーダ
イオード４を形成し、パワーＭＯＳＦＥＴ２０のゲート
電極２とツェナーダイオードのカソード電極５を別々の
電極とする。パワーＭＯＳＦＥＴ２０のゲート・ソース
間特性をゲート電極２とソース電極３を使って評価し、
またツェナーダイオード４の耐圧特性をカソード電極５
とパワーＭＯＳＦＥＴ２０のソース電極３とを使って評
価する。評価後、ゲート電極２とカソード電極５とをワ
イヤボンディングで接続する。
が集積されている半導体装置において、各素子の特性や
これらの素子で構成される各回路の機能を個別に事前に
評価して、組立てができるようにする。 【解決手段】ツェナーダイオード４とパワーＭＯＳＦＥ
Ｔ２０とを半導体チップ１に集積し、パワーＭＯＳＦＥ
Ｔ２０のゲート電極２とソース電極３間に、ツェナーダ
イオード４を形成し、パワーＭＯＳＦＥＴ２０のゲート
電極２とツェナーダイオードのカソード電極５を別々の
電極とする。パワーＭＯＳＦＥＴ２０のゲート・ソース
間特性をゲート電極２とソース電極３を使って評価し、
またツェナーダイオード４の耐圧特性をカソード電極５
とパワーＭＯＳＦＥＴ２０のソース電極３とを使って評
価する。評価後、ゲート電極２とカソード電極５とをワ
イヤボンディングで接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、パワーデバイス
などの能動素子と抵抗やコンデンサなどの受動素子とが
一つの半導体基体に集積されている半導体装置に関す
る。
などの能動素子と抵抗やコンデンサなどの受動素子とが
一つの半導体基体に集積されている半導体装置に関す
る。
【０００２】
【従来の技術】図４にツェナーダイオードを内蔵したパ
ワーＭＯＳＦＥＴの半導体チップの平面図を示す。ツェ
ナーダイオード４とパワーＭＯＳＦＥＴ２０とを半導体
チップ１に集積し、パワーＭＯＳＦＥＴ２０のゲート電
極２とソース電極３間に２個のツェナーダイオード４を
逆直列に形成し、ゲート電極２と一方のツェナーダイオ
ードのカソード電極５とをアルミ膜７で接続し、ソース
電極３と他方のツェナーダイオードのカソード電極６と
をアルミ膜７で接続する。パワーＭＯＳＦＥＴ２０のド
レイン電極は半導体チップ１の裏面に形成される。ゲー
ト電極２とソース電極３がボンディンパッドとなってお
り、ワイヤボンディングで外部と配線される。
ワーＭＯＳＦＥＴの半導体チップの平面図を示す。ツェ
ナーダイオード４とパワーＭＯＳＦＥＴ２０とを半導体
チップ１に集積し、パワーＭＯＳＦＥＴ２０のゲート電
極２とソース電極３間に２個のツェナーダイオード４を
逆直列に形成し、ゲート電極２と一方のツェナーダイオ
ードのカソード電極５とをアルミ膜７で接続し、ソース
電極３と他方のツェナーダイオードのカソード電極６と
をアルミ膜７で接続する。パワーＭＯＳＦＥＴ２０のド
レイン電極は半導体チップ１の裏面に形成される。ゲー
ト電極２とソース電極３がボンディンパッドとなってお
り、ワイヤボンディングで外部と配線される。
【０００３】図５に図４の等価回路を示す。パワーＭＯ
ＳＦＥＴ２０のソース・ゲート間に逆直列のツェナーダ
イオード４が接続されている。図４ではツェナーダイオ
ードのみ集積されている例を挙げたが、他の能動素子や
受動素子が同一半導体チップに集積されているパワーデ
バイスの場合も当然ある。
ＳＦＥＴ２０のソース・ゲート間に逆直列のツェナーダ
イオード４が接続されている。図４ではツェナーダイオ
ードのみ集積されている例を挙げたが、他の能動素子や
受動素子が同一半導体チップに集積されているパワーデ
バイスの場合も当然ある。
【０００４】
【発明が解決しようとする課題】近年、パワーＭＯＦＥ
Ｔのゲート・ソース間耐圧は低下する傾向にある。その
理由は５Ｖあるいは３Ｖで動作するＩＣによる直接駆動
を実現するために、パワーＭＯＳＦＥ２０のスレッシュ
ホールド電圧を下げる必要があり、そのため、ゲート酸
化膜の膜厚を薄くせねばならず、結果としてゲート・ソ
ース間耐圧は低下することになる。
Ｔのゲート・ソース間耐圧は低下する傾向にある。その
理由は５Ｖあるいは３Ｖで動作するＩＣによる直接駆動
を実現するために、パワーＭＯＳＦＥ２０のスレッシュ
ホールド電圧を下げる必要があり、そのため、ゲート酸
化膜の膜厚を薄くせねばならず、結果としてゲート・ソ
ース間耐圧は低下することになる。
【０００５】この薄いゲート酸化膜が絶縁破壊を生じな
いように、パワーＭＯＳＦＥＴ２０のゲート・ソース間
に、ゲート・ソース間耐圧より低く設定したツェナーダ
イオード４を内蔵させている。しかし、パワーＭＯＳＦ
ＥＴ２０およびツェナーダイオード４は半導体チップ１
上でアルミ膜７で配線されるため、それぞれの耐圧特性
を単独で測定することができない。そのため、パワーＭ
ＯＳＦＥＴ２０のゲート・ソース間耐圧がツェナーダイ
オード４の耐圧に比べてどの程度余裕があるか分からな
い。また、ゲート・ソース間耐圧が定格より低い場合に
パワーＭＯＳＦＥＴ２０が低いのかツェナーダイオード
４が低いのか分析ができない。そのため、ゲート・ソー
ス間耐圧を高信頼で確保できる高品質のパワーＭＯＳＦ
ＥＴを提供することが困難である。また保護機能や検知
機能を持った回路を内蔵したパワー素子の場合も、前記
と類似しており各回路を単独で機能評価できないので、
高品質の半導体装置とすることが困難である。
いように、パワーＭＯＳＦＥＴ２０のゲート・ソース間
に、ゲート・ソース間耐圧より低く設定したツェナーダ
イオード４を内蔵させている。しかし、パワーＭＯＳＦ
ＥＴ２０およびツェナーダイオード４は半導体チップ１
上でアルミ膜７で配線されるため、それぞれの耐圧特性
を単独で測定することができない。そのため、パワーＭ
ＯＳＦＥＴ２０のゲート・ソース間耐圧がツェナーダイ
オード４の耐圧に比べてどの程度余裕があるか分からな
い。また、ゲート・ソース間耐圧が定格より低い場合に
パワーＭＯＳＦＥＴ２０が低いのかツェナーダイオード
４が低いのか分析ができない。そのため、ゲート・ソー
ス間耐圧を高信頼で確保できる高品質のパワーＭＯＳＦ
ＥＴを提供することが困難である。また保護機能や検知
機能を持った回路を内蔵したパワー素子の場合も、前記
と類似しており各回路を単独で機能評価できないので、
高品質の半導体装置とすることが困難である。
【０００６】この発明の目的は、前記の課題を解決する
ために、パワーＭＯＳＦＥＴやツェナーダイオードを個
別に評価することで、また保護機能や検知機能を持った
複数の回路を内蔵したパワー素子の各回路を個別に機能
評価することで、高品質の半導体装置を提供することに
ある。
ために、パワーＭＯＳＦＥＴやツェナーダイオードを個
別に評価することで、また保護機能や検知機能を持った
複数の回路を内蔵したパワー素子の各回路を個別に機能
評価することで、高品質の半導体装置を提供することに
ある。
【０００７】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体基体上に複数個のボンディングパッドが形
成され、少なくとも一部のボンディングパッド間がワイ
ヤボンディングされる構成とする。また隣接し、互いに
独立して形成されたボンディングパッドがワイヤボンデ
ィングで電気的に接続されると効果的である。さらに、
半導体基体に能動素子および受動素子が集積され、該能
動素子および受動素子の内、少なくとも一部の素子の電
極としてボンディングパッドが隣接して形成され、該ボ
ンディングパッド間がワイヤボンディングされとよい。
めに、半導体基体上に複数個のボンディングパッドが形
成され、少なくとも一部のボンディングパッド間がワイ
ヤボンディングされる構成とする。また隣接し、互いに
独立して形成されたボンディングパッドがワイヤボンデ
ィングで電気的に接続されると効果的である。さらに、
半導体基体に能動素子および受動素子が集積され、該能
動素子および受動素子の内、少なくとも一部の素子の電
極としてボンディングパッドが隣接して形成され、該ボ
ンディングパッド間がワイヤボンディングされとよい。
【０００８】
【発明の実施の形態】図１はこの発明の第１実施例で、
パワーＭＯＳＦＥＴのゲート・ソース間にツェナーダイ
オードを配置した平面図である。ツェナーダイオード４
とパワーＭＯＳＦＥＴ２０とを半導体チップ１に集積
し、パワーＭＯＳＦＥＴ２０のゲート電極２とソース電
極３間に、逆直列に接続された２個のツェナーダイオー
ド４を形成し、パワーＭＯＳＦＥＴ２０のゲート電極２
と一方のツェナーダイオードのカソード電極５を別々の
電極とし、これらの別々の電極をボンディングパッドと
として利用する。またパワーＭＯＳＦＥＴ２０のソース
電極３と他方のツェナーダイオードのカソード電極６と
をアルミ膜７で接続する。パワーＭＯＳＦＥＴ２０のド
レイン電極は半導体チップ１の裏面に形成される。パワ
ーＭＯＳＦＥＴ２０のゲート・ソース間特性をゲート電
極２とソース電極３を使って評価し、また一方のツェナ
ダイオードのカソード電極５と他方のツェナーダイオー
ドのカソード電極６が接続されているパワーＭＯＳＦＥ
Ｔ２０のソース電極３とを使ってツェナーダイオード４
の耐圧特性を評価する。評価後、ゲート電極２とカソー
ド電極５とをワイヤボンディングで接続する。またゲー
ト電極２とソース電極３とは外部との配線を行うための
ボンディングパッドとなる。
パワーＭＯＳＦＥＴのゲート・ソース間にツェナーダイ
オードを配置した平面図である。ツェナーダイオード４
とパワーＭＯＳＦＥＴ２０とを半導体チップ１に集積
し、パワーＭＯＳＦＥＴ２０のゲート電極２とソース電
極３間に、逆直列に接続された２個のツェナーダイオー
ド４を形成し、パワーＭＯＳＦＥＴ２０のゲート電極２
と一方のツェナーダイオードのカソード電極５を別々の
電極とし、これらの別々の電極をボンディングパッドと
として利用する。またパワーＭＯＳＦＥＴ２０のソース
電極３と他方のツェナーダイオードのカソード電極６と
をアルミ膜７で接続する。パワーＭＯＳＦＥＴ２０のド
レイン電極は半導体チップ１の裏面に形成される。パワ
ーＭＯＳＦＥＴ２０のゲート・ソース間特性をゲート電
極２とソース電極３を使って評価し、また一方のツェナ
ダイオードのカソード電極５と他方のツェナーダイオー
ドのカソード電極６が接続されているパワーＭＯＳＦＥ
Ｔ２０のソース電極３とを使ってツェナーダイオード４
の耐圧特性を評価する。評価後、ゲート電極２とカソー
ド電極５とをワイヤボンディングで接続する。またゲー
ト電極２とソース電極３とは外部との配線を行うための
ボンディングパッドとなる。
【０００９】図２に図１の等価回路を示す。パワーＭＯ
ＳＦＥＴ２０のゲートと逆直列のツェナーダイオード４
のカソードは接続されていない。パワーＭＯＳＦＥＴ２
０とツェナーダイオード４とを別々に評価した後で、ボ
ンディングワイヤでゲート電極２とカソード電極５とを
接続する。前記のようにすることで、パワーＭＯＳＦＥ
Ｔ２０のゲート・ソース間特性とツェナーダイオード４
の耐圧特性とを各々別々に評価することができ、また、
評価後、ワイヤボンディングにより容易に接続できるよ
うにすることで、パワーＭＯＳＦＥＴ２０のゲート・ソ
ース間特性に関して品質の高い半導体装置を提供でき
る。
ＳＦＥＴ２０のゲートと逆直列のツェナーダイオード４
のカソードは接続されていない。パワーＭＯＳＦＥＴ２
０とツェナーダイオード４とを別々に評価した後で、ボ
ンディングワイヤでゲート電極２とカソード電極５とを
接続する。前記のようにすることで、パワーＭＯＳＦＥ
Ｔ２０のゲート・ソース間特性とツェナーダイオード４
の耐圧特性とを各々別々に評価することができ、また、
評価後、ワイヤボンディングにより容易に接続できるよ
うにすることで、パワーＭＯＳＦＥＴ２０のゲート・ソ
ース間特性に関して品質の高い半導体装置を提供でき
る。
【００１０】図３はこの発明の第２実施例で、保護機能
や検出機能を持つ回路を有するパワー素子の場合であ
る。保護機能や検出機能をもつ第１回路８および第２回
路９とこれらの回路に共通する共通回路１０がパワー素
子２１（パワーＭＯＳＦＥＴやＩＧＢＴなど）とともに
半導体チップ１に集積されている。それぞれの回路の端
子１１、１２、１３で個別に各回路の機能を評価し、そ
の後、第１回路８と共通回路１０を機能させる場合は端
子１１と端子１３をワイヤボンディングで接続し、第２
回路９と共通回路１０を機能させる場合は端子１１と端
子１３とをワイヤボンディングで接続する。こうするこ
とで、各回路の機能を評価して組み上げることができる
ため、品質の高い半導体装置にすることができる。尚、
図３では共通回路１個、独立回路２個の例で示したが、
回路数は必要に応じてさらに多い場合も当然ある。
や検出機能を持つ回路を有するパワー素子の場合であ
る。保護機能や検出機能をもつ第１回路８および第２回
路９とこれらの回路に共通する共通回路１０がパワー素
子２１（パワーＭＯＳＦＥＴやＩＧＢＴなど）とともに
半導体チップ１に集積されている。それぞれの回路の端
子１１、１２、１３で個別に各回路の機能を評価し、そ
の後、第１回路８と共通回路１０を機能させる場合は端
子１１と端子１３をワイヤボンディングで接続し、第２
回路９と共通回路１０を機能させる場合は端子１１と端
子１３とをワイヤボンディングで接続する。こうするこ
とで、各回路の機能を評価して組み上げることができる
ため、品質の高い半導体装置にすることができる。尚、
図３では共通回路１個、独立回路２個の例で示したが、
回路数は必要に応じてさらに多い場合も当然ある。
【００１１】
【発明の効果】この発明によれば、同一半導体チップに
パワーＭＯＳＦＥＴやツェナーダイオードなどの能動素
子と、抵抗やコンデンサなどの受動素子が集積される半
導体装置において、各能動素子を単独で特性評価する
か、または受動素子を含む各回路を単独で機能評価し、
その後、ワイヤボンディングで各能動素子または各回路
を接続することで、高品質の半導体装置が得られる。
パワーＭＯＳＦＥＴやツェナーダイオードなどの能動素
子と、抵抗やコンデンサなどの受動素子が集積される半
導体装置において、各能動素子を単独で特性評価する
か、または受動素子を含む各回路を単独で機能評価し、
その後、ワイヤボンディングで各能動素子または各回路
を接続することで、高品質の半導体装置が得られる。
【図１】この発明の第１実施例で、パワーＭＯＳＦＥＴ
のゲート・ソース間にツェナーダイオードを配置した平
面図
のゲート・ソース間にツェナーダイオードを配置した平
面図
【図２】図１の等価回路図
【図３】この発明の第２実施例で、保護機能や検出機能
を持つ回路を有するパワー素子の場合の図
を持つ回路を有するパワー素子の場合の図
【図４】ツェナーダイオードを内蔵したパワーＭＯＳＦ
ＥＴの半導体チップの平面図
ＥＴの半導体チップの平面図
【図５】図４の等価回路図
１ 半導体チップ ２ ゲート電極 ３ ソース電極 ４ ツェナーダイオード ５ カソード電極 ６ カソード電極 ７ アルミ膜 ８ 第１回路 ９ 第２回路 １０ 共通回路 １１ 端子 １２ 端子 １３ 端子 ２０ パワーＭＯＳＦＥＴ ２１ パワー素子
Claims (3)
- 【請求項１】半導体基体上に複数個のボンディングパッ
ドが形成され、少なくとも一部のボンディングパッド間
がワイヤボンディングされることを特徴とする半導体装
置。 - 【請求項２】隣接し、互いに独立して形成されたボンデ
ィングパッドがワイヤボンディングで電気的に接続され
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】半導体基体に能動素子および受動素子が集
積され、該能動素子および受動素子の内、少なくとも一
部の素子の電極としてボンディングパッドが隣接して形
成され、該ボンディングパッド間がワイヤボンディング
されることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8244478A JPH1093082A (ja) | 1996-09-17 | 1996-09-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8244478A JPH1093082A (ja) | 1996-09-17 | 1996-09-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093082A true JPH1093082A (ja) | 1998-04-10 |
Family
ID=17119270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8244478A Pending JPH1093082A (ja) | 1996-09-17 | 1996-09-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093082A (ja) |
-
1996
- 1996-09-17 JP JP8244478A patent/JPH1093082A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6424028B1 (en) | Semiconductor devices configured to tolerate connection misalignment | |
| US20020179945A1 (en) | Power semiconductor device | |
| EP0324185B1 (en) | Input protecting circuit in use with a MOS semiconductor device | |
| US11094681B2 (en) | Photocoupler and packaging member thereof | |
| JPH08195329A (ja) | 集積回路における薄膜チップコンデンサ及びその製造方法 | |
| US20050194660A1 (en) | IGBT module | |
| JP3708082B2 (ja) | 電力半導体装置 | |
| JP2004254086A (ja) | スイッチ回路装置 | |
| US5565698A (en) | IC protection structure having n-channel MOSFET with n-type resistor region | |
| JPH08213614A (ja) | Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体 | |
| JPH09237799A (ja) | 誘電体分離型半導体装置 | |
| US5923048A (en) | Semiconductor integrated circuit device with test element | |
| JP2001068498A (ja) | 半導体装置 | |
| US6762440B1 (en) | Semiconductor component and corresponding test method | |
| US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
| JPH07263641A (ja) | 保護回路を内蔵した絶縁ゲート型半導体装置 | |
| EP0595355B1 (en) | Semiconductor device with a protection element and method for manufacturing the same | |
| US7250659B2 (en) | Semiconductor component with ESD protection | |
| JPH01305576A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH1093082A (ja) | 半導体装置 | |
| JP2002353396A (ja) | 半導体集積回路装置 | |
| US20040256721A1 (en) | Package for semiconductor devices | |
| JP2892686B2 (ja) | 絶縁ゲート半導体装置 | |
| JP7204953B2 (ja) | 半導体装置および半導体モジュール | |
| JP4126984B2 (ja) | 半導体装置 |