JPH1093347A - クロック発振回路 - Google Patents
クロック発振回路Info
- Publication number
- JPH1093347A JPH1093347A JP24613896A JP24613896A JPH1093347A JP H1093347 A JPH1093347 A JP H1093347A JP 24613896 A JP24613896 A JP 24613896A JP 24613896 A JP24613896 A JP 24613896A JP H1093347 A JPH1093347 A JP H1093347A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- oscillator
- amplifier
- inverter amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【課題】 本発明は、簡単な構成で温度ドリフトまたは
回路素子のバラツキが生じても、デューティ比の一定し
た精度の高いクロック発振回路を提供するものである。 【解決手段】 本発明のクロック発振回路は、水晶振動
子１、水晶振動子１に対して並列に接続された第１抵抗
２及び第１インバータ増幅器５からなる並列回路と、こ
の並列回路の入出力間と基準電位点との間に接続された
第１コンデンサ３及び第２コンデンサ４とから構成され
る発振器６と、この発振器６に接続された第２インバー
タ増幅器１７及び第２抵抗１８からなるクロック補償回
路１９とから構成されている。ここで、温度ドリフト等
により第１インバータ増幅器５のスレッショルド電圧が
変動しても、同一構成の第２インバータ増幅器１７の入
力直流成分も同様に変動し、その結果第１インバータ増
幅器５に入力される信号波形の直流成分も低下し、出力
波形のデューティ比が常に一定に保持される。
回路素子のバラツキが生じても、デューティ比の一定し
た精度の高いクロック発振回路を提供するものである。 【解決手段】 本発明のクロック発振回路は、水晶振動
子１、水晶振動子１に対して並列に接続された第１抵抗
２及び第１インバータ増幅器５からなる並列回路と、こ
の並列回路の入出力間と基準電位点との間に接続された
第１コンデンサ３及び第２コンデンサ４とから構成され
る発振器６と、この発振器６に接続された第２インバー
タ増幅器１７及び第２抵抗１８からなるクロック補償回
路１９とから構成されている。ここで、温度ドリフト等
により第１インバータ増幅器５のスレッショルド電圧が
変動しても、同一構成の第２インバータ増幅器１７の入
力直流成分も同様に変動し、その結果第１インバータ増
幅器５に入力される信号波形の直流成分も低下し、出力
波形のデューティ比が常に一定に保持される。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル回路に必
要とされるクロック発振回路に関するものである。
要とされるクロック発振回路に関するものである。
【０００２】
【従来の技術】従来のクロック発振回路の例を図３に示
す。従来のクロック発振回路は、水晶振動子１、抵抗
２、第１コンデンサ３、第２コンデンサ４及び増幅器５
より構成される発振器６の出力波形は変換器７に入力さ
れ、矩形波が出力される。変換器７の出力波形はＬＰＦ
１０に入力される。電源電圧Ｖｃｃを抵抗１１、抵抗１
２によって分圧することにより、変換器７の出力波形の
ＨｉレベルとＬｏレベル間の一定電圧Ｖｃを生じさせ
る。ＬＰＦ１０の出力と一定電圧Ｖｃは、コンデンサ１
５を帰還抵抗として持つ増幅器１４に入力される。この
増幅器１４の出力を抵抗１６を通して増幅器５の入力に
帰還させ、ＬＰＦ１０の出力電圧と一定電圧Ｖｃが一致
するように制御している。
す。従来のクロック発振回路は、水晶振動子１、抵抗
２、第１コンデンサ３、第２コンデンサ４及び増幅器５
より構成される発振器６の出力波形は変換器７に入力さ
れ、矩形波が出力される。変換器７の出力波形はＬＰＦ
１０に入力される。電源電圧Ｖｃｃを抵抗１１、抵抗１
２によって分圧することにより、変換器７の出力波形の
ＨｉレベルとＬｏレベル間の一定電圧Ｖｃを生じさせ
る。ＬＰＦ１０の出力と一定電圧Ｖｃは、コンデンサ１
５を帰還抵抗として持つ増幅器１４に入力される。この
増幅器１４の出力を抵抗１６を通して増幅器５の入力に
帰還させ、ＬＰＦ１０の出力電圧と一定電圧Ｖｃが一致
するように制御している。
【０００３】この回路構成では、温度ドリフトまたは回
路素子によるバラツキが生じても常にデューティ比の一
定した精度の高いクロック波形を得ることができる。
路素子によるバラツキが生じても常にデューティ比の一
定した精度の高いクロック波形を得ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
クロック発振回路では、出力されるクロック波形を積分
するためのＬＰＦ、および積分された出力クロックと基
準信号とを比較するための回路等を必要とし、回路構成
が大規模かつ複雑になるという欠点を有している。
クロック発振回路では、出力されるクロック波形を積分
するためのＬＰＦ、および積分された出力クロックと基
準信号とを比較するための回路等を必要とし、回路構成
が大規模かつ複雑になるという欠点を有している。
【０００５】本発明は、上述の欠点に鑑みなされたもの
であり、簡単な構成で温度ドリフトまたは回路素子のバ
ラツキが生じても、デューティ比の一定した精度の高い
クロック発振回路を提供するものである。
であり、簡単な構成で温度ドリフトまたは回路素子のバ
ラツキが生じても、デューティ比の一定した精度の高い
クロック発振回路を提供するものである。
【０００６】
【課題を解決するための手段】本発明は、一定の周波数
のクロック波形を出力するクロック発振回路において、
振動子と第１増幅器との並列回路からなる発振器と、該
発振器に接続され、入出力が直結された第２増幅器と抵
抗との直列回路からなるクロック補償回路とから構成さ
れるクロック発振回路である。
のクロック波形を出力するクロック発振回路において、
振動子と第１増幅器との並列回路からなる発振器と、該
発振器に接続され、入出力が直結された第２増幅器と抵
抗との直列回路からなるクロック補償回路とから構成さ
れるクロック発振回路である。
【０００７】また本発明は、一定の周波数のクロック波
形を出力するクロック発振回路において、振動子と第１
増幅器と第１抵抗の並列回路と該並列回路と基準電位と
の間に接続された第１第２コンデンサとからなる発振器
と、該発振器に接続され、入出力が直結された第２増幅
器と第２抵抗との直列回路からなるクロック補償回路と
から構成されるクロック発振回路である。
形を出力するクロック発振回路において、振動子と第１
増幅器と第１抵抗の並列回路と該並列回路と基準電位と
の間に接続された第１第２コンデンサとからなる発振器
と、該発振器に接続され、入出力が直結された第２増幅
器と第２抵抗との直列回路からなるクロック補償回路と
から構成されるクロック発振回路である。
【０００８】
【発明の実施の形態】以下、図面に従い、本発明のクロ
ック発振回路を説明する。
ック発振回路を説明する。
【０００９】図１はクロック発振回路の回路構成を示し
ている。
ている。
【００１０】図１において、本発明のクロック発振回路
は、水晶振動子１、水晶振動子１に対して並列に接続さ
れた第１抵抗２及び第１インバータ増幅器５からなる並
列回路と、この並列回路の入出力間と基準電位点との間
に接続された第１コンデンサ３及び第２コンデンサ４と
から構成される発振器６と、この発振器６に接続された
第２インバータ増幅器１７及び第２抵抗１８からなるク
ロック補償回路１９とから構成されている。
は、水晶振動子１、水晶振動子１に対して並列に接続さ
れた第１抵抗２及び第１インバータ増幅器５からなる並
列回路と、この並列回路の入出力間と基準電位点との間
に接続された第１コンデンサ３及び第２コンデンサ４と
から構成される発振器６と、この発振器６に接続された
第２インバータ増幅器１７及び第２抵抗１８からなるク
ロック補償回路１９とから構成されている。
【００１１】ここで、クロック補償回路１９を構成する
第２インバータ増幅器１７の入出力間が直結されている
と共に、第２インバータ増幅器１７には第２抵抗１８が
直列に接続されている。
第２インバータ増幅器１７の入出力間が直結されている
と共に、第２インバータ増幅器１７には第２抵抗１８が
直列に接続されている。
【００１２】また、第１インバータ増幅器５及び第２イ
ンバータ増幅器１７とは同じ集積回路１９内に構成され
ており、温度ドリフト及び回路素子のバラツキはほぼ同
じとなっている。
ンバータ増幅器１７とは同じ集積回路１９内に構成され
ており、温度ドリフト及び回路素子のバラツキはほぼ同
じとなっている。
【００１３】次に、図２を用いて本発明のクロック発振
回路の動作を説明する。
回路の動作を説明する。
【００１４】今、仮にａ点における信号波形がＡ、また
第１インバータ増幅器５のスレッショルド電圧がＨｉレ
ベルとＬｏレベルの中間のＴＨ１であると仮定する。こ
の状態では出力された信号波形のデューティ比は５０％
となっている。
第１インバータ増幅器５のスレッショルド電圧がＨｉレ
ベルとＬｏレベルの中間のＴＨ１であると仮定する。こ
の状態では出力された信号波形のデューティ比は５０％
となっている。
【００１５】ここで、温度ドリフト等によりスレッショ
ルド電圧がＴＨ１からＴＨ２に変化した場合、出力され
た信号波形はｃに示すようにＨｉ期間が短くなり、デュ
ーティ比が通常時よりも小さくなる。
ルド電圧がＴＨ１からＴＨ２に変化した場合、出力され
た信号波形はｃに示すようにＨｉ期間が短くなり、デュ
ーティ比が通常時よりも小さくなる。
【００１６】そこで、クロック補償回路１９を接続する
ことにより、温度ドリフトにて第１インバータ増幅器５
のスレッショルド電圧がＴＨ１からＴＨ２に低下した場
合、第１インバータ増幅器５及び第２インバータ増幅器
１７とは同じ集積回路内にて構成されているため、第１
インバータ増幅器５の入力の直流成分も同量分低下し、
ａ点における信号波形もＡからＢに低下する。
ことにより、温度ドリフトにて第１インバータ増幅器５
のスレッショルド電圧がＴＨ１からＴＨ２に低下した場
合、第１インバータ増幅器５及び第２インバータ増幅器
１７とは同じ集積回路内にて構成されているため、第１
インバータ増幅器５の入力の直流成分も同量分低下し、
ａ点における信号波形もＡからＢに低下する。
【００１７】このため、スレッシュド電圧がＴＨ２に低
下してもａ点における信号波形もＢに低下し、信号波形
Ｄに示すようなデューティ比が５０％の出力波形を得る
ことができる。
下してもａ点における信号波形もＢに低下し、信号波形
Ｄに示すようなデューティ比が５０％の出力波形を得る
ことができる。
【００１８】
【発明の効果】本発明は、上述の如く構成することによ
り、従来必要としていたＬＰＦ及び比較回路等を使用す
ることなく、温度ドリフトや回路素子のバラツキが発生
しても、デューティ比の一定した、精度の高いクロック
波形を得ることができる。
り、従来必要としていたＬＰＦ及び比較回路等を使用す
ることなく、温度ドリフトや回路素子のバラツキが発生
しても、デューティ比の一定した、精度の高いクロック
波形を得ることができる。
【図１】本発明のクロック発振回路の実施例を示す図で
ある。
ある。
【図２】温度ドリフトによるデューティ比の変動を説明
するための図である。
するための図である。
【図３】従来のクロック発振回路を示す図である。
１ 水晶振動子 ２ 第１抵抗 ３ 第１コンデンサ ４ 第２コンデンサ ５ 第１インバータ増幅器 ６ 発振器 １７ 第２インバータ増幅器 １８ 第２抵抗 １９ クロック補償回路
Claims (3)
- 【請求項１】 一定の周波数のクロック波形を出力する
クロック発振回路において、振動子と第１増幅器との並
列回路からなる発振器と、該発振器に接続され、入出力
が直結された第２増幅器と抵抗との直列回路からなるク
ロック補償回路とから構成されるクロック発振回路。 - 【請求項２】 一定の周波数のクロック波形を出力する
クロック発振回路において、振動子と第１増幅器と第１
抵抗の並列回路と該並列回路と基準電位との間に接続さ
れた第１第２コンデンサとからなる発振器と、該発振器
に接続され、入出力が直結された第２増幅器と第２抵抗
との直列回路からなるクロック補償回路とから構成され
るクロック発振回路。 - 【請求項３】 前記第１増幅器と前記第２増幅器とは同
じ集積回路内にあることを特徴とする請求項１記載のク
ロック発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24613896A JPH1093347A (ja) | 1996-09-18 | 1996-09-18 | クロック発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24613896A JPH1093347A (ja) | 1996-09-18 | 1996-09-18 | クロック発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093347A true JPH1093347A (ja) | 1998-04-10 |
Family
ID=17144053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24613896A Pending JPH1093347A (ja) | 1996-09-18 | 1996-09-18 | クロック発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093347A (ja) |
-
1996
- 1996-09-18 JP JP24613896A patent/JPH1093347A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600280A (en) | Differential amplifier and variable delay stage for use in a voltage controlled oscillator | |
| US7733191B2 (en) | Oscillator devices and methods thereof | |
| GB2121629A (en) | Temperature controlled crystal oscillator | |
| US11513012B2 (en) | Aging calibration for temperature sensor | |
| US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| JPH09191214A (ja) | 発振器 | |
| US4051446A (en) | Temperature compensating circuit for use with a crystal oscillator | |
| JPS60804B2 (ja) | 電子時計 | |
| JPH1093347A (ja) | クロック発振回路 | |
| JP2602727B2 (ja) | 圧電発振器 | |
| KR100520269B1 (ko) | 전압-전류변환기 및 그를 이용한 셀프-오실레이터 | |
| JP2979934B2 (ja) | ディジタル温度補償発振器 | |
| JP2590617B2 (ja) | 電圧制御圧電発振器 | |
| JPH07297641A (ja) | クロック発振器 | |
| JP2002135051A (ja) | 圧電発振器 | |
| US4600897A (en) | Voltage-controlled oscillator of emitter-coupled astable multivibrator type | |
| JP3132212B2 (ja) | 水晶発振回路 | |
| US12562683B2 (en) | Oscillator device | |
| JP3080379B2 (ja) | クロックパルス発生装置 | |
| EP1793488A1 (en) | Device for frequency trimming of a crystal oscillator | |
| KR890004648B1 (ko) | 전압제어 발진기 | |
| JPH03201707A (ja) | 水晶発振回路 | |
| JP3299055B2 (ja) | 圧電発振回路 | |
| JP2768013B2 (ja) | 分周器 | |
| JP2006033092A (ja) | 圧電発振器 |