JPH1093436A - Digital/analog conversion circuit - Google Patents
Digital/analog conversion circuitInfo
- Publication number
- JPH1093436A JPH1093436A JP24783296A JP24783296A JPH1093436A JP H1093436 A JPH1093436 A JP H1093436A JP 24783296 A JP24783296 A JP 24783296A JP 24783296 A JP24783296 A JP 24783296A JP H1093436 A JPH1093436 A JP H1093436A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- digital
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000012544 monitoring process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、デジタル・アナロ
グ変換回路に関し、例えば、デジタル画像データをアナ
ログ信号に変換する際に用いられるデジタル・アナログ
変換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital-to-analog conversion circuit, for example, to a digital-to-analog conversion circuit used for converting digital image data into an analog signal.
【0002】[0002]
【従来の技術】近年のデジタル信号処理技術の進歩に伴
い、さまざまな機器が、アナログ信号を用いたものか
ら、デジタル信号を用いたものに置き換えられている。
しかし、人間の視覚や聴覚は、アナログ量を識別してい
るため、デジタル信号だけを用いた機器は存在していな
いと言って良く、大部分の処理がデジタル信号によって
行われている機器でも、いずれかの部分で、アナログ信
号からデジタル信号、デジタル信号からアナログ信号へ
の変換が行われている。2. Description of the Related Art Along with recent advances in digital signal processing technology, various devices have been replaced with those using digital signals from those using analog signals.
However, since human vision and hearing discriminate the amount of analog, it can be said that there is no device that uses only digital signals, even devices where most processing is performed by digital signals, In any part, conversion from an analog signal to a digital signal and from a digital signal to an analog signal are performed.
【0003】このような信号変換を行う回路としては、
さまざまな構成の回路が知られている。たとえば、デジ
タル信号からアナログ信号への変換を行うデジタル・ア
ナログ変換回路としては、図7に示した構成の回路が知
られている。As a circuit for performing such signal conversion,
Circuits of various configurations are known. For example, a circuit having the configuration shown in FIG. 7 is known as a digital-to-analog conversion circuit that converts a digital signal into an analog signal.
【0004】このデジタル・アナログ変換回路は、3ビ
ットのデジタル信号DIをアナログ信号に変換する回路
であり、図示したように、デコーダ51と7つの電流源
52 1〜527とから構成されている。This digital / analog conversion circuit has three
Circuit for converting digital signal DI of the unit into an analog signal
As shown, the decoder 51 and the seven current sources
52 1~ 527It is composed of
【0005】デコーダ51は、入力されるデジタル信号
DIの内容に対応する出力制御信号OE1〜OE7を出力
する回路である。デコーダ51は、デジタル信号DIの
10進値が、m(m=0〜7)であった場合、出力制御
信号OEi(i≦m)として、真理値“1”に対応する
信号を出力し、出力制御信号OEj(j>m)として、
真理値“0”に対応する信号を出力する。[0005] The decoder 51 is a circuit that outputs output control signals OE 1 to OE 7 corresponding to the contents of the input digital signal DI. When the decimal value of the digital signal DI is m (m = 0 to 7), the decoder 51 outputs a signal corresponding to the truth value “1” as the output control signal OE i (i ≦ m). , As an output control signal OEj (j> m),
A signal corresponding to the truth value "0" is output.
【0006】電流源521〜527は、同じ大きさの電流
I1を出力する機能を有する。各電流源52k(k=1〜
7)には、デコーダ51からの出力制御信号OEkが入
力されており、電流源52kは、“1”に対応する出力
制御信号OEkが入力されたときに、“オン”状態とな
り、電流I1を出力する。図示してあるように、電流源
521〜527の電流出力は並列接続されており、このデ
ジタル・アナログ変換回路は、全ての電流源52が出力
する電流の和を、アナログ出力AOUTとして出力する。The current sources 52 1 to 52 7 have the function of outputting currents I 1 of the same magnitude. Each current source 52 k (k = 1 to
7), the output control signal OE k from the decoder 51 is input, and the current source 52 k is turned on when the output control signal OE k corresponding to “1” is input, outputs a current I 1. As is shown, the current output of the current source 52 1 to 52 7 are connected in parallel, the digital-analog conversion circuit, the sum of the currents of all of the current source 52 is outputted as an analog output A OUT Output.
【0007】すなわち、このデジタル・アナログ変換回
路では、デコーダ回路51が、デジタル信号DIの値に
応じた個数の電流源52を“オン”状態とするための出
力制御信号OE1〜OE7を出力する。そして、各電流源
52は、“オン”状態となったときに、同じ電流I1を
出力するので、図8に示したように、このデジタル・ア
ナログ変換回路からは、デジタル信号DIに比例する大
きさを有するアナログ出力AOUTが出力される。That is, in this digital / analog conversion circuit, the decoder circuit 51 outputs the output control signals OE 1 to OE 7 for turning on the current sources 52 of the number corresponding to the value of the digital signal DI. I do. Each current source 52, when it becomes "ON" state, so output the same current I 1, as shown in FIG. 8, from the digital-analog converter circuit is proportional to the digital signal DI An analog output A OUT having a magnitude is output.
【0008】[0008]
【発明が解決しようとする課題】デジタル・アナログ変
換回路には、上述したデジタル・アナログ変換回路以外
にも、構成(動作原理)の異なるさまざまな回路が知ら
れている。しかしながら、従来のデジタル・アナログ変
換回路は、いずれも、変換特性(入力と出力との対応関
係)が固定された回路であった。このため、従来のデジ
タル・アナログ変換回路を用いた場合、その使用分野に
よっては、変換精度上の問題が生じることがあった。As the digital-to-analog conversion circuit, various circuits having different configurations (operating principles) are known in addition to the above-described digital-to-analog conversion circuit. However, conventional digital / analog conversion circuits are all circuits in which conversion characteristics (correspondence relationship between input and output) are fixed. For this reason, when a conventional digital / analog conversion circuit is used, a problem in conversion accuracy may occur depending on the field of use.
【0009】例えば、CRT(cathod ray tube)等の表
示装置の入力信号として用いるアナログ信号をデジタル
画像データから生成するために、従来のデジタル・アナ
ログ変換回路を用いる場合を考える。この場合、表示装
置の入力電圧とその入力電圧に対して表示される画像の
輝度との間の対応関係は、非直線的なものとなっている
ので、デジタル画像データに正確に対応する画像を表示
させるために、表示装置側あるいはデジタル・アナログ
変換回路を備える装置側で、何らかの補正を行う必要が
生ずる。この補正を、デジタル・アナログ変換回路側で
行う場合には、実際には異なる値(階調情報)を有する
幾つかのデジタルデータが、同一の大きさを有するアナ
ログ信号に変換されるように、デジタル・デジタル変換
を行わなければならなくなる。このような補正を行った
場合、補正を行わなかった場合に比して、デジタル画像
データと輝度とを、より良く対応づけられることにはな
るが、元々のデジタル画像データが有していた階調情報
の一部が失われてしまうことになる。また、接続する表
示装置を変えた場合には、表示装置自体の表示特性が変
わるので、デジタル・デジタル変換時の変換特性を設定
し直さなければならなくなる。For example, consider the case where a conventional digital-to-analog conversion circuit is used to generate an analog signal used as an input signal of a display device such as a CRT (cathod ray tube) from digital image data. In this case, since the correspondence between the input voltage of the display device and the luminance of the image displayed with respect to the input voltage is non-linear, an image that accurately corresponds to the digital image data is displayed. In order to perform the display, it is necessary to perform some kind of correction on the display device side or on the device side having the digital / analog conversion circuit. When this correction is performed on the digital / analog conversion circuit side, in practice, some digital data having different values (gradation information) are converted into analog signals having the same magnitude. Digital-to-digital conversion must be performed. When such a correction is performed, the digital image data and the luminance can be better associated with each other as compared with a case where the correction is not performed. Part of the key information will be lost. Further, when the display device to be connected is changed, the display characteristics of the display device itself change, so that the conversion characteristics at the time of digital-to-digital conversion must be reset.
【0010】本発明は、このような問題を解決するため
になされたものであり、デジタル信号のアナログ信号へ
の変換特性を制御することが可能なデジタル・アナログ
変換回路を提供することを課題とする。The present invention has been made to solve such a problem, and has as its object to provide a digital-to-analog conversion circuit capable of controlling the conversion characteristics of a digital signal into an analog signal. I do.
【0011】[0011]
【課題を解決するための手段】本発明のデジタル・アナ
ログ変換回路は、出力する電流の電流値の設定と、電流
を出力するか否かの制御が可能な第1所定数の電流出力
手段と、第1所定数の電流出力手段のなかから、入力さ
れたデジタル信号に対応する幾つかの電流出力手段を選
択し、選択した各電流出力手段に電流を出力させる出力
制御手段と、第1所定数の電流出力手段によって出力さ
れる電流の電流値を加算した値に応じた大きさを有する
アナログ信号を出力するアナログ信号出力手段と、第1
所定数の電流出力手段のそれぞれが出力すべき電流の電
流値を定める情報である設定情報の入力を受けて、その
設定情報で定められた電流値の電流が出力されるように
各電流出力手段を制御する電流値制御手段とを備える。A digital-to-analog conversion circuit according to the present invention comprises a first predetermined number of current output means capable of setting a current value of a current to be output and controlling whether or not to output a current. Output control means for selecting some current output means corresponding to the input digital signal from among the first predetermined number of current output means, and outputting a current to each of the selected current output means; An analog signal output means for outputting an analog signal having a magnitude corresponding to a value obtained by adding the current values of the currents output by the current output means;
Each of the predetermined number of current output means receives input of setting information which is information for determining a current value of a current to be output, and outputs each current output means such that a current of a current value determined by the setting information is output. And current value control means for controlling the current value.
【0012】すなわち、本発明では、電流出力のオンオ
フ制御が可能な複数(第1所定数)の電流出力手段を、
アナログ信号への変換を行うべきデジタル信号に応じて
制御し、全ての電流出力手段の電流出力の総和に応じた
アナログ信号を出力する形式のデジタル・アナログ変換
回路を構成するに際して、電流出力手段として、出力す
る電流の電流値の設定が可能な手段を用いるとともに、
デジタル・アナログ変換回路内に、各電流出力手段が出
力する電流の電流値が、外部から供給される設定情報に
応じたものとなるように、各電流出力手段を制御する電
流値制御手段を設ける。That is, according to the present invention, a plurality (first predetermined number) of current output means capable of controlling on / off of current output are provided.
When configuring a digital-to-analog conversion circuit of the type that controls according to the digital signal to be converted to an analog signal and outputs an analog signal corresponding to the sum of the current outputs of all the current output means, the current output means , While using means capable of setting the current value of the output current,
In the digital / analog conversion circuit, current value control means for controlling each current output means is provided so that the current value of the current output from each current output means corresponds to the setting information supplied from the outside. .
【0013】このように、本デジタル・アナログ変換回
路は、供給する設定情報の内容を変更することによっ
て、デジタル信号のアナログ信号への変換特性を制御す
ることができるようになっている。また、非線形の変換
特性を持たせることが可能であるので、例えば、デジタ
ル画像データからCRT等の表示装置用のアナログ信号
を生成する機器を、本デジタル・アナログ変換回路を用
いて形成すれば、デジタル画像データが元々有している
階調情報を欠落させることなく、そのデータが本来有し
ている情報に正確に対応したアナログ信号を出力できる
機器が得られることになる。また、その機器は、変換特
性の制御が可能な機器となるので、対象とする表示装置
の変更にも、容易に対応できることになる。As described above, the present digital / analog conversion circuit can control the conversion characteristic of a digital signal into an analog signal by changing the content of the setting information to be supplied. In addition, since it is possible to have a non-linear conversion characteristic, for example, if a device that generates an analog signal for a display device such as a CRT from digital image data is formed using the digital-analog conversion circuit, It is possible to obtain a device that can output an analog signal exactly corresponding to information originally contained in digital image data without losing the gradation information originally contained in the digital image data. In addition, the device is a device capable of controlling the conversion characteristics, so that it is possible to easily cope with a change in the target display device.
【0014】なお、本発明のデジタル・アナログ変換回
路を構成するに際して、第1所定数の電流出力手段を、
第1所定数未満の数である第2所定数のグループに分類
しておくとともに、第2所定数のグループのそれぞれに
分類される電流出力手段に対して同じ制御信号を供給す
ることによって、各電流出力手段から設定情報で定めら
れた電流値の電流が出力されるように第1所定数の電流
出力手段を制御する電流値制御手段を採用することも出
来る。When configuring the digital-to-analog conversion circuit of the present invention, a first predetermined number of current output means are provided.
Each of the current control means is classified into a second predetermined number of groups that is less than the first predetermined number, and the same control signal is supplied to current output means classified into each of the second predetermined number of groups. It is also possible to employ a current value control means for controlling the first predetermined number of current output means so that the current output means outputs a current having a current value determined by the setting information.
【0015】このように構成を採用した場合には、電流
値制御手段が、簡単な回路で実現できるので、少ない素
子で、変換特性が制御可能なデジタル・アナログ変換回
路を形成できることになる。When such a configuration is adopted, the current value control means can be realized by a simple circuit, so that a digital-to-analog conversion circuit whose conversion characteristics can be controlled with a small number of elements can be formed.
【0016】また、本発明のデジタル・アナログ変換回
路を構成するに際して、第1所定数の電流出力手段のそ
れぞれが出力すべき電流の電流値の比を定める設定情報
の入力を受けて、各電流出力手段が出力する電流の電流
値がその設定情報で定められた比を有し、かつ、全ての
電流出力手段が出力する電流値の総和が所定値となるよ
うに、第1所定数の電流出力手段を制御する電流値制御
手段を採用することも出来る。In configuring the digital-to-analog conversion circuit of the present invention, each of the first predetermined number of current output means receives input of setting information for determining a ratio of a current value of a current to be output, and receives each current. The first predetermined number of currents are output so that the current value of the current output from the output means has a ratio determined by the setting information, and the sum of the current values output from all the current output means is a predetermined value. Current value control means for controlling the output means may be employed.
【0017】このように構成されたデジタル・アナログ
変換回路では、変換特性の制御(供給する設定情報の変
更)を行った場合に、アナログ信号のフルスケールが、
自動的に一定に制御される。このため、上記のような電
流値制御手段を採用してデジタル・アナログ変換回路を
構成した場合には、変換特性の変更を行っても、フルス
ケール調整を別途行う必要がないデジタル・アナログ変
換回路が得られることになる。In the digital / analog conversion circuit configured as described above, when the conversion characteristics are controlled (change of the setting information to be supplied), the full scale of the analog signal becomes
It is automatically controlled to be constant. Therefore, when the digital-to-analog conversion circuit is configured by employing the current value control means as described above, the digital-to-analog conversion circuit does not need to separately perform full-scale adjustment even if the conversion characteristics are changed. Is obtained.
【0018】[0018]
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して具体的に説明する。 <第1実施形態>第1実施形態のデジタル・アナログ変
換回路は、3ビットのデジタル信号をアナログ信号に変
換する回路である。Embodiments of the present invention will be specifically described below with reference to the drawings. <First Embodiment> The digital-to-analog conversion circuit of the first embodiment is a circuit that converts a 3-bit digital signal into an analog signal.
【0019】図1に、第1実施形態のデジタル・アナロ
グ変換回路の概略構成を示す。図示したように、デジタ
ル・アナログ変換回路は、デコーダ11と、7つの電流
源121〜127と、2つの電流制御回路13A、13Bと
から構成されている。FIG. 1 shows a schematic configuration of a digital-to-analog conversion circuit according to the first embodiment. As shown, a digital-analog converter circuit includes a decoder 11, and seven current sources 12 1 to 12 7, and a two current control circuit 13 A, 13 B.
【0020】デコーダ11は、入力されるデジタル信号
DIの内容に対応する出力制御信号OE1〜OE7を出力
する回路である。デコーダ11は、デジタル信号DIの
10進値が、m(m=0〜7)であった場合、出力制御
信号OEi(i≦m)として、真理値“1”に対応する
信号を出力し、出力制御信号OEj(j>m)として、
真理値“0”に対応する信号を出力する。The decoder 11 is a circuit that outputs output control signals OE 1 to OE 7 corresponding to the contents of the input digital signal DI. When the decimal value of the digital signal DI is m (m = 0 to 7), the decoder 11 outputs a signal corresponding to the truth value “1” as the output control signal OE i (i ≦ m). , As an output control signal OEj (j> m),
A signal corresponding to the truth value "0" is output.
【0021】電流源121〜127は、それぞれ、デコー
ダ11からの出力制御信号OE1〜OE7によって、電流
出力のオン・オフ制御がなされる回路であり、電流源1
2k(k=1〜7)は、真理値“1”に対応する出力制
御信号OEkが入力されたときに、オン状態となる。図
示してあるように、電流源121〜127の電流出力は並
列接続されており、全ての電流源121〜127が出力す
る電流の総和が、アナログ出力AOUTとして出力され
る。The current sources 12 1 to 12 7 are circuits whose current output is turned on / off by output control signals OE 1 to OE 7 from the decoder 11, respectively.
2 k (k = 1 to 7) is turned on when the output control signal OE k corresponding to the truth value “1” is input. As is shown, the current output of the current source 12 1 to 12 7 are connected in parallel, the sum of the currents of all of the current sources 12 1 to 12 7 outputs are outputted as the analog output A OUT.
【0022】電流制御回路13X(X=A、B)は、各
電流源12が出力する電流値を、外部から供給される電
流設定信号CSXに応じた値とするための制御を行う回
路である。図示してあるように、一方の電流制御回路1
3Aは、電流源121〜123と接続されており、これら
3つの電流源12の制御を担当する。また、他方の電流
制御回路13Bは、残りの4つの電流源124〜127の
制御を担当する。なお、詳細は後述するが、各電流制御
回路13Xには、電流設定信号CSXとして、それぞれ、
2値レベル信号である設定信号SX1〜SX3が入力される
ようになっている。The current control circuit 13 X (X = A, B) controls the current value output from each current source 12 to a value corresponding to a current setting signal CS X supplied from the outside. It is. As shown, one current control circuit 1
3 A is connected to the current source 12 1 to 12 3, in charge of control of these three current sources 12. The other of the current control circuit 13 B is responsible for control of the remaining four current sources 12 4-12 7. Although details will be described later, each current control circuit 13 X has a current setting signal CS X as
The setting signals S X1 to S X3 which are binary level signals are input.
【0023】以下、回路図(図2)を用いて、本デジタ
ル・アナログ変換回路の構成、動作を具体的に説明す
る。なお、電流制御回路13A、13Bは、同一構成の回
路であり、電流源121〜127も同一構成の回路である
ため、図2には、電流制御回路13Aと電流源121の回
路構成だけを示してある。Hereinafter, the configuration and operation of the digital-to-analog conversion circuit will be specifically described with reference to a circuit diagram (FIG. 2). The current control circuit 13 A, 13 B is the same circuit configuration, the current source 12 1 to 12 7 are also the same circuit configuration, FIG. 2, the current control circuit 13 A and the current source 12 1 1 is only shown.
【0024】図示したように、電流制御回路13Aは、
6つのPチャネル型MOSトランジスタ21〜26と、
定電流I0を出力する定電流源30によって構成されて
いる。また、電流源121は、2つのPチャネル型MO
Sトランジスタ27、28によって構成されている。な
お、MOSトランジスタ21、22、23、27は、チ
ャネル長が等しくなるように形成されている。As shown, the current control circuit 13 A
Six P-channel MOS transistors 21 to 26,
It comprises a constant current source 30 that outputs a constant current I 0 . The current source 12 1, two P-channel type MO
It is constituted by S transistors 27 and 28. The MOS transistors 21, 22, 23 and 27 are formed so that their channel lengths are equal.
【0025】電流制御回路13A内のMOSトランジス
タ21〜23のソースは、電源線41に接続されてお
り、MOSトランジスタ21〜23のドレインは、それ
ぞれ、MOSトランジスタ24〜26のソースに接続さ
れている。また、MOSトランジスタ21〜23のゲー
トは、制御信号線42に接続されている。また、制御信
号線42には、MOSトランジスタ24〜26のドレイ
ンと、定電流源30と、電流源12内のMOSトランジ
スタ27のゲートも接続されている。そして、MOSト
ランジスタ24〜26のゲートには、それぞれ、電流設
定信号CSAの要素である設定信号SA1、SA2、SA3が
入力されている。The source of the MOS transistor 21 to 23 of the current control circuit 13 A is connected to the power supply line 41, the drain of the MOS transistor 21 to 23, respectively, are connected to the source of the MOS transistor 24 - 26 I have. The gates of the MOS transistors 21 to 23 are connected to the control signal line 42. The control signal line 42 is also connected to the drains of the MOS transistors 24 to 26, the constant current source 30, and the gate of the MOS transistor 27 in the current source 12. Then, the gate of the MOS transistor 24 to 26, respectively, set signals S A1, S A2, S A3 is an element of the current setting signal CS A is inputted.
【0026】電流源121を構成するMOSトランジス
タ27のソースは、電源線41と接続されており、ドレ
インは、MOSトランジスタ28のソースと接続されて
いる。MOSトランジスタ28のゲートには、デコーダ
11からの出力制御信号OE 1が入力されており、MO
Sトランジスタ28のドレインが、アナログ出力AOUT
を取り出すための信号線43に接続されている。Current source 121MOS transistors that compose
The source of the heater 27 is connected to the power supply line 41,
IN is connected to the source of the MOS transistor 28
I have. The gate of the MOS transistor 28 has a decoder
Output control signal OE from 11 1Is entered and MO
The drain of the S transistor 28 is connected to the analog output AOUT
Is connected to a signal line 43 for extracting the data.
【0027】MOSトランジスタ21〜23とMOSト
ランジスタ27は、飽和領域で動作するように設計され
ている。そして、図示してあるように、各MOSトラン
ジスタのゲートとソースは、同一電位に接続されている
ため、これらのMOSトランジスタからなる部分は、カ
レント・ミラーとして動作する。また、MOSトランジ
スタ21〜23には、それぞれ、スイッチとして機能す
るMOSトランジスタ24〜27が直列に接続されてい
るので、電流設定信号CSAの内容に応じた組み合わせ
のMOSトランジスタによって、カレント・ミラーが構
成されることになる。The MOS transistors 21 to 23 and the MOS transistor 27 are designed to operate in a saturation region. As shown in the figure, since the gate and the source of each MOS transistor are connected to the same potential, the portion composed of these MOS transistors operates as a current mirror. Further, the MOS transistors 21 to 23, respectively, the MOS transistors 24 to 27 which functions as a switch are connected in series by MOS transistors of the combination in accordance with the contents of the current setting signal CS A, the current mirror Will be composed.
【0028】例えば、電流設定信号CSAが、MOSト
ランジスタ24だけを“オン”状態に制御する信号SA1
であった場合には、MOSトランジスタ24とMOSト
ランジスタ27によってカレント・ミラーが構成され
る。従って、この状況下、電流源121内のMOSトラ
ンジスタ28に“1”レベルの出力制御信号OE1が入
力されたときには、電流源121から信号線43に、I
CASE1=(W27/W21)・I 0でその大きさが表される電
流が供給される。なお、上記関係式において、W27、W
21は、それぞれ、MOSトランジスタ27、21の実効
チャネル幅である。For example, the current setting signal CSAIs a MOS transistor
A signal S for controlling only the transistor 24 to the "on" stateA1
Is satisfied, the MOS transistor 24 and the MOS transistor
A current mirror is formed by the transistor 27.
You. Therefore, in this situation, the current source 121MOS tiger inside
The output control signal OE of "1" level is supplied to the transistor 28.1Enters
When energized, the current source 121To the signal line 43
CASE1= (W27/ Wtwenty one) ・ I 0The size of which is represented by
A stream is provided. In the above relational expression, W27, W
twenty oneAre the effective values of the MOS transistors 27 and 21, respectively.
Channel width.
【0029】同様に、電流設定信号CSAが、MOSト
ランジスタ24とMOSトランジスタ25とを“オン”
状態に制御する信号SA1とSA2であった場合に、MOS
トランジスタ28に“1”レベルの出力制御信号OE1
が入力されたときには、電流源121から信号線43
に、ICASE2=(W27/(W21+W22))・I0でその大
きさが表される電流が供給される。また、電流設定信号
CSAが、3つのMOSトランジスタ24〜26を全て
“オン”状態に制御する信号SA1〜SA3であった場合に
は、電流源121から信号線43に、ICASE3=(W27/
(W21+W22+W 23))・I0で表される電流が供給さ
れることになる。ただし、W22、W23は、それぞれ、M
OSトランジスタ22、23の実効チャネル幅である。Similarly, the current setting signal CSAIs a MOS transistor
Turn on the transistor 24 and the MOS transistor 25
State control signal SA1And SA2MOS
The output control signal OE of "1" level is supplied to the transistor 28.1
Is input, the current source 121From the signal line 43
And ICASE2= (W27/ (Wtwenty one+ Wtwenty two)) ・ I0In that big
A current representing the magnitude is supplied. Also, the current setting signal
CSABut all three MOS transistors 24-26
Signal S for controlling to "ON" stateA1~ SA3If
Is the current source 121To the signal line 43CASE3= (W27/
(Wtwenty one+ Wtwenty two+ W twenty three)) ・ I0The current represented by
Will be. Where Wtwenty two, Wtwenty threeIs M
The effective channel width of the OS transistors 22 and 23.
【0030】図1を用いて説明したように、電流制御回
路13Aは、電流源122及び電流源123にも接続され
ている。このため、電流源122と電流源123も、電流
制御回路13Aに入力されている電流設定信号CSAの内
容に応じた電流を出力する。すなわち、電流制御回路1
3Aに接続されている3つの電流源121〜123は、同
じ電流値の電流を出力する。[0030] As described with reference to FIG. 1, the current control circuit 13 A is also connected to a current source 12 2 and the current source 12 3. Thus, current source 12 2 and the current source 12 3 also outputs a current corresponding to the contents of the current setting signal CS A being input to the current control circuit 13 A. That is, the current control circuit 1
Three 3 connected to the A of the current source 12 1 to 12 3 outputs a current having the same current value.
【0031】電流源124〜127の動作も、電流源12
1〜123と同様のものであり、各電流源124〜12
7は、オン状態となったとき、電流制御回路13Bに供給
されている電流設定信号CSBの内容に応じた、同じ電
流値の電流を出力する。[0031] The operation of the current source 12 4-12 7 also, the current source 12
The current sources 12 4 to 12 3 are the same as 1 to 12 3.
7, when turned on, corresponding to the contents of the current setting signal CS B supplied to the current control circuit 13 B, and outputs the current having the same current value.
【0032】このように、本デジタル・アナログ変換回
路内の電流源121〜123は、電流設定信号CSAの内
容に応じたレベルの電流を出力し、電流源124〜127
は、電流設定信号CSBの内容に応じたレベルの電流を
出力する。このため、電流源121〜123がそれぞれ出
力する電流を、k1I0で表し、電流源124〜127がそ
れぞれ出力する電流を、k2I0で表した場合、デジタル
信号DIとアナログ出力AOUTの間には、図3に示した
関係が成立することになる。なお、k1、k2は、上述し
たW27/W21、W27/(W21+W22)、W27/(W21+
W22+W23)のいずれかと一致する値である。例えば、
実効チャネル幅の間に、W27=1.5・W2 1、W22=0.5・
W21、W23=1.5・W21といった関係が設定されていた
場合、k1、k2は、1.5、1.0、0.5の中のいずれかの値
を取ることになる。[0032] Thus, the current source 12 1 to 12 3 of the digital-to-analog converter in the circuit outputs a level of current in accordance with the contents of the current setting signal CS A, the current source 12 4-12 7
Outputs the level of the current in accordance with the contents of the current setting signal CS B. Therefore, the current that current source 12 1 to 12 3 are respectively output expressed in k 1 I 0, if the current current source 12 4-12 7 outputs respectively, expressed in k 2 I 0, the digital signal DI The relationship shown in FIG. 3 is established between and the analog output A OUT . Note that k 1 and k 2 are W 27 / W 21 , W 27 / (W 21 + W 22 ), W 27 / (W 21 +
W 22 + W 23 ). For example,
During the effective channel width, W 27 = 1.5 · W 2 1, W 22 = 0.5 ·
If a relationship such as W 21 , W 23 = 1.5 · W 21 is set, k 1 and k 2 take one of 1.5, 1.0 and 0.5.
【0033】図3に示したように、本デジタル・アナロ
グ変換回路では、DIが3以下であった場合には、A
OUT=DI×k1I0が成立し、DIが4以上であった場
合、AO UT=(DI−3)×k2I0+3k1I0が成立す
る。すなわち、k1とk2とが異なる値となるように電流
設定信号CSA、CSBを選択していた場合、本デジタル
・アナログ変換回路は、図4に例示したように、2本の
線分からなる折れ線によって表される変換特性を示すデ
ジタル・アナログ変換回路として機能する。また、
k1、k2は、それぞれ、3種の値から選択できる値であ
るので、このデジタル・アナログ変換回路は、図4に示
した変換特性以外にも、5種の非線形な変換特性と、3
種の線形な変換特性を示す回路として動作させることが
できる回路になっている。As shown in FIG. 3, in the present digital / analog conversion circuit, when DI is 3 or less, A
OUT = DI × k 1 I 0 is taken and the DI was 4 or more, A O UT = (DI- 3) × k 2 I 0 + 3k 1 I 0 is established. That is, when the current setting signals CS A and CS B are selected so that k 1 and k 2 have different values, the digital-to-analog conversion circuit includes two lines as illustrated in FIG. It functions as a digital-to-analog conversion circuit showing the conversion characteristic represented by the broken line composed of the segments. Also,
Since each of k 1 and k 2 is a value that can be selected from three types of values, this digital-to-analog conversion circuit includes five types of non-linear conversion characteristics in addition to the conversion characteristics shown in FIG.
This is a circuit that can be operated as a circuit that exhibits various linear conversion characteristics.
【0034】このように、第1実施形態のデジタル・ア
ナログ変換回路は、複数の変換特性の中から、実際にデ
ジタル・アナログ変換の際に用いる変換特性を選択でき
るように構成されており、非線形の変換特性を有する回
路としても動作させることが可能であるので、このデジ
タル・アナログ変換回路を用いて、表示装置へ入力され
るアナログ信号を生成する機器を形成すれば、変換対象
であるデジタル画像データに含まれる情報を欠落させず
に、その内容を表示装置に表示できることになる。ま
た、表示装置の変更によって要求される変換特性が変わ
った場合にも、その変更に容易に対応できることにな
る。As described above, the digital-to-analog conversion circuit according to the first embodiment is configured so that a conversion characteristic to be used in actual digital-to-analog conversion can be selected from a plurality of conversion characteristics. Since it is possible to operate as a circuit having the conversion characteristics of the above, if a device that generates an analog signal to be input to the display device is formed using this digital / analog conversion circuit, the digital image to be converted can be converted. The information contained in the data can be displayed on the display device without losing the information. Further, even when the required conversion characteristic changes due to the change of the display device, it is possible to easily cope with the change.
【0035】<第2実施形態>図5に、第2実施形態の
デジタル・アナログ変換回路の全体構成を示す。図示し
たように、第2実施形態のデジタル・アナログ変換回路
は、デコーダ11と、7つの電流源121〜127と、2
つの電流モニタ回路14A、14Bと、全電流制御回路1
5と、2つの電流制御回路16A、16Bとから構成され
ている。これらの構成要素のうち、デコーダ11と電流
源121〜127は、第1実施形態のデジタル・アナログ
変換回路が備えるデコーダ11、電流源121〜127と
同一構成の回路であり、図から明かなように、第2実施
形態のデジタル・アナログ変換回路は、ほぼ、第1実施
形態のデジタル・アナログ変換回路に、電流モニタ回路
14A、14Bと全電流制御回路15とを付加した回路と
なっている。<Second Embodiment> FIG. 5 shows the overall configuration of a digital-to-analog conversion circuit according to a second embodiment. As shown, a digital-analog converter circuit of the second embodiment, the decoder 11, and seven current sources 12 1 to 12 7, 2
Current monitor circuits 14 A and 14 B and the total current control circuit 1
5, and a two current control circuit 16 A, 16 B. Of these components, the decoder 11 and the current source 12 1 to 12 7, a decoder 11 for digital-to-analog converter circuit of the first embodiment is provided, a circuit of the current source 12 1 to 12 7 of the same configuration, FIG. As is apparent from the above description, the digital-to-analog conversion circuit according to the second embodiment is substantially the same as the digital-to-analog conversion circuit according to the first embodiment except that current monitoring circuits 14 A and 14 B and a total current control circuit 15 are added. It is a circuit.
【0036】以下、図6を用いて、本デジタル・アナロ
グ変換回路の構成、動作を詳細に説明する。なお、電流
モニタ回路14A、14Bは、ほぼ、同一構成の回路であ
り、電流源121〜127は、全く同一構成の回路である
ため、図6には、電流源12 1と電流モニタ回路14Aと
全電流制御回路15と電流制御回路16Aの回路構成だ
けを示してある。また、この実施形態においても、各M
OSトランジスタのチャネル長は等しく設定されてい
る。Hereinafter, the digital / analog analysis will be described with reference to FIG.
The configuration and operation of the analog conversion circuit will be described in detail. Note that the current
Monitor circuit 14A, 14BAre almost identical circuits.
Current source 121~ 127Is a circuit with exactly the same configuration
Therefore, FIG. 1And current monitor circuit 14AWhen
All current control circuit 15 and current control circuit 16ACircuit configuration
Is shown. Also in this embodiment, each M
OS transistor channel lengths are set equal.
You.
【0037】図示したように、電流制御回路16Aは、
電流制御回路13Aの定電流源30(図2参照)の代わ
りに、nチャネル型MOSトランジスタ31を設けた回
路となっている。As shown, the current control circuit 16 A
Instead of the current control circuit 13 A of the constant current source 30 (see FIG. 2), it has a circuit in which a n-channel type MOS transistor 31.
【0038】電流モニタ回路14Aは、実効チャネル幅
W32が、電流源121内のMOSトランジスタ27の実
効チャネル幅W27の0.3倍に設定されたMOSトランジ
スタ32のソースとゲートを、それぞれ、電源線41と
信号線42に接続することによって形成されている。す
なわち、電流モニタ回路14A内のMOSトランジスタ
32は、そのドレイン電流が、電流源121〜123内に
設けられている3つのMOSトランジスタ27のドレイ
ン電流の和の1/10となるように、電源線41並びに
信号線42に対して(電流源121〜123に対して)接
続されている。そして、MOSトランジスタ32のドレ
イン電流が、モニタ出力MOAとして、全電流制御回路1
5に供給されている。The current monitoring circuit 14 A, the effective channel width W 32 is the source and gate of the MOS transistor 32 which is set to 0.3 times the effective channel width W 27 of the MOS transistor 27 of the current source 12 1, respectively, It is formed by connecting to a power supply line 41 and a signal line 42. That, MOS transistor 32 in the current monitoring circuit 14 A, as its drain current becomes 1/10 of the sum of the drain currents of the three MOS transistors 27 provided in the current source 12 1 to 12 3 , (relative to the current source 12 1 to 12 3) to the power supply line 41 and signal line 42 is connected. Then, the drain current of the MOS transistor 32 is used as the monitor output MOA as the total current control circuit 1.
5.
【0039】図6には示していないが、電流モニタ回路
14Bも、同様の構成を有する回路となっている。ただ
し、電流モニタ回路14Bには、電流モニタ回路14Aと
は異なる数の電流源12が接続されるので、電流モニタ
回路14B内のMOSトランジスタ32としては、実効
チャネル幅Wが、MOSトランジスタ27の実効チャネ
ル幅W27の0.4倍に設定されたトランジスタが用いられ
ている。すなわち、電流モニタ回路14Bは、電流源1
24〜127内に設けられている4つのMOSトランジス
タ27のドレイン電流の和の1/10を、モニタ出力M
OBとして出力するように構成されている。[0039] Although not shown in FIG. 6, the current monitor circuit 14 B also has a circuit having the same configuration. However, the current monitoring circuit 14 B, the number of current source 12 different from the current monitoring circuit 14 A is connected, as the MOS transistor 32 of the current monitor circuit 14 in the B, the effective channel width W, MOS transistor A transistor set to 0.4 times the effective channel width W 27 of 27 is used. That is, the current monitor circuit 14 B
2 4 1/10 of the sum of the drain currents of the 12 four provided in the 7 MOS transistor 27, a monitor output M
It is configured to output as OB .
【0040】全電流制御回路15は、抵抗値R1を有す
る抵抗33と差動増幅器34によって構成されている。
差動増幅器34の非反転入力端子には、基準電圧VRが
入力されており、反転入力端子には、図から明らかなよ
うに、抵抗33によって、電圧信号に変換されたモニタ
出力MOAとモニタ出力MOBの和が入力されている。そし
て、差動増幅器34の出力が、電流制御回路16A内の
MOSトランジスタ31のゲートに入力されている。The total current control circuit 15 includes a resistor 33 having a resistance value R 1 and a differential amplifier 34.
The non-inverting input terminal of the differential amplifier 34, is inputted reference voltage V R is to the inverting input terminal, as is apparent from the figure, the resistor 33, and a monitor output M OA which is converted into a voltage signal the sum of the monitor output M OB is input. The output of the differential amplifier 34 is inputted to the gate of the MOS transistor 31 of the current control circuit 16 A.
【0041】このような構成を有する第2実施形態のデ
ジタル・アナログ変換回路では、モニタ出力MOAとモニ
タ出力MOBの和が、VR/R1より大きい場合、差動増幅
器34の反転入力端子への入力電圧の方が、非反転入力
端子への入力電圧よりも高くなる。従って、両モニタ出
力の和がVR/R1より大きい場合、差動増幅器34の出
力電圧は低下し、電流制御回路16A内のMOSトラン
ジスタ31のドレイン電流が減少する。MOSトランジ
スタ31が定電流源30(図2参照)の代わりに用いら
れていることからも明かなように、MOSトランジスタ
31のドレイン電流は、電流源121〜123の電流値を
決めるカレント・ミラーの入力電流となっている。この
ため、MOSトランジスタ31のドレイン電流が減少し
た場合、各電流源12がオン状態になったときに出力す
る電流値が減少することになる。逆に、モニタ出力MOA
とモニタ出力MOBの和が、VR/R1より小さい場合、M
OSトランジスタ31のドレイン電流が増大する結果、
電流源12が出力する電流値は増加する。[0041] In digital-analog converter circuit of the second embodiment having such a configuration, the sum of the monitor output M OA and the monitor output M OB is, V R / R 1 is greater than the inverting input of the differential amplifier 34 The input voltage to the terminal is higher than the input voltage to the non-inverting input terminal. Therefore, if the sum of both the monitor output is greater than V R / R 1, the output voltage of the differential amplifier 34 is lowered, the drain current of the MOS transistor 31 of the current control circuit 16 A is reduced. MOS transistor 31 is instead apparent as from the fact that is used in the constant current source 30 (see FIG. 2), the drain current of the MOS transistor 31, the current for determining the current value of the current source 12 1 to 12 3 This is the mirror input current. Therefore, when the drain current of the MOS transistor 31 decreases, the current value output when each current source 12 is turned on decreases. Conversely, monitor output M OA
And the sum of the monitor output M OB is smaller than V R / R 1 , M
As a result of an increase in the drain current of the OS transistor 31,
The current value output by the current source 12 increases.
【0042】すなわち、本デジタル・アナログ変換回路
では、全電流制御回路15によって、モニタ出力MOAと
モニタ出力MOBの和がVR/R1と一致するように、電流
制御回路16A、16Bが制御される。当該制御は、電流
設定信号CSA、CSBの内容に依らない制御である。ま
た、モニタ出力MOAとモニタ出力MOBは、それぞれ、電
流源121〜123、電流源124〜127が出力する電流
値の総和の1/10となっている。従って、第2実施形
態のデジタル・アナログ変換回路では、変換特性の変更
を行った際、全電流源12が出力する電流値の総和の1
/10が、VR/R1に一致するように、すなわち、アナ
ログ出力AOUTのフルスケールが、10VR/R1に保た
れるように、各電流制御回路16が制御されることにな
る。このため、第2実施形態のデジタル・アナログ変換
回路は、変換特性の制御(変更)を行っても、フルスケ
ール調整を別途行う必要がない回路となっている。That is, in the present digital-analog conversion circuit, the current control circuits 16 A and 16 A are controlled by the total current control circuit 15 so that the sum of the monitor output MOA and the monitor output MOB coincides with V R / R 1. B is controlled. This control is control not depending on the contents of the current setting signals CS A and CS B. The monitor output M OA and monitor output M OB, respectively, which is 1/10 of the sum of the current value by the current source 12 1 to 12 3, the current source 12 4-12 7 outputs. Therefore, in the digital-to-analog conversion circuit according to the second embodiment, when the conversion characteristic is changed, the sum of the current values output by all the current sources 12 is one.
/ 10, to match the V R / R 1, i.e., the full scale of the analog output A OUT is to be kept in 10V R / R 1, so that the current control circuit 16 is controlled . For this reason, the digital-to-analog conversion circuit of the second embodiment is a circuit that does not need to separately perform full-scale adjustment even when controlling (changing) the conversion characteristics.
【0043】<変形例>実施形態のデジタル・アナログ
変換回路は、2つの電流制御回路に同じ電流設定信号が
供給された場合、各電流源の出力電流値が等しくなる回
路であったが、互いに異なる大きさの電流を出力する複
数の電流源を用いても、実施形態と同様の手法によっ
て、変換特性の制御可能なデジタル・アナログ変換回路
を構成することができる。また、その際、複数の電流源
の中の幾つかを、同じ大きさの電流を出力する電流源と
することもできる。<Modification> The digital / analog conversion circuit of the embodiment is a circuit in which the output current values of the respective current sources become equal when the same current setting signal is supplied to the two current control circuits. Even if a plurality of current sources that output currents of different magnitudes are used, a digital-to-analog conversion circuit whose conversion characteristics can be controlled can be configured in the same manner as in the embodiment. At that time, some of the plurality of current sources may be current sources that output currents of the same magnitude.
【0044】また、実施形態のデジタル・アナログ変換
回路では、MOSトランジスタのゲート電圧を変化させ
ることによって、電流源から出力される電流値が変化す
るように構成してあるが、定電流源として機能する複数
のMOSトランジスタと、それらに直列に接続された、
電流設定信号によってオンオフ制御される複数のスイッ
チとから、出力電流値の大きさが制御できる電流源を構
成しても良い。In the digital-to-analog conversion circuit of the embodiment, the current value output from the current source is changed by changing the gate voltage of the MOS transistor. A plurality of MOS transistors, connected in series with them,
A current source that can control the magnitude of the output current value may be configured from a plurality of switches that are turned on and off by the current setting signal.
【0045】また、電流制御回路の個数は、2個に限ら
れるものではなく、例えば、N個の電流制御回路を設け
れば、N本の線分によって折れ線近似される変換特性を
示すデジタル・アナログ変換回路が構成できることにな
る。さらに、変換対象とするデジタル信号のビット数を
3ビット以上としても良いことは当然である。Further, the number of current control circuits is not limited to two. For example, if N current control circuits are provided, digital control circuits exhibiting a conversion characteristic approximated by a broken line by N line segments are provided. An analog conversion circuit can be configured. Further, it is natural that the number of bits of the digital signal to be converted may be 3 bits or more.
【0046】[0046]
【発明の効果】以上詳細に説明したように、本発明のデ
ジタル・アナログ変換回路は、設定情報を供給すること
によって、デジタル信号のアナログ信号への変換特性を
制御することができる。また、非線形のデジタル・アナ
ログ信号変換を行うことができる。このため、本デジタ
ル・アナログ変換回路を採用して、非線形の変換特性が
望まれる表示装置などを対象とする機器を構成すれば、
デジタル信号が元々有している情報を欠落させずに、そ
の信号が本来示している情報に正確に対応したアナログ
信号を出力できることになる。また、その機器は、対象
とする表示装置の変更にも容易に対応できる機器とな
る。As described above in detail, the digital-to-analog conversion circuit of the present invention can control the conversion characteristic of a digital signal into an analog signal by supplying setting information. In addition, nonlinear digital / analog signal conversion can be performed. For this reason, if this digital-analog conversion circuit is used to configure a device for a display device or the like where nonlinear conversion characteristics are desired,
Without losing the information originally contained in the digital signal, it is possible to output an analog signal exactly corresponding to the information originally indicated by the signal. In addition, the device is a device that can easily cope with a change in the target display device.
【図1】本発明の第1実施形態のデジタル・アナログ変
換回路の概略構成図である。FIG. 1 is a schematic configuration diagram of a digital-to-analog conversion circuit according to a first embodiment of the present invention.
【図2】第1実施形態のデジタル・アナログ変換回路が
備える電流制御回路と電流源の回路図である。FIG. 2 is a circuit diagram of a current control circuit and a current source included in the digital-to-analog conversion circuit of the first embodiment.
【図3】第1実施形態のデジタル・アナログ変換回路に
おけるデジタル信号入力と制御信号、アナログ信号出力
との対応関係を示した図である。FIG. 3 is a diagram illustrating a correspondence relationship between a digital signal input, a control signal, and an analog signal output in the digital-to-analog conversion circuit according to the first embodiment.
【図4】第1実施形態のデジタル・アナログ変換回路の
変換特性を示した図である。FIG. 4 is a diagram illustrating conversion characteristics of the digital-to-analog conversion circuit according to the first embodiment.
【図5】本発明の第2実施形態のデジタル・アナログ変
換回路の概略構成図である。FIG. 5 is a schematic configuration diagram of a digital-to-analog conversion circuit according to a second embodiment of the present invention.
【図6】第2実施形態のデジタル・アナログ変換回路が
備える電流制御回路と電流源と電流モニタ回路と全電流
制御回路の回路図である。FIG. 6 is a circuit diagram of a current control circuit, a current source, a current monitor circuit, and a total current control circuit included in the digital-to-analog conversion circuit according to the second embodiment.
【図7】従来のデジタル・アナログ変換回路の一例を示
した図である。FIG. 7 is a diagram illustrating an example of a conventional digital / analog conversion circuit.
【図8】図7に示したデジタル・アナログ変換回路の変
換特性を示した図である。FIG. 8 is a diagram showing conversion characteristics of the digital-to-analog conversion circuit shown in FIG. 7;
11、51 デコーダ 12、52 電流源 13、16 電流制御回路 14 電流モニタ回路 15 全電流制御回路 21〜28、31、32 MOSトランジスタ 30 定電流源 33 抵抗 34 差動増幅器 11, 51 Decoder 12, 52 Current source 13, 16 Current control circuit 14 Current monitor circuit 15 All current control circuit 21-28, 31, 32 MOS transistor 30 Constant current source 33 Resistance 34 Differential amplifier
Claims (3)
出力するか否かの制御が可能な第1所定数の電流出力手
段と、 前記第1所定数の電流出力手段のなかから、入力された
デジタル信号に対応する幾つかの電流出力手段を選択
し、選択した各電流出力手段に電流を出力させる出力制
御手段と、 前記第1所定数の電流出力手段によって出力される電流
の電流値を加算した値に応じた大きさを有するアナログ
信号を出力するアナログ信号出力手段と、 前記第1所定数の電流出力手段のそれぞれが出力すべき
電流の電流値を定める情報である設定情報の入力を受け
て、その設定情報で定められた電流値の電流が出力され
るように各電流出力手段を制御する電流値制御手段とを
備えるデジタル・アナログ変換回路。1. A first predetermined number of current output means capable of setting a current value of a current to be output and controlling whether or not to output a current, and the first predetermined number of current output means, Output control means for selecting some current output means corresponding to the input digital signal and outputting current to each of the selected current output means; current of the current output by the first predetermined number of current output means An analog signal output unit that outputs an analog signal having a magnitude corresponding to a value obtained by adding the values; and setting information that is information that determines a current value of a current to be output by each of the first predetermined number of current output units. And a current value control means for controlling each current output means so as to receive an input and output a current having a current value determined by the setting information.
所定数未満の数である第2所定数のグループに分類され
ており、 前記電流値制御手段は、前記第2所定数のグループのそ
れぞれに分類されている電流出力手段に対して同じ制御
信号を供給することによって、各電流出力手段から前記
設定情報で定められた電流値の電流が出力されるように
前記第1所定数の電流出力手段を制御することを特徴と
する請求項1記載のデジタル・アナログ変換回路。2. The first predetermined number of current output means includes:
The current value control means is configured to output the same control signal to the current output means classified into each of the second predetermined number of groups. 2. The digital output device according to claim 1, wherein the first predetermined number of current output units are controlled so that a current having a current value determined by the setting information is output from each current output unit.・ Analog conversion circuit.
の電流出力手段のそれぞれが出力すべき電流の電流値の
比を定める設定情報の入力を受けて、各電流出力手段が
出力する電流の電流値がその設定情報で定められた比を
有し、かつ、全ての電流出力手段が出力する電流値の総
和が所定値となるように、前記第1所定数の電流出力手
段を制御することを特徴とする請求項1または請求項2
記載のデジタル・アナログ変換回路。3. The current value control means receives an input of setting information for determining a ratio of a current value of a current to be output by each of the first predetermined number of current output means, and outputs each of the current output means. The first predetermined number of current output means are controlled so that the current value of the current has a ratio determined by the setting information, and the sum of the current values output by all the current output means is a predetermined value. 3. The method according to claim 1, wherein
Digital-to-analog conversion circuit as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24783296A JPH1093436A (en) | 1996-09-19 | 1996-09-19 | Digital/analog conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24783296A JPH1093436A (en) | 1996-09-19 | 1996-09-19 | Digital/analog conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093436A true JPH1093436A (en) | 1998-04-10 |
Family
ID=17169347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24783296A Pending JPH1093436A (en) | 1996-09-19 | 1996-09-19 | Digital/analog conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093436A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000201037A (en) * | 1998-10-06 | 2000-07-18 | Thomson Multimedia Sa | Digital gain controllable amplifier and optical disk reader |
| EP1288905A2 (en) * | 2001-08-29 | 2003-03-05 | Seiko Epson Corporation | Current generating circuit, semiconductor integrated circuit, electro-optical device, and electronic apparatus |
| JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
| JP2005017979A (en) * | 2003-06-30 | 2005-01-20 | Casio Comput Co Ltd | CURRENT GENERATION SUPPLY CIRCUIT, CONTROL METHOD THEREOF, AND DISPLAY DEVICE PROVIDED WITH THE CURRENT GENERATION SUPPLY CIRCUIT |
| JP2006106696A (en) * | 2004-10-08 | 2006-04-20 | Samsung Sdi Co Ltd | Digital / analog converter, display device using the same, display panel and driving method thereof |
| JP2006146170A (en) * | 2004-11-23 | 2006-06-08 | Samsung Sdi Co Ltd | Data drive unit, light-emitting display device, and current range control circuit |
| JP2008506218A (en) * | 2004-07-06 | 2008-02-28 | ケネット・インコーポレーテッド | Voltage random access memory (VRAM) |
| JP2008515017A (en) * | 2004-09-30 | 2008-05-08 | ケンブリッジ ディスプレイ テクノロジー リミテッド | Multi-line addressing method and apparatus |
| JP2008276267A (en) * | 2001-08-29 | 2008-11-13 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
| US7760161B2 (en) | 2003-07-16 | 2010-07-20 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| JP2010199770A (en) * | 2009-02-24 | 2010-09-09 | Nippon Telegr & Teleph Corp <Ntt> | Digital/analog converter |
| JP2010206665A (en) * | 2009-03-05 | 2010-09-16 | Yamaha Corp | Correction circuit for d/a converter |
| US7864167B2 (en) | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
| US7903127B2 (en) | 2004-10-08 | 2011-03-08 | Samsung Mobile Display Co., Ltd. | Digital/analog converter, display device using the same, and display panel and driving method thereof |
| JP2012195978A (en) * | 2012-07-13 | 2012-10-11 | Nippon Telegr & Teleph Corp <Ntt> | Digital/analog converter |
| JP2013172421A (en) * | 2012-02-22 | 2013-09-02 | Toshiba Corp | Da converter |
-
1996
- 1996-09-19 JP JP24783296A patent/JPH1093436A/en active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000201037A (en) * | 1998-10-06 | 2000-07-18 | Thomson Multimedia Sa | Digital gain controllable amplifier and optical disk reader |
| JP2008276267A (en) * | 2001-08-29 | 2008-11-13 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
| EP1288905A2 (en) * | 2001-08-29 | 2003-03-05 | Seiko Epson Corporation | Current generating circuit, semiconductor integrated circuit, electro-optical device, and electronic apparatus |
| JP2003150115A (en) * | 2001-08-29 | 2003-05-23 | Seiko Epson Corp | Current generation circuit, semiconductor integrated circuit, electro-optical device, and electronic equipment |
| JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
| US7796110B2 (en) | 2001-08-29 | 2010-09-14 | Nec Corporation | Semiconductor device for driving a current load device and a current load device provided therewith |
| US7864167B2 (en) | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
| US7580011B2 (en) | 2003-06-30 | 2009-08-25 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| JP2005017979A (en) * | 2003-06-30 | 2005-01-20 | Casio Comput Co Ltd | CURRENT GENERATION SUPPLY CIRCUIT, CONTROL METHOD THEREOF, AND DISPLAY DEVICE PROVIDED WITH THE CURRENT GENERATION SUPPLY CIRCUIT |
| US7760161B2 (en) | 2003-07-16 | 2010-07-20 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| JP2008506218A (en) * | 2004-07-06 | 2008-02-28 | ケネット・インコーポレーテッド | Voltage random access memory (VRAM) |
| JP2008515017A (en) * | 2004-09-30 | 2008-05-08 | ケンブリッジ ディスプレイ テクノロジー リミテッド | Multi-line addressing method and apparatus |
| US8570253B2 (en) | 2004-10-08 | 2013-10-29 | Samsung Display Co., Ltd. | Digital/analog converter, display device using the same, and display panel and driving method thereof |
| JP2006106696A (en) * | 2004-10-08 | 2006-04-20 | Samsung Sdi Co Ltd | Digital / analog converter, display device using the same, display panel and driving method thereof |
| US7903127B2 (en) | 2004-10-08 | 2011-03-08 | Samsung Mobile Display Co., Ltd. | Digital/analog converter, display device using the same, and display panel and driving method thereof |
| JP2006146170A (en) * | 2004-11-23 | 2006-06-08 | Samsung Sdi Co Ltd | Data drive unit, light-emitting display device, and current range control circuit |
| JP2010199770A (en) * | 2009-02-24 | 2010-09-09 | Nippon Telegr & Teleph Corp <Ntt> | Digital/analog converter |
| JP2010206665A (en) * | 2009-03-05 | 2010-09-16 | Yamaha Corp | Correction circuit for d/a converter |
| JP2013172421A (en) * | 2012-02-22 | 2013-09-02 | Toshiba Corp | Da converter |
| US8994566B2 (en) | 2012-02-22 | 2015-03-31 | Kabushiki Kaisha Toshiba | DA converter |
| JP2012195978A (en) * | 2012-07-13 | 2012-10-11 | Nippon Telegr & Teleph Corp <Ntt> | Digital/analog converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1093436A (en) | Digital/analog conversion circuit | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| US6570560B2 (en) | Drive circuit for driving an image display unit | |
| US6741195B1 (en) | Low glitch current steering digital to analog converter and method | |
| GB2333408A (en) | Non-linear digital-to-analog converter | |
| US6522280B2 (en) | Adjustable digital-to-analog converter | |
| KR100708243B1 (en) | Current-drive circuit and apparatus for display panel | |
| JPH06175616A (en) | Liquid crystal driving circuit | |
| KR100209643B1 (en) | LCD display driving circuit | |
| CN107871467B (en) | Sensing circuit | |
| US7064695B2 (en) | Differential switching circuit and digital-to-analog converter | |
| US6154160A (en) | Circuit arrangement including digital-to-analog current converters | |
| EP0331172A2 (en) | Reference generator | |
| EP0466145B1 (en) | D/A converter | |
| KR102666498B1 (en) | Interpolation amplifier and source driver comprising the same | |
| US5844511A (en) | Integrated circuit D/A converter | |
| US5724036A (en) | Digital-to-analog converter with gamma compensation and a liquid crystal display device using same | |
| US6310568B1 (en) | Digital-to-analog conversion circuit | |
| JPH0561432A (en) | Liquid crystal driver circuit | |
| KR20020059803A (en) | Digital-to-analog converter | |
| KR100822801B1 (en) | Digital-to-Analog Converter and Source Driver Including It | |
| US5982349A (en) | Multiple voltage generator for driving LCD panel | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| KR900007379B1 (en) | Semiconductor integrated circuit | |
| KR100789700B1 (en) | DAC with divider resistance cell |