JPH1093993A - ２次元／３次元映像変換装置 - Google Patents
２次元／３次元映像変換装置Info
- Publication number
- JPH1093993A JPH1093993A JP8240408A JP24040896A JPH1093993A JP H1093993 A JPH1093993 A JP H1093993A JP 8240408 A JP8240408 A JP 8240408A JP 24040896 A JP24040896 A JP 24040896A JP H1093993 A JPH1093993 A JP H1093993A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dimensional
- frequency
- video signal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title abstract description 30
- 230000015654 memory Effects 0.000 claims abstract description 59
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 32
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract description 17
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 abstract description 13
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 abstract description 13
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 abstract 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 5
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 5
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 5
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】
【課題】 この発明は、従来に比べてフィールドメモリ
数を削減でき、コストの低廉化が図れる２次元／３次元
映像変換装置を提供することを目的とする。 【解決手段】 入力された２次元映像信号を、最新フィ
ールドから過去所定フィールド数分記憶するための複数
のフィールドメモリと、複数のフィールドメモリから、
相対的に時間差を有する２つの映像信号をそれぞれ読み
出して、一方を左目用映像信号として出力し、他方を右
目用映像信号として出力する手段とを備えた２次元／３
次元映像変換装置において、各フィールドメモリの読み
出しクロックの周波数が、各フィールドメモリの書き込
みクロックの周波数の２倍に設定されている。
数を削減でき、コストの低廉化が図れる２次元／３次元
映像変換装置を提供することを目的とする。 【解決手段】 入力された２次元映像信号を、最新フィ
ールドから過去所定フィールド数分記憶するための複数
のフィールドメモリと、複数のフィールドメモリから、
相対的に時間差を有する２つの映像信号をそれぞれ読み
出して、一方を左目用映像信号として出力し、他方を右
目用映像信号として出力する手段とを備えた２次元／３
次元映像変換装置において、各フィールドメモリの読み
出しクロックの周波数が、各フィールドメモリの書き込
みクロックの周波数の２倍に設定されている。
Description
【０００１】
【発明の属する技術分野】この発明は、２次元映像を３
次元映像に変換する装置に関し、特に、２次元映像から
通常速度の２倍の速度の３次元映像信号を生成する２次
元／３次元映像変換装置に関する。
次元映像に変換する装置に関し、特に、２次元映像から
通常速度の２倍の速度の３次元映像信号を生成する２次
元／３次元映像変換装置に関する。
【０００２】
【従来の技術】２次元映像から、基準となる第１映像信
号と、第１基準映像信号に対して遅延された第２映像信
号とを生成し、これらの一方を左目用映像信号とし、他
方を右目用映像信号とすることにより、２次元映像を３
次元映像に変換する２次元／３次元映像変換装置が知ら
れている。
号と、第１基準映像信号に対して遅延された第２映像信
号とを生成し、これらの一方を左目用映像信号とし、他
方を右目用映像信号とすることにより、２次元映像を３
次元映像に変換する２次元／３次元映像変換装置が知ら
れている。
【０００３】第１映像信号としては、一般に元の２次元
映像信号がそのまま用いられる。第１映像信号に対する
第２映像信号の遅延量は、２次元映像信号の映像の動き
の速度に応じて決定される。第２映像信号は、次のよう
にして生成される。
映像信号がそのまま用いられる。第１映像信号に対する
第２映像信号の遅延量は、２次元映像信号の映像の動き
の速度に応じて決定される。第２映像信号は、次のよう
にして生成される。
【０００４】つまり、２次元／３次元映像変換に入力さ
れた２次元映像信号の最新フィールドから過去所定フィ
ールド数分が、複数のフィールドメモリにフィールド単
位でそれぞれ格納される。そして、各フィールドメモリ
に格納されている２次元映像信号のうちから、２次元映
像信号の映像の動きの速度に応じて決定された遅延量に
対応する２次元映像信号が読み出される。フィールドメ
モリから読み出された２次元映像信号が第２映像信号で
ある。このようにして得られた左目用映像信号および右
目用映像信号は、フリッカの発生を防止するために、通
常速度の２倍の速度に変換される。
れた２次元映像信号の最新フィールドから過去所定フィ
ールド数分が、複数のフィールドメモリにフィールド単
位でそれぞれ格納される。そして、各フィールドメモリ
に格納されている２次元映像信号のうちから、２次元映
像信号の映像の動きの速度に応じて決定された遅延量に
対応する２次元映像信号が読み出される。フィールドメ
モリから読み出された２次元映像信号が第２映像信号で
ある。このようにして得られた左目用映像信号および右
目用映像信号は、フリッカの発生を防止するために、通
常速度の２倍の速度に変換される。
【０００５】図４は、２次元映像信号から倍速の３次元
映像信号を生成するための従来の２次元／３次元映像変
換装置の構成を示している。
映像信号を生成するための従来の２次元／３次元映像変
換装置の構成を示している。
【０００６】２次元／３次元映像変換装置は、２次元映
像信号を３次元映像信号に変換するための集積回路（Ｌ
ＳＩ）１００と、集積回路１００に接続された複数の遅
延用フィールドメモリ２００と、集積回路１００から出
力される左目用映像信号および右目用映像信号の周波数
を２倍にするための倍速化回路３００とから構成されて
いる。
像信号を３次元映像信号に変換するための集積回路（Ｌ
ＳＩ）１００と、集積回路１００に接続された複数の遅
延用フィールドメモリ２００と、集積回路１００から出
力される左目用映像信号および右目用映像信号の周波数
を２倍にするための倍速化回路３００とから構成されて
いる。
【０００７】図４においては、集積回路１００の構成要
素としては、遅延用フィールドメモリ２００へのデータ
の書き込みおよび遅延用フィールドメモリ２００からの
データの読み出しに関係する部分のみが図示されてい
る。つまり、集積回路１００の構成要素としては、ライ
ト側データパス１０１、ライト系タイミング発生部１０
２、リード側データパス１０３およびリード系タイミン
グ発生部１０４が図示されている。集積回路１００は、
これらの構成要素の他、動きベクトル検出部、ＣＰＵに
接続されるインタフェース等を備えている。
素としては、遅延用フィールドメモリ２００へのデータ
の書き込みおよび遅延用フィールドメモリ２００からの
データの読み出しに関係する部分のみが図示されてい
る。つまり、集積回路１００の構成要素としては、ライ
ト側データパス１０１、ライト系タイミング発生部１０
２、リード側データパス１０３およびリード系タイミン
グ発生部１０４が図示されている。集積回路１００は、
これらの構成要素の他、動きベクトル検出部、ＣＰＵに
接続されるインタフェース等を備えている。
【０００８】ライト系タイミング発生部１０２およびリ
ード系タイミング発生部１０４には、２次元映像信号の
水平同期信号ＨＳＹＮＣに基づいて生成された基準クロ
ック信号ＣＬＫ、２次元映像信号の垂直同期信号ＶＳＹ
ＮＣ、水平同期信号ＨＳＹＮＣに基づいて基準クロック
信号ＣＬＫで生成された水平同期信号ＨＤが入力してい
る。基準クロック信号ＣＬＫの周波数ｆCLK は、水平同
期信号ＨＤの周波数をｆH とすると、次の数式１で表さ
れる周波数となっている。
ード系タイミング発生部１０４には、２次元映像信号の
水平同期信号ＨＳＹＮＣに基づいて生成された基準クロ
ック信号ＣＬＫ、２次元映像信号の垂直同期信号ＶＳＹ
ＮＣ、水平同期信号ＨＳＹＮＣに基づいて基準クロック
信号ＣＬＫで生成された水平同期信号ＨＤが入力してい
る。基準クロック信号ＣＬＫの周波数ｆCLK は、水平同
期信号ＨＤの周波数をｆH とすると、次の数式１で表さ
れる周波数となっている。
【０００９】
【数１】
【００１０】集積回路１００には、２次元映像信号を構
成する輝度信号（Ｙ信号）ならびに色差信号（Ｒ−Ｙ信
号およびＢ−Ｙ信号）とが入力する。集積回路１００か
らは、相対的に時間差を有する右目用映像信号および左
目用映像信号が出力される。右目用映像信号は、右目用
輝度信号Ｙ（Ｒ）と右目用色差信号Ｒ−Ｙ（Ｒ）と右目
用色差信号Ｂ−Ｙ（Ｒ）とからなる。左目用映像信号
は、左目用輝度信号Ｙ（Ｌ）と左目用色差信号Ｒ−Ｙ
（Ｌ）と左目用色差信号Ｂ−Ｙ（Ｌ）とからなる。
成する輝度信号（Ｙ信号）ならびに色差信号（Ｒ−Ｙ信
号およびＢ−Ｙ信号）とが入力する。集積回路１００か
らは、相対的に時間差を有する右目用映像信号および左
目用映像信号が出力される。右目用映像信号は、右目用
輝度信号Ｙ（Ｒ）と右目用色差信号Ｒ−Ｙ（Ｒ）と右目
用色差信号Ｂ−Ｙ（Ｒ）とからなる。左目用映像信号
は、左目用輝度信号Ｙ（Ｌ）と左目用色差信号Ｒ−Ｙ
（Ｌ）と左目用色差信号Ｂ−Ｙ（Ｌ）とからなる。
【００１１】右目用映像信号および左目用映像信号のう
ちの一方は、集積回路１００に入力した２次元映像信号
がライト側データパス１０１を介してリード側データパ
ス１０３に送られた信号に基づいて生成される。右目用
映像信号および左目用映像信号のうちの他方は、集積回
路１００に入力した２次元映像信号がライト側データパ
ス１０１および遅延用フィールドメモリ２００を介して
リード側データパス１０３に送られた信号に基づいて生
成される。
ちの一方は、集積回路１００に入力した２次元映像信号
がライト側データパス１０１を介してリード側データパ
ス１０３に送られた信号に基づいて生成される。右目用
映像信号および左目用映像信号のうちの他方は、集積回
路１００に入力した２次元映像信号がライト側データパ
ス１０１および遅延用フィールドメモリ２００を介して
リード側データパス１０３に送られた信号に基づいて生
成される。
【００１２】ライト側データパス１０１に入力したＹ信
号、Ｒ−Ｙ信号およびＢ−Ｙ信号のフィールドメモリ２
００への書き込みは、基準クロック信号ＣＬＫにしたが
って行われる。つまり、遅延用フィールドメモリ２００
への書き込みクロックの周波数は、基準クロック信号Ｃ
ＬＫの周波数ｆCLK である。
号、Ｒ−Ｙ信号およびＢ−Ｙ信号のフィールドメモリ２
００への書き込みは、基準クロック信号ＣＬＫにしたが
って行われる。つまり、遅延用フィールドメモリ２００
への書き込みクロックの周波数は、基準クロック信号Ｃ
ＬＫの周波数ｆCLK である。
【００１３】フィールドメモリ２００に格納された信号
の読み出しも、基準クロック信号ＣＬＫにしたがって行
われる。つまり、遅延用フィールドメモリ２００の読み
出しクロックの周波数も、基準クロック信号ＣＬＫの周
波数ｆCLK である。
の読み出しも、基準クロック信号ＣＬＫにしたがって行
われる。つまり、遅延用フィールドメモリ２００の読み
出しクロックの周波数も、基準クロック信号ＣＬＫの周
波数ｆCLK である。
【００１４】したがって、集積回路１００から出力され
る右目用輝度信号Ｙ（Ｒ）、右目用色差信号Ｒ−Ｙ
（Ｒ）、右目用色差信号Ｂ−Ｙ（Ｒ）、左目用輝度信号
Ｙ（Ｌ）、左目用色差信号Ｒ−Ｙ（Ｌ）および左目用色
差信号Ｂ−Ｙ（Ｌ）の水平、垂直周波数は、２次元映像
信号の水平、垂直周波数と同じである。
る右目用輝度信号Ｙ（Ｒ）、右目用色差信号Ｒ−Ｙ
（Ｒ）、右目用色差信号Ｂ−Ｙ（Ｒ）、左目用輝度信号
Ｙ（Ｌ）、左目用色差信号Ｒ−Ｙ（Ｌ）および左目用色
差信号Ｂ−Ｙ（Ｌ）の水平、垂直周波数は、２次元映像
信号の水平、垂直周波数と同じである。
【００１５】倍速化回路３００は、集積回路１００から
出力される右目用輝度信号Ｙ（Ｒ）、右目用色差信号Ｒ
−Ｙ（Ｒ）、右目用色差信号Ｂ−Ｙ（Ｒ）、左目用輝度
信号Ｙ（Ｌ）、左目用色差信号Ｒ−Ｙ（Ｌ）および左目
用色差信号Ｂ−Ｙ（Ｌ）を、それぞれ格納する倍速用フ
ィールドメモリ３０１〜３０６、これらの倍速用フィー
ルドメモリ３０１〜３０６へのデータの書き込みを制御
する倍速用フィールドメモリライトタイミング発生回路
３０７、ならびにこれらの倍速用フィールドメモリ３０
１〜３０６からのデータの読み出しを制御する倍速用フ
ィールドメモリリードタイミング発生回路３０８を備え
ている。
出力される右目用輝度信号Ｙ（Ｒ）、右目用色差信号Ｒ
−Ｙ（Ｒ）、右目用色差信号Ｂ−Ｙ（Ｒ）、左目用輝度
信号Ｙ（Ｌ）、左目用色差信号Ｒ−Ｙ（Ｌ）および左目
用色差信号Ｂ−Ｙ（Ｌ）を、それぞれ格納する倍速用フ
ィールドメモリ３０１〜３０６、これらの倍速用フィー
ルドメモリ３０１〜３０６へのデータの書き込みを制御
する倍速用フィールドメモリライトタイミング発生回路
３０７、ならびにこれらの倍速用フィールドメモリ３０
１〜３０６からのデータの読み出しを制御する倍速用フ
ィールドメモリリードタイミング発生回路３０８を備え
ている。
【００１６】右目用映像信号が読み出される場合には、
倍速用フィールドメモリ３０１から右目用輝度信号Ｙ
（Ｒ）が読み出され、倍速用フィールドメモリ３０２か
ら右目用色差信号Ｒ−Ｙ（Ｒ）が読み出され、倍速用フ
ィールドメモリ３０３から右目用色差信号Ｂ−Ｙ（Ｒ）
が読み出される。左目用映像信号が読み出される場合に
は、倍速用フィールドメモリ３０４から左目用輝度信号
Ｙ（Ｌ）が読み出され、倍速用フィールドメモリ３０５
から左目用色差信号Ｒ−Ｙ（Ｌ）が読み出され、倍速用
フィールドメモリ３０６から左目用色差信号Ｂ−Ｙ
（Ｌ）が読み出される。
倍速用フィールドメモリ３０１から右目用輝度信号Ｙ
（Ｒ）が読み出され、倍速用フィールドメモリ３０２か
ら右目用色差信号Ｒ−Ｙ（Ｒ）が読み出され、倍速用フ
ィールドメモリ３０３から右目用色差信号Ｂ−Ｙ（Ｒ）
が読み出される。左目用映像信号が読み出される場合に
は、倍速用フィールドメモリ３０４から左目用輝度信号
Ｙ（Ｌ）が読み出され、倍速用フィールドメモリ３０５
から左目用色差信号Ｒ−Ｙ（Ｌ）が読み出され、倍速用
フィールドメモリ３０６から左目用色差信号Ｂ−Ｙ
（Ｌ）が読み出される。
【００１７】倍速用フィールドメモリ３０１〜３０６お
よび倍速用フィールドメモリライトタイミング発生回路
３０７には、書き込みクロックとして、基準クロック信
号ＣＬＫが入力している。倍速用フィールドメモリ３０
１〜３０６および倍速用フィールドメモリリードタイミ
ング発生回路３０８には、読み出しクロックとして、基
準クロック信号ＣＬＫの２倍の周波数のクロック信号Ｃ
ＬＫａが入力している。
よび倍速用フィールドメモリライトタイミング発生回路
３０７には、書き込みクロックとして、基準クロック信
号ＣＬＫが入力している。倍速用フィールドメモリ３０
１〜３０６および倍速用フィールドメモリリードタイミ
ング発生回路３０８には、読み出しクロックとして、基
準クロック信号ＣＬＫの２倍の周波数のクロック信号Ｃ
ＬＫａが入力している。
【００１８】つまり、読み出しクロック信号ＣＬＫａの
周波数ｆCLKaは、数式２で示すように、書き込みクロッ
ク信号ＣＬＫの周波数ｆCLK の２倍となっている。
周波数ｆCLKaは、数式２で示すように、書き込みクロッ
ク信号ＣＬＫの周波数ｆCLK の２倍となっている。
【００１９】
【数２】
【００２０】したがって、倍速化回路３００から出力さ
れる映像信号は、２次元映像信号に対して水平、垂直周
波数が２倍の信号となる。
れる映像信号は、２次元映像信号に対して水平、垂直周
波数が２倍の信号となる。
【００２１】遅延用フィールドメモリが４つ設けられて
おり、かつ左目用映像信号が右目用映像信号に対して、
２フィールド遅延している場合の、各部の信号を図５に
示しておく。
おり、かつ左目用映像信号が右目用映像信号に対して、
２フィールド遅延している場合の、各部の信号を図５に
示しておく。
【００２２】
【発明が解決しようとする課題】従来の２次元／３次元
映像変換装置では、倍速の３次元映像信号を生成するた
めに、フィールドメモリを備えた倍速化回路が必要であ
るので、コストが高くなるという問題がある。
映像変換装置では、倍速の３次元映像信号を生成するた
めに、フィールドメモリを備えた倍速化回路が必要であ
るので、コストが高くなるという問題がある。
【００２３】この発明は、従来に比べてフィールドメモ
リ数を削減でき、コストの低廉化が図れる２次元／３次
元映像変換装置を提供することを目的とする。
リ数を削減でき、コストの低廉化が図れる２次元／３次
元映像変換装置を提供することを目的とする。
【００２４】
【課題を解決するための手段】この発明による２次元／
３次元映像変換装置は、入力された２次元映像信号を、
最新フィールドから過去所定フィールド数分記憶するた
めの複数のフィールドメモリと、複数のフィールドメモ
リから、相対的に時間差を有する２つの映像信号をそれ
ぞれ読み出して、一方を左目用映像信号として出力し、
他方を右目用映像信号として出力する手段とを備えた２
次元／３次元映像変換装置において、各フィールドメモ
リの読み出しクロックの周波数が、各フィールドメモリ
の書き込みクロックの周波数の２倍に設定されているこ
とを特徴とする。
３次元映像変換装置は、入力された２次元映像信号を、
最新フィールドから過去所定フィールド数分記憶するた
めの複数のフィールドメモリと、複数のフィールドメモ
リから、相対的に時間差を有する２つの映像信号をそれ
ぞれ読み出して、一方を左目用映像信号として出力し、
他方を右目用映像信号として出力する手段とを備えた２
次元／３次元映像変換装置において、各フィールドメモ
リの読み出しクロックの周波数が、各フィールドメモリ
の書き込みクロックの周波数の２倍に設定されているこ
とを特徴とする。
【００２５】各フィールドメモリの読み出しクロックの
周波数が、各フィールドメモリの書き込みクロックの周
波数の２倍に設定されているので、フィールドメモリか
ら読み出された左目用映像信号および右目用映像信号
は、２次元映像信号に対して水平、垂直周波数が２倍の
信号となる。
周波数が、各フィールドメモリの書き込みクロックの周
波数の２倍に設定されているので、フィールドメモリか
ら読み出された左目用映像信号および右目用映像信号
は、２次元映像信号に対して水平、垂直周波数が２倍の
信号となる。
【００２６】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。
の実施の形態について説明する。
【００２７】図１は、２次元／３次元映像変換装置の構
成を示している。
成を示している。
【００２８】２次元／３次元映像変換装置は、２次元映
像信号を３次元映像信号に変換するための集積回路（Ｌ
ＳＩ）１０と、集積回路１０に接続された複数の遅延用
フィールドメモリ２０とから構成されている。
像信号を３次元映像信号に変換するための集積回路（Ｌ
ＳＩ）１０と、集積回路１０に接続された複数の遅延用
フィールドメモリ２０とから構成されている。
【００２９】図１においては、集積回路１０の構成要素
としては、遅延用フィールドメモリ２０へのデータの書
き込みおよび遅延用フィールドメモリ２０からのデータ
の読み出しに関係する部分のみが図示されている。つま
り、集積回路１０の構成要素としては、ライト側データ
パス１１、ライト系タイミング発生部１２、リード側デ
ータパス１３およびリード系タイミング発生部１４が図
示されている。集積回路１０は、これらの構成要素の
他、動きベクトル検出部、ＣＰＵに接続されるインタフ
ェース等を備えている。
としては、遅延用フィールドメモリ２０へのデータの書
き込みおよび遅延用フィールドメモリ２０からのデータ
の読み出しに関係する部分のみが図示されている。つま
り、集積回路１０の構成要素としては、ライト側データ
パス１１、ライト系タイミング発生部１２、リード側デ
ータパス１３およびリード系タイミング発生部１４が図
示されている。集積回路１０は、これらの構成要素の
他、動きベクトル検出部、ＣＰＵに接続されるインタフ
ェース等を備えている。
【００３０】集積回路１０には、２次元映像信号を構成
する輝度信号（Ｙ信号）ならびに色差信号（Ｒ−Ｙ信号
およびＢ−Ｙ信号）とが入力する。集積回路１０から
は、相対的に時間差を有する右目用映像信号および左目
用映像信号が出力される。右目用映像信号は、右目用輝
度信号Ｙ（Ｒ）と右目用色差信号Ｒ−Ｙ（Ｒ）および右
目用色差信号Ｂ−Ｙ（Ｒ）とからなる。左目用映像信号
は、左目用輝度信号Ｙ（Ｌ）と左目用色差信号Ｒ−Ｙ
（Ｌ）および左目用色差信号Ｂ−Ｙ（Ｌ）とからなる。
する輝度信号（Ｙ信号）ならびに色差信号（Ｒ−Ｙ信号
およびＢ−Ｙ信号）とが入力する。集積回路１０から
は、相対的に時間差を有する右目用映像信号および左目
用映像信号が出力される。右目用映像信号は、右目用輝
度信号Ｙ（Ｒ）と右目用色差信号Ｒ−Ｙ（Ｒ）および右
目用色差信号Ｂ−Ｙ（Ｒ）とからなる。左目用映像信号
は、左目用輝度信号Ｙ（Ｌ）と左目用色差信号Ｒ−Ｙ
（Ｌ）および左目用色差信号Ｂ−Ｙ（Ｌ）とからなる。
【００３１】この２次元／３次元映像変換装置には、２
次元／３次元映像変換モードとして、次の３つのモード
がある。
次元／３次元映像変換モードとして、次の３つのモード
がある。
【００３２】（１）第１通常速度変換モード 第１通常速度変換モードは、２次元映像信号と水平、垂
直周波数が同じ３次元映像信号を生成するためのモード
であり、かつ右目用映像信号および左目用映像信号のう
ちの一方が、フィールドメモリを介さずにリード側デー
タパス１３に送られた２次元映像信号に基づいて生成さ
れるモードである。
直周波数が同じ３次元映像信号を生成するためのモード
であり、かつ右目用映像信号および左目用映像信号のう
ちの一方が、フィールドメモリを介さずにリード側デー
タパス１３に送られた２次元映像信号に基づいて生成さ
れるモードである。
【００３３】（２）第２通常速度変換モード 第２通常速度変換モードは、２次元映像信号と水平、垂
直周波数が同じ３次元映像信号を生成するためのモード
であり、かつ右目用映像信号および左目用映像信号の両
方がフィールドメモリを介してリード側データパス１３
に送られた２次元映像信号に基づいて生成されるモード
である。
直周波数が同じ３次元映像信号を生成するためのモード
であり、かつ右目用映像信号および左目用映像信号の両
方がフィールドメモリを介してリード側データパス１３
に送られた２次元映像信号に基づいて生成されるモード
である。
【００３４】（３）倍速変換モード 倍速変換モードは、２次元映像信号に対して水平、垂直
周波数が２倍の３次元映像信号を生成するためのモード
である。この場合には、右目用映像信号および左目用映
像信号の両方がフィールドメモリを介してリード側デー
タパス１３に送られた２次元映像信号に基づいて生成さ
れる。
周波数が２倍の３次元映像信号を生成するためのモード
である。この場合には、右目用映像信号および左目用映
像信号の両方がフィールドメモリを介してリード側デー
タパス１３に送られた２次元映像信号に基づいて生成さ
れる。
【００３５】集積回路１０には、２次元映像信号の水平
同期信号ＨＳＹＮＣに基づいて生成された第１基準クロ
ック信号ＣＬＫ１、２次元映像信号の水平同期信号ＨＳ
ＹＮＣに基づいて生成された第２基準クロック信号ＣＬ
Ｋ２、２次元映像信号の垂直同期信号ＶＳＹＮＣ、２次
元映像信号の水平同期信号ＨＳＹＮＣに基づいて第１基
準クロック信号ＣＬＫ１で生成された第１水平同期信号
ＨＤ１および２次元映像信号の水平同期信号ＨＳＹＮＣ
に基づいて第２基準クロック信号ＣＬＫ２で生成された
第２水平同期信号ＨＤ２が入力している。
同期信号ＨＳＹＮＣに基づいて生成された第１基準クロ
ック信号ＣＬＫ１、２次元映像信号の水平同期信号ＨＳ
ＹＮＣに基づいて生成された第２基準クロック信号ＣＬ
Ｋ２、２次元映像信号の垂直同期信号ＶＳＹＮＣ、２次
元映像信号の水平同期信号ＨＳＹＮＣに基づいて第１基
準クロック信号ＣＬＫ１で生成された第１水平同期信号
ＨＤ１および２次元映像信号の水平同期信号ＨＳＹＮＣ
に基づいて第２基準クロック信号ＣＬＫ２で生成された
第２水平同期信号ＨＤ２が入力している。
【００３６】図２は、第１基準クロック信号ＣＬＫ１お
よび第１水平同期信号ＨＤ１を発生するための位相同期
回路（ＰＬＬ回路）を示している。
よび第１水平同期信号ＨＤ１を発生するための位相同期
回路（ＰＬＬ回路）を示している。
【００３７】位相同期回路の入力は２次元映像信号の水
平同期信号ＨＳＹＮＣであり、位相同期回路の出力は第
１水平同期信号ＨＤ１である。位相同期回路の入力であ
る水平同期信号ＨＳＹＮＣと、位相同期回路の出力であ
る第１水平同期信号ＨＤ１との位相比較結果が位相比較
部３１によって電圧に変換される。位相比較部３１の出
力電圧は、低域通過フィルタ（ＬＰＦ）３２で平滑化さ
れた後、電圧制御発振器（ＶＣＯ）３３に送られる。電
圧制御発振器３３では、その入力電圧に応じた周波数の
信号を出力する。
平同期信号ＨＳＹＮＣであり、位相同期回路の出力は第
１水平同期信号ＨＤ１である。位相同期回路の入力であ
る水平同期信号ＨＳＹＮＣと、位相同期回路の出力であ
る第１水平同期信号ＨＤ１との位相比較結果が位相比較
部３１によって電圧に変換される。位相比較部３１の出
力電圧は、低域通過フィルタ（ＬＰＦ）３２で平滑化さ
れた後、電圧制御発振器（ＶＣＯ）３３に送られる。電
圧制御発振器３３では、その入力電圧に応じた周波数の
信号を出力する。
【００３８】電圧制御発振器３３の出力（信号ａ）は、
第１基準クロック信号ＣＬＫ１として取り出されるとと
もに２分周回路３４に送られる。２分周回路３４から
は、電圧制御発振器３３の出力信号ａの周波数が１／２
にされた信号ｂが出力される。２分周回路３４の出力信
号ｂは、９１０分周回路３５に送られる。９１０分周回
路３５からは、２分周回路３４の出力信号ｂの周波数が
１／９１０にされた信号ＨＤ１が出力される。
第１基準クロック信号ＣＬＫ１として取り出されるとと
もに２分周回路３４に送られる。２分周回路３４から
は、電圧制御発振器３３の出力信号ａの周波数が１／２
にされた信号ｂが出力される。２分周回路３４の出力信
号ｂは、９１０分周回路３５に送られる。９１０分周回
路３５からは、２分周回路３４の出力信号ｂの周波数が
１／９１０にされた信号ＨＤ１が出力される。
【００３９】電圧制御発振器３３から出力される信号
（第１基準クロック信号ＣＬＫ１）の周波数ｆCLK1は、
位相同期回路の入出力の位相差が０である場合には、水
平同期信号ＨＳＹＮＣの周波数ｆH （１５．７５〔ｋＨ
ｚ〕）の１８２０倍である。つまり、第１基準クロック
信号ＣＬＫ１の周波数ｆCLK1は、１８２０ｆH であり、
約２８．６〔ＭＨｚ〕となる。
（第１基準クロック信号ＣＬＫ１）の周波数ｆCLK1は、
位相同期回路の入出力の位相差が０である場合には、水
平同期信号ＨＳＹＮＣの周波数ｆH （１５．７５〔ｋＨ
ｚ〕）の１８２０倍である。つまり、第１基準クロック
信号ＣＬＫ１の周波数ｆCLK1は、１８２０ｆH であり、
約２８．６〔ＭＨｚ〕となる。
【００４０】第１基準クロック信号ＣＬＫ１は、２次元
映像信号の水平同期信号ＨＳＹＮＣの１周期が１８２０
クロックに分割された信号となる。２次元映像信号がＶ
ＴＲで再生された映像である場合には、水平同期信号Ｈ
ＳＹＮＣの周波数が変動することがある。第１基準クロ
ック信号ＣＬＫ１の周波数は、水平同期信号ＨＳＹＮＣ
の周波数の変動に応じて変動する。
映像信号の水平同期信号ＨＳＹＮＣの１周期が１８２０
クロックに分割された信号となる。２次元映像信号がＶ
ＴＲで再生された映像である場合には、水平同期信号Ｈ
ＳＹＮＣの周波数が変動することがある。第１基準クロ
ック信号ＣＬＫ１の周波数は、水平同期信号ＨＳＹＮＣ
の周波数の変動に応じて変動する。
【００４１】第２基準クロック信号ＣＬＫ２および第２
水平同期信号ＨＤ２も、図２と同様な位相同期回路によ
って生成される。第２基準クロック信号ＣＬＫ２の周波
数ｆ CLK2は、位相同期回路の入出力の位相差が０である
場合には、水平同期信号ＨＳＹＮＣの周波数ｆH （１
５．７５〔ｋＨｚ〕）の１８２０倍である。つまり、第
２基準クロック信号ＣＬＫ２の周波数ｆCLK2は、１８２
０ｆH であり、約２８．６〔ＭＨｚ〕となる。
水平同期信号ＨＤ２も、図２と同様な位相同期回路によ
って生成される。第２基準クロック信号ＣＬＫ２の周波
数ｆ CLK2は、位相同期回路の入出力の位相差が０である
場合には、水平同期信号ＨＳＹＮＣの周波数ｆH （１
５．７５〔ｋＨｚ〕）の１８２０倍である。つまり、第
２基準クロック信号ＣＬＫ２の周波数ｆCLK2は、１８２
０ｆH であり、約２８．６〔ＭＨｚ〕となる。
【００４２】第２基準クロック信号ＣＬＫ２および第２
水平同期信号ＨＤ２を生成するための位相同期回路で
は、低域通過フィルタ（ＬＰＦ）のカットオフ周波数
が、図２の低域通過フィルタ（ＬＰＦ）３２のカットオ
フ周波数より低く設定されている。このため、第２基準
クロック信号ＣＬＫ２は、水平同期信号ＨＳＹＮＣの周
波数が変動しても、周波数変動の少ない信号となる。
水平同期信号ＨＤ２を生成するための位相同期回路で
は、低域通過フィルタ（ＬＰＦ）のカットオフ周波数
が、図２の低域通過フィルタ（ＬＰＦ）３２のカットオ
フ周波数より低く設定されている。このため、第２基準
クロック信号ＣＬＫ２は、水平同期信号ＨＳＹＮＣの周
波数が変動しても、周波数変動の少ない信号となる。
【００４３】図１を参照して、第１基準クロック信号Ｃ
ＬＫ１は、２分周回路１５によって２分周される。２分
周回路１５から出力される第３クロック信号ＣＬＫ３
は、ライト系タイミング発生部１２および第１セレクタ
１６に送られる。第３クロック信号ＣＬＫ３の周波数ｆ
CLK3は、第１基準クロック信号ＣＬＫ１の周波数ｆCLK1
の１／２である。
ＬＫ１は、２分周回路１５によって２分周される。２分
周回路１５から出力される第３クロック信号ＣＬＫ３
は、ライト系タイミング発生部１２および第１セレクタ
１６に送られる。第３クロック信号ＣＬＫ３の周波数ｆ
CLK3は、第１基準クロック信号ＣＬＫ１の周波数ｆCLK1
の１／２である。
【００４４】第２基準クロック信号ＣＬＫ２は、第１セ
レクタ１６に送られるとともに、２分周回路１７に送ら
れる。２分周回路１７から出力される第４クロック信号
ＣＬＫ４は、第１セレクタ１６に送られる。第４クロッ
ク信号ＣＬＫ４の周波数ｆCL K4は、第２基準クロック信
号ＣＬＫ２の周波数ｆCLK2の１／２である。
レクタ１６に送られるとともに、２分周回路１７に送ら
れる。２分周回路１７から出力される第４クロック信号
ＣＬＫ４は、第１セレクタ１６に送られる。第４クロッ
ク信号ＣＬＫ４の周波数ｆCL K4は、第２基準クロック信
号ＣＬＫ２の周波数ｆCLK2の１／２である。
【００４５】垂直同期信号ＶＳＹＮＣは、ライト系タイ
ミング発生部１２およびリード系タイミング発生部１４
に送られる。第１水平同期信号ＨＤ１は、ライト系タイ
ミング発生部１２に送られるとともに第２セレクタ１８
に送られる。第２水平同期信号ＨＤ２は第２セレクタ１
８に送られる。
ミング発生部１２およびリード系タイミング発生部１４
に送られる。第１水平同期信号ＨＤ１は、ライト系タイ
ミング発生部１２に送られるとともに第２セレクタ１８
に送られる。第２水平同期信号ＨＤ２は第２セレクタ１
８に送られる。
【００４６】第１セレクタ１６は、設定されている２次
元／３次元映像変換モードに応じて、第３クロック信号
ＣＬＫ３、第２基準クロック信号ＣＬＫ２および第４ク
ロック信号ＣＬＫ４のうちから、一つを選択してリード
系タイミング発生部１４に送る。
元／３次元映像変換モードに応じて、第３クロック信号
ＣＬＫ３、第２基準クロック信号ＣＬＫ２および第４ク
ロック信号ＣＬＫ４のうちから、一つを選択してリード
系タイミング発生部１４に送る。
【００４７】第２セレクタ１８は、設定されている２次
元／３次元映像変換モードに応じて、第１水平同期信号
ＨＤ１および第２水平同期信号ＨＤ２のうちから、一つ
を選択してリード系タイミング発生部１４に送る。
元／３次元映像変換モードに応じて、第１水平同期信号
ＨＤ１および第２水平同期信号ＨＤ２のうちから、一つ
を選択してリード系タイミング発生部１４に送る。
【００４８】２次元／３次元映像変換モードとして第１
通常速度変換モードが設定されている場合には、第１セ
レクタ１６は、第３クロック信号ＣＬＫ３を選択してリ
ード系タイミング発生部１４に送る。この場合には、フ
ィールドメモリ２０の書き込みクロックおよび読み出し
クロックは、第１基準クロック信号ＣＬＫ１が２分周さ
れた第３クロック信号ＣＬＫ３となる。したがって、集
積回路１０の動作は、図４の集積回路１００の動作と全
く同じとなる。
通常速度変換モードが設定されている場合には、第１セ
レクタ１６は、第３クロック信号ＣＬＫ３を選択してリ
ード系タイミング発生部１４に送る。この場合には、フ
ィールドメモリ２０の書き込みクロックおよび読み出し
クロックは、第１基準クロック信号ＣＬＫ１が２分周さ
れた第３クロック信号ＣＬＫ３となる。したがって、集
積回路１０の動作は、図４の集積回路１００の動作と全
く同じとなる。
【００４９】２次元／３次元映像変換モードとして第２
通常速度変換モードが設定されている場合には、第１セ
レクタ１６は、第４クロック信号ＣＬＫ４を選択してリ
ード系タイミング発生部１４に送る。この場合には、フ
ィールドメモリ２０の書き込みクロックは、第１基準ク
ロック信号ＣＬＫ１が２分周された第３クロック信号Ｃ
ＬＫ３となり、フィールドメモリ２０の読み出しクロッ
クは第２基準クロック信号ＣＬＫ２が２分周された第４
クロック信号ＣＬＫ４となる。したがって、２次元映像
信号の水平同期信号ＨＳＹＮＣの周波数が変動しても、
ジッターが吸収される。
通常速度変換モードが設定されている場合には、第１セ
レクタ１６は、第４クロック信号ＣＬＫ４を選択してリ
ード系タイミング発生部１４に送る。この場合には、フ
ィールドメモリ２０の書き込みクロックは、第１基準ク
ロック信号ＣＬＫ１が２分周された第３クロック信号Ｃ
ＬＫ３となり、フィールドメモリ２０の読み出しクロッ
クは第２基準クロック信号ＣＬＫ２が２分周された第４
クロック信号ＣＬＫ４となる。したがって、２次元映像
信号の水平同期信号ＨＳＹＮＣの周波数が変動しても、
ジッターが吸収される。
【００５０】２次元／３次元映像変換モードとして倍速
変換モードが設定されている場合には、第１セレクタ１
６は、第２基準クロック信号ＣＬＫ２を選択してリード
系タイミング発生部１４に送る。この場合には、フィー
ルドメモリ２０の書き込みクロックは、第１基準クロッ
ク信号ＣＬＫ１が２分周された第３クロック信号ＣＬＫ
３となり、フィールドメモリ２０の読み出しクロックは
第２基準クロック信号ＣＬＫ２となる。
変換モードが設定されている場合には、第１セレクタ１
６は、第２基準クロック信号ＣＬＫ２を選択してリード
系タイミング発生部１４に送る。この場合には、フィー
ルドメモリ２０の書き込みクロックは、第１基準クロッ
ク信号ＣＬＫ１が２分周された第３クロック信号ＣＬＫ
３となり、フィールドメモリ２０の読み出しクロックは
第２基準クロック信号ＣＬＫ２となる。
【００５１】つまり、２次元／３次元映像変換モードと
して倍速変換モードが設定されている場合には、フィー
ルドメモリ２０の読み出しクロックの周波数は、書き込
みクロックの周波数の２倍となっている。したがって、
集積回路１０から出力される３次元映像信号は、２次元
映像信号に対して水平、垂直周波数が２倍の信号とな
る。また、２次元映像信号の水平同期信号ＨＳＹＮＣの
周波数が変動しても、ジッターが吸収される。
して倍速変換モードが設定されている場合には、フィー
ルドメモリ２０の読み出しクロックの周波数は、書き込
みクロックの周波数の２倍となっている。したがって、
集積回路１０から出力される３次元映像信号は、２次元
映像信号に対して水平、垂直周波数が２倍の信号とな
る。また、２次元映像信号の水平同期信号ＨＳＹＮＣの
周波数が変動しても、ジッターが吸収される。
【００５２】図３は、２次元／３次元映像変換モードと
して倍速変換モードが設定されている場合の各部の信号
を示している。なお、この図３は、遅延用フィールドメ
モリが４つ設けられており、かつ左目用映像信号が右目
用映像信号に対して、２フィールド遅延している場合の
例を示している。
して倍速変換モードが設定されている場合の各部の信号
を示している。なお、この図３は、遅延用フィールドメ
モリが４つ設けられており、かつ左目用映像信号が右目
用映像信号に対して、２フィールド遅延している場合の
例を示している。
【００５３】この実施の形態では、図４に示す従来の２
次元／３次元映像変換装置に比べて倍速化回路が不要と
なるため、回路の単純化が図れるとともにコストの低廉
化が図れる。
次元／３次元映像変換装置に比べて倍速化回路が不要と
なるため、回路の単純化が図れるとともにコストの低廉
化が図れる。
【００５４】
【発明の効果】この発明によれば、従来に比べてフィー
ルドメモリ数を削減でき、コストの低廉化が図れる。
ルドメモリ数を削減でき、コストの低廉化が図れる。
【図１】２次元／３次元映像変換装置の構成を示すブロ
ック図である。
ック図である。
【図２】第１基準クロックＣＬＫ１および第１水平同期
信号ＨＤ１を発生するための位相同期回路を示す電気回
路図である。
信号ＨＤ１を発生するための位相同期回路を示す電気回
路図である。
【図３】２次元／３次元映像変換モードとして倍速変換
モードが設定されている場合の図１の各部の信号を示す
タイムチャートである。
モードが設定されている場合の図１の各部の信号を示す
タイムチャートである。
【図４】２次元映像信号から倍速３次元映像信号を生成
するための従来の２次元／３次元映像変換装置の構成を
示すブロック図である。
するための従来の２次元／３次元映像変換装置の構成を
示すブロック図である。
【図５】図４の各部の信号を示すタイムチャートであ
る。
る。
１０ 集積回路 １１ ライト側データパス １２ ライト系タイミング発生部 １３ リード側データパス １４ リード系タイミング発生部 １５ ２分周回路 １６ 第１セレクタ １７ ２分周回路 １８ 第２セレクタ ２０ 遅延用フィールドメモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 治彦 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (1)
- 【請求項１】 入力された２次元映像信号を、最新フィ
ールドから過去所定フィールド数分記憶するための複数
のフィールドメモリと、複数のフィールドメモリから、
相対的に時間差を有する２つの映像信号をそれぞれ読み
出して、一方を左目用映像信号として出力し、他方を右
目用映像信号として出力する手段とを備えた２次元／３
次元映像変換装置において、 各フィールドメモリの読み出しクロックの周波数が、各
フィールドメモリの書き込みクロックの周波数の２倍に
設定されていることを特徴とする２次元／３次元映像変
換装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8240408A JP2846858B2 (ja) | 1996-09-11 | 1996-09-11 | ２次元／３次元映像変換装置 |
| PCT/JP1997/002471 WO1998004087A1 (en) | 1996-07-18 | 1997-07-16 | Device and method for converting two-dimensional video into three-dimensional video |
| US09/147,518 US6445833B1 (en) | 1996-07-18 | 1997-07-16 | Device and method for converting two-dimensional video into three-dimensional video |
| DE69739179T DE69739179D1 (de) | 1996-07-18 | 1997-07-16 | Eidimensionale bilder |
| KR10-1999-7000337A KR100445619B1 (ko) | 1996-07-18 | 1997-07-16 | 2차원 영상을 3차원 영상으로 변환하는 장치 및 방법 |
| EP97930812A EP0918439B1 (en) | 1996-07-18 | 1997-07-16 | Device for converting two-dimensional video into three-dimensional video |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8240408A JP2846858B2 (ja) | 1996-09-11 | 1996-09-11 | ２次元／３次元映像変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093993A true JPH1093993A (ja) | 1998-04-10 |
| JP2846858B2 JP2846858B2 (ja) | 1999-01-13 |
Family
ID=17059029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8240408A Expired - Fee Related JP2846858B2 (ja) | 1996-07-18 | 1996-09-11 | ２次元／３次元映像変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2846858B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018121314A (ja) * | 2017-01-29 | 2018-08-02 | 大竹技研株式会社 | 平面画像から立体画像を作成する立体化方法 |
-
1996
- 1996-09-11 JP JP8240408A patent/JP2846858B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018121314A (ja) * | 2017-01-29 | 2018-08-02 | 大竹技研株式会社 | 平面画像から立体画像を作成する立体化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2846858B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09181967A (ja) | テレシネ信号変換方法、及びアップコンバータ | |
| EP0136625B1 (en) | Scan line synchronizer | |
| JP3302202B2 (ja) | 表示制御装置 | |
| JP2846858B2 (ja) | ２次元／３次元映像変換装置 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JP4449102B2 (ja) | 画像表示装置 | |
| JP2002190985A (ja) | 多画面映像信号処理装置 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP3251518B2 (ja) | 同期結合装置 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JPH1188911A (ja) | ３次元映像信号生成装置 | |
| JP3118809B2 (ja) | 同期回路 | |
| JP2663484B2 (ja) | メモリ装置 | |
| JPS6161755B2 (ja) | ||
| JP4178684B2 (ja) | 外部同期システムおよびこれを用いたカメラシステム | |
| JPH0898197A (ja) | 撮像装置 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| KR19990041813A (ko) | 채배주파수 발생회로 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPH05344377A (ja) | タイミング発生装置 | |
| JPH05110552A (ja) | データ伝送装置 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPH06253337A (ja) | タイムベースコレクタ装置 | |
| JPS6211546B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |