JPH1094242A - 半導体素子の誤点弧保護方法 - Google Patents
半導体素子の誤点弧保護方法Info
- Publication number
- JPH1094242A JPH1094242A JP8247795A JP24779596A JPH1094242A JP H1094242 A JPH1094242 A JP H1094242A JP 8247795 A JP8247795 A JP 8247795A JP 24779596 A JP24779596 A JP 24779596A JP H1094242 A JPH1094242 A JP H1094242A
- Authority
- JP
- Japan
- Prior art keywords
- period
- firing
- current
- semiconductor
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】従来半導体素子の誤点弧防止は、dv/dt耐
量が低下する期間が素子によりばらつくため、これを完
全に防護することが困難であった。また素子の直列動作
においてdv/dt耐量のばらつきより、誤点弧をまぬ
がれた素子に過剰な陽極電圧が印加され、素子を破壊す
る原因となっていた。 【解決手段】陽極と陰極及び点弧ゲート電極を有する素
子を動作させるとき、素子の陽極電圧vのdv/dt耐
量が規格を下回るターンオフ直後の一定期間、点弧ゲー
ト電極に正の電流を与えることにより誤点弧から素子を
防護し、半導体素子の破壊を防止する。また、複数の前
記半導体素子を直列に動作する場合、dv/dt耐量が
規格を下回る期間にばらつきが含まれるとき、ばらつき
範囲の最大期間、全ての半導体素子の点弧ゲート電極に
正の電流を与えて誤点弧から素子を防護することによ
り、素子を過剰陽極電圧から保護する。
量が低下する期間が素子によりばらつくため、これを完
全に防護することが困難であった。また素子の直列動作
においてdv/dt耐量のばらつきより、誤点弧をまぬ
がれた素子に過剰な陽極電圧が印加され、素子を破壊す
る原因となっていた。 【解決手段】陽極と陰極及び点弧ゲート電極を有する素
子を動作させるとき、素子の陽極電圧vのdv/dt耐
量が規格を下回るターンオフ直後の一定期間、点弧ゲー
ト電極に正の電流を与えることにより誤点弧から素子を
防護し、半導体素子の破壊を防止する。また、複数の前
記半導体素子を直列に動作する場合、dv/dt耐量が
規格を下回る期間にばらつきが含まれるとき、ばらつき
範囲の最大期間、全ての半導体素子の点弧ゲート電極に
正の電流を与えて誤点弧から素子を防護することによ
り、素子を過剰陽極電圧から保護する。
Description
【0001】
【発明の属する技術分野】本発明は半導体素子の誤点弧
保護方法に係り、特にオン、オフ制御可能な半導体素子
を電力変換装置等に使用する場合に、陽極、陰極間に印
加する電圧(以下陽極電圧と略称)の時間変化率の大き
さに関連する半導体素子の誤点弧による破壊から半導体
素子を防護する方法を提供しようとするものである。
保護方法に係り、特にオン、オフ制御可能な半導体素子
を電力変換装置等に使用する場合に、陽極、陰極間に印
加する電圧(以下陽極電圧と略称)の時間変化率の大き
さに関連する半導体素子の誤点弧による破壊から半導体
素子を防護する方法を提供しようとするものである。
【0002】
【従来の技術】従来オン、オフ制御が可能なサイリスタ
等の半導体素子(以下素子と略称)を電力変換装置等に
使用する場合、その陽極電圧をv、時間をtとすると
き、急峻な時間変化率dv/dtを有する陽極電圧vが
印加されれば、点弧ゲートに信号電流を入力しないにも
かかわらず素子がオンする誤点弧を生ずることが知られ
ている。
等の半導体素子(以下素子と略称)を電力変換装置等に
使用する場合、その陽極電圧をv、時間をtとすると
き、急峻な時間変化率dv/dtを有する陽極電圧vが
印加されれば、点弧ゲートに信号電流を入力しないにも
かかわらず素子がオンする誤点弧を生ずることが知られ
ている。
【0003】誤点弧は素子の破壊にもつながるため、素
子と並列にキャパシタンス等を接続し、素子に流れる電
流の立ち上がり抑えるスナバ回路を用いて、急峻なdv
/dtによる素子の誤点弧を防止する方法が従来から用
いられてきた。
子と並列にキャパシタンス等を接続し、素子に流れる電
流の立ち上がり抑えるスナバ回路を用いて、急峻なdv
/dtによる素子の誤点弧を防止する方法が従来から用
いられてきた。
【0004】次に図3〜図5を用いて、素子の誤点弧に
ついて説明する。図3に、素子の陽極電流iの時間変化
を太い実線で、陽極電圧vの時間変化を太い破線で示
す。素子に流れるオン電流iを減少させ、僅かに逆方向
に流れた時点で素子はオフとなり、ほぼ零であったオン
状態の陽極電圧vは負の方向に鋭く振り込まれる。素子
に次のサイクルの順電圧が破線で示されるように再印加
されても、点弧ゲートからの信号電流の入力がなけれ
ば、素子に流れる電流iは零の状態が維持される。
ついて説明する。図3に、素子の陽極電流iの時間変化
を太い実線で、陽極電圧vの時間変化を太い破線で示
す。素子に流れるオン電流iを減少させ、僅かに逆方向
に流れた時点で素子はオフとなり、ほぼ零であったオン
状態の陽極電圧vは負の方向に鋭く振り込まれる。素子
に次のサイクルの順電圧が破線で示されるように再印加
されても、点弧ゲートからの信号電流の入力がなけれ
ば、素子に流れる電流iは零の状態が維持される。
【0005】しかし図3に矢印の範囲で示すように、素
子がターンオフした直後にdv/dt耐量が素子の定格
値を満たさない期間が生ずる。このとき図4に示すよう
に、外部回路から陽極に、高いdv/dtを有する電圧
vが侵入すれば、点弧ゲートに何等の信号電圧も加えて
いないにもかかわらず素子は誤点弧し、図の太い実線で
示すようにオン電流、すなわち誤点弧電流iが流れる。
子がターンオフした直後にdv/dt耐量が素子の定格
値を満たさない期間が生ずる。このとき図4に示すよう
に、外部回路から陽極に、高いdv/dtを有する電圧
vが侵入すれば、点弧ゲートに何等の信号電圧も加えて
いないにもかかわらず素子は誤点弧し、図の太い実線で
示すようにオン電流、すなわち誤点弧電流iが流れる。
【0006】すなわち、素子がターンオフした直後に、
あるdv/dtの値を有する電圧が陽極回路に進入すれ
ば、素子のdv/dt耐量の定格値以下であっても、侵
入のタイミングにより誤点弧が発生する場合がある。
あるdv/dtの値を有する電圧が陽極回路に進入すれ
ば、素子のdv/dt耐量の定格値以下であっても、侵
入のタイミングにより誤点弧が発生する場合がある。
【0007】また例えば2ケの素子が直列接続されてい
るとき、各素子固有のdv/dt耐量の差により一方の
素子が誤点弧し、他方の素子に過剰の陽極電圧が加わる
ことがある。このような過剰電圧の発生状況を図5に示
す。
るとき、各素子固有のdv/dt耐量の差により一方の
素子が誤点弧し、他方の素子に過剰の陽極電圧が加わる
ことがある。このような過剰電圧の発生状況を図5に示
す。
【0008】すなわち、直列接続された素子の一つに本
来印加されるべき、図5(a)の一点鎖線に示す陽極電
圧に対して、高いdv/dtの値を有する破線で示すよ
うな電圧が侵入し、dv/dt耐量の低い素子が誤点弧
すれば、点弧しなかった他方の素子には、図5(b)の
破線に示すように、本来の印加電圧に対して高いdv/
dtの値を有する電圧と、誤点弧した素子の陽極電圧が
重畳され、過剰電圧に至ることがある。
来印加されるべき、図5(a)の一点鎖線に示す陽極電
圧に対して、高いdv/dtの値を有する破線で示すよ
うな電圧が侵入し、dv/dt耐量の低い素子が誤点弧
すれば、点弧しなかった他方の素子には、図5(b)の
破線に示すように、本来の印加電圧に対して高いdv/
dtの値を有する電圧と、誤点弧した素子の陽極電圧が
重畳され、過剰電圧に至ることがある。
【0009】この様な素子の誤点弧を防止する対策とし
て、前記スナバ回路を用いる方法は必ずしも十分なもの
ではなく、また次にのべるように、たまたま誤点弧を生
じた場合に、素子の永久破壊につながる欠陥が素子中に
導入されるため、これを皆無とする素子の誤点弧からの
保護方法の開発が望まれていた。
て、前記スナバ回路を用いる方法は必ずしも十分なもの
ではなく、また次にのべるように、たまたま誤点弧を生
じた場合に、素子の永久破壊につながる欠陥が素子中に
導入されるため、これを皆無とする素子の誤点弧からの
保護方法の開発が望まれていた。
【0010】
【発明が解決しようとする課題】上記したように従来の
半導体素子の誤点弧防止方法は、素子のdv/dt耐量
が低下する期間が素子によってばらつきがあるため、誤
点弧から半導体素子を完全に防護することが困難であっ
た。
半導体素子の誤点弧防止方法は、素子のdv/dt耐量
が低下する期間が素子によってばらつきがあるため、誤
点弧から半導体素子を完全に防護することが困難であっ
た。
【0011】高いdv/dtを有する電圧vの侵入によ
る誤点弧においては、ターンオン動作における陽極電流
の時間変化率di/dtが大きく、ターンオンが一瞬の
うちに素子を構成する接合全面に生じないため接合の一
部に電流が集中し、局部発熱を生じて素子を破壊する場
合がある。
る誤点弧においては、ターンオン動作における陽極電流
の時間変化率di/dtが大きく、ターンオンが一瞬の
うちに素子を構成する接合全面に生じないため接合の一
部に電流が集中し、局部発熱を生じて素子を破壊する場
合がある。
【0012】また素子を直列に接続して動作する場合に
は、dv/dt耐量のばらつきにより、誤点弧によるタ
ーンオンをまぬがれた素子に過剰な陽極電圧が印加さ
れ、素子を破壊する原因となる。
は、dv/dt耐量のばらつきにより、誤点弧によるタ
ーンオンをまぬがれた素子に過剰な陽極電圧が印加さ
れ、素子を破壊する原因となる。
【0013】本発明は上記の問題点を解決すべくなされ
たもので、dv/dt耐量の低下期間に対して誤点弧か
ら素子を確実に保護することができる半導体素子の誤点
弧防止方法を提供しようとするものである。
たもので、dv/dt耐量の低下期間に対して誤点弧か
ら素子を確実に保護することができる半導体素子の誤点
弧防止方法を提供しようとするものである。
【0014】
【課題を解決するための手段】本発明の半導体素子の誤
点弧防護方法は、陽極と陰極及び点弧ゲート電極を有す
る半導体素子を動作させる場合において、半導体素子の
陽極電圧の時間変化率dv/dt耐量が、定格値を下回
るターンオフ直後の一定期間、点弧ゲート電極に半導体
素子をオンする方向の電流を与えることにより誤点弧か
ら半導体素子を防護することを可能とする。
点弧防護方法は、陽極と陰極及び点弧ゲート電極を有す
る半導体素子を動作させる場合において、半導体素子の
陽極電圧の時間変化率dv/dt耐量が、定格値を下回
るターンオフ直後の一定期間、点弧ゲート電極に半導体
素子をオンする方向の電流を与えることにより誤点弧か
ら半導体素子を防護することを可能とする。
【0015】また、複数の前記半導体素子を直列に動作
させる場合において、前記複数の半導体素子の耐量がタ
ーンオフ直後、定格値を下回る期間にばらつきが含まれ
るとき、前記定格値を下回る範囲の最大の期間、全ての
半導体素子の点弧ゲート電極に半導体素子をオンする方
向の一定の電流を与えることにより誤点弧を防止し、半
導体素子を過剰陽極電圧の発生から防護することを可能
とする。また好ましくは前記点弧ゲートに電流を与える
期間は、前記半導体素子の陽極電圧が正方向に反転した
後の期間であることを特徴とするものである。
させる場合において、前記複数の半導体素子の耐量がタ
ーンオフ直後、定格値を下回る期間にばらつきが含まれ
るとき、前記定格値を下回る範囲の最大の期間、全ての
半導体素子の点弧ゲート電極に半導体素子をオンする方
向の一定の電流を与えることにより誤点弧を防止し、半
導体素子を過剰陽極電圧の発生から防護することを可能
とする。また好ましくは前記点弧ゲートに電流を与える
期間は、前記半導体素子の陽極電圧が正方向に反転した
後の期間であることを特徴とするものである。
【0016】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は本発明の第1の実施の
形態に係る電力変換装置に半導体素子を使用する場合に
おける、半導体素子の誤点弧防護方法を示す図である。
ここで用いた半導体素子の定格値は、平均順電流250
0A、順阻止電圧6000V、尖頭逆耐電圧6000
V、dv/dt耐量1500V/μs、尖頭ゲート順電
圧15V、尖頭ゲート順電流5Aであった。
の形態を詳細に説明する。図1は本発明の第1の実施の
形態に係る電力変換装置に半導体素子を使用する場合に
おける、半導体素子の誤点弧防護方法を示す図である。
ここで用いた半導体素子の定格値は、平均順電流250
0A、順阻止電圧6000V、尖頭逆耐電圧6000
V、dv/dt耐量1500V/μs、尖頭ゲート順電
圧15V、尖頭ゲート順電流5Aであった。
【0017】図1(a)に、使用状態における素子の陽
極電流iの時間変化を太い実線で、陽極電圧vの時間変
化を太い破線で示す。図1(b)は、点弧ゲートに加え
る信号電流ig の時間変化を示している。本実施の形態
においては、電流ig として時間的に一定のものを用い
た。
極電流iの時間変化を太い実線で、陽極電圧vの時間変
化を太い破線で示す。図1(b)は、点弧ゲートに加え
る信号電流ig の時間変化を示している。本実施の形態
においては、電流ig として時間的に一定のものを用い
た。
【0018】図1(a)に示すように、素子に流れるオ
ン電流iを減少させ、僅かに逆方向に流れた時点で素子
はターンオフとなり、ほぼ零であったオン状態の陽極電
圧vは負の方向に鋭く振り込まれる。
ン電流iを減少させ、僅かに逆方向に流れた時点で素子
はターンオフとなり、ほぼ零であったオン状態の陽極電
圧vは負の方向に鋭く振り込まれる。
【0019】ここで図1(b)に示すように、dv/d
t耐量が定格値以下となる図1(a)の矢印の範囲で示
す期間、点弧ゲートに1Aの一定の正の電流ig を印加
する。このようにすれば、陽極電圧vが正に反転すると
同時に素子がターンオンし、図1(a)に示すように再
び陽極電流iが流れ、次の動作サイクルに移行する。
t耐量が定格値以下となる図1(a)の矢印の範囲で示
す期間、点弧ゲートに1Aの一定の正の電流ig を印加
する。このようにすれば、陽極電圧vが正に反転すると
同時に素子がターンオンし、図1(a)に示すように再
び陽極電流iが流れ、次の動作サイクルに移行する。
【0020】すなわち通常は、素子の陽極電圧vが正に
反転した後の特定の時点で点弧ゲートに正の信号電流i
g を入力し、ターンオンのタイミングを選ぶのである
が、本実施の形態においては、素子の陽極電圧vが正に
反転する以前から、あらかじめ点弧ゲートに正の電流i
g を入力しておき、素子のターンオンを陽極電圧vの負
から正への反転により行うことに特徴がある。誤点弧の
可能性があるのは、素子の陽極電圧vが正に反転した以
降に限られているため、陽極電圧vが正になると同時に
素子をターンオンすることにより、誤点弧の問題が含ま
れる期間を実質的に零にすることができる。
反転した後の特定の時点で点弧ゲートに正の信号電流i
g を入力し、ターンオンのタイミングを選ぶのである
が、本実施の形態においては、素子の陽極電圧vが正に
反転する以前から、あらかじめ点弧ゲートに正の電流i
g を入力しておき、素子のターンオンを陽極電圧vの負
から正への反転により行うことに特徴がある。誤点弧の
可能性があるのは、素子の陽極電圧vが正に反転した以
降に限られているため、陽極電圧vが正になると同時に
素子をターンオンすることにより、誤点弧の問題が含ま
れる期間を実質的に零にすることができる。
【0021】前記正の信号電流ig を、素子の陽極電圧
vが負の方向に振り込まれた直後から点弧ゲートに入力
する理由は、vが負の領域であっても、例えば大きな正
のサージ電圧が陽極回路に進入して、これを合成した陽
極電圧が正となれば誤点弧による素子の破壊を生ずる可
能性があるが、前述したように、あらかじめ正の信号電
流が点弧ゲートに入力されていれば、素子を構成するp
npn4層構造の中央部の接合に、大きな順方向阻止電
圧を生ずることがないので、誤点弧による素子中の接合
破壊の発生を完全に防止することができる。
vが負の方向に振り込まれた直後から点弧ゲートに入力
する理由は、vが負の領域であっても、例えば大きな正
のサージ電圧が陽極回路に進入して、これを合成した陽
極電圧が正となれば誤点弧による素子の破壊を生ずる可
能性があるが、前述したように、あらかじめ正の信号電
流が点弧ゲートに入力されていれば、素子を構成するp
npn4層構造の中央部の接合に、大きな順方向阻止電
圧を生ずることがないので、誤点弧による素子中の接合
破壊の発生を完全に防止することができる。
【0022】また、上記したように素子の陽極電圧が負
の範囲で、大きな正のサージ電圧が陽極回路に侵入した
場合、前記サージ電圧の侵入が終了して、素子の陽極に
加わる合成電圧が負にもどれば、素子は何等の接合破壊
を生ずることなく正常なターンオフ状態に復帰すること
ができる。
の範囲で、大きな正のサージ電圧が陽極回路に侵入した
場合、前記サージ電圧の侵入が終了して、素子の陽極に
加わる合成電圧が負にもどれば、素子は何等の接合破壊
を生ずることなく正常なターンオフ状態に復帰すること
ができる。
【0023】前述のように、点弧ゲートに加える電流i
g は1A程度であり、この値は通常素子をターンオンす
るときに点弧ゲートに入力する電流レベルに等しい。電
流ig の上限は、前記ig の入力による素子の順方向漏
れ電流iF の増加と、これに伴う損失の増加により素子
が破壊しない範囲である。
g は1A程度であり、この値は通常素子をターンオンす
るときに点弧ゲートに入力する電流レベルに等しい。電
流ig の上限は、前記ig の入力による素子の順方向漏
れ電流iF の増加と、これに伴う損失の増加により素子
が破壊しない範囲である。
【0024】ここでは一例として、正のサージ電圧が素
子を破壊する場合についてのべたが、このほか電力変換
装置の回路構成上、素子の陽極回路がターンオフして負
に振り込まれた後正に反転する全ての動作モードについ
て、前記第1の実施の形態にのべた方法が、誤点弧によ
る素子の誤動作からの容易な復帰と、永久破壊からの素
子の完全な防護に役立つことはいうまでもない。
子を破壊する場合についてのべたが、このほか電力変換
装置の回路構成上、素子の陽極回路がターンオフして負
に振り込まれた後正に反転する全ての動作モードについ
て、前記第1の実施の形態にのべた方法が、誤点弧によ
る素子の誤動作からの容易な復帰と、永久破壊からの素
子の完全な防護に役立つことはいうまでもない。
【0025】pnpn4層ダイオードの中央部の接合が
逆バイアスされて順方向阻止電圧を発生させるのは、d
v/dtの耐量が定格値以下となる図1の矢印の範囲の
期間の内、陽極電圧vが正に反転した後であるから、図
2(b)に示すように、点弧ゲートに正の電流ig を入
力するのは、理想的には素子の陽極電圧vが正に反転す
ると同時に行うことが望ましい。このように点弧ゲート
に正の電流ig を印加する期間を限定しても、素子がオ
ンすることにより図1と同様な誤点弧に対する保護効果
が得られる。なお、点弧ゲートに正の電流ig を入力す
る時点は、図1(b)と図2(b)に示すig 入力時点
の中間であっても同様の効果が得られる。
逆バイアスされて順方向阻止電圧を発生させるのは、d
v/dtの耐量が定格値以下となる図1の矢印の範囲の
期間の内、陽極電圧vが正に反転した後であるから、図
2(b)に示すように、点弧ゲートに正の電流ig を入
力するのは、理想的には素子の陽極電圧vが正に反転す
ると同時に行うことが望ましい。このように点弧ゲート
に正の電流ig を印加する期間を限定しても、素子がオ
ンすることにより図1と同様な誤点弧に対する保護効果
が得られる。なお、点弧ゲートに正の電流ig を入力す
る時点は、図1(b)と図2(b)に示すig 入力時点
の中間であっても同様の効果が得られる。
【0026】前記第1及び第2の実施の形態の変形例と
して、2ケ以上の半導体素子を直列に接続して電力変換
装置を構成する場合について説明する。2ケ以上の半導
体素子を直列に接続するとき、半導体素子の特性ばらつ
きにより、dv/dt耐量が低下する図1の矢印に相当
する期間は、通常素子毎に異なる。
して、2ケ以上の半導体素子を直列に接続して電力変換
装置を構成する場合について説明する。2ケ以上の半導
体素子を直列に接続するとき、半導体素子の特性ばらつ
きにより、dv/dt耐量が低下する図1の矢印に相当
する期間は、通常素子毎に異なる。
【0027】従って前記第1、第2の実施の形態に説明
した方法を、前記ばらつき範囲の最大の期間、直列に接
続した全ての素子の点弧ゲートに適用すれば、一部の素
子の誤点弧による過剰な陽極電圧の印加に基づく素子の
破壊を防止することができる。
した方法を、前記ばらつき範囲の最大の期間、直列に接
続した全ての素子の点弧ゲートに適用すれば、一部の素
子の誤点弧による過剰な陽極電圧の印加に基づく素子の
破壊を防止することができる。
【0028】このとき図1に示すように、素子の特性ば
らつきを考慮して、点弧ゲートに正の電流を入力する期
間を、素子の陽極電圧が負に振り込まれた直後からとす
る第1の実施の形態に述べた方法が特に有効である。
らつきを考慮して、点弧ゲートに正の電流を入力する期
間を、素子の陽極電圧が負に振り込まれた直後からとす
る第1の実施の形態に述べた方法が特に有効である。
【0029】なお本発明は上記の実施の形態に限定され
るものでなく、pnpn4層構造を基本とするサイリス
タの各種の変形例についても適用することができる。ま
た点弧ゲートに与える正の電流は、必ずしも図1
(b)、図2(b)に示すような時間的に一定の電流で
ある必要はない。このほか本発明の要旨を逸脱しない範
囲で、種々に変形して実施することができる。
るものでなく、pnpn4層構造を基本とするサイリス
タの各種の変形例についても適用することができる。ま
た点弧ゲートに与える正の電流は、必ずしも図1
(b)、図2(b)に示すような時間的に一定の電流で
ある必要はない。このほか本発明の要旨を逸脱しない範
囲で、種々に変形して実施することができる。
【0030】
【発明の効果】上記したように本発明の半導体素子の誤
点弧防止方法は、ターンオフ直後のdv/dt耐量が素
子の定格以下となる期間、点弧ゲートに正の電流を付与
することにより、dv/dt耐量の低下による素子の誤
点弧を防護し、局部発熱による素子の破壊を防止するこ
とができる。
点弧防止方法は、ターンオフ直後のdv/dt耐量が素
子の定格以下となる期間、点弧ゲートに正の電流を付与
することにより、dv/dt耐量の低下による素子の誤
点弧を防護し、局部発熱による素子の破壊を防止するこ
とができる。
【0031】また複数の素子を直列動作する場合におい
て、素子の特性ばらつきによる一部の素子の誤点弧に基
づく他の素子への過剰な陽極電圧の印加を防止し、素子
を防護することができる。
て、素子の特性ばらつきによる一部の素子の誤点弧に基
づく他の素子への過剰な陽極電圧の印加を防止し、素子
を防護することができる。
【図1】本発明の第1の実施の形態における素子の陽極
電流、陽極電圧及び点弧ゲート電流の波形を示す図。
電流、陽極電圧及び点弧ゲート電流の波形を示す図。
【図2】本発明の第2の実施の形態における素子の陽極
電流、陽極電圧及び点弧ゲート電流の波形を示す図。
電流、陽極電圧及び点弧ゲート電流の波形を示す図。
【図3】素子がターンオフした直後dv/dt耐量が低
下する期間を示す図。
下する期間を示す図。
【図4】高dv/dt電圧の侵入により素子が誤点弧す
る状況を示す図。
る状況を示す図。
【図5】直列接続した2ケの素子の一方が誤点弧したと
き、他の素子に加わる過剰な陽極電圧を示す図。
き、他の素子に加わる過剰な陽極電圧を示す図。
Claims (3)
- 【請求項1】 陽極と陰極及び点弧ゲート電極を有する
半導体素子を動作させる場合において、陽極、陰極間に
印加する電圧の時間変化率に対する前記半導体素子の耐
量が定格値を下回るターンオフ直後の一定期間、点弧ゲ
ート電極に前記半導体素子をオンする方向の電流を与え
ることを特徴とする半導体素子の誤点弧保護方法。 - 【請求項2】 複数の請求項1記載の半導体素子を直列
動作させる場合において、前記複数の半導体素子の前記
耐量がターンオフ直後、定格値を下回る期間にばらつき
があるとき、前記定格値を下回る最大の期間、全ての半
導体素子の点弧ゲート電極に、半導体素子をオンする方
向の電流を与えることを特徴とする半導体素子の誤点弧
保護方法。 - 【請求項3】 前記点弧ゲートに電流を与える期間は、
前記半導体素子の陽極電圧が正方向に反転した後の期間
であることを特徴とする請求項1、2のいずれか1つに
記載の半導体素子の誤点弧保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247795A JPH1094242A (ja) | 1996-09-19 | 1996-09-19 | 半導体素子の誤点弧保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247795A JPH1094242A (ja) | 1996-09-19 | 1996-09-19 | 半導体素子の誤点弧保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1094242A true JPH1094242A (ja) | 1998-04-10 |
Family
ID=17168773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247795A Pending JPH1094242A (ja) | 1996-09-19 | 1996-09-19 | 半導体素子の誤点弧保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1094242A (ja) |
-
1996
- 1996-09-19 JP JP8247795A patent/JPH1094242A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US5467242A (en) | Method and apparatus for short circuit protection of power transistor device | |
| US5532635A (en) | Voltage clamp circuit and method | |
| US4536816A (en) | Thyristor apparatus employing light-triggered thyristors | |
| KR980006248A (ko) | 고전압 보호회로를 갖는 집적회로 | |
| JPH0437649B2 (ja) | ||
| JPS61221528A (ja) | ゲ−トタ−ンオフサイリスタのスナバ回路 | |
| JPH0421353A (ja) | サイリスタバルブの保護装置 | |
| US4651251A (en) | Protective circuitry for a thyristor | |
| JP3240489B2 (ja) | Igbtの過電流保護装置及びigbtの保護装置 | |
| US5212619A (en) | Method and system for protecting a gate controlled thyristor against unacceptable overvoltage | |
| JPH1094242A (ja) | 半導体素子の誤点弧保護方法 | |
| US3230459A (en) | High speed overload protection circuit | |
| JP2709208B2 (ja) | 光サイリスタの電圧検出装置 | |
| US6333604B1 (en) | Integrated ignition circuit and method | |
| US4678932A (en) | Snubber circuit for GTO thyristor | |
| JP2854821B2 (ja) | サイリスタバルブ | |
| JP2725950B2 (ja) | 光サイリスタバルブの保護装置 | |
| JPH0697833B2 (ja) | サイリスタ変換器の過電圧保護装置 | |
| JP3764259B2 (ja) | インバータ装置 | |
| JP3102558B2 (ja) | サイリスタバルブ | |
| JPH0134524Y2 (ja) | ||
| JP2667025B2 (ja) | サイリスタ変換装置 | |
| JP2911118B2 (ja) | サイリスタバルブ | |
| JPS61247222A (ja) | サイリスタの保護方法 |