JPH1096754A

JPH1096754A - 液晶パネル用基板の検査方法

Info

Publication number: JPH1096754A
Application number: JP8250741A
Authority: JP
Inventors: Magoyuki Yokogawa; 孫幸横川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-09-20
Filing date: 1996-09-20
Publication date: 1998-04-14
Anticipated expiration: 2016-09-20
Also published as: JP3976821B2

Abstract

(57)【要約】【課題】従来のアクティブマトリックスＬＣＤにおい
ては、画素電極とＴＦＴとが断線しているような場合、
これを電気的に検出することが困難であった。そのた
め、画素電極とＴＦＴとの断線を簡単に検出できる技術
が望まれていた。【解決手段】画素電極（２）とこの画素電極に隣接す
る画素用（前段）の走査線（１１）との間に保持容量
（３）を介在させた構成とし、検査時には先ず画像信号
入力端子に適当な電圧を印加した状態で各画素（３）の
ＴＦＴ（１）をオンさせて信号線（１２）を介して各保
持容量を充電させ、次に再びＴＦＴをオンさせて上記保
持容量に蓄積されていた電荷を信号線に移して画像入力
信号端子を介して外部のテスタで検出するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶パネル用基板
およびその液晶パネル用基板の検査技術に関し、特にＴ
ＦＴ（薄膜トランジスタ）によって画素電極を駆動する
アクティブマトリックス型ＬＣＤ（液晶表示装置）のＴ
ＦＴと画素電極との断線および画素電極間の短絡検出方
式に利用して好適な技術に関する。

【０００２】

【従来の技術】従来、アクティブマトリックスＬＣＤと
しては、ガラス基板上にマトリックス状に画素電極を形
成するとともに、各画素電極に対応してアモルファスシ
リコンやポリシリコンを用いたＴＦＴを１対１で形成し
て、各画素電極にＴＦＴにより電圧を印加して液晶を駆
動するようにした構成のＬＣＤが実用化されている。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
アクティブマトリックスＬＣＤにおいては、画素電極と
ＴＦＴとが断線しているような場合、これを電気的に検
出することが困難であった。そのため、画素電極とＴＦ
Ｔとの断線を簡単に検出できる技術が望まれていた。

【０００４】ところで、アクティブマトリックスＬＣＤ
においては、画素電極の微細化に伴って液晶容量のみで
は画素信号を充分に保持できないため、保持容量が付加
されＴＦＴに接続されることがある。上記ＴＦＴと画素
電極および保持容量との接続関係を図示すると、図１０
のようになる。同図において、符号１で示されているの
がＴＦＴ、２が画素電極、３が保持容量である。従っ
て、同図の符号Ａで示すような箇所が断線していた場
合、画素電極ＩＴＯに電圧が印加されないため、製品と
しては欠陥を有することとなる。

【０００５】なお、上記のような保持容量としては、例
えばＴＦＴの動作層となるポリシリコン層を信号線等の
下方に延設して、前段すなわち走査線を挟んで隣接する
画素用の走査線を同様に信号線に沿って延設して上記ポ
リシリコン層と絶縁膜を挟んで重なるように配設し、上
記延設部間の絶縁膜容量を保持容量としたものが提案さ
れている。その場合、ＴＦＴの動作層と保持容量の電極
とは同一のポリシリコン層で形成されるため、ＴＦＴと
保持容量との間には比較的断線が生じにくい。一方、画
素電極は、一般にＴＦＴとは異なるＩＴＯ膜で形成さ
れ、コンタクトホールにて接続されることとなるため、
ＴＦＴと保持容量との間に比べて断線が生じ易いという
不具合がある。ところが、図１０のような構成において
は、ＴＦＴ１と画素電極２との間の断線を電気的に検出
することが困難であった。

【０００６】この発明の目的は、アクティブマトリック
スＬＣＤにおけるＴＦＴと画素電極との断線を極めて簡
単に検出することが可能な技術を提供することにある。

【０００７】この発明の他の目的は、プロセスの工程数
を増加させることなく、ＴＦＴと画素電極との断線を簡
単に検出することが可能なアクティブマトリックスＬＣ
Ｄ用基板を提供することにある。

【０００８】

【課題を解決するための手段】この発明は、上記目的を
達成するため、液晶パネル用基板を、各画素の保持容量
が画素電極を介して対応するＴＦＴに接続された構成と
し、検査時には先ず画像信号入力端子に適当な電圧を印
加した状態で各画素のＴＦＴをオンさせて信号線を介し
て各保持容量を充電させ、次に再びＴＦＴをオンさせて
上記保持容量に蓄積されていた電荷を信号線に移して画
像入力信号端子を介して外部の検査装置で検出するよう
にしたものである。これによって、ＴＦＴと画素電極お
よび保持容量との接続関係は図９のようになるため、Ｔ
ＦＴ１と画素電極３との間が断線している場合には保持
容量３は充電されず、断線していない場合には保持容量
３が充電されるため、上記検査によって容易に断線を検
出することができる。

【０００９】上記検査においては、保持容量を充電しそ
の後電荷を検出する前に一旦信号線をディスチャージ
（放電）させるのが望ましい。また、検査時の保持容量
への充電および電荷の検出は走査線ごとに順次行なうよ
うにするのが良い。さらに、保持容量の有する電荷の検
出は信号線をスキャンして順次行なって行くようにす
る。これによって、欠陥（断線）のある画素の位置も検
出することができる。

【００１０】上記保持容量としては、ＴＦＴの動作層ま
たは信号線となる導電層と同一工程で同時に形成される
導電層を、隣接する画素の走査線の下方もしくは上方に
絶縁膜を介して重なるように設け、前記導電層と走査線
との間に構成される容量を利用することができる。これ
によって、プロセスの工程数を増加させることなく、Ｔ
ＦＴと画素電極との断線を簡単に検出することが可能な
液晶パネル用基板を提供することができるようになる。

【００１１】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１２】図１は、本発明が適用される液晶パネル用
基板の画素電極側の基板の一例を示す。図において、１
１および１２は互いに交差する方向に配設された走査線
および信号線、１３は前記走査線１１と信号線１２との
交差部分にそれぞれ配置された画素で、各画素はＩＴＯ
等からなる画素電極１３ａとこの画素電極に順次信号線
１２上の画像信号に応じた電圧を印加するＴＦＴ１３ｂ
と保持容量１３ｃとからなる。同一行のＴＦＴはそのゲ
ートが同一の走査線１１に接続され、ドレインが対応す
る画素電極に接続されている。また、同一列のＴＦＴは
そのソースが同一の信号線１２に接続されている。この
実施例においては、画素を駆動するＴＦＴはポリシリコ
ン層をチャネル層とするいわゆるポリシリコンＴＦＴで
構成されており、周辺回路を構成するトランジスタとと
もに同一プロセスにより、同時に形成される。

【００１３】１４は、上記走査線１１を順次選択駆動す
るシフトレジスタ（以下、Ｙシフトレジスタと称す
る）、１５は上記信号線１２の端部に接続され各信号線
１２に外部から供給される画像信号に応じた電圧を印加
するサンプリング用のＴＦＴである。上記サンプリング
用ＴＦＴ１５のソースには、外部端子３１から供給され
る画像信号ＶＩＤが入力され、ＴＦＴ１５のゲートには
信号線１２を順次選択するシフトレジスタ（以下、Ｘシ
フトレジスタと称する）１６から出力されるサンプリン
グパルスが印加されている。Ｘシフトレジスタ１６は、
外部から供給されるシフトクロックＣＬＸに基づいて１
走査期間中にすべての信号線１２を順番に１度ずつ選択
するようなサンプリングパルスＸ１，Ｘ２，Ｘ３，‥‥
‥Ｘｎを形成してＴＦＴ１５のゲートに供給する。な
お、上記Ｙシフトレジスタ１４およびＸシフトレジスタ
１６は、それぞれ外部から供給されるスタート信号ＤＳ
Ｙ，ＤＳＸによってシフト動作を開始するように構成さ
れているとともに、特に限定されないが、Ｘシフトレジ
スタ１６は制御パルスＡＬＨが入力されるとすべてのサ
ンプリングパルスＸ１，Ｘ２，Ｘ３，‥‥‥Ｘｎがハイ
レベルになるように構成されている。なお、この場合、
上記制御パルスＡＬＨが入力される外部端子３２はテス
ト専用の端子として設けられることとなる。

【００１４】この実施例では、上記Ｙシフトレジスタ１
４の出力と外部からの制御パルスＥＮとの論理積をとる
ＡＮＤゲート１８が各走査線１１に対応して設けられて
いるとともに、上記制御パルスＥＮを入力するための端
子３３が設けられており、走査線選択期間中にロウレベ
ルの制御パルスＥＮが入力されると当該走査線に接続さ
れたＴＦＴ１３が一時的にオフされるように構成されて
いる。なお、上記制御パルスＥＮが入力される外部端子
３３は、テスト用の端子として設けても良いが、ＰＡＬ
方式の画像も表示できるようにされたＬＣＤでは、前記
ＡＮＤゲート１８およびフレーム間引きのための制御信
号を入力する端子がもともと設けられているので、それ
を利用して上記のような検査のための動作を行なうよう
にすることができる。また、上記制御パルスＥＮが入力
される外部端子３３を、テスト専用の端子として設けた
場合には、通常動作時にその端子を例えばプルアップ抵
抗を介して電源電圧に接続するなどしてハイレベルに固
定すれば良い。

【００１５】図１の実施例のようにＴＦＴとそれに接続
された走査線、信号線、画素電極が形成された液晶パネ
ル用基板は、その表面側に、ＬＣコモン電位が印加され
る透明導電膜（ＩＴＯ）からなる対向電極およびカラー
フィルタ層を有するガラス基板が適当な間隔をおいて配
置されるとともに、周囲をシール材で封止され、その間
隙内にＴＮ（Twisted Nematic）型液晶またはＳＨ（Sup
er Homeotropic）型液晶などが充填されて液晶パネルと
して構成される。本発明による検査は、液晶パネルとし
て組み立てられる前の基板の状態で行なわれるものであ
る。これによって、欠陥を有する基板が組立てラインに
供給されるのを回避することができる。

【００１６】次に、上記実施例のように構成された液晶
パネル用基板の検査方法を、図２のタイミングチャート
を用いて説明する。図２において、ＣＬＹはＹシフトレ
ジスタ１４をシフト動作させるクロックで、Ｈ１，Ｈ
２，Ｈ３がそれぞれ１水平走査期間である。また、Ｙ
１，Ｙ２，Ｙ３‥‥‥は各走査線１１を選択駆動する信
号（ＡＮＤゲート１８の出力信号）、Ｖｔは検査時に画
像入力端子３１に印加されあるいは現れる電圧、Ｘ１，
Ｘ２，Ｘ３，‥‥‥Ｘｎはサンプリング用ＴＦＴ１５の
ゲートに印加される信号である。

【００１７】この実施例においては、テスタすなわち検
査装置によって上記クロックＣＬＹに同期して端子３１
に画像信号の代わりに１２Ｖのような電圧を与えるとと
もに、サンプリング用ＴＦＴ１５のゲートに印加される
信号Ｘ１，Ｘ２，Ｘ３，‥‥‥Ｘｎを同時に立ち上げて
すべての信号線１２上のＴＦＴ１５をオンさせて、信号
線１５に１２Ｖのような電圧を印加させる（タイミング
ｔ１）。すると、Ｙシフトレジスタ１４によって先ず第
１の走査線の選択信号Ｙ１がハイレベルに変化されてそ
の走査線に接続されたすべての画素のＴＦＴがオンさ
れ、保持容量が充電される。続いて、上記端子３１を接
地点に接続するとともに制御パルスＥＮを入力させる
（タイミングｔ２）。すると、上記選択信号Ｙ１が一時
的にロウレベルに変化され、当該走査線に接続されてい
る画素のＴＦＴがオフされるとともに、オン状態のサン
プリング用ＴＦＴ１５を介してすべての信号線１２の電
荷がディスチャージされる。

【００１８】次に、再び選択信号Ｙ１がハイレベルにさ
れて各画素のＴＦＴがオンされる（タイミングｔ３）。
ここで、ＴＦＴと画素電極との間が断線している場合に
は保持容量は充電されないが、断線していない場合には
保持容量が充電されるため、ＴＦＴのオンによって断線
していない画素では保持容量に充電されていた電荷によ
って信号線１２のレベルが上昇する。そこで、次に、Ｘ
シフトレジスタ１６にスタート信号ＤＳＸを与えるとＸ
シフトレジスタ１６の出力Ｘ１，Ｘ２，Ｘ３，‥‥‥Ｘ
ｎが順番に立ち上がって行き、ＴＦＴ１５が順番にオン
するので上記各信号線１２の電位変化を端子３１に接続
されたテスタ等の内部に設けられている増幅回路によっ
て増幅させることで、断線の有無を検出することができ
る（検出期間Ｔ１，Ｔ２，Ｔ３）。

【００１９】なお、上記実施例においては、テスト時に
すべての信号線１２を同時にオンさせてチャージアップ
し続いてすべての信号線１２をディスチャージできるよ
うにするため、Ｘシフトレジスタ１６が制御パルスＡＬ
Ｈで制御できる構成とされていると説明したが、Ｘシフ
トレジスタ１６の構成を全く変更せずに本発明を適用す
ることもできる。すなわち、１つの走査線が選択されて
いる間にＸシフトレジスタ１６に、図３に示すように、
３回スタート信号ＤＳＸを与えて出力Ｘ１，Ｘ２，Ｘ
３，‥‥‥Ｘｎを３回順繰りに出力させ、１回目のサイ
クル期間ＴＳ１で各信号線１２を順番にチャージアップ
させ、２回目のサイクル期間ＴＳ１で信号線１２をディ
スチャージさせ、３回目のサイクル期間ＴＳ３で保持容
量の電荷を信号線に移して検出を行なうようにすれば良
い。そして、この場合、Ｙシフトレジスタ１４には通常
の動作時の３倍の周期を有するシフトクロックＣＬＹを
与えるようにする。また、画像信号入力端子３１への電
圧の設定および外部端子３３への制御パルスＥＮの供給
は前記実施例に準じて行なうようにすれば良い。

【００２０】図４に本発明の第２の実施例を示す。この
実施例では、画素マトリックスの上下（もしくは左右）
すなわち走査線１１の両端にそれぞれ走査線を順次選択
駆動するシフトレジスタ（以下、Ｙシフトレジスタと称
する）１４Ａ，１４Ｂが設けられている。Ｙシフトレジ
スタ１４Ａと１４Ｂは、同一の電圧を同一のタイミング
で各走査線１１に印加する。つまり、１本の走査線１１
をその両側から同時に駆動する。これによって、走査線
１１の有する寄生抵抗による電圧のレベル落ちや信号の
遅れを減らすことができる。

【００２１】一方、この実施例では、画素マトリックス
の左右（もしくは上下）すなわち信号線１２の両端にそ
れぞれＴＦＴ１５Ａ，１５Ｂが設けられている。このう
ちＴＦＴ１５Ａは各信号線１２に画像信号に応じた電圧
を印加するサンプリング用のＴＦＴであり、他方のＴＦ
Ｔ１５Ｂは各信号線１２にプリチャージレベルを印加す
るプリチャージ用ＴＦＴである。

【００２２】上記プリチャージ用ＴＦＴ１５Ｂのソース
（信号線接続端子と反対側の端子）には外部から供給さ
れる補助入力信号ＮＲＳが印加され、ＴＦＴ１５Ｂのゲ
ートには外部から供給されるタイミング信号ＮＳＧが共
通に印加されている。これによって、すべての信号線１
２は走査線１１の走査と同期して画像信号の印加前に補
助入力信号ＮＲＳのレベルにそれぞれ同時にプリチャー
ジされ、比較的短いサンプリングパルスによっても画像
信号のレベルに応じた正確な電圧が各画素電極へ印加さ
れるように構成されている。この実施例では、上記サン
プリング用ＴＦＴ１５Ａおよびプリチャージ用ＴＦＴ１
５Ｂを、検査時にそれぞれ信号線のチャージ用ＴＦＴま
たはディスチャージ用ＴＦＴとして利用することができ
る。

【００２３】図５および図６は、本発明を適用した液晶
パネル用基板の画素部分の一実施例の平面レイアウトお
よび断面構造を示す。なお、図６は図５におけるＡ−Ａ
線に沿った断面である。

【００２４】図５に示されているように、走査線１１と
信号線１２とが格子状に配設されており、走査線１１と
信号線１２とで区切られた矩形状の枠内に画素電極２が
形成されている。この画素電極２に信号線１２上の電圧
を印加するＴＦＴ１が画素電極の角部の一つ（図４では
左下の角部）に設けられている。図６において、１０は
ガラス基板、４はこのガラス基板１０の表面に島状に形
成されたＴＦＴの動作層となるポリシリコン層、５はポ
リシリコン層４の上にＣＶＤ法等により形成されたゲー
ト絶縁膜である。６は上記ポリシリコン層４のほぼ中央
にゲート絶縁膜５を介して形成された第２のポリシリコ
ン層からなるゲート電極である。このゲート電極６は、
図４に示されているように、走査線１１から突出するよ
うに形成されている。７は上記ゲート電極６およびゲー
ト絶縁膜５の上方を覆うように形成された酸化シリコン
等からなる層間絶縁膜であり、上記画素電極２はこの層
間絶縁膜７の上に形成されている。

【００２５】この実施例では、上記ＴＦＴの動作層とな
るポリシリコン層２と同じポリシリコン層により保持容
量の一方の電極となる導電層８が層間絶縁膜７を介して
上記走査線１１と重なるように形成され、この導電層８
に上記層間絶縁膜７およびゲート絶縁膜５に形成された
コンタクトホール９ａにて画素電極２の一端が接続され
ている。また、画素電極２の他端はコンタクトホール９
ｂにてＴＦＴの動作層としてのポリシリコン層４に接続
されている。さらに、アルミニウム等からなる信号線１
２が、上記層間絶縁膜７およびゲート絶縁膜５に形成さ
れたコンタクトホール９ｃにて上記ポリシリコン層４に
接続されている。これによって、走査線１１とその下方
に形成された１層目のポリシリコン層からなる導電層８
との間の絶縁膜容量が、図９に示すように保持容量３と
して画素電極２を介してＴＦＴ１のドレイン（ソースと
呼ばれることもある）に接続されることとなる。

【００２６】図７および図８は、本発明を適用した液晶
パネル用基板の画素部分の一実施例の平面レイアウトお
よび断面構造を示す。この実施例は、画素電極に電圧を
印加するトランジスタを逆スタガ型ＴＦＴで構成した場
合の実施例である。なお、図８は図７におけるＢ−Ｂ線
に沿った断面である。

【００２７】図７および図８において、２１はガラス基
板１０上にＣＶＤ法により形成された絶縁膜、２２はス
パッタリングで形成されたＴａ（タンタル）層からなる
ゲート電極、２３はその表面を覆うようにプラズマＣＶ
Ｄ法により形成された窒化シリコン膜からなるゲート絶
縁膜、２４はチャネル領域となるノンドープのアモルフ
ァスシリコン層、２５ａ，２５ｂはこのアモルファスシ
リコン層２４の表面に接触するようにプラズマＣＶＤ法
により形成されたソース、ドレイン領域となるＮ型アモ
ルファスシリコン層である。

【００２８】また、図７および図８において、２６ａ，
２６ｂは上記Ｎ型アモルファスシリコン層２５ａ，２５
ｂの表面に接触するように形成されたチタン（Ｔｉ）層
からなるソース、ドレイン電極、２７は上記Ｎ型アモル
ファスシリコン層２５ａ，２５ｂおよびソース、ドレイ
ン電極２６ａ，２６ｂを分離する際のエッチストッパと
なる窒化シリコン等からなるチャネル保護膜である。こ
の実施例では、走査線１１は上記ゲート電極２２と同じ
Ｔａ層により２２と一体的に形成され、信号線１２は上
記ソース電極２６ａと同じＴｉ層によりこれと一体的に
形成される。

【００２９】この実施例では、ＩＴＯ膜からなる画素電
極２が上記絶縁膜２１の下方すなわちガラス基板１０の
表面に形成されており、コンタクトホール２９ｂにて上
記ドレイン電極２６ｂの一端が画素電極２に接続されて
おり、ドレイン電極２６ｂによって画素電極２が上記Ｎ
型アモルファスシリコン層からなるドレイン領域２５ｂ
に接続されている。また、画素電極２の他端（図７では
上端）には前段の走査線１１と絶縁膜２３と重なるよう
に、信号線１２と同一のＴｉ層からなる導電層２８が形
成されており、この導電層２８の一部がコンタクトホー
ル２９ａにて画素電極２に接続されることにより、走査
線１１とその上方に形成されたＴｉ層からなる導電層２
８との間の絶縁膜容量が、図９に示すような保持容量３
として画素電極２を介してＴＦＴ１のドレイン（ソー
ス）に接続されている。

【００３０】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、この発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能である。例えば、上記実施例における
走査線１１を選択駆動するＡＮＤゲート１８はＮＡＮＤ
ゲートであってもよい。その場合、Ｙシフトレジスタ１
４から出力される信号は、選択すべき走査線に対応した
１つのみロウレベルとされる。また、制御パルスＥＮは
図２と逆に信号線１２のディスチャージのときにのみハ
イレベルとされる。

【００３１】また、液晶パネルに供給される映像信号が
アナログ信号である場合それが１つだけであると、サン
プリングパルスＸ１，Ｘ２‥‥‥ＸｎでＴＦＴ１５Ｂを
オンさせて信号線１２に映像信号レベルを与えるとき
に、映像信号が変化している部分でサンプリングされる
ことがある。この場合、ＴＦＴ１５Ｂがオフされる直前
のレベルがサンプリングされるため、平均の電圧ではな
く、映像信号レベルが上がる方向に変化しているときに
は高めのレベルが、また映像信号レベルが下がる方向に
変化しているときには低めのレベルがサンプリングされ
てしまう。また、サンプリンクパルスのタイミングがほ
んの少しずれただけでサンプリングレベルが変化してし
まうという不具合がある。

【００３２】そこで、それぞれのサンプリングタイミン
グに合わせて、サンプリング中に映像信号レベルが変化
しないように処理（例えばサンプリング期間中は映像信
号の平均電圧が現れるように処理）された複数種類の相
展開された映像信号ＶＩＤ１〜ＶＩＤ６を外部の相展開
回路で形成して、それらを液晶パネルに供給するように
構成してもよい。本発明は、上記のように相展開された
映像信号が供給されるように構成されたＬＣＤにも適用
することができる。

【００３３】

【発明の効果】以上説明したように、この発明は、液晶
パネル用基板を、各画素の保持容量が画素電極を介して
対応するＴＦＴに接続された構成とし、検査時には先ず
画像信号入力端子に適当な電圧を印加した状態で各画素
のＴＦＴをオンさせて信号線を介して各保持容量を充電
させ、次に再びＴＦＴをオンさせて上記保持容量に蓄積
されていた電荷を信号線に移して画像入力信号端子を介
して外部の検査装置で検出するようにしたので、ＴＦＴ
と画素電極との間が断線している場合には保持容量は充
電されず、断線していない場合には保持容量が充電され
るため、上記検査によって容易に断線を検出することが
できるという効果がある。

【００３４】また、上記検査においては、保持容量を充
電しその後電荷を検出する前に一旦信号線をディスチャ
ージ（放電）させるようにしたので、信号線に残ってい
る電荷により保持容量から電荷を移したときの電位の変
化を大きくして容易かつ正確に断線の検出を行なうこと
ができるという効果がある。

【００３５】さらに、検査時の保持容量への充電および
電荷の検出は走査線ごとに順次行なうようにしたので、
保持容量の電荷がリークする前に検出を行なうことがで
き、正確な判定が可能となる。しかも、保持容量の有す
る電荷の検出は信号線をスキャンして順次行なって行く
ようにしたので、欠陥（断線）のある画素の位置も検出
することができるとともに、上記検査を基板の構成を変
えることなく内部のシフトレジス等をそのまま利用して
行なうことができるという効果がある。

【００３６】さらに、上記保持容量としては、ＴＦＴの
動作層または信号線となる導電層と同一工程で同時に形
成される導電層を、隣接する画素の走査線の下方もしく
は上方に絶縁膜を介して重なるように設け、前記導電層
と走査線との間に構成される容量を利用するようにした
ので、プロセスの工程数を増加させることなく、ＴＦＴ
と画素電極との断線を簡単に検出することが可能な液晶
パネル用基板を提供することができるようになるという
効果がある。

【図面の簡単な説明】

【図１】本発明が適用される液晶パネルの画素電極側の
基板の一実施例を示すブロック図。

【図２】図１の実施例の液晶表示パネル用基板の検査時
の主要な信号の変化を示すタイミングチャート。

【図３】他の実施例の液晶パネル用基板の検査時の主要
な信号の変化を示すタイミングチャート。

【図４】本発明が適用される液晶パネルの画素電極側の
基板の他の実施例を示すブロック図。

【図５】本発明が適用される液晶パネル用基板のポリシ
リコンＴＦＴを用いた画素の構成例を示す平面図。

【図６】図５のＡ−Ａ線に沿った断面を示す断面図。

【図７】本発明が適用される液晶パネル用基板の逆スタ
ガ型ＴＦＴを用いた画素の構成例を示す平面図。

【図８】図７のＢ−Ｂ線に沿った断面を示す断面図。

【図９】本発明が適用される液晶パネル用基板における
画素の構成を示す等価回路図。

【図１０】従来の液晶パネル用基板における画素の構成
を示す等価回路図。

【符号の説明】

１ＴＦＴ２画素電極３保持容量４ポリシリコン層（ＴＦＴの動作層）５ゲート絶縁膜６ゲート電極７層間絶縁膜８保持容量の電極（導電層）９ａ，９ｂコンタクトホール１０ガラス基板１１走査線１２信号線１３画素１４，１４Ａ，１４ＢＹシフトレジスタ１５Ａサンプリング用ＴＦＴ１５Ｂプリチャージ用ＴＦＴ１６Ｘシフトレジスタ２１絶縁膜２２ゲート電極２３ゲート絶縁膜２４ノンドープのアモルファスシリコン層２５ａ，２５ｂソース、ドレイン領域となるＮ型アモ
ルファスシリコン層２６ａ，２６ｂソース、ドレイン電極２７チャネル保護膜２８導電層２９ａ，２９ｂコンタクトホール

Claims

【特許請求の範囲】

【請求項１】画像信号入力端子と、該画像入力端子に
接続可能な複数の信号線と、該信号線と交差するように
配設された複数の走査線とを備え、前記各信号線と走査
線との間に画素電極がそれぞれ形成され、各画素電極に
対応して各々トランジスタおよび保持容量が形成されて
いるとともに、前記保持容量が前記画素電極を介して前
記トランジスタに接続され、前記トランジスタのゲート
端子は対応する走査線に接続されてオン、オフ制御され
るようにされかつオン状態にて前記画素電極に上記信号
線の電圧を印加させるように構成された液晶パネル用基
板を検査するにあたり、先ず画像信号入力端子に適当な
電圧を印加した状態で所望の画素のトランジスタをオン
させて保持容量を充電させ、次に前記トランジスタをオ
フした状態で前記画像入力信号端子を所定の電位点に接
続して前記信号線のディスチャージを行ない、しかる
後、再度前記トランジスタをオンさせて前記保持容量に
蓄積されている電荷を信号線に移して増幅回路で増幅し
検出するようにしたことを特徴とする液晶パネル用基板
の検査方法。
【請求項２】上記保持容量への充電は１走査線ごとに
その走査線に接続されたすべての画素に対して行なうと
ともに、上記充電により保持容量に蓄積された電荷の検
出は対応するトランジスタを１つずつ順番にオンさせる
ことで１画素ごとに行なうようにしたことを特徴とする
請求項１に記載の液晶パネル用基板の検査方法。
【請求項３】上記保持容量への充電は上記画像信号入
力端子と上記各信号線との間に接続されたスイッチング
素子を順番にオンさせることで１画素ごとに行なうよう
にしたことを特徴とする請求項２に記載の液晶パネル用
基板の検査方法。
【請求項４】上記信号線のディスチャージは、上記各
信号線に接続された上記スイッチング素子を順番にオン
させることで１信号線ごとに行なうようにしたことを特
徴とする請求項２または３に記載の液晶パネル用基板の
検査方法。
【請求項５】上記保持容量は、当該画素に隣接する画
素用の走査線の下方もしくは上方に絶縁膜を介して重な
るように形成された導電層と上記走査線との間の絶縁膜
容量であり、上記導電層は上記画素電極を介して対応す
るトランジスタに接続されていることを特徴とする請求
項１、２、３または４に記載の液晶パネル用基板の検査
方法。
【請求項６】上記保持容量の一方の電極となる上記導
電層は、上記トランジスタの動作層を構成する導電層と
同一工程で形成された導電層であることを特徴とする請
求項５に記載の液晶パネル用基板の検査方法。
【請求項７】上記保持容量の一方の電極となる上記導
電層は、上記信号線を構成する導電層と同一工程で形成
された導電層であることを特徴とする請求項６に記載の
液晶パネル用基板の検査方法。