JPH1097340A - 携帯型情報機器 - Google Patents
携帯型情報機器Info
- Publication number
- JPH1097340A JPH1097340A JP8250555A JP25055596A JPH1097340A JP H1097340 A JPH1097340 A JP H1097340A JP 8250555 A JP8250555 A JP 8250555A JP 25055596 A JP25055596 A JP 25055596A JP H1097340 A JPH1097340 A JP H1097340A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- signal
- generating
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】ＣＰＵに対するクロックの供給を制御して、電
源からの電力が常時ＣＰＵに供給されるタイプの携帯型
情報機器の消費電力を大幅に低減させる。 【解決手段】電源からの電力が常時ＣＰＵ１に供給され
るタイプの携帯型情報機器において、電源スイッチ４が
オフされたときに、クロック制御部３は、発振回路２に
対してクロックの停止を示す信号の送信を開始するとと
もに、ＣＰＵ１に対してリセットを示す信号の送信を開
始し、ＣＰＵ１を静止状態に保つことによって電力の消
費を低減する。一方、電源スイッチ４がオンされたとき
には、クロック制御部３は、発振回路２に対するクロッ
ク停止信号の送信を終了し、その終了から予め定められ
た期間が経過した後に、ＣＰＵ１に対するリセット信号
の送信を終了して、発振回路２がクロック生成を開始し
た直後の不安定な状態のクロックでＣＰＵ１を動作させ
ることを防止する。
源からの電力が常時ＣＰＵに供給されるタイプの携帯型
情報機器の消費電力を大幅に低減させる。 【解決手段】電源からの電力が常時ＣＰＵ１に供給され
るタイプの携帯型情報機器において、電源スイッチ４が
オフされたときに、クロック制御部３は、発振回路２に
対してクロックの停止を示す信号の送信を開始するとと
もに、ＣＰＵ１に対してリセットを示す信号の送信を開
始し、ＣＰＵ１を静止状態に保つことによって電力の消
費を低減する。一方、電源スイッチ４がオンされたとき
には、クロック制御部３は、発振回路２に対するクロッ
ク停止信号の送信を終了し、その終了から予め定められ
た期間が経過した後に、ＣＰＵ１に対するリセット信号
の送信を終了して、発振回路２がクロック生成を開始し
た直後の不安定な状態のクロックでＣＰＵ１を動作させ
ることを防止する。
Description
【０００１】
【発明の属する技術分野】この発明は、電源からの電力
が常時ＣＰＵに供給されるタイプの携帯型情報機器に係
り、特に消費電力の低減のためにＣＰＵに対するクロッ
クの供給を制御する機能を有する携帯型情報機器に関す
る。
が常時ＣＰＵに供給されるタイプの携帯型情報機器に係
り、特に消費電力の低減のためにＣＰＵに対するクロッ
クの供給を制御する機能を有する携帯型情報機器に関す
る。
【０００２】
【従来の技術】近年、携行が容易でバッテリによって動
作可能な携帯型情報機器が種々開発されている。そし
て、この種の携帯型情報機器の中には、電源スイッチを
オンにしたときに、メモリの内容を電源スイッチをオフ
にした直前の状態に復元するために（たとえば作成中で
あった文書を復元するなど）、電源を、電源スイッチの
状態などに関わらずに常時電力を供給し続けるバックア
ップ系と、電源スイッチがオンのときにのみ電力を供給
し続ける非バックアップ系の２系統設けて、メモリなど
の一部のデバイスにはバックアップ系の電源から電力を
供給するなどといった構成をもつものが存在する。
作可能な携帯型情報機器が種々開発されている。そし
て、この種の携帯型情報機器の中には、電源スイッチを
オンにしたときに、メモリの内容を電源スイッチをオフ
にした直前の状態に復元するために（たとえば作成中で
あった文書を復元するなど）、電源を、電源スイッチの
状態などに関わらずに常時電力を供給し続けるバックア
ップ系と、電源スイッチがオンのときにのみ電力を供給
し続ける非バックアップ系の２系統設けて、メモリなど
の一部のデバイスにはバックアップ系の電源から電力を
供給するなどといった構成をもつものが存在する。
【０００３】しかしながら、このように電源を２系統設
けることになると、電源回路が大きくなってしまうため
に、機器本体の小型化や低コスト化が要求される情報機
器には適用が困難であるといった問題があった。
けることになると、電源回路が大きくなってしまうため
に、機器本体の小型化や低コスト化が要求される情報機
器には適用が困難であるといった問題があった。
【０００４】また、電源スイッチがオフとなったとき
に、メモリの内容をハードディスク装置などの不揮発性
の記憶素子に退避しておき、電源スイッチがオンとなっ
たときに、その不揮発性の記憶素子に退避しておいたデ
ータをメモリに書き戻すなどといった動作を行なうもの
も存在する。
に、メモリの内容をハードディスク装置などの不揮発性
の記憶素子に退避しておき、電源スイッチがオンとなっ
たときに、その不揮発性の記憶素子に退避しておいたデ
ータをメモリに書き戻すなどといった動作を行なうもの
も存在する。
【０００５】しかしながら、このような制御は複雑なも
のであるため、やはり低コスト化が要求される情報機器
では適用することが困難であるといった問題があった。
そこで最近では、電源スイッチがオフになったときに、
たとえば表示装置などといった、直接ユーザの目に触れ
るデバイスをあたかも電源がオフとなったかのように駆
動して、ＣＰＵやメモリなどには常時電源からの電力を
供給し続けるといった構成をもつことにより、複数系統
の電源回路や複雑な制御を必要とすることなく、電源ス
イッチをオンにしたときに、メモリの内容を電源スイッ
チをオフにした直前の状態に復元する携帯型情報機器も
登場してきている。
のであるため、やはり低コスト化が要求される情報機器
では適用することが困難であるといった問題があった。
そこで最近では、電源スイッチがオフになったときに、
たとえば表示装置などといった、直接ユーザの目に触れ
るデバイスをあたかも電源がオフとなったかのように駆
動して、ＣＰＵやメモリなどには常時電源からの電力を
供給し続けるといった構成をもつことにより、複数系統
の電源回路や複雑な制御を必要とすることなく、電源ス
イッチをオンにしたときに、メモリの内容を電源スイッ
チをオフにした直前の状態に復元する携帯型情報機器も
登場してきている。
【０００６】
【課題が解決しようとする課題】このように、従来の携
帯型情報機器の中には、複数系統の電源回路や複雑な制
御を必要とすることなく、電源スイッチをオンにしたと
きに、メモリの内容を電源スイッチをオフにした直前の
状態に復元するために、電源スイッチの状態などに関わ
らず、ＣＰＵやメモリなどに常時電源からの電力を供給
し続けるといったものが存在する。しかしながら、この
タイプの携帯型情報機器では、ＣＰＵに対して常時電力
を供給し続けるために、無駄に消費されるＣＰＵの電力
が大きくなってしまうといった問題があった。
帯型情報機器の中には、複数系統の電源回路や複雑な制
御を必要とすることなく、電源スイッチをオンにしたと
きに、メモリの内容を電源スイッチをオフにした直前の
状態に復元するために、電源スイッチの状態などに関わ
らず、ＣＰＵやメモリなどに常時電源からの電力を供給
し続けるといったものが存在する。しかしながら、この
タイプの携帯型情報機器では、ＣＰＵに対して常時電力
を供給し続けるために、無駄に消費されるＣＰＵの電力
が大きくなってしまうといった問題があった。
【０００７】この発明は、このような実情に鑑みてなさ
れたものであり、電源からの電力が常時ＣＰＵに供給さ
れるタイプの携帯型情報機器において、ＣＰＵに対する
クロックの供給を制御することによって、ＣＰＵの消費
電力を大幅に低減する携帯型情報機器を提供することを
目的とする。
れたものであり、電源からの電力が常時ＣＰＵに供給さ
れるタイプの携帯型情報機器において、ＣＰＵに対する
クロックの供給を制御することによって、ＣＰＵの消費
電力を大幅に低減する携帯型情報機器を提供することを
目的とする。
【０００８】
【発明を解決するための手段】この発明の第１の携帯型
情報機器は、電源からの電力が常時ＣＰＵに供給される
携帯型情報機器であって、電源スイッチと、前記ＣＰＵ
に供給するクロックを生成する発振回路と、前記発振回
路のクロック生成を停止させるためのクロック停止信号
を発生するクロック停止信号発生手段と、前記ＣＰＵを
リセットするためのリセット信号を発生するリセット信
号発生手段と、前記電源スイッチがオフされたときに、
前記クロック停止信号発生手段にクロック停止信号の発
生を開始させるとともに、前記リセット信号発生手段に
リセット信号の発生を開始させる第１のクロック制御手
段と、前記電源スイッチがオンされたときに、前記クロ
ック停止信号発生手段にクロック停止信号の発生を終了
させ、その終了から予め定められた期間が経過した後
に、前記リセット信号発生手段にリセット信号の発生を
終了させる第２のクロック制御手段とを具備してなるこ
とを特徴とする。
情報機器は、電源からの電力が常時ＣＰＵに供給される
携帯型情報機器であって、電源スイッチと、前記ＣＰＵ
に供給するクロックを生成する発振回路と、前記発振回
路のクロック生成を停止させるためのクロック停止信号
を発生するクロック停止信号発生手段と、前記ＣＰＵを
リセットするためのリセット信号を発生するリセット信
号発生手段と、前記電源スイッチがオフされたときに、
前記クロック停止信号発生手段にクロック停止信号の発
生を開始させるとともに、前記リセット信号発生手段に
リセット信号の発生を開始させる第１のクロック制御手
段と、前記電源スイッチがオンされたときに、前記クロ
ック停止信号発生手段にクロック停止信号の発生を終了
させ、その終了から予め定められた期間が経過した後
に、前記リセット信号発生手段にリセット信号の発生を
終了させる第２のクロック制御手段とを具備してなるこ
とを特徴とする。
【０００９】この発明の第１の携帯型情報機器において
は、電源スイッチがオフとなったときに、クロックの生
成を停止するとともに、ＣＰＵに対してリセット信号の
供給を開始する。ＣＰＵは、ＣＭＯＳ（Ｃｏｍｐｌｅｍ
ｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）方式で作成されたものを使用してお
り、このＣＭＯＳは、静止状態での消費電力が非常に小
さいという特徴をもつ。したがって、ＣＰＵに電力を常
時供給し続けるといった構成であっても、電源スイッチ
がオフとなったときに、ＣＰＵに供給されるクロックの
生成を停止することによって、消費電力の大幅な低減を
実現することが可能となる。同時に、発振回路そのもの
の消費電力も大幅に提言することが可能となる。
は、電源スイッチがオフとなったときに、クロックの生
成を停止するとともに、ＣＰＵに対してリセット信号の
供給を開始する。ＣＰＵは、ＣＭＯＳ（Ｃｏｍｐｌｅｍ
ｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）方式で作成されたものを使用してお
り、このＣＭＯＳは、静止状態での消費電力が非常に小
さいという特徴をもつ。したがって、ＣＰＵに電力を常
時供給し続けるといった構成であっても、電源スイッチ
がオフとなったときに、ＣＰＵに供給されるクロックの
生成を停止することによって、消費電力の大幅な低減を
実現することが可能となる。同時に、発振回路そのもの
の消費電力も大幅に提言することが可能となる。
【００１０】一方、電源スイッチがオンとなったときに
は、クロック生成を開始させ、その開始から予め定めら
れた期間経過後にリセット信号の供給を終了させる。発
振回路がクロックを生成し始めてから安定したクロック
を提供するまでにはある程度の時間を要する。すなわ
ち、クロック生成の開始後、所定の期間リセット信号の
供給終了を待機させることによって、不安定な状態のク
ロックでＣＰＵを動作させることがなく、誤動作などを
引き起こすことを防止できる。
は、クロック生成を開始させ、その開始から予め定めら
れた期間経過後にリセット信号の供給を終了させる。発
振回路がクロックを生成し始めてから安定したクロック
を提供するまでにはある程度の時間を要する。すなわ
ち、クロック生成の開始後、所定の期間リセット信号の
供給終了を待機させることによって、不安定な状態のク
ロックでＣＰＵを動作させることがなく、誤動作などを
引き起こすことを防止できる。
【００１１】また、このリセット信号のＣＰＵへの供給
を、電源スイッチがオフとなったときに開始するのでは
なく、電源スイッチがオンとなったときに開始すること
も有効である。すなわち、クロック生成の開始と同期さ
せてリセット信号のＣＰＵへの供給を開始させれば、前
述と同様に不安定な状態のクロックによるＣＰＵの誤動
作を防止することが可能となる。さらに、このクロック
生成を開始してからＣＰＵへのリセット信号の供給終了
までの期間をレジスタなどによって設定可能とすること
が好ましい。これにより、ＣＰＵの仕様の違いなどを吸
収することが可能となるために、適用範囲を拡大するこ
とができるからである。なお、この期間は、固定で設定
されるものであってもよいし、ユーティリティプログラ
ムなどによって設定されるものであってもよい。
を、電源スイッチがオフとなったときに開始するのでは
なく、電源スイッチがオンとなったときに開始すること
も有効である。すなわち、クロック生成の開始と同期さ
せてリセット信号のＣＰＵへの供給を開始させれば、前
述と同様に不安定な状態のクロックによるＣＰＵの誤動
作を防止することが可能となる。さらに、このクロック
生成を開始してからＣＰＵへのリセット信号の供給終了
までの期間をレジスタなどによって設定可能とすること
が好ましい。これにより、ＣＰＵの仕様の違いなどを吸
収することが可能となるために、適用範囲を拡大するこ
とができるからである。なお、この期間は、固定で設定
されるものであってもよいし、ユーティリティプログラ
ムなどによって設定されるものであってもよい。
【００１２】また、この発明の第２の携帯型情報機器
は、電源からの電力が常時ＣＰＵに供給される携帯型情
報機器であって、電源スイッチと、前記ＣＰＵに供給す
るクロックを生成する発振回路と、前記ＣＰＵと発振回
路との間に介在して設けられ、外部入力される制御信号
に応答して前記発振回路が生成したクロックの前記ＣＰ
Ｕへの供給／遮断を切り替える論理ゲートと、前記電源
スイッチがオフされたときに、前記論理ゲートにクロッ
クの遮断を指示する制御信号を入力し、前記電源スイッ
チがオンされたときに、前記論理ゲートにクロックの供
給を指示する制御信号を入力するクロック制御手段とを
具備してなることを特徴とする。
は、電源からの電力が常時ＣＰＵに供給される携帯型情
報機器であって、電源スイッチと、前記ＣＰＵに供給す
るクロックを生成する発振回路と、前記ＣＰＵと発振回
路との間に介在して設けられ、外部入力される制御信号
に応答して前記発振回路が生成したクロックの前記ＣＰ
Ｕへの供給／遮断を切り替える論理ゲートと、前記電源
スイッチがオフされたときに、前記論理ゲートにクロッ
クの遮断を指示する制御信号を入力し、前記電源スイッ
チがオンされたときに、前記論理ゲートにクロックの供
給を指示する制御信号を入力するクロック制御手段とを
具備してなることを特徴とする。
【００１３】この発明の第２の携帯型情報機器において
は、電源スイッチがオフとなったときに、前述した第１
の発明の携帯型情報機器と比較して、クロックの生成を
停止する代わりに、発振回路とＣＰＵとの間に介在する
論理ゲートを制御することにより、ＣＰＵへのクロック
の供給を遮断する。この場合も前述と同様にＣＰＵを静
止状態とすることができるため、その消費電力を大幅に
低減することが可能となる。一方、クロックの生成は継
続されているために、論理ゲートを制御することによっ
てＣＰＵへのクロックの供給を開始したとき（電源スイ
ッチがオンとなったとき）には、即座に安定したクロッ
クが供給されることになる。したがって、電源スイッチ
をオンとしたときにＣＰＵをリセットするかどうかレジ
スタなどで設定可能としておけば、その設定によって
は、電源スイッチをオフとしたときに実行中であった処
理を継続するなどといったことがさらに可能となる。
は、電源スイッチがオフとなったときに、前述した第１
の発明の携帯型情報機器と比較して、クロックの生成を
停止する代わりに、発振回路とＣＰＵとの間に介在する
論理ゲートを制御することにより、ＣＰＵへのクロック
の供給を遮断する。この場合も前述と同様にＣＰＵを静
止状態とすることができるため、その消費電力を大幅に
低減することが可能となる。一方、クロックの生成は継
続されているために、論理ゲートを制御することによっ
てＣＰＵへのクロックの供給を開始したとき（電源スイ
ッチがオンとなったとき）には、即座に安定したクロッ
クが供給されることになる。したがって、電源スイッチ
をオンとしたときにＣＰＵをリセットするかどうかレジ
スタなどで設定可能としておけば、その設定によって
は、電源スイッチをオフとしたときに実行中であった処
理を継続するなどといったことがさらに可能となる。
【００１４】また、この発明の第３の携帯型情報機器
は、電源からの電力が常時ＣＰＵに供給される携帯型情
報機器であって、電源スイッチと、前記ＣＰＵに供給す
るクロックを生成する発振回路と、前記発振回路のクロ
ック生成を停止させるためのクロック停止信号を発生す
るクロック停止信号発生手段と、前記ＣＰＵと発振回路
との間に介在して設けられ、外部入力される制御信号に
応答して前記発振回路が生成したクロックの前記ＣＰＵ
への供給／遮断を切り替える論理ゲートと、前記電源ス
イッチがオフされたときに、前記クロック停止信号発生
手段にクロック停止信号の発生を開始させるとともに、
前記論理ゲートにクロックの遮断を指示する制御信号を
入力する第１のクロック制御手段と、前記電源スイッチ
がオンされたときに、前記クロック停止信号発生手段に
クロック停止信号の発生を終了させ、その終了から予め
定められた期間が経過した後に、前記論理ゲートにクロ
ックの供給を指示する制御信号を入力する第２のクロッ
ク制御手段とを具備してなることを特徴とする。
は、電源からの電力が常時ＣＰＵに供給される携帯型情
報機器であって、電源スイッチと、前記ＣＰＵに供給す
るクロックを生成する発振回路と、前記発振回路のクロ
ック生成を停止させるためのクロック停止信号を発生す
るクロック停止信号発生手段と、前記ＣＰＵと発振回路
との間に介在して設けられ、外部入力される制御信号に
応答して前記発振回路が生成したクロックの前記ＣＰＵ
への供給／遮断を切り替える論理ゲートと、前記電源ス
イッチがオフされたときに、前記クロック停止信号発生
手段にクロック停止信号の発生を開始させるとともに、
前記論理ゲートにクロックの遮断を指示する制御信号を
入力する第１のクロック制御手段と、前記電源スイッチ
がオンされたときに、前記クロック停止信号発生手段に
クロック停止信号の発生を終了させ、その終了から予め
定められた期間が経過した後に、前記論理ゲートにクロ
ックの供給を指示する制御信号を入力する第２のクロッ
ク制御手段とを具備してなることを特徴とする。
【００１５】この発明の第３の携帯型情報機器において
は、電源スイッチがオフとなったときに、クロックの生
成を停止するとともに、ＣＰＵへのクロックの供給を遮
断するように発振回路とＣＰＵとの間に介在する論理ゲ
ートを制御する。一方、電源スイッチがオンとなったと
きには、クロック生成を開始させ、その開始から予め定
められた期間経過後に、論理ゲートを制御することによ
ってＣＰＵへのクロックの供給を開始する。すなわち、
ＣＰＵには安定したクロックのみが供給されることにな
り、かつ、電源スイッチがオフのときに発振回路のクロ
ック生成を停止する分だけ第２の発明の携帯型情報機器
よりもさらに大幅な消費電力の低減を実現でき、さら
に、電源スイッチをオフとしたときに実行中であった処
理を継続することも可能とする。
は、電源スイッチがオフとなったときに、クロックの生
成を停止するとともに、ＣＰＵへのクロックの供給を遮
断するように発振回路とＣＰＵとの間に介在する論理ゲ
ートを制御する。一方、電源スイッチがオンとなったと
きには、クロック生成を開始させ、その開始から予め定
められた期間経過後に、論理ゲートを制御することによ
ってＣＰＵへのクロックの供給を開始する。すなわち、
ＣＰＵには安定したクロックのみが供給されることにな
り、かつ、電源スイッチがオフのときに発振回路のクロ
ック生成を停止する分だけ第２の発明の携帯型情報機器
よりもさらに大幅な消費電力の低減を実現でき、さら
に、電源スイッチをオフとしたときに実行中であった処
理を継続することも可能とする。
【００１６】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。 （第１実施形態）まず、この発明の第１の実施形態を説
明する。図１には、本実施形態に係る携帯型情報機器の
概略構成の一部が示されている。
実施の形態を説明する。 （第１実施形態）まず、この発明の第１の実施形態を説
明する。図１には、本実施形態に係る携帯型情報機器の
概略構成の一部が示されている。
【００１７】本実施形態の携帯型情報機器に搭載される
ＣＰＵ１は、電源スイッチ４の状態（オン／オフ）に関
わらず、電源からの電力が常時供給されており、発振回
路２が生成するクロックの供給を受けて動作する。ま
た、このＣＰＵ１は、クロック制御部３からリセット信
号が送信された後、その送信が終了したときに、内部状
態などを初期化するリセット処理を実行する。発振回路
２は、ＣＰＵ１が動作するためのクロックを生成する
が、クロック制御部３からクロック生成の停止を指示す
る制御信号（クロック停止信号）が入力されているとき
は、そのクロックの生成が停止されるように構成されて
いる。また、クロック制御部３は、電源スイッチ４の操
作に応答して以下に示すようにＣＰＵ１および発振回路
２に制御信号を送信する。 （１）電源スイッチがオフされたとき 発振回路２に対するクロック停止信号の送信を開始する
とともに、ＣＰＵ１に対するリセット信号の送信を開始
する。 （２）電源スイッチがオンされたとき 発振回路２に対するクロック停止信号の送信を終了し、
その終了から予め定められた期間が経過した後に、ＣＰ
Ｕ１に対するリセット信号の送信を終了する。
ＣＰＵ１は、電源スイッチ４の状態（オン／オフ）に関
わらず、電源からの電力が常時供給されており、発振回
路２が生成するクロックの供給を受けて動作する。ま
た、このＣＰＵ１は、クロック制御部３からリセット信
号が送信された後、その送信が終了したときに、内部状
態などを初期化するリセット処理を実行する。発振回路
２は、ＣＰＵ１が動作するためのクロックを生成する
が、クロック制御部３からクロック生成の停止を指示す
る制御信号（クロック停止信号）が入力されているとき
は、そのクロックの生成が停止されるように構成されて
いる。また、クロック制御部３は、電源スイッチ４の操
作に応答して以下に示すようにＣＰＵ１および発振回路
２に制御信号を送信する。 （１）電源スイッチがオフされたとき 発振回路２に対するクロック停止信号の送信を開始する
とともに、ＣＰＵ１に対するリセット信号の送信を開始
する。 （２）電源スイッチがオンされたとき 発振回路２に対するクロック停止信号の送信を終了し、
その終了から予め定められた期間が経過した後に、ＣＰ
Ｕ１に対するリセット信号の送信を終了する。
【００１８】また、メモリ５も、ＣＰＵ１と同様に、電
源からの電力が常時供給されており、電源スイッチ４が
オフの間も、たとえば作成中の文書などといった各種デ
ータを保持し続ける。
源からの電力が常時供給されており、電源スイッチ４が
オフの間も、たとえば作成中の文書などといった各種デ
ータを保持し続ける。
【００１９】図２には、本実施形態の電源スイッチ
（ａ）、クロック（ｂ）およびリセット信号（ｃ）相互
間の関連が示されている。図２に示したように、電源ス
イッチ４がオフされたとき（図２の（１））、クロック
制御部３が発振回路２に対するクロック停止信号の送信
を開始することにより、クロックの生成は停止する。Ｃ
ＰＵ１は、ＣＭＯＳで作成されるため、クロックの供給
を受けない静止状態での消費電力は非常に小さい。した
がって、ＣＰＵ１に電力を常時供給し続ける構成であっ
ても、電源スイッチ４がオフとなっている間の消費電力
を大幅に低減することが可能となる。なお、このときク
ロック制御部３は、ＣＰＵ１に対するリセット信号の送
信も開始する。
（ａ）、クロック（ｂ）およびリセット信号（ｃ）相互
間の関連が示されている。図２に示したように、電源ス
イッチ４がオフされたとき（図２の（１））、クロック
制御部３が発振回路２に対するクロック停止信号の送信
を開始することにより、クロックの生成は停止する。Ｃ
ＰＵ１は、ＣＭＯＳで作成されるため、クロックの供給
を受けない静止状態での消費電力は非常に小さい。した
がって、ＣＰＵ１に電力を常時供給し続ける構成であっ
ても、電源スイッチ４がオフとなっている間の消費電力
を大幅に低減することが可能となる。なお、このときク
ロック制御部３は、ＣＰＵ１に対するリセット信号の送
信も開始する。
【００２０】一方、電源スイッチ４がオンされたときに
は（図２の（２））、クロック制御部３が発振回路２に
対するクロック停止信号の送信を終了することにより、
クロックの生成が再開される。そして、その後、予め定
められた期間が経過したときに（図２の（３））、クロ
ック制御部３がＣＰＵ１に対するリセット信号の送信を
終了することにより、ＣＰＵ１は、内部状態などを初期
化する処理の実行を開始する。発振回路２がクロックを
生成し始めてからしばらくの間は、不安定な状態のクロ
ックが生成されて出力されることになる。そこで、本実
施形態の携帯型情報機器では、クロック制御部３が、ク
ロック生成の開始後、所定の期間、リセット信号の供給
終了を待機させることによって、不安定な状態のクロッ
クでＣＰＵ１を動作させることを防止する。このリセッ
ト信号の供給終了を待機させる期間は、たとえばクロッ
ク制御部３が備える（あるいは参照可能な）レジスタな
どによって設定されるものである。したがって、ＣＰＵ
１や発振回路２の種別、およびこれらの設置状態などに
応じて、常に適切な作業環境を得ることができるように
なっている。
は（図２の（２））、クロック制御部３が発振回路２に
対するクロック停止信号の送信を終了することにより、
クロックの生成が再開される。そして、その後、予め定
められた期間が経過したときに（図２の（３））、クロ
ック制御部３がＣＰＵ１に対するリセット信号の送信を
終了することにより、ＣＰＵ１は、内部状態などを初期
化する処理の実行を開始する。発振回路２がクロックを
生成し始めてからしばらくの間は、不安定な状態のクロ
ックが生成されて出力されることになる。そこで、本実
施形態の携帯型情報機器では、クロック制御部３が、ク
ロック生成の開始後、所定の期間、リセット信号の供給
終了を待機させることによって、不安定な状態のクロッ
クでＣＰＵ１を動作させることを防止する。このリセッ
ト信号の供給終了を待機させる期間は、たとえばクロッ
ク制御部３が備える（あるいは参照可能な）レジスタな
どによって設定されるものである。したがって、ＣＰＵ
１や発振回路２の種別、およびこれらの設置状態などに
応じて、常に適切な作業環境を得ることができるように
なっている。
【００２１】このように、ＣＰＵに供給するクロックの
生成を制御することにより、電源からの電力が常時ＣＰ
Ｕに供給されるタイプの携帯型情報機器において、ＣＰ
Ｕが無駄に消費する電力を大幅に低減することが実現さ
れる。
生成を制御することにより、電源からの電力が常時ＣＰ
Ｕに供給されるタイプの携帯型情報機器において、ＣＰ
Ｕが無駄に消費する電力を大幅に低減することが実現さ
れる。
【００２２】なお、このリセット信号の送信開始のタイ
ミングを、電源スイッチがオンされたときとしても、同
様の効果を得ることができる。図３には、このときの電
源スイッチ（ａ）、クロック（ｂ）およびリセット信号
（ｃ）相互間の関連が示されている。
ミングを、電源スイッチがオンされたときとしても、同
様の効果を得ることができる。図３には、このときの電
源スイッチ（ａ）、クロック（ｂ）およびリセット信号
（ｃ）相互間の関連が示されている。
【００２３】すなわち、電源スイッチ４がオンされたと
きに（図３の（１））、クロック制御部３が発振回路２
に対するクロック停止信号の送信を終了することによ
り、クロックの生成が再開されるが、そのとき同時に、
クロック制御部３は、ＣＰＵ１に対するリセット信号の
送信も開始する。そして、その後、クロック制御部３が
予め定められた期間が経過したときに（図３の
（２））、ＣＰＵ１に対するリセット信号の送信を終了
することにより、ＣＰＵ１は、内部状態などを初期化す
る処理の実行を開始する。
きに（図３の（１））、クロック制御部３が発振回路２
に対するクロック停止信号の送信を終了することによ
り、クロックの生成が再開されるが、そのとき同時に、
クロック制御部３は、ＣＰＵ１に対するリセット信号の
送信も開始する。そして、その後、クロック制御部３が
予め定められた期間が経過したときに（図３の
（２））、ＣＰＵ１に対するリセット信号の送信を終了
することにより、ＣＰＵ１は、内部状態などを初期化す
る処理の実行を開始する。
【００２４】これにより、ＣＰＵ１は発振回路２が生成
するクロックが安定するまで処理を開始しないため、前
述と同様に不安定な状態のクロックで動作することによ
る誤動作などを防止することが可能となる。
するクロックが安定するまで処理を開始しないため、前
述と同様に不安定な状態のクロックで動作することによ
る誤動作などを防止することが可能となる。
【００２５】（第２実施形態）次に、この発明の第２の
実施形態を説明する。図４には、本実施形態に係る携帯
型情報機器の概略構成の一部が示されている。
実施形態を説明する。図４には、本実施形態に係る携帯
型情報機器の概略構成の一部が示されている。
【００２６】本実施形態の携帯型情報機器は、図１に示
した第１実施形態の携帯型情報機器の構成と比較して、
ＣＰＵ１と発振回路２との間に論理ゲート６を介在させ
た点で相違する。また、第１実施形態の携帯型情報機器
では、クロック制御部３と発振回路２との間に制御信号
線が敷設されていたが、本実施形態の携帯型情報機器で
は、それに代わり、クロック制御部３と論理ゲート６と
の間に制御信号線が敷設される。
した第１実施形態の携帯型情報機器の構成と比較して、
ＣＰＵ１と発振回路２との間に論理ゲート６を介在させ
た点で相違する。また、第１実施形態の携帯型情報機器
では、クロック制御部３と発振回路２との間に制御信号
線が敷設されていたが、本実施形態の携帯型情報機器で
は、それに代わり、クロック制御部３と論理ゲート６と
の間に制御信号線が敷設される。
【００２７】すなわち、本実施形態の発振回路２は、Ｃ
ＰＵ１が動作するためのクロックを常時生成し続けてお
り、論理ゲート６が、クロック制御部３から入力される
制御信号に応答して、この発振回路２の生成したクロッ
クのＣＰＵ１への供給／遮断を切り替える。したがっ
て、本実施形態のクロック制御部３は、電源スイッチ４
の操作に応答して以下に示すようにＣＰＵ１および論理
ゲート６に制御信号を送信する。 （１）電源スイッチがオフされたとき 論理ゲート６にクロックの遮断を指示する制御信号を送
信するとともに、ＣＰＵ１に対するリセット信号の送信
を開始する。 （２）電源スイッチがオンされたとき 論理ゲート６にクロックの供給を指示する制御信号を送
信するとともに、ＣＰＵ１に対するリセット信号の送信
を終了する。
ＰＵ１が動作するためのクロックを常時生成し続けてお
り、論理ゲート６が、クロック制御部３から入力される
制御信号に応答して、この発振回路２の生成したクロッ
クのＣＰＵ１への供給／遮断を切り替える。したがっ
て、本実施形態のクロック制御部３は、電源スイッチ４
の操作に応答して以下に示すようにＣＰＵ１および論理
ゲート６に制御信号を送信する。 （１）電源スイッチがオフされたとき 論理ゲート６にクロックの遮断を指示する制御信号を送
信するとともに、ＣＰＵ１に対するリセット信号の送信
を開始する。 （２）電源スイッチがオンされたとき 論理ゲート６にクロックの供給を指示する制御信号を送
信するとともに、ＣＰＵ１に対するリセット信号の送信
を終了する。
【００２８】これにより、第１実施形態と同様、電源ス
イッチ４がオフとなっている間はＣＰＵ１へのクロック
の供給を遮断することができ、ＣＰＵ１が無駄に消費す
る電力を大幅に低減することが可能となる。
イッチ４がオフとなっている間はＣＰＵ１へのクロック
の供給を遮断することができ、ＣＰＵ１が無駄に消費す
る電力を大幅に低減することが可能となる。
【００２９】なお、本実施形態の発振回路２は、ＣＰＵ
１が動作するためのクロックを常に生成し続けているた
め、クロック制御部３から論理ゲート６に対してクロッ
クの供給を示す制御信号が送信されたときに、即座に安
定したクロックがＣＰＵ１に供給されることになる。す
なわち、第１実施形態のように、クロックの安定を待機
するなどといったことを考慮する必要がない。したがっ
て、たとえば電源スイッチ４を操作したときに、ＣＰＵ
１をリセットするかどうかをクロック制御部３が備える
（あるいは参照可能な）レジスタなどによって設定可能
としておけば、メモリ５に記憶されたデータの保持のみ
ならず、電源スイッチ４のオフによって中断された処理
（プログラムの実行）の継続実行なども可能となる。
１が動作するためのクロックを常に生成し続けているた
め、クロック制御部３から論理ゲート６に対してクロッ
クの供給を示す制御信号が送信されたときに、即座に安
定したクロックがＣＰＵ１に供給されることになる。す
なわち、第１実施形態のように、クロックの安定を待機
するなどといったことを考慮する必要がない。したがっ
て、たとえば電源スイッチ４を操作したときに、ＣＰＵ
１をリセットするかどうかをクロック制御部３が備える
（あるいは参照可能な）レジスタなどによって設定可能
としておけば、メモリ５に記憶されたデータの保持のみ
ならず、電源スイッチ４のオフによって中断された処理
（プログラムの実行）の継続実行なども可能となる。
【００３０】（第３実施形態）次に、この発明の第３の
実施形態を説明する。図５には、本実施形態に係る携帯
型情報機器の概略構成の一部が示されている。
実施形態を説明する。図５には、本実施形態に係る携帯
型情報機器の概略構成の一部が示されている。
【００３１】本実施形態の携帯型情報機器は、図１に示
した第１実施形態の携帯型情報機器の構成に、図３に示
した第２実施形態の携帯型情報機器の論理ゲート６（お
よびこの論理ゲート６とクロック制御部３との間の制御
信号線）を加えた構成としたものである。そして、本実
施形態の携帯型情報機器では、クロック制御部３が、電
源スイッチ４の操作に応答して以下に示すように発振回
路２および論理ゲート６に制御信号を送信する。 （１）電源スイッチがオフされたとき 発振回路２に対するクロック停止信号の送信を開始する
とともに、論理ゲート６にクロックの遮断を指示する制
御信号を送信する。 （２）電源スイッチがオンされたとき 発振回路２に対するクロック停止信号の送信を終了し、
その終了から予め定められた期間が経過した後に、論理
ゲート６にクロックの供給を指示する制御信号を送信す
る。
した第１実施形態の携帯型情報機器の構成に、図３に示
した第２実施形態の携帯型情報機器の論理ゲート６（お
よびこの論理ゲート６とクロック制御部３との間の制御
信号線）を加えた構成としたものである。そして、本実
施形態の携帯型情報機器では、クロック制御部３が、電
源スイッチ４の操作に応答して以下に示すように発振回
路２および論理ゲート６に制御信号を送信する。 （１）電源スイッチがオフされたとき 発振回路２に対するクロック停止信号の送信を開始する
とともに、論理ゲート６にクロックの遮断を指示する制
御信号を送信する。 （２）電源スイッチがオンされたとき 発振回路２に対するクロック停止信号の送信を終了し、
その終了から予め定められた期間が経過した後に、論理
ゲート６にクロックの供給を指示する制御信号を送信す
る。
【００３２】図６には、本実施形態の電源スイッチ
（ａ）、クロック（ｂ）および論理ゲート制御信号
（ｃ）相互間の関連が示されている。図６に示したよう
に、電源スイッチ４がオフされたとき（図６の
（１））、クロック制御部３が発振回路２に対するクロ
ック停止信号の送信を開始することにより、クロックの
生成は停止する。これにより、電源スイッチ４がオフと
なっている間のＣＰＵ１および発振回路２双方の消費電
力を大幅に低減する。そして、このときクロック制御部
３は、論理ゲート６に対してクロックの遮断を示す制御
信号を送信する。
（ａ）、クロック（ｂ）および論理ゲート制御信号
（ｃ）相互間の関連が示されている。図６に示したよう
に、電源スイッチ４がオフされたとき（図６の
（１））、クロック制御部３が発振回路２に対するクロ
ック停止信号の送信を開始することにより、クロックの
生成は停止する。これにより、電源スイッチ４がオフと
なっている間のＣＰＵ１および発振回路２双方の消費電
力を大幅に低減する。そして、このときクロック制御部
３は、論理ゲート６に対してクロックの遮断を示す制御
信号を送信する。
【００３３】一方、電源スイッチ４がオンされたときに
は（図６の（２））、クロック制御部３が発振回路２に
対するクロック停止信号の送信を終了することにより、
クロックの生成が再開される。そして、その後、予め定
められた期間が経過したときに（図６の（３））、クロ
ック制御部３が論理ゲート６に対してクロックの供給を
示す制御信号を送信する。
は（図６の（２））、クロック制御部３が発振回路２に
対するクロック停止信号の送信を終了することにより、
クロックの生成が再開される。そして、その後、予め定
められた期間が経過したときに（図６の（３））、クロ
ック制御部３が論理ゲート６に対してクロックの供給を
示す制御信号を送信する。
【００３４】すなわち、本実施形態の携帯型情報機器
は、第２実施形態の携帯型情報機器と比較して、電源ス
イッチ４がオフのときに発振回路２のクロック生成を停
止させるため、より大幅な消費電力の低減が実現される
とともに、ＣＰＵ１には安定したクロックのみが供給さ
れることになり、電源スイッチ４のオフによって中断さ
れた処理（プログラムの実行）の継続実行なども可能と
なる。
は、第２実施形態の携帯型情報機器と比較して、電源ス
イッチ４がオフのときに発振回路２のクロック生成を停
止させるため、より大幅な消費電力の低減が実現される
とともに、ＣＰＵ１には安定したクロックのみが供給さ
れることになり、電源スイッチ４のオフによって中断さ
れた処理（プログラムの実行）の継続実行なども可能と
なる。
【００３５】なお、本実施形態においても、電源スイッ
チ４の操作に応答してＣＰＵ１をリセットさせることは
有効であり、第２実施形態で示したように、電源スイッ
チ４を操作したときに、ＣＰＵ１をリセットするかどう
かをクロック制御部３が備える（あるいは参照可能な）
レジスタなどによって設定可能としておけばよい。
チ４の操作に応答してＣＰＵ１をリセットさせることは
有効であり、第２実施形態で示したように、電源スイッ
チ４を操作したときに、ＣＰＵ１をリセットするかどう
かをクロック制御部３が備える（あるいは参照可能な）
レジスタなどによって設定可能としておけばよい。
【００３６】
【発明の効果】以上詳述したように、この発明によれ
ば、電源からの電力が常時ＣＰＵに供給されるタイプの
携帯型情報機器において、静止状態での消費電力が非常
に小さいといったＣＭＯＳの特徴を利用して、ＣＰＵへ
のクロックの供給を以下のように制御する。
ば、電源からの電力が常時ＣＰＵに供給されるタイプの
携帯型情報機器において、静止状態での消費電力が非常
に小さいといったＣＭＯＳの特徴を利用して、ＣＰＵへ
のクロックの供給を以下のように制御する。
【００３７】（１）電源スイッチがオフされたときに、
発振回路のクロック生成を停止させるとともに、ＣＰＵ
に対するリセット信号の送信を開始し、一方、電源スイ
ッチがオンされたときに、発振回路のクロック生成を開
始させ、その開始後予め定められた期間（発振回路が生
成し始めたクロックが安定するのに十分な期間）が経過
した後に、ＣＰＵに対するリセット信号の送信を終了す
る。
発振回路のクロック生成を停止させるとともに、ＣＰＵ
に対するリセット信号の送信を開始し、一方、電源スイ
ッチがオンされたときに、発振回路のクロック生成を開
始させ、その開始後予め定められた期間（発振回路が生
成し始めたクロックが安定するのに十分な期間）が経過
した後に、ＣＰＵに対するリセット信号の送信を終了す
る。
【００３８】これにより、ＣＰＵおよび発信回路が電源
スイッチのオフ中に無駄に消費する電力を大幅に低減
し、かつ不安定なクロックでＣＰＵを動作させることを
回避して、誤動作などを引き起こさせることを防止す
る。
スイッチのオフ中に無駄に消費する電力を大幅に低減
し、かつ不安定なクロックでＣＰＵを動作させることを
回避して、誤動作などを引き起こさせることを防止す
る。
【００３９】（２）電源スイッチがオフされたときに、
発振回路が生成したクロックのＣＰＵへの供給を遮断
し、一方、電源スイッチがオンされたときに、発振回路
が生成したクロックのＣＰＵへの供給を再開する。
発振回路が生成したクロックのＣＰＵへの供給を遮断
し、一方、電源スイッチがオンされたときに、発振回路
が生成したクロックのＣＰＵへの供給を再開する。
【００４０】この場合、ＣＰＵが電源スイッチのオフ中
に無駄に消費する電力を大幅に低減するとともに、発信
回路は常時クロックを生成し続けているため、電源スイ
ッチがオンされたときには、即座に安定したクロックが
ＣＰＵに供給されることになり、中断された処理の継続
実行を可能とする。
に無駄に消費する電力を大幅に低減するとともに、発信
回路は常時クロックを生成し続けているため、電源スイ
ッチがオンされたときには、即座に安定したクロックが
ＣＰＵに供給されることになり、中断された処理の継続
実行を可能とする。
【００４１】（３）電源スイッチがオフされたときに、
発振回路のクロック生成を停止させるとともに、発振回
路が生成したクロックのＣＰＵへの供給経路を遮断し、
一方、電源スイッチがオンされたときに、発振回路のク
ロック生成を開始させ、その開始後予め定められた期間
（発振回路が生成し始めたクロックが安定するのに十分
な期間）が経過した後に、発振回路が生成したクロック
のＣＰＵへの供給経路の遮断を終了する。
発振回路のクロック生成を停止させるとともに、発振回
路が生成したクロックのＣＰＵへの供給経路を遮断し、
一方、電源スイッチがオンされたときに、発振回路のク
ロック生成を開始させ、その開始後予め定められた期間
（発振回路が生成し始めたクロックが安定するのに十分
な期間）が経過した後に、発振回路が生成したクロック
のＣＰＵへの供給経路の遮断を終了する。
【００４２】これにより、ＣＰＵおよび発信回路の双方
が電源スイッチのオフ中に無駄に消費する電力を大幅に
低減するとともに、ＣＰＵには安定したクロックのみが
供給されるため、誤動作などを引き起こさせることを防
止し、かつ中断された処理の継続実行をも可能とする。
が電源スイッチのオフ中に無駄に消費する電力を大幅に
低減するとともに、ＣＰＵには安定したクロックのみが
供給されるため、誤動作などを引き起こさせることを防
止し、かつ中断された処理の継続実行をも可能とする。
【図１】この発明の第１実施形態に係る携帯型情報機器
の概略構成の一部を示す図。
の概略構成の一部を示す図。
【図２】同実施形態の電源スイッチ（ａ）、クロック
（ｂ）およびリセット信号（ｃ）相互間の関連を示す
図。
（ｂ）およびリセット信号（ｃ）相互間の関連を示す
図。
【図３】同実施形態の電源スイッチ（ａ）、クロック
（ｂ）およびリセット信号（ｃ）相互間の関連を示す
図。
（ｂ）およびリセット信号（ｃ）相互間の関連を示す
図。
【図４】この発明の第２実施形態に係る携帯型情報機器
の概略構成の一部を示す図。
の概略構成の一部を示す図。
【図５】この発明の第３実施形態に係る携帯型情報機器
の概略構成の一部を示す図。
の概略構成の一部を示す図。
【図６】同実施形態の電源スイッチ（ａ）、クロック
（ｂ）および論理ゲート制御信号（ｃ）相互間の関連を
示す図。
（ｂ）および論理ゲート制御信号（ｃ）相互間の関連を
示す図。
１…ＣＰＵ ２…発振回路 ３…クロック制御部 ４…電源スイッチ ５…メモリ ６…論理ゲート
Claims (12)
- 【請求項１】 電源からの電力が常時ＣＰＵに供給され
る携帯型情報機器であって、 電源スイッチと、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記ＣＰＵをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 前記電源スイッチがオフされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を開始させる
とともに、前記リセット信号発生手段にリセット信号の
発生を開始させる第１のクロック制御手段と、 前記電源スイッチがオンされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を終了させ、
その終了から予め定められた期間が経過した後に、前記
リセット信号発生手段にリセット信号の発生を終了させ
る第２のクロック制御手段とを具備してなることを特徴
とする携帯型情報機器。 - 【請求項２】 電源からの電力が常時ＣＰＵに供給され
る携帯型情報機器であって、 電源スイッチと、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記ＣＰＵをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 前記電源スイッチがオフされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を開始させる
第１のクロック制御手段と、 前記電源スイッチがオンされたときに、前記リセット信
号発生手段にリセット信号の発生を開始させるととも
に、前記クロック停止信号発生手段にクロック停止信号
の発生を終了させ、その終了から予め定められた期間が
経過した後に、前記リセット信号発生手段にリセット信
号の発生を終了させる第２のクロック制御手段とを具備
してなることを特徴とする携帯型情報機器。 - 【請求項３】 前記クロック停止信号発生手段にクロッ
ク停止信号の発生を終了させてから前記リセット信号発
生手段にリセット信号の発生を終了させるまでの期間を
指定するデータを格納するレジスタを設け、 前記第２のクロック制御手段は、前記クロック停止信号
の発生を終了させてから前記レジスタに格納されたデー
タで指定された期間が経過した後に、前記リセット信号
発生手段にリセット信号の発生を終了させることを特徴
とする請求項１または２記載の携帯型情報機器。 - 【請求項４】 電源からの電力が常時ＣＰＵに供給され
る携帯型情報機器であって、 電源スイッチと、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記ＣＰＵと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記ＣＰＵへの供給／遮断を切り替える論理
ゲートと、 前記電源スイッチがオフされたときに、前記論理ゲート
にクロックの遮断を指示する制御信号を入力し、前記電
源スイッチがオンされたときに、前記論理ゲートにクロ
ックの供給を指示する制御信号を入力するクロック制御
手段とを具備してなることを特徴とする携帯型情報機
器。 - 【請求項５】 電源からの電力が常時ＣＰＵに供給され
る携帯型情報機器であって、 電源スイッチと、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記ＣＰＵと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記ＣＰＵへの供給／遮断を切り替える論理
ゲートと、 前記ＣＰＵをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 前記電源スイッチがオフされたときに、前記論理ゲート
にクロックの遮断を指示する制御信号を入力するととも
に、前記リセット信号発生手段にリセット信号の発生を
開始させる第１のクロック制御手段と、 前記電源スイッチがオンされたときに、前記論理ゲート
にクロックの供給を指示する制御信号を入力するととも
に、前記リセット信号発生手段にリセット信号の発生を
終了させる第２のクロック制御手段とを具備してなるこ
とを特徴とする携帯型情報機器。 - 【請求項６】 電源からの電力が常時ＣＰＵに供給され
る携帯型情報機器であって、 電源スイッチと、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記ＣＰＵと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記ＣＰＵへの供給／遮断を切り替える論理
ゲートと、 前記ＣＰＵをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 前記電源スイッチがオフされたときに、前記論理ゲート
にクロックの遮断を指示する制御信号を入力する第１の
クロック制御手段と、 前記電源スイッチがオンされたときに、前記リセット信
号発生手段にリセット信号の発生を開始させるととも
に、前記論理ゲートにクロックの供給を指示する制御信
号を入力し、その入力後に前記リセット信号発生手段に
リセット信号の発生を終了させる第２のクロック制御手
段とを具備してなることを特徴とする携帯型情報機器。 - 【請求項７】 前記電源スイッチが操作されたときに前
記ＣＰＵをリセットするか否か指定するデータを格納す
るレジスタを設け、 前記第２のクロック制御手段は、前記レジスタに前記Ｃ
ＰＵをリセットする旨のデータが格納されたときにのみ
前記リセット信号発生手段を駆動制御することを特徴と
する請求項５または６記載の携帯型情報機器。 - 【請求項８】 電源からの電力が常時ＣＰＵに供給され
る携帯型情報機器であって、 電源スイッチと、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記ＣＰＵと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記ＣＰＵへの供給／遮断を切り替える論理
ゲートと、 前記電源スイッチがオフされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を開始させる
とともに、前記論理ゲートにクロックの遮断を指示する
制御信号を入力する第１のクロック制御手段と、 前記電源スイッチがオンされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を終了させ、
その終了から予め定められた期間が経過した後に、前記
論理ゲートにクロックの供給を指示する制御信号を入力
する第２のクロック制御手段とを具備してなることを特
徴とする携帯型情報機器。 - 【請求項９】 前記ＣＰＵをリセットするためのリセッ
ト信号を発生するリセット信号発生手段と、 前記電源スイッチが操作されたときに前記ＣＰＵをリセ
ットするか否か指定するデータを格納するレジスタとを
さらに具備し、 前記第２のクロック制御手段は、前記レジスタに前記Ｃ
ＰＵをリセットする旨のデータが格納されたときに、前
記論理ゲートにクロックの供給を指示する制御信号を入
力する前に前記リセット信号発生手段にリセット信号の
発生を開始させ、前記論理ゲートにクロックの供給を指
示する制御信号を入力した後に前記リセット信号発生手
段にリセット信号の発生を終了させる手段を具備してな
ることを特徴とする請求項８記載の携帯型情報機器。 - 【請求項１０】 電源からの電力が常時ＣＰＵに供給さ
れる携帯型情報機器であって、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記ＣＰＵをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 システム停止要求が発生したときに、前記クロック停止
信号発生手段にクロック停止信号の発生を開始させると
ともに、前記リセット信号発生手段にリセット信号の発
生を開始させる第１のクロック制御手段と、 システム開始要求が発生したときに、前記クロック停止
信号発生手段にクロック停止信号の発生を終了させ、そ
の終了から予め定められた期間が経過した後に、前記リ
セット信号発生手段にリセット信号の発生を終了させる
第２のクロック制御手段とを具備してなることを特徴と
する携帯型情報機器。 - 【請求項１１】 電源からの電力が常時ＣＰＵに供給さ
れる携帯型情報機器であって、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記ＣＰＵと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記ＣＰＵへの供給／遮断を切り替える論理
ゲートと、 システム停止要求が発生したときに、前記論理ゲートに
クロックの遮断を指示する制御信号を入力し、システム
開始要求が発生したときに、前記論理ゲートにクロック
の供給を指示する制御信号を入力するクロック制御手段
とを具備してなることを特徴とする携帯型情報機器。 - 【請求項１２】 電源からの電力が常時ＣＰＵに供給さ
れる携帯型情報機器であって、 前記ＣＰＵに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記ＣＰＵと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記ＣＰＵへの供給／遮断を切り替える論理
ゲートと、 システム停止要求が発生したときに、前記クロック停止
信号発生手段にクロック停止信号の発生を開始させると
ともに、前記論理ゲートにクロックの遮断を指示する制
御信号を入力する第１のクロック制御手段と、 システム開始要求が発生したときに、前記クロック停止
信号発生手段にクロック停止信号の発生を終了させ、そ
の終了から予め定められた期間が経過した後に、前記論
理ゲートにクロックの供給を指示する制御信号を入力す
る第２のクロック制御手段とを具備してなることを特徴
とする携帯型情報機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8250555A JPH1097340A (ja) | 1996-09-20 | 1996-09-20 | 携帯型情報機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8250555A JPH1097340A (ja) | 1996-09-20 | 1996-09-20 | 携帯型情報機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1097340A true JPH1097340A (ja) | 1998-04-14 |
Family
ID=17209660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8250555A Pending JPH1097340A (ja) | 1996-09-20 | 1996-09-20 | 携帯型情報機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1097340A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6694452B1 (en) | 1998-12-25 | 2004-02-17 | Nec Electronics Corporation | Data processor and method of processing data |
| US6708279B1 (en) | 1998-10-27 | 2004-03-16 | Canon Kabushiki Kaisha | Temperature sensor calibration during powersave mode by executing a control program in a control unit and lowering clock frequency after other devices are powered off |
| WO2004097608A1 (ja) * | 2003-04-25 | 2004-11-11 | Nec Corporation | リセット回路とディジタル通信装置 |
-
1996
- 1996-09-20 JP JP8250555A patent/JPH1097340A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6708279B1 (en) | 1998-10-27 | 2004-03-16 | Canon Kabushiki Kaisha | Temperature sensor calibration during powersave mode by executing a control program in a control unit and lowering clock frequency after other devices are powered off |
| US6694452B1 (en) | 1998-12-25 | 2004-02-17 | Nec Electronics Corporation | Data processor and method of processing data |
| WO2004097608A1 (ja) * | 2003-04-25 | 2004-11-11 | Nec Corporation | リセット回路とディジタル通信装置 |
| US7239187B2 (en) | 2003-04-25 | 2007-07-03 | Nec Corporation | Reset circuit and digital communication apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688102B1 (ko) | 집적회로장치 | |
| EP2188693B1 (en) | Apparatus and method for reducing power consumption in system on chip | |
| JP5340335B2 (ja) | 情報処理装置 | |
| KR960011766A (ko) | 컴퓨터 시스템 | |
| JPH04333119A (ja) | 情報処理装置 | |
| MXPA06002961A (es) | Colapso de energia para una terminal inalambrica. | |
| JP2004086912A (ja) | ワーキングコンテキスト格納及び再格納装置、並びに方法 | |
| US6163851A (en) | Data processor | |
| KR20060087826A (ko) | 절전모드가 아닌 동작상태저장과 전원차단으로 구현하는시스템의 소비전력 감소 방법 및 장치 | |
| KR100303271B1 (ko) | 전력소비를감소시키기위한클록공급장치 | |
| US20030231171A1 (en) | Electronic apparatus and suspend/resume method | |
| JP4219601B2 (ja) | 情報処理装置 | |
| JPH06230845A (ja) | レジューム方式 | |
| CN113467841A (zh) | 一种双操作系统设备及其快速休眠及唤醒的方法 | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JP3373434B2 (ja) | 情報処理装置 | |
| JP4503003B2 (ja) | 電源バックアップシステム及びこれを具えた電子機器 | |
| JPH06161617A (ja) | 情報処理装置のための電力供給制御装置 | |
| JPS63184123A (ja) | 情報処理装置 | |
| JP3466240B2 (ja) | 電源制御回路 | |
| JPH10271690A (ja) | 携帯型電子装置及びその電池充電方法 | |
| KR0159634B1 (ko) | 키폰 시스템의 전력소비 절감방법 | |
| JP3101424U (ja) | 予約作業を実行できるコンピュータ装置 | |
| JPH05265602A (ja) | パワーマネージメント制御装置 | |
| KR100200528B1 (ko) | 퍼스널 컴퓨터의 자동 셧다운 방법 |