JPH1097409A

JPH1097409A - 計算機

Info

Publication number: JPH1097409A
Application number: JP25021596A
Authority: JP
Inventors: Akira Yasusato; 彰安里
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-09-20
Filing date: 1996-09-20
Publication date: 1998-04-14

Abstract

(57)【要約】【課題】本発明は計算機に関し、ピクセルデータの計算
過程で、データ型変換時に生じるオーバーヘッドを軽減
し、ピクセルデータ処理を簡単にする。【解決手段】処理対象データを格納するレジスタ１と、
レジスタ１のデータをストアするためのメモリ５と、メ
モリ５上の８ビット領域をアドレス指定するアドレス計
算部４と、レジスタ１上の１６ビット領域を指定するデ
コーダ２を備え、ストア指示の命令実行により、レジス
タ１上の有効桁の８ビットデータをメモリ５にストアす
る計算機であって、変換部３では、レジスタ１上のデー
タは符号付き整数、メモリ５上のデータは符号無し整数
と解釈して、レジスタ１上のデータが、８ビット符号無
し整数で表現可能な範囲を外れている場合には、表現可
能な最小値、又は最大値に変換して前記ストアを行うよ
うに構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は各種画像処理を行う
計算機に関する。特に本発明は、ピクセルデータに対す
るストア命令により、レジスタに格納されているピクセ
ルデータをメモリにストアする機能を備えた計算機（メ
ディア情報処理装置）に関する。

【０００２】

【従来の技術】以下、従来例について説明する。従来、
各種計算機（コンピュータ）を利用した画像処理が知ら
れていた。前記画像処理の基本的なデータであるピクセ
ルデータは、通常の場合、８ビットで表現される０〜２
５５の値（最小値＝０〜最大値＝２５５の範囲のピクセ
ル値）を持つ符号なし整数データである。前記計算機の
処理プログラムでは、ピクセルデータに対して係数を乗
じたり、ピクセルデータ間の差分をとる等の計算を行っ
ている。

【０００３】そして、前記計算の過程において、ピクセ
ルデータは、２５５より大きい値や、負の値など、８ビ
ット符号なし整数が表現可能な範囲を越えた値をとる可
能性がある。このため、一旦、１６ビット符号付き整数
などのデータ型に変換して計算を行い、最終結果を再び
８ビット符号なし整数としてメモリにストアする、とい
った手順が必要になっていた。

【０００４】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。すなわち、ピ
クセルデータの計算の過程において、ピクセルデータ
は、例えば、２５５より大きい値や、負の値など、８ビ
ット符号なし整数が表現可能な範囲を越えた値をとる可
能性がある。このため、従来の画像処理では、一旦、１
６ビット符号付き整数などのデータ型に変換して計算を
行い、最終結果を再び８ビット符号なし整数として、レ
ジスタ、或いはメモリにストアする、といった手順が必
要になる。

【０００５】ここで問題となるのが、前記のようなデー
タ型変換のオーバーヘッドが生じる、ということであ
る。特に、１６ビットから８ビットに変換する際には、
オーバーフローや、アンダーフローのチェックが必須と
なり、かなりのステップ数を費やすことになる。

【０００６】本発明は、このような従来の課題を解決
し、ピクセルデータの計算過程において、データ型変換
時に生じるオーバーヘッドを軽減して、ピクセルデータ
の処理を簡単にすることを目的とする。

【０００７】

【課題を解決するための手段】図１は本発明の原理説明
図である。本発明は前記の目的を達成するため、次のよ
うに構成した。 (1) ：処理対象データを格納するレジスタ１と、レジス
タ１のデータをストアするためのメモリ５と、メモリ５
上のｍビット領域をアドレス指定するメモリアドレス指
定手段（例えば、アドレス計算部４）と、レジスタ１上
のｎビット（ｎ＞ｍ）領域を指定するレジスタ領域指定
手段（例えば、デコーダ２）を備え、ストア指示の命令
実行により、レジスタ１上の有効桁のｍビットデータを
メモリ５にストアする計算機であって、前記レジスタ１
上のデータは符号付き整数、前記メモリ５上のデータは
符号無し整数と解釈して、レジスタ１上のデータが、ｍ
ビット符号無し整数で表現可能な範囲を外れている場合
には、表現可能な最小値、又は最大値に変換して前記ス
トアを行う変換部３を備えた。

【０００８】(2) ：処理対象データを格納するレジスタ
１と、レジスタ１のデータをストアするためのメモリ５
と、メモリ５上のｍビット領域をアドレス指定するメモ
リアドレス指定手段（例えば、アドレス計算部４）と、
レジスタ１上のｎビット（ｎ＞ｍ）領域を指定するレジ
スタ領域指定手段（例えば、デコーダ２）を備え、スト
ア指示の命令実行により、レジスタ１上の有効桁のｍビ
ットデータをメモリ５にストアする計算機であって、前
記レジスタ１上のｎビットの値を解釈する際の小数点位
置を任意に指定する小数点位置指定手段（変換部３内に
設けた手段）と、前記小数点位置指定手段で指定された
小数点位置に基づき、レジスタ１上のデータは符号付き
固定小数点数、メモリ５上のデータは符号無し固定小数
点数と解釈して、レジスタ１上のデータが、ｍビット符
号無し固定小数点数で表現可能な範囲を外れている場合
は、表現可能な最小値、又は最大値に変換して前記スト
アを行うストアデータ変換手段（変換部３内に設けた手
段）を備えた。

【０００９】(3) ：処理対象データを格納するレジスタ
１と、レジスタ１のデータをストアするためのメモリ５
と、メモリ５上のｍビット領域をアドレス指定するメモ
リアドレス指定手段（例えば、アドレス計算部４）と、
レジスタ１上のｎビット（ｎ＞ｍ）領域を指定するレジ
スタ領域指定手段（例えば、デコーダ２）を備え、スト
ア指示の命令実行により、レジスタ１上の有効桁のｍビ
ットデータをメモリ５にストアする計算機であって、メ
モリ５上のｍビットデータで表現可能な範囲を任意に設
定できる範囲設定手段（変換部３内に設けた手段）と、
レジスタ１上のデータが前記範囲設定手段で設定した範
囲に入っているか否かを判定する判定手段（変換部３内
に設けた手段）と、前記判定手段の判定結果が前記設定
した範囲外だった場合に、前記範囲設定手段で設定した
範囲の最大値、又は最小値に変換して前記ストアを行う
ストアデータ変換手段（変換部３内に設けた手段）を備
えた。

【００１０】(4) ：前記(1) 〜(3) の計算機において、
メモリ５上の複数のｍビット領域をアドレス指定する複
数アドレス指定手段（変換部３内に設けた手段）と、前
記メモリ上の領域と同数のレジスタ上のｎビット領域を
指定する複数領域指定手段（変換部３内に設けた手段）
を備え、前記複数アドレス指定手段、及び複数領域指定
手段の指定情報に基づき、前記メモリとレジスタの対応
する複数の領域間で、それぞれレジスタ上の有効桁のｍ
ビットデータをメモリにストアするように構成した。な
お、前記(1) 〜(4) において、ｍ、ｎは、例えば、ｍ＝
８、ｎ＝１６であるが、それ以外の任意の整数（例え
ば、ｍ＝４、ｎ＝８、或いはｍ＝１６、ｎ＝３２など）
で実施可能である。

【００１１】（作用）前記構成に基づく本発明の作用
を、図１に基づいて説明する。 (a) ：前記(1) の作用レジスタ１に処理対象のデータが格納されている状態
で、デコーダ２が入力した命令コードをデコードし、そ
の命令コードがストア命令であったとする。この時、デ
コーダ２からレジスタ１に対して領域指定が行われる。
また、アドレス計算部４では、ストアされるメモリ５の
アドレスを計算し、そのアドレスをメモリ５に対して指
定する。この場合、アドレス計算には、必要に応じてレ
ジスタ１の値が使用される。

【００１２】そして、変換部３により、ストアされるデ
ータがレジスタ１から読み出されてメモリ５に格納され
る。前記処理において、変換部３（例えば、ＯＲゲート
７、８、ＡＮＤゲート９、およびインバータ１０からな
る変換回路を含む）では、レジスタ１上のデータは符号
付き整数、前記メモリ５上のデータは符号無し整数と解
釈して、レジスタ１上のデータが、ｍビット符号無し整
数で表現可能な範囲を外れている場合には、表現可能な
最小値、又は最大値に変換して、メモリ５にストアす
る。

【００１３】以上のようにすれば、ピクセルデータの計
算過程において、レジスタ１に格納されたピクセルデー
タをメモリ５にストアする際、データ型の変換を同時に
行うことができるので、データ型変換時に生じるオーバ
ーヘッドを軽減して、ピクセルデータの処理を簡単にす
ることができる。また、処理プログラムを簡単にするこ
とができる。

【００１４】(b) ：前記(2) の作用レジスタ１に処理対象のデータが格納されている状態
で、デコーダ２が入力した命令コードをデコードし、そ
の命令コードがストア命令であったとする。この時、デ
コーダ２からレジスタ１に対して領域指定が行われる。
また、アドレス計算部４では、ストアされるメモリ５の
アドレスを計算し、そのアドレスをメモリ５に対して指
定する。この場合、アドレス計算には、必要に応じてレ
ジスタ１の値が使用される。

【００１５】そして、変換部３により、ストアされるデ
ータがレジスタ１から読み出されてメモリ５に格納され
る。前記処理において、変換部３内の小数点位置指定手
段により、レジスタ１上のｎビットの値を解釈する際の
小数点位置が指定される。そして、ストアデータ変換手
段では、前記小数点位置指定手段で指定された小数点位
置に基づき、レジスタ１上のデータは符号付き固定小数
点数、メモリ５上のデータは符号無し固定小数点数と解
釈して、レジスタ１上のデータが、ｍビット符号無し固
定小数点数で表現可能な範囲を外れている場合は、表現
可能な最小値、又は最大値に変換してメモリ５にストア
する。

【００１６】以上のようにすれば、ピクセルデータの計
算過程において、レジスタ１に格納されたピクセルデー
タをメモリ５にストアする際、データ型の変換を同時に
行うことができるので、データ型変換時に生じるオーバ
ーヘッドを軽減して、ピクセルデータの処理を簡単にす
ることができる。また、処理プログラムを簡単にするこ
とができる。更に、レジスタ１上の任意の位置の有効デ
ータを対象として、メモリ５へストアすることが可能に
なる。

【００１７】(c) ：前記(3) の作用レジスタ１に処理対象のデータが格納されている状態
で、デコーダ２が入力した命令コードをデコードし、そ
の命令コードがストア命令であったとする。この時、デ
コード２からレジスタ１に対して領域指定が行われる。
また、アドレス計算部４では、ストアされるメモリ５の
アドレスを計算し、そのアドレスをメモリ５に対して指
定する。この場合、アドレス計算には、必要に応じてレ
ジスタ１の値が使用される。

【００１８】そして、変換部３により、ストアされるデ
ータがレジスタ１から読み出されてメモリ５に格納され
る。前記処理において、変換部３内の判定手段は、レジ
スタ１上のデータが前記範囲設定手段で設定した範囲に
入っているか否かを判定する。その結果、前記設定した
範囲外だった場合には、変換部３内のストアデータ変換
手段が、前記範囲設定手段で設定した範囲の最大値、又
は最小値に変換してメモリ５にストアする。

【００１９】以上のようにすれば、ピクセルデータの計
算過程において、レジスタ１に格納されたピクセルデー
タをメモリ５にストアする際、データ型の変換を同時に
行うことができるので、データ型変換時に生じるオーバ
ーヘッドを軽減して、ピクセルデータの処理を簡単にす
ることができる。また、処理プログラムを簡単にするこ
とができる。更に、表現可能な最大値や最小値をオール
１やオール０とせずに、前記範囲設定手段に対してソフ
トで設定した任意の値によって定めることが可能にな
る。

【００２０】(d) ：前記(4) の作用前記(a) 〜(c) において、変換部３は、前記複数アドレ
ス指定手段、及び複数領域指定手段の指定情報に基づ
き、メモリ５とレジスタ１の対応する複数の領域間で、
それぞれレジスタ１上の有効桁のｍビットデータをメモ
リ５にストアする。

【００２１】以上のようにすれば、ピクセルデータの計
算過程において、レジスタ１に格納されたピクセルデー
タをメモリ５にストアする際、データ型の変換を同時に
行うことができるので、データ型変換時に生じるオーバ
ーヘッドを軽減して、ピクセルデータの処理を簡単にす
ることができる。また、処理プログラムを簡単にするこ
とができる。更に、メモリ５上で連続する開く数のｍビ
ット領域のデータを纏めて１個のストア命令で処理する
ことが可能になる。

【００２２】

【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。以下、画像処理機能を備えた
計算機（例えば、メディア情報処理装置）の例について
説明する。この計算機では、ピクセルストア命令を有
し、前記命令を実行することで、レジスタに格納されて
いるピクセルデータをメモリにストア（格納）する処理
を行う。

【００２３】§１：例１の計算機装置の説明・・・図２
参照図２は全体図（関連部分のみ）である。この装置は、処
理対象データを格納するレジスタ１と、レジスタ１のデ
ータをストアするためのメモリ５と、メモリ５上の８ビ
ット領域をアドレス指定するアドレス計算部４と、命令
コードをデコードすると共に、デコードした情報を基に
レジスタ１上の１６ビット領域を指定するデコーダ２を
備え、ピクセルストア命令の実行により、レジスタ１上
の有効桁の８ビットデータをメモリ５にストアする計算
機である。

【００２４】前記アドレス計算部４は、デコーダ２から
のデコード結果の情報を使用してメモリ５のアドレスを
計算するが、必要に応じてレジスタ１のデータも取り込
んでアドレス計算を行い、メモリ５に対し、アドレス指
定を行うものである。変換部３は、レジスタ１のデータ
に対し、データの型変換を行ってメモリ５にストアする
ものである。

【００２５】ピクセルストア命令の実行による一般的な
ストア動作は次の通りである。デコーダ２に入力された
命令コードが、ピクセルストア命令であると解釈された
場合、アドレス計算部４では、ストアされるメモリ５の
アドレスを計算する。このアドレス計算には、必要に応
じてレジスタ１の値が使用される。また、変換部３によ
り、ストアされるデータがレジスタ１から読み出されて
メモリ５にストアされる。なお、前記変換部３以外の構
成は、従来の装置と同じである。

【００２６】§２：例１の各部の詳細な説明・・・図
３、図４参照図３は例１の説明図であり、Ａ図はデータの対応説明
図、Ｂ図は変換部の構成例である。また、図４は例１の
変換部の詳細な説明図である。以下、図３、図４に基づ
き、レジスタ１、変換部３、及びメモリ５について詳細
に説明する。

【００２７】(1) ：構成の説明変換部３には、ＯＲゲート７、８、ＡＮＤゲート９、イ
ンバータ１０からなる単位回路が８組（８ビット分）並
べて設けてある。この変換部３にはレジスタ１からの出
力データが入力するが、レジスタ１の１６ビット出力を
ｉｎ０〜ｉｎ１５（変換部３の入力データ）とし、メモ
リ５に書き込むデータをｏｕｔ０〜ｏｕｔ７（変換部３
の出力データ）とする。

【００２８】詳細に接続関係は図４に示した通りであ
る。すなわち、レジスタ１の符号ビット出力をｉｎ０と
して各単位回路のインバータ１０に入力し、レジスタ１
の符号ビットを除く上位７ビットをｉｎ１〜７として各
単位回路のＯＲゲート７に入力すると共に、レジスタ１
の下位８ビット（ピクセルデータとして有効なデータ）
をｉｎＫ（Ｋ＝８〜１５）として各単位回路のＡＮＤゲ
ート８の一方の入力端子に入力する（有効桁である下位
８ビットを、各単位回路に１ビットずつ割り当てる）。

【００２９】また、各単位回路では、ＯＲゲート８には
前記ｉｎＫのデータと、ＯＲゲート７の出力データを入
力し、ＡＮＤゲート９には、インバータ１０の出力デー
タとＯＲゲート８の出力データを入力する。そして、Ａ
ＮＤゲート９の出力データをメモリ５へ出力する。

【００３０】この場合、ＡＮＤゲート９の出力データを
ｏｕｔ（Ｋ−８）としてメモリ５へ出力するが、Ｋ＝８
〜１５なので、Ｋ＝８ならｏｕｔ（Ｋ−８）＝ｏｕｔ０
となり、メモリ５の指定された桁（図示のｏｕｔ０の位
置）に入力する。また、Ｋ＝９ならｏｕｔ（Ｋ−８）＝
ｏｕｔ１となり、メモリ５の指定された桁（図示のｏｕ
ｔ１の位置）に入力する。

【００３１】以下同様にして、Ｋ＝１５ならｏｕｔ（Ｋ
−８）＝ｏｕｔ７となり、メモリ５の指定された桁（図
示のｏｕｔ７の位置）に入力する。このようにして、変
換部３の各単位回路から出力される８ビットのデータが
メモリ５にストアされる。

【００３２】(2) ：変換部３の変換によるデータの対応
の説明この例では、ピクセルデータの表現可能なピクセル値を
０〜２５５とし、ピクセル値＝０が最小値（表現できる
最小の値）、ピクセル値＝２５５が最大値（表現できる
最大の値）とする。従って、ピクセル値＝０〜２５５の
範囲を越えていた場合は、変換部３により、前記範囲の
データとなるようにデータを変換する必要がある。

【００３３】すなわち、レジスタ１上のデータは符号付
き整数、メモリ５上のデータは符号なし整数と解釈し
て、レジスタ１上のデータが８ビット符号なし整数で表
現可能な値の範囲（０〜２５５）をはずれている場合
は、０（最小値）または２５５（最大値）で置き換えて
メモリ５にストアする。

【００３４】図３のＡ図は、レジスタ１上の１６ビット
符号付き整数データを、メモリ５の８ビット符号なし整
数データに変換してストアする場合のデータの対応を示
している。はレジスタ１上の符号ビット（ｉｎ０）＝
０、すなわち、正数で、かつ値が８ビットで表現可能な
範囲にある。このような場合は、単に、レジスタ１のＬ
ＳＢ側８ビット（有効データ）をそのままメモリ５に書
き込めば良い。

【００３５】の場合、レジスタ１の符号ビットの値が
０であるから正数であるが、ｉｎ１〜７の範囲に値１が
あり、８ビットで表現できる範囲を越えている。この場
合は、表現可能な最大値である、オール１をメモリ５に
ストアする（書き込む）。はレジスタ１上の符号ビッ
トの値が１であり、負数である。符号なし整数で負数は
表現できないので、この場合は、表現可能な最小値であ
る、オール０をメモリ５にストアする（書き込む）。

【００３６】変換部３での動作は、次の表に示した通り
である。 (1) ：ｉｎ０＝０の場合、ＡＮＤゲート９が開き、ＯＲ
ゲート８の出力がｏｕｔ（Ｋ−８）となる。従って、Ｏ
Ｒゲート７の入力がオール０であれば、ｉｎｋがそのま
ま出力されｏｕｔ（ｋ−８）となる。

【００３７】(2) ：ｉｎ０＝０の場合、ＡＮＤゲート９
が開き、ＯＲゲート８の出力がｏｕｔ（Ｋ−８）とな
る。従って、ＯＲゲート７の入力のいずれかか１であれ
ば、ｉｎｋに関係なく、ＯＲゲート７の出力＝１（オー
ル１）がｏｕｔ（ｋ−８）として出力される。

【００３８】(3) ：ｉｎ０＝１の場合、ＡＮＤゲート９
が閉じるため、他の入力に関係なく、ｏｕｔ（ｋ−８）
＝０（オール０）として出力される。 §３：例２の説明・・・図５参照図５は例２の説明図であり、Ａ図はレジスタの説明図、
Ｂ図は変換部の構成例である。以下、図５に基づいて例
２を説明する。なお、例２でも変換部３以外の構成は例
１と同じである。

【００３９】(1) ：例２の基本的な説明前記例１では、レジスタ１上のＬＳＢ側の８ビットを対
象として（有効ビットとして）メモリ５へのストアを行
ったが、例２は、レジスタ１上の別の位置の８ビットを
対象として（有効ビットとして）メモリ５へのストアを
行うようにした例である。すなわち、例２では、レジス
タ１上の１６ビットの値を解釈する際の小数点位置を任
意に指定する手段を備え、変換部３での変換処理を、前
記指定された小数点位置に基づいて行うようにした。

【００４０】このため、変換部３には、レジスタ１上の
ｎビットの値を解釈する際の小数点位置を任意に指定す
る小数点位置指定手段と、前記小数点位置指定手段で指
定された小数点位置に基づき、レジスタ１上のデータは
符号付き固定小数点数、メモリ５上のデータは符号無し
固定小数点数と解釈して、レジスタ１上のデータが、ｍ
ビット符号無し固定小数点数で表現可能な範囲を外れて
いる場合は、表現可能な最小値、又は最大値に変換して
前記ストアを行うストアデータ変換手段を備えた。

【００４１】一般に、長いビット長の領域中に限られた
有効桁数のデータを格納して、全体のビット長の演算を
行うと、データが有効桁を越えた範囲に広がることがあ
る。例えば、図５のＡ図に示したように、レジスタ１の
全体が１６ビットで、図の陰をつけた８ビットの部分を
有効桁として演算を行った結果、左領域若しくは右領域
にデータが広がるケースがあり得る。

【００４２】左領域にデータが広がった場合は、有効桁
数で表現可能な値の上限、または下限を越えたことを意
味し、右領域に広がったデータは、有効桁数で表せるデ
ータの刻み幅よりも細い値の余りが発生したことを意味
する。有効桁を越えて広がったデータは最終的にには有
効桁内に丸める必要があり、通常は左領域にデータが広
がった場合は最大値、または最小値で置き換え、右領域
に広がったデータは単に無視するのが一般的である。

【００４３】なお、前記例１は、有効桁が全体１６ビッ
トの内、右詰めの８ビットだった場合に相当するが、例
２ではそのような限定をせずに、設定によって任意の位
置を有効桁として扱う。

【００４４】(2) ：例２の変換部３の構成と動作の説明
・・・図５のＢ図参照前記変換部３には、有効桁設定部１１と、左領域判定回
路１２と、有効桁抽出回路１３と、最大値・最小値置き
換え回路１４を設ける。前記有効桁設定部１１は、レジ
スタ１に格納されたデータ全体のどの部分が有効桁なの
かを設定するものである。

【００４５】この有効桁設定部１１の制御により、有効
桁抽出回路１３は、レジスタ１の値から有効桁の部分を
取り出し、左領域判定回路１２は、左領域にデータが広
がってオーバーフロー、またはアンダーフローが発生し
ているかをチェックする。そして、有効桁抽出回路１３
により抽出されたデータと、左領域判定回路１２による
チェック結果が、最大値、最小値置き換え回路１４に送
られて、最終的なメモリ５へのストアデータが出力され
る。

【００４６】なお、前記小数点位置指定手段は有効桁設
定部１１に対応し、ストアデータ変換手段は左領域判定
回路１２と、有効桁抽出回路１３と、最大値、最小値置
き換え回路１４を含めた回路に対応する。

【００４７】§４：例３の説明・・・図６参照図６は例３の説明図であり、Ａ図は数直線による説明
図、Ｂ図は変換部の構成例である。以下、図５に基づい
て例３を説明する。なお、例３でも変換部３以外の構成
は例１と同じである。

【００４８】(1) ：例３の基本的な説明例３は、表現可能な最大、最小値をオール１やオール０
とせずに、ソフトで設定可能なレジスタの値によって定
める例である。そのため、メモリ５上の８ビットデータ
で表現可能な範囲を別に定める手段と、レジスタ１上の
データがその範囲に入っているかどうかを判定する手段
と、範囲外だった場合に最大値、または最小値で置き換
える手段を備え、それらを用いてメモリ５へのストアを
行うようにした。

【００４９】すなわち、例３では、メモリ５上の８ビッ
トデータで表現可能な範囲を任意に設定できる範囲設定
手段と、レジスタ１上のデータが前記範囲設定手段で設
定した範囲に入っているか否かを判定する判定手段と、
前記判定手段の判定結果が前記設定した範囲外だった場
合に、前記範囲設定手段で設定した範囲の最大値、又は
最小値に変換して前記ストアを行うストアデータ変換手
段を備えた。

【００５０】そして、例３では、最終的な丸めを行う際
に、単純に有効桁数で表現可能な最大値／最小値を基準
にして行うのではなく、別に定める値の範囲に入るよう
な丸めを行う。この場合、図６のＡ図に示した数直線に
おいて、Ａは、与えられた有効桁数で表現可能な最小
値、Ｄは、与えられた有効桁数で表現可能な最大値とす
る。

【００５１】この場合、単純な丸め処理では、最小値Ａ
より小さい値はＡに、最大値Ｄより大きい値はＤに変換
し、最小値Ａ以上最大値Ｄ以下の値はそのままにする
が、ここでは別に設定可能な最大値、最小値としてＢ、
Ｃを与え、最小値Ｂより小さい値はＢに、最大値Ｃより
大きい値はＣに、Ｂ以下の値はそのままになるような丸
めを行う。

【００５２】(2) ：変換部３の構成と動作の説明前記変換部３には、最小値レジスタ１６と、最大値レジ
スタ１７と、比較器１８、１９と、セレクタ２０を備え
ている。設定可能な最大値／最小値（前記数直線上の
Ｂ、Ｃ）は、それぞれ最小値レジスタ１６と、最大値レ
ジスタ１７に設定する。すなわち、この例では、前記最
小値レジスタ１６には最小値Ｂを設定し、最大値レジス
タ１７には最大値Ｃを設定する。

【００５３】比較器１８は、入力されたレジスタ１の値
と最大値レジスタ１７の値Ｃを比較し、入力されたレジ
スタ１の値が最大値レジスタ１７の値よりも大きい場合
は最大値レジスタ１７の値を、そうでない場合は入力値
をそのまま出力するものである。

【００５４】比較器１９は逆にレジスタ１からの入力値
と最小値レジスタ１６の値Ｂを比較し、入力されたレジ
スタ１の値が最小値レジスタ１６の値よりも小さい場合
は最小値レジスタ１７の値を、そうでない場合は入力値
をそのまま出力するものである。セレクタ２０では比較
器１８の出力と比較器１９の出力を入力し、適切な値を
選択してメモリ５へストアデータとして出力する。

【００５５】なお、前記範囲設定手段は最小値レジスタ
１６、及び最大値レジスタ１７に対応し、前記判定手段
は比較器１８、１９に対応し、前記ストアデータ変換手
段はセレクタ２０に対応する。

【００５６】§５：例４の説明例４は、前記例１〜例３の計算機において、メモリ５上
の複数の８ビット領域をアドレス指定する複数アドレス
指定手段（変換部３内に設けた手段）と、前記メモリ５
上の領域と同数のレジスタ上の１６ビット領域を指定す
る複数領域指定手段（変換部３内に設けた手段）を備え
た例である。

【００５７】そして、変換部３では、前記複数アドレス
指定手段、及び複数領域指定手段の指定情報に基づき、
前記メモリとレジスタの対応する複数の領域間で、それ
ぞれレジスタ上の有効桁の８ビットデータをメモリ５に
ストアするようにした。この場合、例１、例２、例３の
変換部３の回路を複数組設ければ、例４を実現すること
が可能である。

【００５８】このようにすれば、メモリ５上で連続する
２個以上の８ビット領域のデータをまとめて１個のスト
ア命令で処理することが可能になる。従って、処理プロ
グラムも簡単になる。

【００５９】（他の実施の形態）以上実施の形態につい
て説明したが、本発明は次のようにしても実施可能であ
る。

【００６０】(1) ：前記例１〜例４において、ｍ、ｎ
は、例えば、ｍ＝８、ｎ＝１６であるが、それ以外の任
意の整数（例えば、ｍ＝４、ｎ＝８、或いはｍ＝１６、
ｎ＝３２など）で実施可能である。

【００６１】(2) ：前記ピクセルストア命令によりレジ
スタ１のデータがストアされるメモリ５は、他のレジス
タに置き換えても実施可能である。

【００６２】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：ピクセルデータの計算過程において、レジスタに
格納されたピクセルデータをメモリにストアする際、デ
ータ型の変換を同時に行うことができるので、データ型
変換時に生じるオーバーヘッドを軽減して、ピクセルデ
ータの処理を簡単にすることができる。

【００６３】(2) ：ピクセルデータのストア処理が簡単
になることで、処理プログラムを簡単にすることができ
ると共に、画像データを扱うプログラムの性能向上が期
待できる。

【００６４】前記効果の他、各請求項に対応して次のよ
うな効果がある。 (3) ：請求項１では、変換部により、ストアされるデー
タがレジスタから読み出されてメモリにストアされる
際、変換部では、レジスタ上のデータは符号付き整数、
メモリ上のデータは符号無し整数と解釈して、レジスタ
上のデータが、ｍビット符号無し整数で表現可能な範囲
を外れている場合には、表現可能な最小値、又は最大値
に変換してメモリにストアする。

【００６５】以上のようにすれば、レジスタに格納され
たピクセルデータをメモリにストアする際、データ型の
変換を同時に行うことができるので、データ型変換時に
生じるオーバーヘッドを軽減して、ピクセルデータの処
理を簡単にすることができる。また、処理プログラムを
簡単にすることができる。

【００６６】(4) ：請求項２では、変換部によりストア
されるデータがレジスタから読み出されてメモリにスト
アされる際、変換部内の小数点位置指定手段により、レ
ジスタ１上のｎビットの値を解釈する際の小数点位置が
指定される。そして、ストアデータ変換手段では、小数
点位置指定手段で指定された小数点位置に基づき、レジ
スタ上のデータは符号付き固定小数点数、メモリ上のデ
ータは符号無し固定小数点数と解釈して、レジスタ上の
データが、ｍビット符号無し固定小数点数で表現可能な
範囲を外れている場合は、表現可能な最小値、又は最大
値に変換してメモリにストアする。

【００６７】以上のようにすれば、レジスタに格納され
たピクセルデータをメモリにストアする際、データ型の
変換を同時に行うことができるので、データ型変換時に
生じるオーバーヘッドを軽減して、ピクセルデータの処
理を簡単にすることができる。また、処理プログラムを
簡単にすることができる。更に、レジスタ上の任意の位
置の有効データを対象として、メモリへストアすること
が可能になる。

【００６８】(5) ：請求項３では、変換部により、スト
アされるデータがレジスタから読み出されてメモリにス
トアされる際、判定手段はレジスタ上のデータが範囲設
定手段で設定した範囲に入っているか否かを判定する。
その結果、設定した範囲外だった場合には、ストアデー
タ変換手段が範囲設定手段で設定した範囲の最大値、又
は最小値に変換してメモリにストアする。

【００６９】以上のようにすれば、レジスタに格納され
たピクセルデータをメモリにストアする際、データ型の
変換を同時に行うことができるので、データ型変換時に
生じるオーバーヘッドを軽減して、ピクセルデータの処
理を簡単にすることができる。また、処理プログラムを
簡単にすることができる。更に、表現可能な最大値や最
小値をオール１やオール０とせずに、前記範囲設定手段
に対してソフトで設定した任意の値によって定めること
が可能になる。

【００７０】(6) ：請求項４では、変換部は複数アドレ
ス指定手段及び複数領域指定手段の指定情報に基づき、
メモリとレジスタの対応する複数の領域間でそれぞれレ
ジスタ上の有効桁のｍビットデータをメモリにストアす
る。

【００７１】以上のようにすれば、レジスタに格納され
たピクセルデータをメモリにストアする際、データ型の
変換を同時に行うことができるので、データ型変換時に
生じるオーバーヘッドを軽減して、ピクセルデータの処
理を簡単にすることができる。また、処理プログラムを
簡単にすることができる。更に、メモリ上で連続する開
く数のｍビット領域のデータを纏めて１個のストア命令
で処理することが可能になる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施の形態における全体図である。

【図３】実施の形態における例１の説明図である。

【図４】実施の形態における例１の変換部の詳細説明図
である。

【図５】実施の形態における例２の説明図である。

【図６】実施の形態における例３の説明図である。

【符号の説明】１レジスタ２デコーダ３変換部４アドレス計算部５メモリ７、８ＯＲゲート９ＡＮＤゲート１０インバータ１１有効桁設定部１２左領域判定回路１３有効桁抽出回路１４最大値・最小値置き換え回路１６最小値レジスタ１７最大値レジスタ１８、１９比較器２０セレクタ

Claims

【特許請求の範囲】

【請求項１】処理対象データを格納するレジスタと、前
記レジスタのデータをストアするためのメモリと、前記
メモリ上のｍビット領域をアドレス指定するメモリアド
レス指定手段と、前記レジスタ上のｎビット（ｎ＞ｍ）
領域を指定するレジスタ領域指定手段を備え、ストア指
示の命令実行により、前記レジスタ上の有効桁のｍビッ
トデータをメモリにストアする計算機であって、前記レジスタ上のデータは符号付き整数、前記メモリ上
のデータは符号無し整数と解釈して、レジスタ上のデー
タが、ｍビット符号無し整数で表現可能な範囲を外れて
いる場合には、表現可能な最小値、又は最大値に変換し
て前記ストアを行う変換部を備えている、ことを特徴と
する計算機。
【請求項２】処理対象データを格納するレジスタと、前
記レジスタのデータをストアするためのメモリと、前記
メモリ上のｍビット領域をアドレス指定するメモリアド
レス指定手段と、前記レジスタ上のｎビット（ｎ＞ｍ）
領域を指定するレジスタ領域指定手段を備え、ストア指
示の命令実行により、前記レジスタ上の有効桁のｍビッ
トデータをメモリにストアする計算機であって、前記レジスタ上のｎビットの値を解釈する際の小数点位
置を任意に指定する小数点位置指定手段と、前記小数点
位置指定手段で指定された小数点位置に基づき、レジス
タ上のデータは符号付き固定小数点数、前記メモリ上の
データは符号無し固定小数点数と解釈して、レジスタ上
のデータが、ｍビット符号無し固定小数点数で表現可能
な範囲を外れている場合は、表現可能な最小値、又は最
大値に変換して前記ストアを行うストアデータ変換手段
を備えている、ことを特徴とする計算機。
【請求項３】処理対象データを格納するレジスタと、前
記レジスタのデータをストアするためのメモリと、前記
メモリ上のｍビット領域をアドレス指定するメモリアド
レス指定手段と、前記レジスタ上のｎビット（ｎ＞ｍ）
領域を指定するレジスタ領域指定手段を備え、ストア指
示の命令実行により、前記レジスタ上の有効桁のｍビッ
トデータをメモリにストアする計算機であって、前記メモリ上のｍビットデータで表現可能な範囲を任意
に設定できる範囲設定手段と、前記レジスタ上のデータ
が前記範囲設定手段で設定した範囲に入っているか否か
を判定する判定手段と、前記判定手段の判定結果が前記
設定した範囲外だった場合に、前記範囲設定手段で設定
した範囲の最大値、又は最小値に変換して前記ストアを
行うストアデータ変換手段を備えている、ことを特徴と
する計算機。
【請求項４】前記メモリ上の複数のｍビット領域をアド
レス指定する複数アドレス指定手段と、前記メモリ上の
領域と同数のレジスタ上のｎビット領域を指定する複数
領域指定手段を備え、前記複数アドレス指定手段、及び複数領域指定手段の指
定情報に基づき、前記メモリとレジスタの対応する複数
の領域間で、それぞれレジスタ上の有効桁のｍビットデ
ータをメモリにストアすることを特徴とした請求項１、
又は２、又は３記載の計算機。