JPH1097441A

JPH1097441A - データ処理装置

Info

Publication number: JPH1097441A
Application number: JP8248166A
Authority: JP
Inventors: Yuji Tanaka; 勇司田中
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-09-19
Filing date: 1996-09-19
Publication date: 1998-04-14

Abstract

(57)【要約】【課題】外部からデータ転送、信号数のカウント又は
デバッグ要求があったときに、ＣＰＵの外部に接続する
回路を少なくして、ＣＰＵが効率良くかつ高速に処理で
きるデータ処理装置を提供する。【解決手段】外部から入力される転送、パルス数のカ
ウント又はデバッグの要求信号により特定命令要求信号
２４をＣＰＵの要求ラッチ１６に出力する特定命令要求
信号生成部が設けられる。ＣＰＵのセレクタ１４の選択
により、ＣＰＵがプログラムカウンタ１に応じた命令を
取り出そうとする時点で要求ラッチ１６が特定命令要求
信号２４を検出しているときには、プログラムカウンタ
１に応じた命令の読み込みに代えて、命令コード１５の
特定実行命令を読み込み、その特定実行命令を実行させ
る。特定実行命令の実行中には、プログラムカウンタ１
の増加及びメモリへのアクセスを禁止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラムカウン
タに応じた命令を、アドレスバス及びデータバスを介し
てメモリにアクセスして読み込み、読み込んだ命令に基
づきその命令を実行すると共に、その命令を読み込む毎
にプログラムカウンタを増加させる中央処理装置を備え
たデータ処理装置であって、特に、中央処理装置の外部
からのデータ転送、信号のパルス数のカウント及びデバ
ッグ等の特定の要求信号に応じて処理し得るデータ処理
装置に関するものである。

【０００２】

【従来の技術】従来の高速処理が可能な中央処理装置の
内、３段のパイプラインを備えたものでは、図６に示す
ように、プログラムカウンタ１０１の値をアドレスバス
１２０に出力し、そのアドレスに格納されている命令
（インストラクション：Instruction)をデータバス１２
１から読み出し、第１命令ラッチ（Latch)１０８に取り
込む。今、あるクロックタイミングで第１命令ラッチ１
０８に取り込まれた値は、命令デコード部１１１にて解
読される。次のクロックで第１命令ラッチ１０８の内容
は第２命令ラッチ１０７に送られると共に、命令デコー
ド部１１１での解読内容は命令実行部１１０に送られ、
バス制御部１０９及びリードデータラッチ１０５若しく
はライトデータラッチ１０６を制御し、これによってデ
ータをメモリから読み出したり、メモリに書き込んだり
又はレジスタ１０２、セレクタ１０３及び演算器（ＡＬ
Ｕ：Arithmetic and Logic Unit)１０４を制御して計算
を行ったりする。

【０００３】このとき同時に、プログラムカウンタ１０
１の値はプログラムカウンタインクリメンタ１００で一
定値だけ加算されプログラムカウンタ１０１に書き込ま
れ、次いで、次の命令が第１命令ラッチ１０８に取り込
まれる。

【０００４】一方、割り込み要求信号１２３が入力され
ると割り込み処理部１１２が命令実行部１１０やプログ
ラムカウンタ１０１を制御し、第１命令ラッチ１０８に
現在格納されている命令を無効にしプログラムカウンタ
１０１を予め設定された値にすることにより、割り込み
処理プログラムに分岐するようになっている。

【０００５】ここで、従来のデータ処理装置では、外部
からの要求によりデータを高速に転送したい場合には、
図７に示すように、ＤＭＡ（Direct Memory Access) コ
ントローラ１４０を用いていた。ＤＭＡコントローラ１
４０では、転送要求信号が入力されると例えばバスの開
放等のバスの調停（Arbitration)を行い、中央処理装置
（以下、「ＣＰＵ（Central Processing Unit)」と称す
る）１３０を停止させる。また、ＤＭＡコントローラ１
４０がメモリアクセスやアドレス出力を行う。

【０００６】したがって、ＣＰＵ１３０の処理速度が速
くなるに伴って、アドレスや制御信号を切り替える場合
等においてバスの調停のタイミングが難しくなる。

【０００７】また、ＤＭＡコントローラ１４０は内部に
アドレスカウンタ１４１や転送カウンタ１４２等を有す
るため、データ処理装置の回路規模が大きくなる。

【０００８】一方、最近では、外部からの要求によりデ
ータを高速に転送する場合には、同図に示すように、Ｍ
ＭＵ（Memory Management Unit) １９０を使用するシス
テムが増えている。ＭＭＵ１９０は、記憶装置を有効利
用するために、ＣＰＵ１３０が出力するアドレス（仮想
アドレス）を実際にメモリデバイスの存在するアドレス
（物理アドレス）に変換する回路であり、その変換方法
はプログラマブルになっている。

【０００９】しかし、ＤＭＡコントローラ１４０はＣＰ
Ｕ１３０の外部に取り付けられており、ＭＭＵ１９０の
アドレス変換方法を知ることができないので、常に物理
アドレスを指定してしか転送することができない。

【００１０】そこで、ＣＰＵ１３０とＤＭＡコントロー
ラ１４０とを１つにしてその後にＭＭＵ１９０を接続す
れば問題は解決するが、ＭＭＵ１９０を内蔵したＣＰＵ
１３０に、後からＤＭＡコントローラ１４０を追加する
場合にはこの方法を採ることができない。

【００１１】一方、同図に示すように、最近のデータ処
理装置では、キャッシュ制御回路１８０を内蔵したＣＰ
Ｕ１３０が増加している。このキャッシュ制御回路１８
０は、ＣＰＵ１３０が最近アクセスしたメモリのアドレ
ス及び内容を小容量の高速メモリ、つまりキャッシュメ
モリに記録しておき、ＣＰＵ１３０がデータ及び命令コ
ードを必要とするときには、まずキャッシュメモリの中
に含まれていないか確認し、含まれていればキャッシュ
メモリから読み出し、含まれていなければ外部メモリか
ら読み出すというものである。なお、読み出す内容以外
に書き込む内容もキャッシュメモリに格納することがで
きる。

【００１２】しかしながら、外部に取り付けられた上記
ＤＭＡコントローラ１４０からはキャッシュ制御回路１
８０が見えないし、キャッシュ制御回路１８０もＤＭＡ
コントローラ１４０の動作が分からない。このため、キ
ャッシュメモリに格納されているアドレスのデータがＤ
ＭＡコントローラ１４０の転送により書き換えられても
気付かずにキャッシュメモリ内の古いデータを参照する
ことになり、問題となる。

【００１３】すなわち、外部のメモリ内のデータは、初
めてアクセスされるとキャッシュメモリに入るが、その
メモリの同じアドレスのデータがＤＭＡ処理を行った
後、別のデータに書き変わってしまう。本来、メモリ内
のデータとキャッシュメモリ内のデータとは一致してい
るはずであるが、ＤＭＡ処理をした時には、全く別のデ
ータになっているので矛盾が生ずる。

【００１４】そこで、これらの問題を解決するために、
ＤＭＡ処理を行わないで、図８に示すように、割り込み
によりデータを転送していた。

【００１５】割り込みによるデータの転送では、ＣＰＵ
１３０に割り込み要求信号１２３が入力されると、ＣＰ
Ｕ１３０は予め決まったアドレスにジャンプしてプログ
ラムを実行する。したがって、ジャンプ先にデータ転送
のためのプログラムを書いておくことにより、ＣＰＵ１
３０がキャッシュ制御回路１８０やＭＭＵ１９０を介し
てメモリにアクセスするので上記のような問題が解決で
きる。すなわち、ＤＭＡ処理とは異なり、ＣＰＵ１３０
がデータを監視しながら処理するので問題がない。

【００１６】

【発明が解決しようとする課題】しかしながら、上記従
来のデータ処理装置では、割り込み処理に余分な手順が
必要であり多くのクロックサイクルを必要とするので、
高速な転送には向かないという問題点を有している。

【００１７】この問題を詳細に説明するために、具体例
として、メモリ１３１からＩ／Ｏ１３２にデータ転送す
る場合を考える。

【００１８】まず、ＤＭＡコントローラ１４０を用いる
場合について説明する。図７及び図９に示すように、例
えば、アドレスＡ１、Ａ２…に格納されている命令デー
タＤ１、Ｄ２…の実行中に、外部からの要求があり、メ
モリ１３１に格納されたアドレスＴの命令データＤＴを
Ｉ／Ｏ１３２へ転送する場合には、ＤＭＡコントローラ
１４０の転送制御部１４３に転送要求信号が入力され
る。これにより、転送制御部１４３はＩ／Ｏ１３２に対
してアクノレッジ信号１２７を出力し、Ｉ／Ｏ１３２は
このアクノレッジ信号１２７によりデータＤＴを取り込
む。なお、このアドレスＴの命令データＤＴをＩ／Ｏ１
３２に転送している間の１クロックにおいては、ＣＰＵ
１３０は停止状態となっている。

【００１９】一方、割り込みによりデータを転送する場
合には、図１０に示すように、アドレスＡ１、Ａ２・・
・に格納されている命令データＤ１、Ｄ２・・・の実行
中にアドレスＴのメモリの命令データＤＴを上記Ｉ／Ｏ
１３２へ転送するに際して、できるだけ高速に処理でき
るように、アドレスＴとメモリライト信号とによりデー
タＤＴを取り込む。

【００２０】ここで、両者を比較すべく、ＣＰＵ１３０
の実行内容を見ると、図９のＤＭＡコントローラ１４０
を用いたデータ転送では、転送による命令実行の遅れは
１クロックであるが、図１０の割り込みによる場合に
は、９クロックもかかっている。この理由は、割り込み
の場合には、割り込み処理プログラムを実行するため
に、余分の命令データを読み込み、かつ割り込みからの
リターン命令を読み込む必要があるためである。

【００２１】なお、上記の割り込み例は、最も高速に割
り込み処理ができる場合を示しており、この例よりもさ
らに多くのクロックがかかる場合もある。

【００２２】また、特公昭５９−６４１３号公報に開示
されるように、ＣＰＵのみで高速にデータ転送する方法
もあるが、各命令のための専用レジスタ等の増加により
回路追加量が多くなり、かつ、マイクロ命令の割り込み
で処理しているため転送速度に限界がある。

【００２３】一方、データ処理装置においては、特定信
号のパルス数を数えたい場合がある。このように特定信
号のパルス数を数えたい場合には、図７のように、ＣＰ
Ｕ１３０以外に信号カウンタ１５１とクロック生成部１
５２とを含むパルスカウンタ１５０等の回路が必要にな
ったり、図８のような構成による割り込みによって時間
をかけて処理する必要がある。

【００２４】また、データ処理装置におけるプログラム
のデバッグをすべくＣＰＵ１３０の状態を外部に知らせ
たりＣＰＵ１３０のレジスタ等に値を設定したりする場
合も、図８に示す割り込みで処理する場合が多い。その
ため、ＣＰＵ１３０の負担が大きく、ＣＰＵ１３０の本
来の処理の効率が低下する等の問題がある。

【００２５】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、データを転送したり、信
号の数を数えたり、デバッグのために中央処理装置の状
態を外部に出力したい場合に、外部に接続する回路を少
なくして、中央処理装置が効率良くかつ高速に処理でき
るデータ処理装置を提供することにある。

【００２６】

【課題を解決するための手段】請求項１に係る発明のデ
ータ処理装置は、上記課題を解決するために、プログラ
ムカウンタに応じた命令をアドレスバス及びデータバス
を介してメモリにアクセスして読み込み、読み込んだ命
令に基づきその命令を実行すると共に、その命令を読み
込む毎にプログラムカウンタを増加させる中央処理装置
を備えたデータ処理装置において、中央処理装置の外部
から入力される転送、パルス数のカウント又はデバッグ
の特定命令を実行させるための要求信号を受けてこれら
いずれかの要求信号があったことを中央処理装置に知ら
せるべく上記各要求信号に対応する特定命令要求信号を
生成して出力する特定命令要求信号生成手段が設けられ
ると共に、上記中央処理装置には、上記特定命令要求信
号を検出する特定命令要求信号検出手段と、外部から入
力された転送、パルス数のカウント又はデバッグの特定
命令を処理するための特定実行命令を保管しておくため
の実行命令保管手段と、上記中央処理装置がプログラム
カウンタに応じた命令を取り出そうとする時点で、上記
特定命令要求信号検出手段が特定命令要求信号を検出し
ているときには、上記プログラムカウンタに応じた命令
の読み込みに代えて、上記実行命令保管手段に保管され
た転送、パルス数のカウント又はデバッグのいずれかの
特定実行命令を読み込み、その特定実行命令を実行さ
せ、かつこの特定実行命令の実行中には、プログラムカ
ウンタの増加及びメモリへのアクセスを禁止させるよう
に選択する選択手段とが設けられていることを特徴とし
ている。

【００２７】上記の発明によれば、中央処理装置の外部
から入力される転送、パルス数のカウント又はデバッグ
の特定命令を実行させるための要求信号があると、特定
命令要求信号生成手段が上記各要求信号に対応する特定
命令要求信号を生成して中央処理装置に出力する。

【００２８】中央処理装置は、特定命令要求信号検出手
段にてこの特定命令要求信号を検出する。

【００２９】一方、中央処理装置がプログラムカウンタ
に応じた命令を取り出そうとする時点で、上記特定命令
要求信号検出手段が特定命令要求信号を検出していると
きには、選択手段が、上記プログラムカウンタに応じた
命令の読み込みに代えて、実行命令保管手段に保管され
た転送、パルス数のカウント又はデバッグのいずれかの
特定実行命令を読み込み、その特定実行命令を実行さ
せ、かつこの特定実行命令の実行中には、プログラムカ
ウンタの増加及びメモリへのアクセスを禁止させるよう
に選択する。

【００３０】このように、中央処理装置の外部から転
送、パルス数のカウント又はデバッグの特定命令があっ
た場合に、データ処理装置は、割り込みと同様な動作に
て処理する。しかし、割り込みのように中央処理装置の
処理を中断し、ある決まったアドレスに分岐し、処理が
終了してから元のアドレスに戻り元の処理を再開するの
ではなく、プログラムカウンタの増加及びメモリへのア
クセスを禁止させながら、転送やパルス数のカウントや
デバッグ情報のやり取りを行う特定命令を読み込んで実
行させる。そして、実行後は、通常通りプログラムカウ
ンタを増加させる。

【００３１】このため、分岐処理に必要な時間を省くこ
とができ、比較的高速にデータ転送やパルス数のカウン
ト及びデバッグ処理を行うことが可能となる。

【００３２】一方、上記の特定命令の処理に際しては、
１つの中央処理装置にて様々な処理を行わせ、中央処理
装置に内蔵されるレジスタやメモリアクセス機能を有効
に利用することで実現する。

【００３３】例えば、中央処理装置にメモリアクセスす
る命令を実行命令保管手段に保管しておくことで、デー
タの転送を行うことができる。この場合、中央処理装置
の機能を使ってデータ転送を行うため、ＭＭＵやキャッ
シュ等を内蔵していても、これらの機能を生かした転送
が可能となる。したがって、全体の回路規模を小さくで
き、また、バスの調整も不要になる。

【００３４】同様に、特定のレジスタの値を増加させる
特定命令を実行させることでパルス数をカウントするこ
とができる。この場合、中央処理装置の内部のレジスタ
を使用してカウントするので、外部には要求信号を発生
させる回路のみで実現できる。

【００３５】さらに、中央処理装置のレジスタ値をメモ
リ等に書き込む特定命令を実行させれば、デバッグのた
めの情報を外部に出力させることができる。この場合、
外部には要求信号を発生させる回路及び出力された情報
を取り出す回路を追加するだけで実現できる。

【００３６】したがって、データを転送したり、信号の
数を数えたり、デバッグのために中央処理装置の状態を
外部に出力したい場合に、外部に接続する回路を少なく
して、中央処理装置が効率良くかつ高速に処理できるデ
ータ処理装置を提供することができる。

【００３７】請求項２に係る発明のデータ処理装置は、
上記課題を解決するために、請求項１記載のデータ処理
装置において、上記実行命令保管手段の特定実行命令
は、書換え可能に形成されていることを特徴としてい
る。

【００３８】上記の発明によれば、実行命令保管手段の
特定実行命令は、書換え可能に形成されているので、１
つの小さい容量の実行命令保管手段にて、外部から転
送、パルス数のカウント又はデバッグの各特定命令に対
応する特定実行命令に切り換えることができる。

【００３９】したがって、回路数を少なくしてデータ処
理装置が大型化するのを防止することができる。

【００４０】請求項３に係る発明のデータ処理装置は、
上記課題を解決するために、請求項１又は２記載のデー
タ処理装置において、上記実行命令保管手段の特定実行
命令は、特定命令がデバッグを示す場合には、中央処理
装置内の全てのレジスタの内容やフラッグの値を外部に
出力するための情報外部出力命令からなっていることを
特徴としている。

【００４１】すなわち、従来であれば、プログラムのデ
バッグを行う場合には、割り込みにより処理しなければ
ならなかったので、高速処理することが困難であった。

【００４２】しかし、上記の発明によれば、特定命令が
デバッグを示す場合には、上記実行命令保管手段の特定
実行命令は、中央処理装置内の全てのレジスタの内容や
フラッグの値を外部に出力するための情報外部出力命令
となる。

【００４３】したがって、中央処理装置のレジスタ値を
メモリ等に書き込むための情報外部出力命令を実行させ
れば、デバッグのための情報を外部に出力させることが
できる。この場合、外部には要求信号を発生させる回路
及び出力された情報を取り出す回路を追加するだけで実
現できる。

【００４４】この結果、回路数を少なくしてデータ処理
装置が大型化するのを防止すると共に、従来の割り込み
処理ではないので、高速に処理することができる。

【００４５】請求項４に係る発明のデータ処理装置は、
上記課題を解決するために、請求項１又は２記載のデー
タ処理装置において、中央処理装置には、特定のパルス
数をカウントするためのパルスカウント用レジスタが設
けられると共に、上記選択手段は、外部から入力される
要求信号が特定のパルス数のカウントを示す場合には、
上記パルスカウント用レジスタの値を１ずつ増加させる
ことを特徴としている。

【００４６】すなわち、従来では、特定のパルス数のカ
ウントを示す場合には、中央処理装置以外に専用のパル
スカウンタが必要であり、データ処理装置の大型化を招
いていた。

【００４７】しかし、上記の発明によれば、特定のパル
ス数をカウントする場合には、選択手段の選択により、
特定のパルス数をカウントするために設けられている中
央処理装置のパルスカウント用レジスタの値を１ずつ増
加させることができる。この場合、中央処理装置の内部
のパルスカウント用レジスタを使用してカウントするの
で、外部には要求信号を発生させる回路のみで実現でき
る。

【００４８】したがって、回路数を少なくしてデータ処
理装置の小型化を図ることができる。

【００４９】請求項５に係る発明のデータ処理装置は、
上記課題を解決するために、請求項１又は２記載のデー
タ処理装置において、上記実行命令保管手段の特定実行
命令は、特定命令が転送を示す場合には、メモリの内容
を読み込むためのメモリリード命令又はメモリに書き込
むためのメモリライト命令からなっていることを特徴と
している。

【００５０】上記の発明によれば、特定命令が転送を示
す場合には、上記実行命令保管手段の特定実行命令とし
て、メモリの内容を読み込むためのメモリリード命令又
はメモリに書き込むためのメモリライト命令のいずれか
を選択すればメモリリード又はメモリライトが実行でき
る。この場合、中央処理装置の機能を使ってデータ転送
を行うため、ＭＭＵやキャッシュメモリ等を内蔵してい
ても、これらの機能を生かした転送が可能となる。さら
に、バスの調整が不要になる。

【００５１】したがって、データ転送に際して、回路数
を少なくしてデータ処理装置が大型化するのを防止する
ことができる。

【００５２】請求項６に係る発明のデータ処理装置は、
上記課題を解決するために、請求項５記載のデータ処理
装置において、上記選択手段は、上記実行命令保管手段
の特定実行命令によりメモリリード命令又はメモリライ
ト命令を実行させるときには、メモリリード命令によっ
て読み込んだ値をレジスタに書き込むことなく、メモリ
ライト命令でデータバスをハイインピーダンスにさせる
ことを特徴としている。

【００５３】すなわち、Ｉ／Ｏとメモリ間でデータのや
り取りを行う場合に、データバス上で中央処理装置から
のデータとのぶつかりを防ぐためにデータバスを開放し
なければならない。

【００５４】そこで、本発明では、上記選択手段は、上
記実行命令保管手段の特定実行命令によりメモリリード
命令又はメモリライト命令を実行させるときには、メモ
リリード命令によって読み込んだ値をレジスタに書き込
むことなく、メモリライト命令でデータバスをハイイン
ピーダンスにさせる。

【００５５】したがって、実行命令保管手段の特定実行
命令によりＩ／Ｏとメモリ間でデータのやり取りを行う
場合においても、データバス上で中央処理装置からのデ
ータとぶつかることを防止することができる。

【００５６】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図５に基づいて説明すれば、以下の通りであ
る。

【００５７】本実施の形態のデータ処理装置における中
央処理装置は、図１に示すように、プログラムカウンタ
１、レジスタ２、セレクタ３、演算器（ＡＬＵ：Arithm
eticand Logic Unit)４、リードデータラッチ（Latch)
５、ライトデータラッチ６、第１命令ラッチ８、第２命
令ラッチ７、バス制御部９、命令実行部１０、命令デコ
ード部１１、割り込み処理部１２、プログラムカウンタ
インクリメンタ（以下、「ＰＣインクリメンタ」と称す
る）１３等を有している。ここまでは、従来のものと同
じであるが、本実施の形態では、さらに、選択手段とし
てのセレクタ１４、実行命令保管手段としての命令コー
ド１５及び特定命令要求信号検出手段としての要求ラッ
チ１６が設けられている。

【００５８】上記の中央処理装置は、３段のパイプライ
ンを備えたものとなっており、命令を３ステップに分け
て実行し、各ステップ毎に次の命令を入力し、３つの命
令をパラレルに処理するものとなっている。すなわち、
命令の取り出し、デコード及び実行を同時にパラレルに
行うものとなっている。

【００５９】ここで、この中央処理装置は、通常の動作
及び割り込み処理についてはセレクタ３にてデータバス
２１が選ばれるので従来のものと全く同じ動作をする。

【００６０】すなわち、通常の動作では、プログラムカ
ウンタ１の値をアドレスバス２０に出力し、そのアドレ
スに格納されている命令（インストラクション：Instru
ction)をデータバス２１から読み出し、第１命令ラッチ
８に取り込む。今、あるクロックタイミングで第１命令
ラッチ８に取り込まれた値は、命令デコード部１１にて
解読される。次いで、次のクロックで第１命令ラッチ８
の内容は第２命令ラッチ７に送られる一方、命令デコー
ド部１１での解読内容は命令実行部１０に送られ、バス
制御部９及びリードデータラッチ５若しくはライトデー
タラッチ６を制御し、データをメモリから読み出した
り、メモリに書き込んだり又はレジスタ２、セレクタ３
及び演算器（ＡＬＵ）４を制御して計算を行ったりす
る。

【００６１】このとき同時に、プログラムカウンタ１の
値はＰＣインクリメンタ１３で一定値だけ加算されプロ
グラムカウンタ１に書き込まれ、次の命令が第１命令ラ
ッチ８に取り込まれる。

【００６２】また、割り込み要求信号２３が入力される
と割り込み処理部１２が命令実行部１０やプログラムカ
ウンタ１を制御し、第１命令ラッチ８に現在格納されて
いる命令を無効にしプログラムカウンタ１を予め設定さ
れた値にすることにより、割り込み処理プログラムに分
岐する。

【００６３】一方、本実施の形態のデータ処理装置の中
央処理装置では、外部からの要求によりデータ転送をす
る場合には、要求ラッチ１６に特定命令要求信号２４が
入力される。そして、要求ラッチ１６でタイミングをと
って、セレクタ１４を切り替えて第１命令ラッチ８に命
令コード１５に格納された特定実行命令を表すデータが
取り込まれるようにする。

【００６４】また、第１命令ラッチ８に命令コード１５
が取り込まれている間は、バス制御部９がメモリアクセ
スを行うことを禁止し、ＰＣインクリメンタ１３に対し
てはプログラムカウンタ１の加算を禁止する。その後
は、通常動作に戻る。

【００６５】さらに、上記の第１命令ラッチ８に取り込
まれた命令が命令実行部１０にて実行されるタイミング
が分かるように登録命令処理信号２６も出力する。すな
わち、登録命令処理信号２６は、従来のＤＭＡ処理にお
いて存在したアクノレッジ信号に相当する信号を出力す
るものとなっている。

【００６６】また、本実施の形態のデータ処理装置は、
図２に示すように、中央処理装置（以下、「ＣＰＵ（Ce
ntral Processing Unit)」と称する）３０の周辺機器と
して、転送制御部７１、クロック生成部７２、デバッグ
制御回路７３、特定命令要求信号生成手段としての特定
命令要求信号生成部７０、転送カウンタ４２、Ｉ／Ｏ３
２、キャッシュ制御回路８０、ＭＭＵ（Memory Managem
ent Unit) ９０及びメモリ３１を有している。

【００６７】上記の構成を有するデータ処理装置にて、
外部からの入力により、例えば、Ｉ／Ｏ３２のデータを
メモリ３１にデータ転送することを考える。

【００６８】この場合には、図１に示す上記ＣＰＵ３０
の命令コード１５に特定実行命令として、例えばメモリ
ライト命令を予め入れておく。なお、この命令コード１
５は、レジスタにて構成することが高速処理の点で好ま
しいが、必ずしもこれに限らず、他の記憶装置にて構成
することも可能である。

【００６９】この状態で、図２に示すように、転送要求
信号が転送制御部７１に入力されると、特定命令要求信
号生成部７０からＣＰＵ３０に特定命令要求信号２４と
して転送要求信号が出力される。この転送要求信号は、
図１に示すように、上記ＣＰＵ３０の要求ラッチ１６に
入力される。

【００７０】次いで、この要求ラッチ１６の転送要求信
号によりタイミングをとって切り替え信号２５を介して
セレクタ１４を切り替えて、上記命令コード１５の特定
実行命令を第１命令ラッチ８に入力させる。これによ
り、以後、上述した通常動作と同様に、第２命令ラッチ
７、命令デコード部１１、命令実行部１０及びバス制御
部９によって特定実行命令が実行される。

【００７１】またこのとき、上記の命令コード１５の特
定実行命令の実行に際して、要求ラッチ１６から登録命
令処理信号２６としての転送処理信号が出力される。こ
の転送処理信号は、図２に示すように、ＣＰＵ３０から
出力され転送制御部７１に入力され、これによって、Ｉ
／Ｏ３２にアクノレッジ信号２７が出力される。このと
き、データバス２１はハイインピーダンスとなり、Ｉ／
Ｏ３２のデータがメモリ３１に書き込まれるようなる。
この結果、Ｉ／Ｏ３２からメモリ３１ヘの転送が可能に
なる。

【００７２】ただし、この方法を使う場合は、転送デー
タをキャッシュ禁止にしておく必要がある。すなわち、
このように転送データをキャッシュしておかなければ、
従来技術で述べたように、外部のメモリ内のデータは初
めてアクセスされるとキャッシュメモリに入り別のデー
タに書き変わってしまうため、通常処理を行うときに不
一致が生じるためである。

【００７３】上記の動作を、図３に示すタイミングチャ
ートに基づいて説明する。

【００７４】今、アドレスＡ１、Ａ２…に格納されてい
る命令データＤ１、Ｄ２…の実行中に、特定命令要求信
号２４である転送要求信号がハイになると、要求ラッチ
１６及び切り替え信号２５が順にハイになり、登録命令
処理信号２６である転送処理信号がハイとなる。これに
よって、次のクロックサイクルにてアクノレッジ信号２
７が出力される。このとき、ＣＰＵ３０のデータバス２
１をハイインピーダンスにし、Ｉ／Ｏ３２のデータがメ
モリ３１に書き込まれるようにすればＩ／Ｏ３２からメ
モリ３１ヘの転送が可能になる。

【００７５】すなわち、アドレスＡ１、Ａ２…の命令デ
ータＤ１、Ｄ２…を実行している場合に、次にアドレス
Ａ３、Ａ４…の命令データＤ３、Ｄ４…と続くべきとこ
ろに、アドレスＡ３の命令データＤ３の前に、Ｉ／Ｏ３
２からメモリ３１へのライト命令を割り込ませる状態を
生じさせる。

【００７６】これにより、第１命令ラッチ８には、命令
データＤ２の次のクロックでライト命令が入力され、さ
らに次のクロックで第２命令ラッチ７及び命令実行部１
０にライト命令が入力されて実行される。このとき、転
送回数をカウントする必要がある場合には、図２に示す
転送制御部７１の転送カウンタ４２により、上記第２命
令ラッチ７及び命令実行部１０のライト命令の次のクロ
ックにてカウントされる。上記の動作の結果、転送に要
するクロック数は、２クロックとなる。

【００７７】一方、従来の方法では、転送に要するクロ
ック数は、ＤＭＡコントローラを使った場合では１クロ
ック（図９参照）、割り込みを使った場合では９クロッ
クである（図１０参照）。

【００７８】したがって、従来品と比較すると、本実施
の形態では、ＤＭＡコントローラを使った場合よりも多
少高速性が失われるが、ＤＭＡコントローラを使用する
よりも回路構成が簡単になり、さらに、ＣＰＵ３０がデ
ータを管理することになるのでＭＭＵ９０を生かすこと
ができる。すなわち、ハードウェア的に従来のＤＭＡコ
ントローラの部分を小さくできる。

【００７９】次に、上記の例では、命令コード１５にメ
モリライト命令を入れておいたが、この命令コード１５
に転送命令の１つの特定実行命令であるメモリリード命
令を入れておけばメモリ３１からＩ／Ｏ３２へのデータ
転送が可能である。また、転送カウンタ４２に１を加え
る命令を入れておけば、転送のパルス信号をカウントす
ることができる。

【００８０】さらに、命令コード１５に、特定実行命令
として、外部メモリへ書き出す命令を入れておくことも
可能である。これにより、登録命令処理信号２６がハイ
になった後に出力される値を取り出すことにより、デバ
ッグ情報を取り出すことができる。

【００８１】ここで、命令コード１５の具体例として、
例えば、英国ＡＲＭ社の３２ｂｉｔＲＩＳＣプロセッサ
ＡＲＭ６／７の命令セットを使用する場合には、図４に
示すように、レジスタＲｙの示すアドレス［Ｒｙ］から
Ｉ／Ｏ３２に転送する命令、Ｉ／Ｏ３２からアドレス
［Ｒｙ］に転送する命令、パルス数をカウントする命令
及びレジスタの値を呼び出す命令が、それぞれ命令欄に
示すように表される。

【００８２】なお、上記命令コード１５は、上記の内容
に固定された値である必要はなく、プログラムで書き換
えることができるようにしても良い。

【００８３】また、特定命令要求信号２４や命令コード
１５が２種類以上あり、入力される要求信号の種類によ
り別々の特定実行命令が選ばれるようにしても良い。

【００８４】さらに、図５に示すように、命令コード１
５の特定実行命令は１つだけではなく２つ以上有り、そ
れら特定実行命令が順番に第１命令ラッチ８に取り込ま
れ、その間は上記メモリ３１へのアクセス及び上記プロ
グラムカウンタ１の加算を停止させることも可能であ
る。

【００８５】この図５では、レジスタＲｙの示すアドレ
ス［Ｒｙ］からレジスタＲｚの示すアドレス［Ｒｚ］へ
データを転送する場合を示している。レジスタＲｘは転
送前後で値が変わらないようにしている。この図５に示
す例では、ＭＭＵ９０もキャッシュ制御回路８０も両方
活用して転送することができる。

【００８６】ところで、図４に示す例においては、汎用
レジスタＲｘとレジスタＲｙとがデー夕転送やパルスの
カウントのために使用できなくなったり、メモリ３１を
キャッシュ禁止にしてＣＰＵ３０のデータバス２１をハ
イインピーダンスにしたりしなければならないという問
題がある。

【００８７】そこで、これを回避するために、ＣＰＵ３
０に転送専用レジスタや特定のパルス数をカウントする
ためのパルスカウント用レジスタ等の専用レジスタ１５
ａを準備し、この専用レジスタ１５ａを用いてメモリリ
ード／ライトしたり、足し算を行う命令を追加したりし
て命令コード１５に使用することも可能である。

【００８８】ここで、メモリリード／ライト命令は、Ｃ
ＰＵ３０内部のレジスタ２にリード／ライトせずに、デ
ータバス２１をハイインピーダンスにし、かつ自動的に
キャッシュ禁止となるような動作をする実行命令にすれ
ば、転送動作として適切な状態となる。例えば、図４に
示すＬＤＲ命令（リード命令）の例では、汎用レジスタ
Ｒｘに読み込んだ値が書き込まれるが、効果をみると汎
用レジスタＲｘに書き込む必要がないことが分かる。し
たがって、上記のようにしても問題はない。逆に、汎用
レジスタＲｘの値が変わると、他のプログラムで汎用レ
ジスタＲｘを使用したい場合に悪影響を及ぼすことにな
る。

【００８９】このように、本実施の形態のデータ処理装
置では、ＣＰＵ３０の外部から入力される転送、パルス
数のカウント又はデバッグの特定命令を実行させるため
の要求信号があると、特定命令要求信号生成部７０がこ
れら各要求信号に対応する特定命令要求信号２４を生成
してＣＰＵ３０に出力する。

【００９０】ＣＰＵ３０は、要求ラッチ１６にてこの特
定命令要求信号２４を検出する。

【００９１】一方、ＣＰＵ３０がプログラムカウンタ１
に応じた命令を取り出そうとする時点で、要求ラッチ１
６が特定命令要求信号２４を検出しているときには、セ
レクタ１４が、上記プログラムカウンタ１に応じた命令
の読み込みに代えて、命令コード１５に保管された転
送、パルス数のカウント又はデバッグのいずれかの特定
実行命令を読み込み、その特定実行命令を実行させる。
また、セレクタ１４の選択により、特定実行命令の実行
中には、プログラムカウンタ１の増加及びメモリ３１へ
のアクセスを禁止させる。

【００９２】このように、ＣＰＵ３０の外部から転送、
パルス数のカウント又はデバッグの特定命令があった場
合に、データ処理装置は、割り込みと同様な動作にて処
理する。しかし、割り込みのようにＣＰＵ３０の処理を
中断し、ある決まったアドレスに分岐し、処理が終了し
てから元のアドレスに戻り元の処理を再開するのではな
く、プログラムカウンタ１の増加及びメモリ３１へのア
クセスを禁止させながら、転送やパルス数のカウントや
デバッグ情報のやり取りを行う特定命令を読み込んで実
行させる。そして、実行後は、通常通りプログラムカウ
ンタ１を増加させる。

【００９３】このため、分岐処理に必要な時間を省くこ
とができ、比較的高速にデータ転送やパルス数のカウン
ト及びデバッグ処理を行うことが可能となる。

【００９４】一方、上記の特定命令の処理に際しては、
１つのＣＰＵ３０にて様々な処理を行わせ、ＣＰＵ３０
に内蔵されるレジスタやメモリアクセス機能を有効に利
用することで実現する。

【００９５】例えば、ＣＰＵ３０にメモリアクセスする
命令を命令コード１５に保管しておくことで、データの
転送を行うことができる。この場合、ＣＰＵ３０の機能
を使ってデータ転送を行うため、ＭＭＵ９０やキャッシ
ュ制御回路８０等を内蔵していても、これらの機能を生
かした転送が可能となる。したがって、全体の回路規模
を小さくでき、また、バスの調整も不要になる。

【００９６】同様に、専用レジスタ１５ａの値を増加さ
せる特定命令を実行させることでパルス数をカウントす
ることができる。この場合、ＣＰＵ３０の内部のＡＬＵ
４及び専用レジスタ１５ａを使用してカウントするの
で、外部には要求信号を発生させる回路のみで実現でき
る。

【００９７】さらに、ＣＰＵ３０の各レジスタ２・１５
ａ等の値をメモリ３１等に書き込む特定命令を実行させ
れば、デバッグのための情報を外部に出力させることが
できる。この場合、外部には要求信号を発生させる回路
つまりデバッグ制御回路７３及び出力された情報を取り
出す回路を追加するだけで実現できる。

【００９８】したがって、データを転送したり、信号の
数を数えたり、デバッグのためにＣＰＵ３０の状態を外
部に出力したい場合に、外部に接続する回路を少なくし
て、ＣＰＵ３０が効率良くかつ高速に処理できるデータ
処理装置を提供することができる。

【００９９】また、本実施の形態のデータ処理装置で
は、命令コード１５の特定実行命令は、書換え可能に形
成されている。このため、１つの小さい容量の命令コー
ド１５にて、外部から転送、パルス数のカウント又はデ
バッグの各特定命令に対応する特定実行命令に切り換え
ることができる。

【０１００】したがって、回路数を少なくしてデータ処
理装置が大型化するのを防止することができる。

【０１０１】一方、従来であれば、プログラムのデバッ
グを行う場合には、割り込みにより処理しなければなら
なかったので、高速処理することが困難であった。

【０１０２】しかし、本実施の形態のデータ処理装置で
は、特定命令がデバッグを示す場合には、命令コード１
５の特定実行命令は、ＣＰＵ３０内の全てのレジスタの
内容やフラッグの値を外部に出力するための情報外部出
力命令となる。

【０１０３】したがって、ＣＰＵ３０のレジスタ値をメ
モリ３１等に書き込むための情報外部出力命令を実行さ
せれば、デバッグのための情報を外部に出力させること
ができる。この場合、外部には要求信号を発生させる回
路及び出力された情報を取り出す回路を追加するだけで
実現できる。

【０１０４】この結果、回路数を少なくしてデータ処理
装置が大型化するのを防止すると共に、従来の割り込み
処理ではないので、高速に処理することができる。

【０１０５】また、従来では、パルス数のカウントを示
す場合には、ＣＰＵ３０の外に専用のパルスカウンタが
必要であり、データ処理装置の大型化を招いていた。

【０１０６】しかし、本実施の形態のデータ処理装置で
は、特定のパルス数をカウントする場合には、セレクタ
１４の選択により、特定のパルス数をカウントするため
に設けられているＣＰＵ３０の専用レジスタ１５ａの値
を１ずつ増加させることができる。この場合、ＣＰＵ３
０の内部のＡＬＵ４及び専用レジスタ１５ａを使用して
カウントするので、外部には要求信号を発生させる回路
のみで実現できる。

【０１０７】したがって、回路数を少なくしてデータ処
理装置の小型化を図ることができる。

【０１０８】さらに、本実施の形態のデータ処理装置で
は、特定命令が転送を示す場合には、命令コード１５の
特定実行命令として、メモリ３１の内容を読み込むため
のメモリリード命令又はメモリ３１に書き込むためのメ
モリライト命令のいずれかを選択すればメモリリード又
はメモリライトが実行できる。この場合、ＣＰＵ３０の
機能を使ってデータ転送を行うため、ＭＭＵ９０やキャ
ッシュ制御回路８０等を内蔵していても、これらの機能
を生かした転送が可能となる。さらに、バスの調整が不
要になる。

【０１０９】したがって、データ転送に際して、回路数
を少なくしてデータ処理装置が大型化するのを防止する
ことができる。

【０１１０】一方、Ｉ／Ｏ３２とメモリ３１間でデータ
のやり取りを行う場合に、データバス２１上でＣＰＵ３
０からのデータとのぶつかりを防ぐためにデータバス２
１を開放しなければならない。

【０１１１】そこで、本実施の形態では、セレクタ１４
は、命令コード１５の特定実行命令によりメモリリード
命令又はメモリライト命令を実行させるときには、メモ
リリード命令によって読み込んだ値をレジスタ２に書き
込むことなく、メモリライト命令でデータバス２１をハ
イインピーダンスにさせる。

【０１１２】したがって、命令コード１５の特定実行命
令によりＩ／Ｏ３２とメモリ３１間でデータのやり取り
を行う場合においても、データバス２１上でＣＰＵ３０
からのデータとぶつかることを防止することができる。

【０１１３】

【発明の効果】請求項１に係る発明のデータ処理装置
は、以上のように、中央処理装置の外部から入力される
転送、パルス数のカウント又はデバッグの特定命令を実
行させるための要求信号を受けてこれらいずれかの要求
信号があったことを中央処理装置に知らせるべく上記各
要求信号に対応する特定命令要求信号を生成して出力す
る特定命令要求信号生成手段が設けられると共に、上記
中央処理装置には、上記特定命令要求信号を検出する特
定命令要求信号検出手段と、外部から入力された転送、
パルス数のカウント又はデバッグの特定命令を処理する
ための特定実行命令を保管しておくための実行命令保管
手段と、上記中央処理装置がプログラムカウンタに応じ
た命令を取り出そうとする時点で、上記特定命令要求信
号検出手段が特定命令要求信号を検出しているときに
は、上記プログラムカウンタに応じた命令の読み込みに
代えて、上記実行命令保管手段に保管された転送、パル
ス数のカウント又はデバッグのいずれかの特定実行命令
を読み込み、その特定実行命令を実行させ、かつこの特
定実行命令の実行中には、プログラムカウンタの増加及
びメモリへのアクセスを禁止させるように選択する選択
手段とが設けられているものである。

【０１１４】それゆえ、中央処理装置の外部から転送、
パルス数のカウント又はデバッグの特定命令があった場
合に、データ処理装置は、割り込みと同様な動作にて処
理する。しかし、割り込みのように中央処理装置の処理
を中断し、ある決まったアドレスに分岐し、処理が終了
してから元のアドレスに戻り元の処理を再開するのでは
なく、プログラムカウンタの増加及びメモリへのアクセ
スを禁止させながら、転送やパルス数のカウントやデバ
ッグ情報のやり取りを行う特定命令を読み込んで実行さ
せる。そして、実行後は、通常通りプログラムカウンタ
を増加させる。

【０１１５】このため、分岐処理に必要な時間を省くこ
とができ、比較的高速にデータ転送やパルス数のカウン
ト及びデバッグ処理を行うことが可能となる。

【０１１６】一方、上記の特定命令の処理に際しては、
１つの中央処理装置にて様々な処理を行わせ、中央処理
装置に内蔵されるレジスタやメモリアクセス機能を有効
に利用することで実現する。

【０１１７】したがって、データを転送したり、信号の
数を数えたり、デバッグのために中央処理装置の状態を
外部に出力したい場合に、外部に接続する回路を少なく
して、中央処理装置が効率良くかつ高速に処理できるデ
ータ処理装置を提供することができるという効果を奏す
る。

【０１１８】請求項２に係る発明のデータ処理装置は、
以上のように、請求項１記載のデータ処理装置におい
て、上記実行命令保管手段の特定実行命令は、書換え可
能に形成されているものである。

【０１１９】それゆえ、１つの小さい容量の実行命令保
管手段にて、外部から転送、パルス数のカウント又はデ
バッグの各特定命令に対応する特定実行命令に切り換え
ることができる。

【０１２０】したがって、回路数を少なくしてデータ処
理装置が大型化するのを防止することができるという効
果を奏する。

【０１２１】請求項３に係る発明のデータ処理装置は、
以上のように、請求項１又は２記載のデータ処理装置に
おいて、上記実行命令保管手段の特定実行命令は、特定
命令がデバッグを示す場合には、中央処理装置内の全て
のレジスタの内容やフラッグの値を外部に出力するため
の情報外部出力命令からなっているものである。

【０１２２】それゆえ、中央処理装置のレジスタ値をメ
モリ等に書き込むための情報外部出力命令を実行させれ
ば、デバッグのための情報を外部に出力させることがで
きる。この場合、外部には要求信号を発生させる回路及
び出力された情報を取り出す回路を追加するだけで実現
できる。

【０１２３】この結果、回路数を少なくしてデータ処理
装置が大型化するのを防止すると共に、従来の割り込み
処理ではないので、高速に処理することができるという
効果を奏する。

【０１２４】請求項４に係る発明のデータ処理装置は、
以上のように、請求項１又は２記載のデータ処理装置に
おいて、中央処理装置には、特定のパルス数をカウント
するためのパルスカウント用レジスタが設けられると共
に、上記選択手段は、外部から入力される要求信号が特
定のパルス数のカウントを示す場合には、上記パルスカ
ウント用レジスタの値を１ずつ増加させるものである。

【０１２５】それゆえ、特定のパルス数をカウントする
場合には、中央処理装置の内部のパルスカウント用レジ
スタを使用してカウントするので、外部には要求信号を
発生させる回路のみで実現できる。

【０１２６】したがって、回路数を少なくしてデータ処
理装置の小型化を図ることができるという効果を奏す
る。

【０１２７】請求項５に係る発明のデータ処理装置は、
以上のように、請求項１又は２記載のデータ処理装置に
おいて、上記実行命令保管手段の特定実行命令は、特定
命令が転送を示す場合には、メモリの内容を読み込むた
めのメモリリード命令又はメモリに書き込むためのメモ
リライト命令からなっているものである。

【０１２８】それゆえ、特定命令が転送を示す場合に
は、上記実行命令保管手段の特定実行命令として、メモ
リの内容を読み込むためのメモリリード命令又はメモリ
に書き込むためのメモリライト命令のいずれかを選択す
ればメモリリード又はメモリライトが実行できる。この
場合、中央処理装置の機能を使ってデータ転送を行うた
め、ＭＭＵやキャッシュメモリ等を内蔵していても、こ
れらの機能を生かした転送が可能となる。さらに、バス
の調整が不要になる。

【０１２９】したがって、データ転送に際して、回路数
を少なくしてデータ処理装置が大型化するのを防止する
ことができるという効果を奏する。

【０１３０】請求項６に係る発明のデータ処理装置は、
以上のように、請求項５記載のデータ処理装置におい
て、上記選択手段は、上記実行命令保管手段の特定実行
命令によりメモリリード命令又はメモリライト命令を実
行させるときには、メモリリード命令によって読み込ん
だ値をレジスタに書き込むことなく、メモリライト命令
でデータバスをハイインピーダンスにさせるものであ
る。

【０１３１】それゆえ、実行命令保管手段の特定実行命
令によりＩ／Ｏとメモリ間でデータのやり取りを行う場
合においても、データバス上で中央処理装置からのデー
タとぶつかることを防止することができるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明におけるデータ処理装置の実施の一形態
を示すものであり、中央処理装置の構成を示すブロック
図である。

【図２】上記データ処理装置の全体構成を示すブロック
図である。

【図３】上記データ処理装置の動作を示すタイミングチ
ャートである。

【図４】上記データ処理装置の具体的な命令及び動作を
示す説明図である。

【図５】上記データ処理装置において複数の命令コード
を備えている場合の具体的な命令及び動作を示す説明図
である。

【図６】従来のデータ処理装置における中央処理装置の
構成を示すブロック図である。

【図７】上記データ処理装置の全体構成を示すブロック
図である。

【図８】上記データ処理装置における割り込み処理を行
う場合の構成を示すブロック図である。

【図９】図７に示すＤＭＡコントローラによる処理にて
データ転送を行う場合の動作を示すタイミングチャート
である。

【図１０】割り込み処理にてデータ転送を行う場合の動
作を示すタイミングチャートである。

【符号の説明】

１プログラムカウンタ１４セレクタ（選択手段）１５命令コード（実行命令保管手段）１５ａ専用レジスタ（パルスカウント用レジスタ）１６要求ラッチ（特定命令要求信号検出手段）２０アドレスバス２１データバス２４特定命令要求信号３０中央処理装置〔ＣＰＵ〕３１メモリ７０特定命令要求信号生成部（特定命令要求信号生
成手段）

Claims

【特許請求の範囲】

【請求項１】プログラムカウンタに応じた命令をアドレ
スバス及びデータバスを介してメモリにアクセスして読
み込み、読み込んだ命令に基づきその命令を実行すると
共に、その命令を読み込む毎にプログラムカウンタを増
加させる中央処理装置を備えたデータ処理装置におい
て、中央処理装置の外部から入力される転送、パルス数のカ
ウント又はデバッグの特定命令を実行させるための要求
信号を受けてこれらいずれかの要求信号があったことを
中央処理装置に知らせるべく上記各要求信号に対応する
特定命令要求信号を生成して出力する特定命令要求信号
生成手段が設けられると共に、上記中央処理装置には、上記特定命令要求信号を検出する特定命令要求信号検出
手段と、外部から入力された転送、パルス数のカウント
又はデバッグの特定命令を処理するための特定実行命令
を保管しておくための実行命令保管手段と、上記中央処理装置がプログラムカウンタに応じた命令を
取り出そうとする時点で、上記特定命令要求信号検出手
段が特定命令要求信号を検出しているときには、上記プ
ログラムカウンタに応じた命令の読み込みに代えて、上
記実行命令保管手段に保管された転送、パルス数のカウ
ント又はデバッグのいずれかの特定実行命令を読み込
み、その特定実行命令を実行させ、かつこの特定実行命
令の実行中には、プログラムカウンタの増加及びメモリ
へのアクセスを禁止させるように選択する選択手段とが
設けられていることを特徴とするデータ処理装置。
【請求項２】上記実行命令保管手段の特定実行命令は、
書換え可能に形成されていることを特徴とする請求項１
記載のデータ処理装置。
【請求項３】上記実行命令保管手段の特定実行命令は、
特定命令がデバッグを示す場合には、中央処理装置内の
全てのレジスタの内容やフラッグの値を外部に出力する
ための情報外部出力命令からなっていることを特徴とす
る請求項１又は２記載のデータ処理装置。
【請求項４】中央処理装置には、特定のパルス数をカウ
ントするためのパルスカウント用レジスタが設けられる
と共に、上記選択手段は、外部から入力される要求信号が特定の
パルス数のカウントを示す場合には、上記パルスカウン
ト用レジスタの値を１ずつ増加させることを特徴とする
請求項１又は２記載のデータ処理装置。
【請求項５】上記実行命令保管手段の特定実行命令は、
特定命令が転送を示す場合には、メモリの内容を読み込
むためのメモリリード命令又はメモリに書き込むための
メモリライト命令からなっていることを特徴とする請求
項１又は２記載のデータ処理装置。
【請求項６】上記選択手段は、上記実行命令保管手段の
特定実行命令によりメモリリード命令又はメモリライト
命令を実行させるときには、メモリリード命令によって
読み込んだ値をレジスタに書き込むことなく、メモリラ
イト命令でデータバスをハイインピーダンスにさせるこ
とを特徴とする請求項５記載のデータ処理装置。