JPH1097493A - バス支配権を渡す方法および装置 - Google Patents

バス支配権を渡す方法および装置

Info

Publication number
JPH1097493A
JPH1097493A JP9143702A JP14370297A JPH1097493A JP H1097493 A JPH1097493 A JP H1097493A JP 9143702 A JP9143702 A JP 9143702A JP 14370297 A JP14370297 A JP 14370297A JP H1097493 A JPH1097493 A JP H1097493A
Authority
JP
Japan
Prior art keywords
bus
access
processor
signal
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9143702A
Other languages
English (en)
Inventor
Kenneth A Schmahl
ケネス・エイ・シュマール
Matthew J Tedone
マシュー・ジェイ・テダン
John C Schell
ジョン・シー・スケル
Igor Karminsky
イゴール・カーミンスキー
Ray P Chan
レイ・ピー・チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH1097493A publication Critical patent/JPH1097493A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 バスの支配権を渡す方法を提供する。 【解決手段】 バスが使用可能か否かについて判定を行
う（７０１）。バスが使用可能な場合（７０２）、バス
にアクセスしかつ前記バスにアクセスしていることを示
す信号を発生し、またバスへのアクセスに応答してタイ
マを起動する（７０５）。タイマが満了したとき（７０
６）、前記バスへのアクセスを譲る（７０７）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バス調整（bus re
gulation）の分野に関する。更に特定すれば、本発明
は、多数の装置間でバス支配権を渡す方法および装置に
関するものである。
【０００２】
【従来の技術】多数の装置がバス上に常駐する場合、こ
のバスに対するアクセスの調整が必要となる。バスに対
するアクセスを調整することによって、通信を望む多数
の装置が同時に異なる転送のために制御ラインおよびデ
ータ・ラインをアサートしてバス競合が発生しないこと
を保証する。
【０００３】バス・アクセスを調整する手法の１つに、
システムにおいて１つ以上のバス・マスタを使用するこ
とが挙げられる。バス・マスタとは、バスに対するアク
セスを制御するものである。これは、全てのバス要求を
開始(initiate)し制御する。プロセッサはメモリ装置に
対するアクセスについてのバス要求を開始できなければ
ならないので、常に１つのバス・マスタとなる。メモリ
装置はリード（read）およびライト（write）要求に応
答するが、決してそれ自体の要求を発生しないので、通
常スレーブである。
【０００４】多数の中央演算ユニット（ＣＰＵ）がある
場合、または入出力（Ｉ／Ｏ）装置がバス・トランザク
ションを開始できる場合、バスは多数のマスタを有する
ことになる。多数のマスタがある場合、どれが次にバス
を獲得するのかを決定するために、マスタ間の仲裁法
（arbitration scheme）が必要となる。この仲裁法を実
施するにはバス・アービタを典型的に用いる。あるバス
仲裁法においては、バスの使用を望む装置がバス要求を
送り、その後バスをこれに付与する。付与後、その装置
はバスを使用することができ、後に、バスをもはや必要
としないことをバス・アービタに知らせる。すると、バ
ス・アービタは別の装置にバスを付与することができ
る。殆どのマルチ・マスタ・バス（multi-master bus）
は、要求および付与を行うために１組のバス信号を有し
ている。各装置がバスを解放するためにそれ自体の要求
ラインを用いない場合、バス解放ラインも必要となる。
ときとして、バス仲裁に用いるそれら信号が物理的に別
個のラインを有することがあり、一方他のシステムで
は、バスのデータ・ラインをこの機能のために用いるも
のがある。仲裁は多くの場合固定の優先順位であり、デ
イジー・チェイン装置の場合と同様である。あるいは、
どのマスタがバスを獲得するかを不規則に選択するほぼ
公正な方法がある。
【０００５】
【発明が解決しようとする課題】しかしながら、バス・
アービタの使用にはいくつかの欠点がある。バス・アー
ビタを追加することにより、動作のために追加の電力が
必要となる。これは、厳しい電力制限の下で動作するコ
ンピュータ・システムにとっては問題である。また、バ
ス・アービタを実装すると、コンピュータ・システム内
に追加の空間も必要となる。このように、コンピュータ
・システムの環境によっては、物理的空間の可用性がバ
ス・アービタの実装を許さない場合がある。恐らく最も
重要なのは、仲裁の目的のために追加の構成要素を用い
ることによって、コンピュータ・システム全体に望まし
くないコストを付加することである。
【０００６】したがって、必要としているのは、外部の
アービタを用いることなく、複数の装置間で資源の所有
権を渡す装置である。
【０００７】
【課題を解決するための手段】以下、資源の支配権を渡
す方法について説明する。この方法によれば、バスを使
用すべきか否かを判定する。バスを使用すべき場合、バ
スが使用可能か否かの判定を行う。バスが使用可能な場
合、バスにアクセスし、バスをアクセスしていることを
示す信号を発生する。また、タイマも起動し、このタイ
マが満了したときバスへのアクセスを譲る。
【０００８】次に、共有資源の支配権を渡すプロセッサ
について説明する。このプロセッサは資源アクセス・ユ
ニットを備えている。資源アクセス・ユニットは、資源
に結合してある構成要素からの第１信号を受信したと
き、そのプロセッサの資源へのアクセスを許可する。資
源アクセス・ユニットは、前記構成要素からの第２信号
を受信したとき、資源のアクセスを前記構成要素に譲
る。更に、プロセッサは信号発生ユニットを備えてい
る。この信号発生ユニットは資源アクセス・ユニットに
結合してある。信号発生ユニットは、プロセッサが資源
へのアクセスを獲得したときに第３信号を発生し、プロ
セッサが資源へのアクセスを譲ったときに第４信号を発
生する。
【０００９】
【発明の実施の形態】添付図面においては、本発明を限
定としてではなく一例として示す。尚、同様の参照番号
は同様の要素を示すものとする。
【００１０】これより、メモリ内のデータにアクセスす
る方法および装置について説明する。以下の記述におい
ては、説明の目的のために、多数の具体的な詳細を示
し、本発明の完全な理解が得られるようにしてある。し
かしながら、本発明はこれら具体的な詳細がなくても実
現可能であることは、当業者には明白であろう。他の場
合には、公知の構造および装置をブロック図形式で示す
ことにより、本発明を不必要に曖昧にするのを回避す
る。
【００１１】図１を参照すると、本発明の好適実施例を
実装可能なコンピュータ・システムを１００で示してい
る。コンピュータ・システム１００は、情報を通信する
ためのバスまたはその他の通信手段１０１、およびバス
１０１に結合してあり情報を処理するプロセッサ１０
２，１０３を備えている。更に、システム１００は、バ
ス１０１に結合してあり、情報およびプロセッサ１０
２，１０３が実行する命令を格納する、ランダム・アク
セス・メモリ（ＲＡＭ）またはその他のダイナミック記
憶装置１０４（主メモリと呼ぶ）も備えている。主メモ
リ１０４は、プロセッサ１０２，１０３による命令の実
行中に、一時的な変数やその他の中間情報を格納するた
めにも使用可能である。また、コンピュータ・システム
１００は、バス１０１に結合してあり、プロセッサ１０
２，１０３のために静的な情報および命令を格納するリ
ード・オンリ・メモリ（ＲＯＭ）および／またはその他
のスタティック記憶装置１０６も備えている。データ記
憶装置１０７はバス１０１に結合してあり、情報および
命令を格納する。プロセッサ１０２または１０３によっ
て実行可能なコンピュータ読み取り可能媒体からの命令
は、データ記憶装置１０７に格納することができる。磁
気ディスクまたは光ディスクのようなデータ記憶装置１
０７およびそれに対応するディスク駆動装置をコンピュ
ータ・システム１００に結合することができる。
【００１２】また、コンピュータ・システム１００は、
コンピュータ・ユーザに情報を表示するために、バス１
０１を通じて、陰極線管（ＣＲＴ）のような表示装置１
２１にも結合可能である。英数字およびその他のキーを
含む英数字入力装置１２２が、通常、バス１０１に結合
してあり、情報およびコマンド選択をプロセッサ１０
２，１０３に伝達する。別のタイプのユーザ入力装置に
は、マウス、トラックボール、または方向情報およびコ
マンド選択をプロセッサ１０２に伝達すると共に、表示
装置１２１上でのカーソルの動きを制御するカーソル方
向キーのようなカーソル制御部１２３がある。この入力
装置は、典型的に、２方向の軸、即ち第１軸（例えば、
ｘ）および第２軸（例えば、ｙ）に２の自由度を有し、
入力装置が平面内における位置を指定できるようになっ
ている。
【００１３】あるいは、スタイラスやペンのような他の
入力装置を用いて表示装置との双方向通信を行うことも
可能である。スタイラスまたはペンを用いてコンピュー
タ画面上に表示させた物に触れることによって、表示物
を選択することができる。コンピュータは、接触感応画
面を実装することによってその選択を検出する。同様
に、ライト・ペンおよび光感応画面を用いて、表示物を
選択することも可能である。したがって、このような装
置は、マウスまたはトラックボールを内蔵したシステム
におけるような「ポイントおよびクリック（point and
click)」の代わりに、単一の動作として、選択位置およ
び選択を検出することができる。スタイラスおよびペン
に基づく入力装置、ならびに接触および光感応画面は、
当該分野においては公知である。このようなシステム
は、１２２のようなキーボードがなくてもよく、その場
合、全てのインターフェースは、スタイラスを通じた書
き込み器具（ペンのような）として提供し、書き込んだ
テキストは光学文字認識（ＯＣＲ）技術を用いて解釈す
る。
【００１４】図１は本発明の一実施例を示し、バス１０
１は、同一コンピュータ・システム１００内の２つのプ
ロセッサ１０２，１０３間で共有する。バス競合を防止
するためには、一度にプロセッサ１０２または１０３の
一方のみがバス１０１にアクセスするようにすればよ
い。プロセッサ１０２には、それに指定したバス支配権
状態の間のみ、バス１０１へのアクセスを許可する。同
様に、プロセッサ１０３には、それに指定したバス支配
権状態の間のみ、バス１０１へのアクセスを許可する。
システムのバス支配権状態は、プロセッサ１０２，１０
３が発生するトークン即ち信号によって決定する。本発
明の一実施例では、プロセッサ１０２，１０３は、バス
１０１へのアクセスを獲得する毎、バス１０１へのアク
セスを放棄する毎、またはバス１０１へのアクセスの獲
得を希望する毎に、ライン１３０上に信号を発生する。
本発明の別の実施例では、プロセッサの一方がライン１
３０上に発生する信号は、単一の信号でも複数の信号で
もよい。プロセッサ１０２が発生する信号は、ライン１
３０を通じてプロセッサ１０３に送り、プロセッサ１０
３が発生する信号はライン１３０を通じてプロセッサ１
０２に送る。各プロセッサには、それ自体が発生した信
号および他方のプロセッサが発生した信号のコピーをも
たせる。各プロセッサは、システム１００の現在のバス
支配権状態を認識している。
【００１５】図２は本発明の一実施例を示し、ここで
は、第１コンピュータ・システム２５０からのプロセッ
サ１０２および第２コンピュータ・システム２５１から
の第２のプロセッサ２０２が、共有資源２１０に対する
アクセスを共有する。共有資源２１０は、一度にプロセ
ッサ１０２またはプロセッサ２０２のいずれか一方によ
ってのみアクセスが可能な資源である。共有資源２１０
は、例えば、バスまたはメモリである。共有資源２１０
は直接プロセッサ１０２，２０２に結合するか、あるい
は他のバスまたは構成要素を介してプロセッサ１０２，
２０２に結合することもできる。プロセッサ１０２に
は、それに指定した資源支配権状態の間のみ、共有資源
２１０へのアクセスを許可する。プロセッサ２０２に
は、それに指定した資源支配権状態の間のみ、共有資源
２１０へのアクセスを許可する。システムの資源支配権
状態は、プロセッサ１０２，２０２が発生するトークン
即ち信号によって決定する。本発明の一実施例では、プ
ロセッサ１０２，２０２は、これらが共有資源２１０へ
のアクセスを獲得する毎、共有資源２１０へのアクセス
を放棄する毎、または共有資源２１０へのアクセスの獲
得を希望する毎に、信号を発生する。本発明の一実施例
では、プロセッサ１０２または２０２が発生する信号
は、単一の信号でも複数の信号でもよい。プロセッサ１
０２が発生した信号はライン２３０を通じてプロセッサ
２０２に送り、プロセッサ２０２が発生した信号はライ
ン２３０を通じてプロセッサ１０２に送る。各プロセッ
サは、それ自体および他方のプロセッサが発生した信号
のコピーを有する。各プロセッサは、コンピュータ・シ
ステムの現在のバス支配権状態について認識している。
【００１６】図３は、大容量記憶システム３００に実施
した場合の本発明の実施例を示す。大容量記憶システム
３００は、ハード・ディスク構造体（ＨＤＡ：hard dis
k assembly）３３１に結合した第１記憶要素アレイ３３
５、およびハード・ディスク構造体（ＨＤＡ）３４１に
結合した第２記憶要素アレイ３４５を備えている。第１
および第２記憶要素アレイ３３５，３４５は、ホスト・
インターフェース・ユニット３０４または３１４の一方
およびバス３０１または３１１の一方を通じて、ホスト
（図示せず）によるアクセスを受ける。バス３０１，３
１１は、例えば、従来のファイバ・チャネル・インター
フェース、直列記憶アーキテクチャ・インターフェー
ス、小型コンピュータ・システム・インターフェース
（ＳＣＳＩ）、Ｐ１３９４インターフェース、またはそ
の他の公知のインターフェースによって実施可能であ
る。ハード・ディスク構造体３３１は、バス３０１を用
いて、第１記憶要素アレイ３３５にインターフェースす
るように動作する。ハード・ディスク構造体３３１は、
プロセッサ３０２，３１２が読み取るデータを格納する
ために使用するレジスタ３３２を含む。ハード・ディス
ク構造体３４１は、バス３１１を用いて、第２記憶要素
アレイ３４５にインターフェースするように動作する。
ハード・ディスク構造体３４１は、プロセッサ３０２，
３１２が読み取るデータを記憶するために使用するレジ
スタ３４２を含む。
【００１７】環境サービス・センタ（ＥＳＣ：environm
ental service center）３２５は、温度制御や大容量記
憶システム３００への給電のような環境サービスを提供
する。また、環境サービス・センタ３２５は、大容量記
憶システム３００の環境サービスに関するデータも提供
する。環境サービス・センタ３２５は、任意の公知の回
路によって実現すればよい。プロセッサ３０２は、バス
３０１および共有バス３２０に結合してある。プロセッ
サ３０２は、共有バス３２０を通じて環境サービス・セ
ンタ３２５から環境サービス・データを読み取ることに
よって、環境サービス・センタ３２５をポーリングす
る。プロセッサ３０２は、環境サービス・データをメモ
リ・ユニット３０３に格納する。プロセッサ３０２は、
大容量記憶システム３００の環境を監視するよう動作
し、環境が許容範囲を外れた場合にシステムの保全性を
維持する。同様に、プロセッサ３１２は、共有バス３２
０を通じて環境サービス・センタ３２５から環境サービ
ス・データを読み出すことによって、環境サービス・セ
ンタ３２５をポーリングする。プロセッサ３１２は環境
サービス・データをメモリ・ユニット３１３に格納す
る。プロセッサ３１２は、大容量記憶システム３００の
環境を監視するよう動作し、環境が許容範囲を外れた場
合に、システムの保全性を維持する。
【００１８】環境サービス・センタ３２５からの環境サ
ービス・データは、一度にプロセッサ３０２，３１２の
一方しか共有バス３２０を通じてアクセスすることがで
きない。プロセッサ３０２は、それに指定されたバス支
配権状態の間にのみ共有バス３２０へのアクセスを許可
される。システム３００のバス支配権状態は、プロセッ
サ３０２，３１２が発生するトークン即ち信号によって
決定する。本発明の一実施例では、プロセッサの一方が
バス３２０へのアクセスを獲得したとき、バス３２０へ
のアクセスを放棄したとき、またはバス３２０へのアク
セスの獲得を希望したときに、プロセッサ３０２または
３１２が発生する信号によって、バス支配権状態を変更
する。本発明の別の実施例では、各プロセッサ３０２ま
たは３１２が発生する信号は、単一の信号または複数の
信号でもよい。本発明の更に別の実施例では、共有バス
３２０の支配権を新たなマスタが獲得する毎に、プロセ
ッサ３０２内のタイマ３５５およびプロセッサ３１２内
のタイマ３５６をセットする。タイマ３５５，３５６が
タイムアウトする毎に、共有バス３２０の支配権が移
る。プロセッサ３０２が発生する信号は、ライン３５０
を通じてプロセッサ３１２に送り、プロセッサ３１２が
発生する信号はライン３５０を通じてプロセッサ３０２
に送る。各プロセッサは、それ自体および他方のプロセ
ッサが発生した信号のコピーを有する。各プロセッサ３
０２，３１２は、システム３００の現在のバス支配権状
態について認識している。
【００１９】本発明の一実施例では、システム３００の
プロセッサ３０２，３１２が認識するバス支配権状態に
は４種類ある。図４はこの４種類の状態を示す表であ
る。状態１では、プロセッサ３０２（装置１）が共有バ
ス３２０の支配権を有する。状態１が発生するのは、プ
ロセッサ３０２が０信号をライン３５０上に発生し、プ
ロセッサ３１２（装置２）が０信号をライン３５０上に
発生するときである。状態２では、バス支配権をプロセ
ッサ３０２からプロセッサ３１２に移転させる。状態２
が発生するのは、プロセッサ３０２が１信号をライン３
５０上に発生し、プロセッサ３１２が０信号をライン３
５０上に発生するときである。状態３では、プロセッサ
３１２が共有バス３２０の支配権を有する。状態３が発
生するのは、プロセッサ３０２が１信号をライン３５０
上で発生し、プロセッサ３１２が１信号をライン３５０
上で発生するときである。状態４では、バス支配権をプ
ロセッサ３１２からプロセッサ３０２に移転させる。状
態４が発生するのは、プロセッサ３０２が０信号をライ
ン３５０上に発生し、プロセッサ３１２が１信号をライ
ン３５０上に発生するときである。図５は、図４に示し
た状態１ないし４を実行する順序を示す状態図である。
状態の数、これらの状態を実行する順序、および状態を
表わすために用いる信号の数は、本発明の実装に応じて
変更してもよいことは認められよう。
【００２０】図６は、プロセッサ３０２の一実施例を示
す。プロセッサ３０２は計算および制御ユニット６１０
を含む。本発明の一実施例では、計算および制御ユニッ
ト６１０は、２つのファイバ・チャネル仲裁式ループ・
ポート(fiber channel arbitrated loop port)、１ブロ
ックの埋め込みＲＡＭ、ホスト・バス・インターフェー
ス、および処理ユニットを含む。計算および制御ユニッ
ト６１０は、環境サービス・センタからの環境サービス
・データをポーリングし、コンピュータ・システム３０
０の環境を制御するように動作する。
【００２１】更に、プロセッサ３０２は、資源アクセス
・ユニット６２０、タイマ３５５、および信号発生ユニ
ット６３０を含む。資源アクセス・ユニット６２０は、
メモリ記憶システム３００のバス支配権状態を追跡し、
プロセッサ３０２が共有バス３２０の支配権を受けたと
きに、計算および制御ユニット６１０に環境サービス・
センタ３２５をポーリングするように制御する。資源ア
クセス・ユニット６２０はライン３５０を通じてプロセ
ッサ３１２からの信号を受信する。この信号は、いつプ
ロセッサ３２０が次の状態に遷移する準備が完了してい
るかを示す。資源アクセス・ユニット６２０はタイマ３
５５に結合してある。資源アクセス・ユニット６２０
は、新たなマスタがバス３２０の支配権を取ったとき
に、タイマ３５５をリセットする。所定の時間量の後、
タイマ３５５はタイムアウトする。これは、共有バス３
２０が他のマスタに渡されることを、資源アクセス・ユ
ニット６２０に通知するものである。資源アクセス・ユ
ニット６２０は、信号発生ユニット６３０に命令して、
ライン６３１上に信号を発生させ、プロセッサ３０２が
次の状態に遷移する準備ができたことを示すようにさせ
る。システム３００のバス支配権状態は、プロセッサ３
０２，３１２が発生する信号によって決定する。資源ア
クセス・ユニット６２０、タイマ３５５および信号発生
ユニット６３０は、ハードウエア、ソフトウエア、また
はハードウエアおよびソフトウエアの組み合わせによっ
て実施可能である。図６に示す本発明の実施例では、資
源アクセス・ユニット６２０、タイマ３５５、および信
号発生ユニット６３０は、計算および制御ユニット６１
０外部のハードウエアとして実施してある。本発明の代
替実施例では、資源アクセス・ユニット６２０および信
号発生ユニット６３０は、プロセッサ３０２が実行する
命令の集合によって実現するソフトウエア・モジュール
である。プロセッサ３１２は、プロセッサ３０２と同様
に動作し、プロセッサ３０２を実現する際に使用可能な
ものと同一の構成要素によって実現すればよい。
【００２２】本発明は、外部のアービタを使用すること
なく、いずれも他方のマスタではない２つの装置間にお
いて、共有資源に対する支配権の仲裁を可能にするもの
である。資源アクセス・ユニットおよび信号発生ユニッ
トをソフトウエアで実現した本発明の好適実施例では、
システムからの電力や空間の追加を必要とせずに、仲裁
を達成する。
【００２３】図６は、資源アクセス・ユニット６２０、
信号発生ユニット６３０およびタイマ３５５がプロセッ
サ３０２内に常駐する本発明の実施例を示すが、これら
の構成要素は、共有資源へのアクセスを共有し、共有資
源へのアクセスを仲裁するいずれかのエージェント(age
nt)に常駐させてもよいことは認められよう。
【００２４】本発明の一実施例では、プロセッサ３２が
環境サービス・センタ３０２からの環境サービス・デー
タをポーリングした後で、かつプロセッサ３０２が共有
バス３２０のバス支配権を有する状態にシステム３００
がある間に、プロセッサ３０２は主メモリ３１３内の環
境サービス・データを更新する。本発明のこの実施例で
は、プロセッサ３１２が環境サービス・センタ３２５か
らの環境サービス・データをポーリングした後で、かつ
プロセッサ３１２が共有バス３２０のバス支配権を有す
る状態にシステム３００がある間にも、プロセッサ３１
２は主メモリ３０３内の環境サービス・データを更新す
る。
【００２５】プロセッサ３０２は、データ交換によっ
て、主メモリ３１３内の環境サービス・データを更新す
る。ライン３５０がデータ・ポーリングの間に共有バス
３２０の支配権について通信する場合と同様に、データ
交換の間、プロセッサ３０２，３１２間の共有バス３２
０の支配権について通信するために、第２ライン（図示
せず）を用いる。プロセッサ３０２は、データ交換の間
それが共有バス３２０の支配権を有する場合、ハード・
ディスク構造体３３２，３４２のレジスタ３３２，３４
２に環境サービス・データを書き込む。プロセッサ３１
２は、データ交換の間それが共有バス３２０の支配権を
有する場合、レジスタ３３２，３４２から環境システム
・データを読み出し、このデータをメモリ・ユニット３
１３に格納する。プロセッサ３０２は、メモリ・ユニッ
ト３０３内の全ての環境サービス・データをレジスタ３
３２，３４２に書き込み、そして主メモリ３１３に転送
し終わるまで、新たなデータをレジスタ３３２，３４２
に書き込み続ける。プロセッサ３１２が共有バス３２０
の支配権を有する状態にシステム３００があるとき、プ
ロセッサ３１２は、メモリ・ユニット３０３内の環境サ
ービス・データを更新する際のプロセッサ３０２と同様
に動作する。本発明の代替実施例では、プロセッサ３０
２，３１２は単一ラインおよび単一の集合の信号を用い
て、環境サービス・データのポーリングおよび交換の間
に、共有バス３２０の支配権を渡す。
【００２６】プロセッサ３０２が動作不能となり、所定
時間期間内にそれが次のバス支配権状態に移る準備がで
きていることを示す信号をプロセッサ３１２に発生でき
ない状況では、プロセッサ３１２内のタイマがタイムア
ウトする。これによって、プロセッサ３０２が動作不能
であることをプロセッサ３１２に示す。これに応答し
て、プロセッサ３１２は共有バス３２０の排他的バス支
配権を取る。同様に、プロセッサ３１２が動作不能とな
り、所定時間期間内にそれが次のバス支配権状態に移る
準備ができていることを示す信号をプロセッサ３０２に
発生できない状況では、プロセッサ３０２内のタイマが
タイムアウトする。これによって、プロセッサ３１２が
動作不能であることをプロセッサ３０２に示す。これに
応答して、プロセッサ３０２は共有バス３２０の排他的
バス支配権を取る。
【００２７】図７は、２つの装置間で共有資源の支配権
を渡す方法を示すフローチャートである。ステップ７０
１において、共有資源を使用するか否かについて判定を
行う。この判定を行うには、第１装置が資源へのアクセ
スを得てからの時間を記録しているタイマをチェックす
る。第１所定時間量の後、タイマがタイムアウトして、
第２装置が共有資源にアクセスするときであることを示
す。共有資源を使用するときではない場合、制御はステ
ップ７０１に戻る。共有資源を使用するときになった場
合、制御はステップ７０２に進む。
【００２８】ステップ７０２において、共有資源が使用
可能か否かについて判定を行う。この判定は、資源アク
セス・ユニットをチェックして現在の資源支配権状態を
確かめることにより行える。資源支配権状態が、第１装
置が支配権を有する状態である場合、共有資源は使用不
可能であり、制御はステップ７０３に移る。共有資源が
使用可能な場合、制御はステップ７０５に進む。
【００２９】ステップ７０３において、第１装置が第２
所定時間量にわたって、共有資源の支配権を有している
か否かについて判定を行う。この判定を行うには、第１
装置が共有資源へのアクセスを得たときの時刻を記録し
ているタイマをチェックする。第１装置が共有資源の支
配権を第２所定時間時間以上にわたって有していなかっ
た場合、制御はステップ７０２に戻る。第１装置が第２
所定時間量以上にわたって共有資源の支配権を有してい
た場合、制御はステップ７０４に進む。
【００３０】ステップ７０４において、第２装置に共有
資源の排他的支配権を与え、そして共有資源のそれ以降
のマスタ候補として考慮することから、第１装置を除外
する。
【００３１】ステップ７０５において、第２装置に共有
資源の支配権を与える。第２装置が共有資源にアクセス
したことを示す信号を発生し、そしてタイマをリセット
する。
【００３２】ステップ７０６において、共有資源の支配
権を異なった装置に渡すべきか否かについて判定を行
う。この判定を行うには、タイマが第１所定時間期間を
過ぎてタイムアウトしたか否かを調べるチェックを行え
ばよい。タイマが第１所定時間期間を越えてタイムアウ
トしている場合、異なった装置に共有資源の支配権を渡
すときであり、制御はステップ７０７に進む。タイマが
第１所定時間期間を越えておらず、未だタイムアウトし
ていない場合、制御はステップ７０６に戻る。
【００３３】ステップ７０７において、第２装置が信号
を発生して、第２装置が共有資源のマスタではない次の
資源支配権の状態へと、第２装置が遷移する準備ができ
ていることを示す。制御はステップ７０１に進む。
【００３４】以上の説明では、本発明についてその具体
的な実施例を参照しながら記述した。しかしながら、本
発明のより広範な主旨および範囲から逸脱することな
く、様々な変更や変化も可能であることは明白である。
したがって、本明細書および図面は、限定的な意味では
なく例示的な意味で解釈すべきである。
【図面の簡単な説明】
【図１】本発明の一実施例を実装したマルチ・プロセッ
サ・コンピュータ・システムを示す図。
【図２】本発明の一実施例を実装した異なる２台のコン
ピュータ・システムからのプロセッサを示す図。
【図３】大容量記憶システムに実施した場合の本発明を
示す図。
【図４】本発明の一実施例における支配権状態を示す
表。
【図５】図４に示した状態の遷移順序を示す状態図。
【図６】本発明を実施するプロセッサの一実施例を示す
ブロック図。
【図７】共有資源の支配権を渡す方法を示すフロー・チ
ャート。
【符号の説明】
１００ コンピュータ・システム １０１ バス １０２，１０３ プロセッサ １３０ ライン ２０２ 第２プロセッサ ２１０ 共有資源 ２３０ ライン ２５０ 第１コンピュータ・システム ２５１ 第２コンピュータ・システム ３００ 大容量記憶システム ３０１，３１１ バス ３０２，３１２ プロセッサ ３０４，３１４ ホスト・インターフェース・ユニッ
ト ３０３，３１３ メモリ・ユニット ３２０ 共有バス ３２５ 環境サービス・センタ ３３１，３４１ ハード・ディスク構造体 ３３２，３４２ レジスタ ３３５ 第１記憶要素アレイ ３４５ 第２記憶要素アレイ ３５５，３５６ タイマ ６１０ 計算および制御ユニット ６２０ 資源アクセス・ユニット ６３０ 信号発生ユニット
───────────────────────────────────────────────────── フロントページの続き (71)出願人 597004720 2550 Ｇａｒｃｉａ Ａｖｅｎｕｅ，ＭＳ ＰＡＬ１−521，Ｍｏｕｎｔａｉｎ Ｖ ｉｅｗ，Ｃａｌｉｆｏｒｎｉａ 94043− 1100，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ (72)発明者 ケネス・エイ・シュマール アメリカ合衆国カリフォルニア州95136, サン・ホセ，ラッセンパーク・サークル 321 (72)発明者 マシュー・ジェイ・テダン アメリカ合衆国カリフォルニア州94087, サニーヴェイル，レミントン・ドライヴ 887 (72)発明者 ジョン・シー・スケル アメリカ合衆国カリフォルニア州94087, サニーヴェイル，ファルコン・アヴェニュ ー 1428 (72)発明者 イゴール・カーミンスキー アメリカ合衆国カリフォルニア州95129, サン・ホセ，パイン・グローヴ・ウェイ 1480 (72)発明者 レイ・ピー・チャン アメリカ合衆国カリフォルニア州95014, カッパーティノ，プレイサー・スプリング ス・コート 11851

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】バス支配権を渡す方法であって、 バスが使用可能か否かについて判定を行うステップと、 前記バスが使用可能な場合、前記バスにアクセスし、か
    つ前記バスにアクセスしていることを示す信号を発生す
    るステップと、 前記バスへのアクセスに応答してタイマを起動するステ
    ップと、 前記タイマが満了したとき、前記バスへのアクセスを放
    棄するステップと、から成ることを特徴とするバス支配
    権渡し方法。
  2. 【請求項２】請求項１記載の方法であって、更に、前記
    バスへのアクセスを放棄した後前記タイマを再起動させ
    るステップ、を含むことを特徴とするバス支配権渡し方
    法。
  3. 【請求項３】請求項１記載の方法であって、更に、前記
    バスへのアクセスを放棄したことを示す信号を発生する
    ステップ、を含むことを特徴とするバス支配権渡し方
    法。
  4. 【請求項４】請求項１記載の方法であって、更に、前記
    バスが使用不可能な場合、所定時間量より長く前記バス
    がアクセスされているか否かについて判定を行い、かつ
    前記所定時間量よりも長く前記バスがアクセスされてい
    る場合、前記バスへのアクセスを獲得するステップ、を
    含むことを特徴とするバス支配権渡し方法。
  5. 【請求項５】請求項１記載の方法において、バスが使用
    可能か否かについて判定を行う前記のステップは、バス
    ・エージェントがバスにアクセスしていることを示す信
    号を前記バス・エージェントが発生したか否かを調べる
    ためにチェックを行うステップ、から成ることを特徴と
    するバス支配権渡し方法。
  6. 【請求項６】一連の命令を記憶してあるコンピュータ読
    み取り可能媒体であって、前記一連の命令は、プロセッ
    サによって実行させたときに、 バスが使用可能か否かについて判定を行うステップと、 前記バスが使用可能な場合、前記バスにアクセスし、か
    つ前記バスにアクセスしていることを示す信号を発生す
    るステップと、 前記バスへのアクセスに応答してタイマを起動するステ
    ップと、 前記タイマが満了したとき、前記バスへのアクセスを放
    棄するステップと、を前記プロセッサに行わせること、
    を特徴とするコンピュータ読み取り可能記憶媒体。
  7. 【請求項７】請求項６記載のコンピュータ読み取り可能
    媒体であって、更に、前記プロセッサによって実行させ
    たときに、前記バスへのアクセスを放棄した後前記タイ
    マを再起動させるステップを、前記プロセッサに行わせ
    る命令を含むこと、を特徴とするコンピュータ読み取り
    可能媒体。
  8. 【請求項８】請求項６記載のコンピュータ読み取り可能
    媒体であって、更に、前記プロセッサによって実行させ
    たときに、前記バスへのアクセスを放棄したことを示す
    信号を発生するステップを、前記プロセッサに行わせる
    命令を含むこと、を特徴とするコンピュータ読み取り可
    能媒体。
  9. 【請求項９】請求項６記載のコンピュータ読み取り可能
    媒体であって、更に、前記プロセッサによって実行させ
    たときに、前記バスが使用不可能な場合、所定時間量よ
    り長く前記バスがアクセスされているか否かについて判
    定を行い、前記所定時間量よりも長く前記バスがアクセ
    スされている場合、前記バスへのアクセスを獲得するス
    テップを、前記プロセッサに行わせる命令を含むこと、
    を特徴とするコンピュータ読み取り可能媒体。
  10. 【請求項１０】請求項６記載のコンピュータ読み取り可
    能媒体において、バスが使用可能か否かについて判定を
    行う前記のステップは、バス・エージェントが前記バス
    にアクセスしていることを示す信号を前記バス・エージ
    ェントが発生したか否かを調べるチェックを行うステッ
    プから成ること、を特徴とするコンピュータ読み取り可
    能媒体。
  11. 【請求項１１】プロセッサであって、 資源に結合した構成要素から第１信号を受信したとき、
    前記プロセッサに前記資源へのアクセスを許可し、前記
    構成要素から第２信号を受信したとき、前記資源へのア
    クセスを前記構成要素に譲る、資源アクセス・ユニッ
    ト、を備えていることを特徴とするプロセッサ。
  12. 【請求項１２】請求項１１記載のプロセッサであって、
    更に、 前記資源アクセス・ユニットに結合してあり、前記プロ
    セッサが前記資源へのアクセスを獲得したときに第３の
    信号を発生し、前記プロセッサが前記資源へのアクセス
    を放棄したとき第４の信号を発生する信号発生ユニッ
    ト、を備えていることを特徴とするプロセッサ。
  13. 【請求項１３】請求項１１記載のプロセッサであって、
    更に、前記信号発生ユニットに結合してあり、前記第３
    および第４の信号が発生されたときに、時間期間を割り
    当てるタイマを備えていることを特徴とするプロセッ
    サ。
  14. 【請求項１４】請求項１１記載のプロセッサにおいて、
    前記構成要素は第２プロセッサであること、を特徴とす
    るプロセッサ。
  15. 【請求項１５】請求項１１記載のプロセッサにおいて、
    前記構成要素は複数のプロセッサであること、を特徴と
    するプロセッサ。
  16. 【請求項１６】請求項１１記載のプロセッサにおいて、
    前記資源はバスであること、を特徴とするプロセッサ。
  17. 【請求項１７】請求項１１記載のプロセッサにおいて、
    前記資源はメモリであること、を特徴とするプロセッ
    サ。
  18. 【請求項１８】コンピュータ・システムであって、 Ａ）バスと、 Ｂ）前記バスに結合した第１プロセッサであって、 １）前記第１プロセッサが前記バスへのアクセスを獲得
    したときに第１信号を発生し、前記第１プロセッサが前
    記バスへのアクセスを譲ったときに第２信号を発生する
    第１信号発生ユニットと、 ２）第３信号を受信したときに前記第１プロセッサに前
    記バスへのアクセスを許可し、第４信号を受信したとき
    に前記バスへのアクセスを譲る第１バス・アクセス・ユ
    ニットと、を有する前記第１プロセッサと、 Ｃ）前記バスおよび前記第１プロセッサに結合した第２
    プロセッサであって、 １）前記第２プロセッサが前記バスへのアクセスを獲得
    したとき前記第４信号を発生し、前記第２プロセッサが
    前記バスへのアクセスを譲ったとき前記第３信号を発生
    する第２信号発生ユニットと、 ２）前記第２信号を受信したときに前記第２プロセッサ
    に前記バスへのアクセスを許可し、前記第１信号を受信
    したときに前記バスへのアクセスを譲る第２バス・アク
    セス・ユニットと、を有する前記第２プロセッサと、か
    ら成るコンピュータ・システム。
  19. 【請求項１９】請求項１８記載のコンピュータ・システ
    ムであって、更に、前記第１および第２プロセッサに結
    合した記憶装置のアレイを備えていること、を特徴とす
    るコンピュータ・システム。
  20. 【請求項２０】請求項１８記載のコンピュータ・システ
    ムであって、更に、前記バスに結合した環境サービス・
    センタを備えていること、を特徴とするコンピュータ・
    システム。
  21. 【請求項２１】メモリと、バスと、表示装置とを含む、
    プロセッサをベースとするシステムと通信するように構
    成したバス・エージェント内に常駐するバス仲裁装置で
    あって、 前記バスに結合した構成要素からの第１信号を受信した
    ときに、前記バス・エージェントに前記バスへのアクセ
    スを許可し、前記構成要素からの第２信号を受信したと
    きに、前記バスへのアクセスを前記構成要素に譲る、資
    源アクセス・ユニット、を備えていることを特徴とする
    バス仲裁装置。
  22. 【請求項２２】請求項２１記載のバス仲裁装置であっ
    て、更に、 前記資源アクセス・ユニットに結合してあり、前記バス
    ・エージェントが前記資源へのアクセスを獲得したとき
    に第３信号を発生し、前記バス・エージェントが前記資
    源へのアクセスを譲ったときに第４信号を発生する信号
    発生ユニット、を備えていることを特徴とするバス仲裁
    装置。
  23. 【請求項２３】第１バス・エージェントと第２バス・エ
    ージェントとの間でバスを仲裁するシステムであって、 前記第１バス・エージェントが前記バスへのアクセスを
    獲得したときに第１信号を発生し、前記第１バス・エー
    ジェントが前記バスへのアクセスを譲ったときに第２信
    号を発生する第１信号発生ユニットと、 第３信号を受信したときに前記第１バス・エージェント
    に前記バスへのアクセスを許可し、第４信号を受信した
    ときに前記バスへのアクセスを譲る第１バス・アクセス
    ・ユニットであって、前記第１信号発生ユニットと前記
    第１バス・アクセス・ユニットは前記第１バス・エージ
    ェント内に常駐した、前記の第１バス・アクセス・ユニ
    ットと、 前記第２バス・エージェントが前記バスへのアクセスを
    獲得したときに前記第４信号を発生し、前記第２バス・
    エージェントが前記バスへのアクセスを譲ったときに前
    記第３信号を発生する第２信号発生ユニットと、 前記第２信号を受信したときに前記第２バス・エージェ
    ントに前記バスへのアクセスを許可し、前記第１信号を
    受信したときに前記バスへのアクセスを譲る第２バス・
    アクセス・ユニットであって、前記第２信号発生ユニッ
    トと前記第２バス・アクセス・ユニットは前記第２バス
    ・エージェント内に常駐した、前記の第２バス・アクセ
    ス・ユニットと、から成るバス仲裁システム。
  24. 【請求項２４】請求項２３記載のシステムであって、更
    に、前記第１および第２バス・エージェントに結合した
    記憶装置のアレイを備えていること、を特徴とするバス
    仲裁システム。
  25. 【請求項２５】請求項２３記載のシステムであって、更
    に、前記バスに結合した環境サービス・センタを備えて
    いること、を特徴とするバス仲裁システム。
JP9143702A 1996-05-31 1997-06-02 バス支配権を渡す方法および装置 Pending JPH1097493A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US656641 1996-05-31
US08/656,641 US5764931A (en) 1996-05-31 1996-05-31 Method and apparatus for passing bus mastership between processors using predefined bus mastership states

Publications (1)

Publication Number Publication Date
JPH1097493A true JPH1097493A (ja) 1998-04-14

Family

ID=24633923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9143702A Pending JPH1097493A (ja) 1996-05-31 1997-06-02 バス支配権を渡す方法および装置

Country Status (3)

Country Link
US (1) US5764931A (ja)
EP (1) EP0810530A3 (ja)
JP (1) JPH1097493A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594130B1 (ko) * 1998-12-28 2006-08-30 삼성전자주식회사 다중 버스 마스터 시스템에서 교착 상태 방지 장치
US7340549B2 (en) 1997-12-31 2008-03-04 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
USRE42761E1 (en) 1997-12-31 2011-09-27 Crossroads Systems, Inc. Storage router and method for providing virtual local storage

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4272813B2 (ja) 1997-11-17 2009-06-03 シーゲイト テクノロジー エルエルシー オンチップメモリにおけるデータ健全性のためのｃｒｃを用いる方法および装置
US6909723B1 (en) 2000-08-04 2005-06-21 Intellon Corporation Segment bursting with priority pre-emption and reduced latency
US7469297B1 (en) 2000-08-04 2008-12-23 Intellon Corporation Mechanism for using a quasi-addressed response to bind to a message requesting the response
US6907044B1 (en) * 2000-08-04 2005-06-14 Intellon Corporation Method and protocol to support contention-free intervals and QoS in a CSMA network
US6987770B1 (en) 2000-08-04 2006-01-17 Intellon Corporation Frame forwarding in an adaptive network
US7298691B1 (en) 2000-08-04 2007-11-20 Intellon Corporation Method and protocol to adapt each unique connection in a multi-node network to a maximum data rate
US7352770B1 (en) * 2000-08-04 2008-04-01 Intellon Corporation Media access control protocol with priority and contention-free intervals
US8149703B2 (en) * 2002-06-26 2012-04-03 Qualcomm Atheros, Inc. Powerline network bridging congestion control
US7120847B2 (en) * 2002-06-26 2006-10-10 Intellon Corporation Powerline network flood control restriction
US7826466B2 (en) * 2002-06-26 2010-11-02 Atheros Communications, Inc. Communication buffer scheme optimized for VoIP, QoS and data networking over a power line
EP1554848A4 (en) 2002-10-21 2010-03-03 Intellon Corp CONSTRUCTIVE ACCESS INTERVALS IN A CSMA NETWORK
US7281187B2 (en) 2003-11-20 2007-10-09 Intellon Corporation Using error checking bits to communicated an address or other bits
US8090857B2 (en) 2003-11-24 2012-01-03 Qualcomm Atheros, Inc. Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks
US7660327B2 (en) * 2004-02-03 2010-02-09 Atheros Communications, Inc. Temporary priority promotion for network communications in which access to a shared medium depends on a priority level
US7715425B2 (en) * 2004-02-26 2010-05-11 Atheros Communications, Inc. Channel adaptation synchronized to periodically varying channel
US7636370B2 (en) * 2005-03-03 2009-12-22 Intellon Corporation Reserving time periods for communication on power line networks
US7822059B2 (en) 2005-07-27 2010-10-26 Atheros Communications, Inc. Managing contention-free time allocations in a network
US8175190B2 (en) 2005-07-27 2012-05-08 Qualcomm Atheros, Inc. Managing spectra of modulated signals in a communication network
TWI320908B (en) * 2006-10-27 2010-02-21 Ind Tech Res Inst Apparatus and method for increasing the utilization by the processors on the shared resources
WO2008141165A1 (en) * 2007-05-10 2008-11-20 Intellon Corporation Managing distributed access to a shared medium
US8781016B2 (en) 2010-04-12 2014-07-15 Qualcomm Incorporated Channel estimation for low-overhead communication in a network
US8891605B2 (en) 2013-03-13 2014-11-18 Qualcomm Incorporated Variable line cycle adaptation for powerline communications
US9710342B1 (en) 2013-12-23 2017-07-18 Google Inc. Fault-tolerant mastership arbitration in a multi-master system
US11144358B1 (en) 2018-12-06 2021-10-12 Pure Storage, Inc. Asynchronous arbitration of shared resources
KR20220135048A (ko) 2021-03-29 2022-10-06 삼성전자주식회사 버스를 통해 자원을 공유하기 위한 장치 및 방법
CN116431190B (zh) * 2023-06-13 2023-08-29 苏州浪潮智能科技有限公司 一种固件升级方法、装置、bmc芯片、服务器及介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60258671A (ja) * 1984-06-05 1985-12-20 Nec Corp プロセツサ
DE3441930A1 (de) * 1984-11-16 1986-05-28 Fried. Krupp Gmbh, 4300 Essen Datentransfersystem
GB2232855B (en) * 1989-06-07 1993-10-20 Secr Defence Computer network access control system
US5287486A (en) * 1989-10-05 1994-02-15 Mitsubishi Denki Kabushiki Kaisha DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts
DE4028317B4 (de) * 1990-09-06 2004-12-02 Siemens Ag Einem Busarbitrationsverfahren nachgeschaltetes Verfahren zur dezentralen Überwachung des Zugriffs auf gemeinsam nutzbare Komponenten eines Multimikrocomputersystems
US5444855A (en) * 1992-04-17 1995-08-22 International Business Machines Corporation System for guaranteed CPU bus access by I/O devices monitoring separately predetermined distinct maximum non CPU bus activity and inhibiting I/O devices thereof
US5371739A (en) * 1992-06-29 1994-12-06 Motorola, Inc. Sequential polling bus access method for radio communication systems
WO1995020191A1 (en) * 1994-01-25 1995-07-27 Apple Computer, Inc. System and method for coordinating access to a bus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340549B2 (en) 1997-12-31 2008-03-04 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US7552266B2 (en) 1997-12-31 2009-06-23 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US7689754B2 (en) 1997-12-31 2010-03-30 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US7694058B2 (en) 1997-12-31 2010-04-06 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US7984221B2 (en) 1997-12-31 2011-07-19 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
USRE42761E1 (en) 1997-12-31 2011-09-27 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US8046515B2 (en) 1997-12-31 2011-10-25 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US9785583B2 (en) 1997-12-31 2017-10-10 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
KR100594130B1 (ko) * 1998-12-28 2006-08-30 삼성전자주식회사 다중 버스 마스터 시스템에서 교착 상태 방지 장치

Also Published As

Publication number Publication date
EP0810530A2 (en) 1997-12-03
EP0810530A3 (en) 2002-06-05
US5764931A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
JPH1097493A (ja) バス支配権を渡す方法および装置
US5581782A (en) Computer system with distributed bus arbitration scheme for symmetric and priority agents
US5621897A (en) Method and apparatus for arbitrating for a bus to enable split transaction bus protocols
TWI680375B (zh) 具有分散式信箱架構的多處理器系統及其處理器錯誤檢查方法
US6012118A (en) Method and apparatus for performing bus operations in a computer system using deferred replies returned without using the address bus
US5418914A (en) Retry scheme for controlling transactions between two busses
JPH05158890A (ja) 多重プロセッサ・データ処理システム及びその動作方法
JPH04262445A (ja) 割込みコントローラを有するパーソナル・コンピュータ・システム
US5740381A (en) Expandable arbitration architecture for sharing system memory in a computer system
US6604159B1 (en) Data release to reduce latency in on-chip system bus
JP3455535B2 (ja) バス処理を行う装置および方法
US6078742A (en) Hardware emulation
US5933616A (en) Multiple bus system bus arbitration according to type of transaction requested and the availability status of the data buffer between the buses
US6260091B1 (en) Method and apparatus for performing out-of-order bus operations in which an agent only arbitrates for use of a data bus to send data with a deferred reply
KR950008229B1 (ko) 퍼스널 컴퓨터 시스템
US20010021967A1 (en) Method and apparatus for arbitrating deferred read requests
JP3466214B2 (ja) 情報処理装置
US5241628A (en) Method wherein source arbitrates for bus using arbitration number of destination
US6009482A (en) Method and apparatus for enabling cache streaming
US20050097272A1 (en) Disk array device and control method of disk array device
JP3531368B2 (ja) コンピュータシステム及びバス間制御回路
US5875338A (en) Method and apparatus for arbitrating resource requests utilizing independent tokens for arbiter cell selection
TW200424869A (en) Multi-requester detection of potential logical unit thrashing and preemptive application of preventive or ameliorative measures
WO1992006432A1 (fr) Dispositif de commande de bus
JPH0844661A (ja) 情報処理装置