JPH1098156A - Semiconductor device and method of resetting semiconductor device - Google Patents

Semiconductor device and method of resetting semiconductor device

Info

Publication number
JPH1098156A
JPH1098156A JP8247927A JP24792796A JPH1098156A JP H1098156 A JPH1098156 A JP H1098156A JP 8247927 A JP8247927 A JP 8247927A JP 24792796 A JP24792796 A JP 24792796A JP H1098156 A JPH1098156 A JP H1098156A
Authority
JP
Japan
Prior art keywords
floating gate
semiconductor device
transistor
circuit
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8247927A
Other languages
Japanese (ja)
Inventor
Yasushi Imazawa
靖 今澤
Takashi Miyagawa
高志 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8247927A priority Critical patent/JPH1098156A/en
Publication of JPH1098156A publication Critical patent/JPH1098156A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置自体を交換することなく、過大電
流から半導体装置を保護することができないという問題
点があった。 【解決手段】 フローティングゲート型トランジスタ8
のドレイン・ソースにVCC6および内部回路5をそれぞ
れ接続して、フローティングゲート型トランジスタ8の
コントロールゲートにVCG9より正電圧を印加し、VCC
6および内部回路5を、電気的に接続し、VCC6と内部
回路5との間に過大電流が流れればフローティングゲー
ト型トランジスタ8のしきい値が上昇し、フローティン
グゲート型トランジスタ8がOFFすることによりサー
キットブレーカとして用いる。
(57) [Problem] To provide a problem that a semiconductor device cannot be protected from an excessive current without replacing the semiconductor device itself. SOLUTION: Floating gate type transistor 8
The connected drain-source V CC 6 and the internal circuit 5, respectively, a positive voltage is applied from V CG 9 to the control gate of a floating gate transistor 8, V CC
6 and the internal circuit 5, and electrically connected, the threshold of the floating gate transistor 8 is increased if flows through excessive current between V CC 6 and the internal circuit 5, the floating gate transistor 8 is turned OFF By doing so, it is used as a circuit breaker.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、過大電流から半
導体装置を保護することのできる半導体装置および半導
体装置のリセット方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device capable of protecting a semiconductor device from an excessive current and a method for resetting the semiconductor device.

【0002】[0002]

【従来の技術】半導体装置を過大電流から保護するため
に、半導体装置の外に遮断器等を備え、半導体装置を保
護する方法が用いられてきた。しかし、この方法では半
導体装置以外に機器を必要とし、電気機器自体が大型と
なるという問題点があった。そこで、半導体装置内に過
大電流から保護する回路が新たに考えられ、以下に示す
ように構成されている。
2. Description of the Related Art In order to protect a semiconductor device from excessive current, a method of protecting a semiconductor device by providing a circuit breaker or the like outside the semiconductor device has been used. However, this method requires a device other than the semiconductor device, and has a problem that the electric device itself becomes large. Therefore, a circuit for protecting the semiconductor device from excessive current has been newly conceived, and is configured as described below.

【0003】図5は従来の半導体装置の構成を示す図で
ある。図において、1は内部回路、2は半導体装置と電
源とを接続するための電源ピン、3は内部回路1と電源
ピン2とを接続するための電源入力ピン、4は電源ピン
2と電源入力ピン3との間で接続された、例えば抵抗に
て成るヒューズである。そして、内部回路1は電源ピン
1以外にも、図に示すように様々な箇所と接続されてい
る。
FIG. 5 is a diagram showing a configuration of a conventional semiconductor device. In the figure, 1 is an internal circuit, 2 is a power supply pin for connecting a semiconductor device and a power supply, 3 is a power supply input pin for connecting the internal circuit 1 and a power supply pin 2, and 4 is a power supply pin 2 and a power supply input. This is a fuse made of, for example, a resistor connected to the pin 3. The internal circuit 1 is connected to various parts other than the power supply pin 1 as shown in FIG.

【0004】次いで上記のように構成された従来の半導
体装置の動作について説明する。まず、通常時は電源ピ
ン2、ヒューズ4および電源入力ピン3を介して内部回
路1に電源が供給されている。そして、何らかの原因に
より過大電流が半導体装置に流れた場合、何も処理を施
さなければ、過大電流の電流量は図6のXにて示したよ
うな経時変化をたどる。そして、半導体装置の破壊、焼
損に至る可能性がある。しかし、ここでは過大電流が流
れるとヒューズ4は溶断され、内部回路1は電源ピン2
から切り離され、電源が供給されなくなるとともに、過
大電流から保護することができる。このように、半導体
装置内にヒューズ4を設けることにより、電気機器を小
型化することができた。
Next, the operation of the conventional semiconductor device configured as described above will be described. First, power is supplied to the internal circuit 1 via the power supply pin 2, the fuse 4, and the power supply input pin 3 in a normal state. When an excessive current flows through the semiconductor device for some reason, if no processing is performed, the amount of the excessive current follows a temporal change as indicated by X in FIG. Then, there is a possibility that the semiconductor device may be broken or burnt. However, here, if an excessive current flows, the fuse 4 is blown and the internal circuit 1 is connected to the power supply pin 2.
, Power is not supplied, and protection from excessive current can be achieved. As described above, by providing the fuse 4 in the semiconductor device, the size of the electric device can be reduced.

【0005】[0005]

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、ヒューズ4が溶断する
と、半導体装置の破壊、焼損は免れるものの、半導体装
置自体を交換しなければないという問題点があった。
Since the conventional semiconductor device is constructed as described above, if the fuse 4 is blown, the semiconductor device itself is not destroyed or burned, but the semiconductor device itself must be replaced. There was a problem.

【0006】この発明は上記のような問題点を解決する
ためになされたもので、半導体装置を交換することな
く、過大電流から半導体装置を保護することのできる半
導体装置および半導体装置のリセット方法を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and provides a semiconductor device and a method of resetting a semiconductor device capable of protecting the semiconductor device from an excessive current without replacing the semiconductor device. The purpose is to provide.

【0007】[0007]

【課題を解決するための手段】この発明に係る請求項1
の半導体装置は、フローティングゲート型トランジスタ
のドレイン・ソースに入力部および半導体回路をそれぞ
れ接続して、入力部および半導体回路を、フローティン
グゲート型トランジスタを介して、電気的に接続し、フ
ローティングゲート型トランジスタのコントロールゲー
トに正電圧を印加しておき、入力部と半導体回路との間
に過大電流が流れればフローティングゲート型トランジ
スタのしきい値が上昇し、フローティングゲート型トラ
ンジスタがOFFすることにより入力部と半導体回路と
の間の接続を遮断するサーキットブレーカとして用いる
ものである。
Means for Solving the Problems Claim 1 according to the present invention.
In the semiconductor device, the input portion and the semiconductor circuit are connected to the drain / source of the floating gate transistor, respectively, and the input portion and the semiconductor circuit are electrically connected via the floating gate transistor. If a positive voltage is applied to the control gate of the transistor and an excessive current flows between the input portion and the semiconductor circuit, the threshold value of the floating gate transistor increases, and the floating gate transistor is turned off. It is used as a circuit breaker for interrupting the connection between the circuit and the semiconductor circuit.

【0008】また、この発明に係る請求項2の半導体装
置は、請求項1において、入力部を電源ピンとしたもの
である。
According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the input section is a power supply pin.

【0009】また、この発明に係る請求項3の半導体装
置は、請求項1において、入力部を情報入力ピンとした
ものである。
According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the input section is an information input pin.

【0010】また、この発明に係る請求項4の半導体装
置は、請求項1ないし請求項3のいずれかにおいて半導
体装置の半導体回路を、紫外線消去型構造にて形成した
ものである。
According to a fourth aspect of the present invention, there is provided the semiconductor device according to any one of the first to third aspects, wherein the semiconductor circuit of the semiconductor device is formed with an ultraviolet erasing structure.

【0011】また、この発明に係る請求項5の半導体装
置のリセット方法は、請求項1ないし請求項3のいずれ
かにおいて半導体装置のリセット方法は、フローティン
グゲート型トランジスタのコントロールゲートをドレイ
ンに対して負にして、フローティングゲート型トランジ
スタのしきい値を初期状態として入力部および半導体回
路を電気的に接続するものである。
According to a fifth aspect of the present invention, there is provided a method of resetting a semiconductor device according to any one of the first to third aspects, wherein the control gate of the floating gate type transistor is connected to the drain. The input section and the semiconductor circuit are electrically connected with the threshold value of the floating gate type transistor being set to an initial state by making it negative.

【0012】また、この発明に係る請求項6の半導体装
置のリセット方法は、請求項1ないし請求項3のいずれ
かにおいて半導体装置のリセット方法は、フローティン
グゲート型トランジスタのフローティングゲートに紫外
線を照射し、フローティングゲート型トランジスタのし
きい値を初期状態として入力部および半導体回路を電気
的に接続するものである。
According to a sixth aspect of the present invention, there is provided a method of resetting a semiconductor device according to any one of the first to third aspects, wherein the resetting of the semiconductor device is performed by irradiating a floating gate of a floating gate type transistor with ultraviolet rays. , With the threshold value of the floating gate type transistor as an initial state, the input section and the semiconductor circuit are electrically connected.

【0013】また、この発明に係る請求項7の半導体装
置のリセット方法は、請求項5において、入力部とフロ
ーティングゲート型トランジスタとの間に挿入されたト
ランジスタと、入力部、フローティングゲート型トラン
ジスタ、半導体回路、およびトランジスタのゲートに接
続されたリセット制御回路とから成るリセット部を備
え、リセット部はリセット時に、トランジスタはOFF
し、リセット制御回路はフローティングゲート型トラン
ジスタのドレインに半導体回路の電源を高電圧として印
加するとともに、フローティングゲート型トランジスタ
のコントロールゲートをグランドに接地して0Vにする
ものである。
According to a seventh aspect of the present invention, there is provided a reset method for a semiconductor device according to the fifth aspect, further comprising: a transistor inserted between the input unit and the floating gate type transistor; A reset unit including a semiconductor circuit and a reset control circuit connected to a gate of the transistor;
The reset control circuit applies the power of the semiconductor circuit as a high voltage to the drain of the floating gate type transistor, and sets the control gate of the floating gate type transistor to 0 V by grounding to the ground.

【0014】[0014]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下、この発明の実施の形態を図につい
て説明する。図1はこの発明の実施の形態1における半
導体装置の構成を示す図である。これは、シリアルデー
タI/O型EEPROMに適用した例である。図におい
て、5は半導体回路としての内部回路、6はこの内部回
路5と電源とを接続するための入力部としての電源ピン
(以下、VCCと略す)、7は内部回路5とVCC6とを接
続するための電源入力ピン、8はVCC6および電源入力
ピン7との間にドレイン・ソースがそれぞれ接続され
た、サーキットブレーカとしてのフローティングゲート
型トランジスタ、9はこのフローティングゲート型トラ
ンジスタ8のコントロールゲートと外部とを接続するた
めのコントロールゲートピン(以下、VCGと略す)であ
る。そして、内部回路5は、電源ピン6以外にも、図に
示すように様々な箇所と接続されている。
Embodiment 1 FIG. Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration of a semiconductor device according to Embodiment 1 of the present invention. This is an example applied to a serial data I / O type EEPROM. In the figure, 5 is an internal circuit as a semiconductor circuit, 6 is a power supply pin (hereinafter abbreviated as V CC ) as an input section for connecting the internal circuit 5 and a power supply, and 7 is an internal circuit 5 and V CC 6 8 is a floating gate type transistor as a circuit breaker having a drain / source connected between Vcc 6 and the power supply input pin 7, and 9 is a floating gate type transistor 8 a control gate pins for connecting the control gate and the external (hereinafter, abbreviated as V CG). The internal circuit 5 is connected to various parts other than the power supply pins 6 as shown in FIG.

【0015】次いで上記のように構成された実施の形態
1の半導体装置の動作について説明する。まず、通常時
は、フローティングゲート型トランジスタ8のコントロ
ールゲートには、VCG9から正電圧が印加されており、
フローティングゲート型トランジスタ8はON状態を保
っている。そして、VCC6、フローティングゲート型ト
ランジスタ8および電源入力ピン7を介して、内部回路
5に電源は供給される。次に、何らかの原因により過大
電流が半導体装置に流れた場合フローティングゲート型
トランジスタ8に通常の書き込みの状態と同様の動作が
生じる。
Next, the operation of the semiconductor device of the first embodiment configured as described above will be described. First, at normal time, a positive voltage is applied to the control gate of the floating gate type transistor 8 from V CG 9,
The floating gate type transistor 8 keeps the ON state. Then, power is supplied to the internal circuit 5 via the Vcc 6, the floating gate transistor 8, and the power input pin 7. Next, when an excessive current flows through the semiconductor device for some reason, the same operation as in a normal write state occurs in the floating gate transistor 8.

【0016】すなわち、フローティングゲート型トラン
ジスタ8のチャネルにホットエレクトロンが発生する。
そして、このホットエレクトロン(電子)はVCG9の電
位に引かれてフローティングゲート型トランジスタ8の
フローティングゲートに注入される。このホットエレク
トロンは、フローティングゲート型トランジスタ8のし
きい値を図3のaの初期状態からbの状態にシフトさせ
る。よって、フローティングゲート型トランジスタ8は
しきい値がシフトしたことによりOFFの状態となる。
That is, hot electrons are generated in the channel of the floating gate type transistor 8.
Then, the hot electrons (electrons) are drawn to the potential of V CG 9 and injected into the floating gate of the floating gate type transistor 8. The hot electrons shift the threshold value of the floating gate transistor 8 from the initial state of FIG. 3A to the state of FIG. Therefore, the floating gate transistor 8 is turned off due to the shift of the threshold value.

【0017】よって、内部回路1はVCC6から切り離さ
れ、電源が供給されなくなるとともに、過大電流から保
護されることとなる。この際の電流量の経時変化は図2
のYに示したようになり、図2のXに示したような過大
電流を防止することができる。
[0017] Thus, the internal circuit 1 is disconnected from the V CC 6, together with the power supply is not supplied, and to be protected from excessive current. FIG. 2 shows the change with time of the current amount at this time.
As shown by Y in FIG. 2, an excessive current as shown by X in FIG. 2 can be prevented.

【0018】次に、過大電流が生じなくなり正常状態に
もどると、フローティングゲート型トランジスタ8をO
Nの状態、すなわちフローティングゲート型トランジス
タの通常の消去の状態と同様の動作を行う必要がある。
このためには、フローティングゲート型トランジスタ8
のコントロールゲートをドレインに対して負にすればよ
い。ここではVCG9をグランドに接地し0Vにして、通
常状態のVCC6から供給されていた電圧以上の高電圧を
フローティングゲート型トランジスタ8のドレイン側
に、印加する(尚、ここでいう高電圧とは、内部回路5
が耐え得る程度の電圧の範囲内とする)。
Next, when the excess current does not occur and returns to the normal state, the floating gate type transistor 8 is turned off.
It is necessary to perform the same operation as the state of N, that is, the state of normal erasing of the floating gate transistor.
For this purpose, the floating gate type transistor 8
May be made negative with respect to the drain. Here, V CG 9 is grounded to ground and set to 0 V, and a high voltage higher than the voltage supplied from V CC 6 in the normal state is applied to the drain side of floating gate type transistor 8 (the high voltage referred to here). Voltage is the internal circuit 5
Within the range of voltage that can withstand the above).

【0019】このように設定すると、フローティングゲ
ート型トランジスタ8のフローティングゲートから、電
子が引き抜かれる。よって、フローティングゲート型ト
ランジスタ8のしきい値は、図3のbの状態から初期状
態のaにもどり、フローティングゲート型トランジスタ
8はリセットされる。そして、再びVCC6および内部回
路5は電気的に接続された状態になる。
With this setting, electrons are extracted from the floating gate of the floating gate type transistor 8. Accordingly, the threshold value of the floating gate transistor 8 returns from the state of FIG. 3B to the initial state a, and the floating gate transistor 8 is reset. Then, V CC 6 and internal circuit 5 are again electrically connected.

【0020】上記のように構成された実施の形態1の半
導体装置は、フローティングゲート型トランジスタ8が
過大電流により自動的にOFFされることにより、内部
回路5が過大電流により破壊、焼損されるのを防止する
ことができる。また、フローティングゲート型トランジ
スタ8を電気的にリセットすることにより、半導体装置
自体を再使用することが可能となる。また、フローティ
ングゲート型トランジスタ8を半導体装置内部に設ける
ことにより、電気機器の小型化および軽量化を図ること
ができる。
In the semiconductor device of the first embodiment configured as described above, since the floating gate transistor 8 is automatically turned off by an excessive current, the internal circuit 5 is broken and burnt by the excessive current. Can be prevented. Further, by electrically resetting the floating gate transistor 8, the semiconductor device itself can be reused. Further, by providing the floating gate transistor 8 inside the semiconductor device, the size and weight of the electric device can be reduced.

【0021】また、上記実施の形態1では入力部をVCC
6として、フローティングゲート型トランジスタ8に接
続する例を示したが、これに限られることなく、入力部
となりうる箇所なら何れでもよい。例えば図1に示す入
力部としての情報入力ピンである、クロック入力、デー
タ入力、リセット入力、チップセレクト入力を入力部と
し、内部回路5との間にフローティングゲート型トラン
ジスタを上記実施の形態1と同様に設けるようにして
も、上記実施の形態1と同様に制御することができるた
め、同様の効果を奏することができる。
In the first embodiment, the input section is connected to V CC
Although an example of connection to the floating gate type transistor 8 is shown as 6, the present invention is not limited to this, and any portion that can be an input unit may be used. For example, a clock input, a data input, a reset input, and a chip select input, which are information input pins as input units shown in FIG. Even if they are provided in the same manner, control can be performed in the same manner as in the first embodiment, and thus the same effects can be obtained.

【0022】実施の形態2.上記実施の形態1では内部
回路5を特に限定しなかったが、例えば内部回路が、紫
外線消去型構造(例えばEPROM)にて形成される場
合、半導体装置に外部から紫外線を照射できる構造とな
っている。よって、フローティングゲート型トランジス
タのフローティングゲートに紫外線を照射することによ
り、フローティングゲート型トランジスタのしきい値を
初期状態として、フローティングゲート型トランジスタ
のリセットを行うことができる。このため、電気的制御
をする必要なくフローティングゲート型トランジスタの
リセットを容易に行うことのできる半導体装置を得るこ
とができる。
Embodiment 2 FIG. Although the internal circuit 5 is not particularly limited in the first embodiment, for example, when the internal circuit is formed by an ultraviolet erasing type structure (for example, EPROM), the semiconductor device has a structure capable of irradiating the semiconductor device with ultraviolet light from outside. I have. Therefore, by irradiating the floating gate of the floating gate transistor with ultraviolet light, the threshold of the floating gate transistor can be reset to an initial state and the floating gate transistor can be reset. Therefore, it is possible to obtain a semiconductor device that can easily reset a floating gate transistor without having to perform electrical control.

【0023】また、内部回路5が紫外線消去型の構造に
て形成されていなくとも、フローティングゲート型トラ
ンジスタ上のみ外部から紫外線を照射できるような構造
にするれば、上記実施の形態2と同様に行うことは可能
である。このようにフローティングゲート型トランジス
タを紫外線にてリセットすることにより上記実施の形態
1にて示したリセットに必要となる電気的回路が不要と
なり、電気機器の小型化、簡略化を図ることができる。
Even if the internal circuit 5 is not formed with an ultraviolet erasing type structure, if the structure is such that ultraviolet light can be irradiated from the outside only on the floating gate type transistor, the same as in the second embodiment described above. It is possible to do. By resetting the floating gate transistor with ultraviolet light in this manner, the electric circuit required for resetting described in Embodiment Mode 1 becomes unnecessary, and the size and simplification of electric equipment can be reduced.

【0024】実施の形態3.上記各実施の形態では外部
からフローティングゲート型トランジスタのリセットを
行う例を示したが、これに限られることはなく、半導体
装置内部に、フローティングゲート型トランジスタのリ
セットを行うことができるリセット部を備えるようにし
てもよい。
Embodiment 3 FIG. In each of the above embodiments, an example has been described in which the floating gate transistor is reset from the outside. However, the present invention is not limited to this. The semiconductor device includes a reset unit that can reset the floating gate transistor. You may do so.

【0025】図4はこの発明の実施の形態3の半導体装
置構成を示す図である。図において、10は半導体回路
としての内部回路、11はこの内部回路10と電源とを
接続するために入力部としてのVCC、12は内部回路5
とVCC6とを接続するための電源入力ピン、13はVCC
11および電源入力ピン12との間にドレイン、ソース
がそれぞれ接続された、サーキットブレーカとしてのフ
ローティングゲート型トランジスタ、14はこのフロー
ティングゲート型トランジスタ13のコントロールゲー
トとリセット部とを接続するためのVCGである。
FIG. 4 is a diagram showing a configuration of a semiconductor device according to a third embodiment of the present invention. In the figure, 10 is an internal circuit as a semiconductor circuit, 11 is a Vcc as an input unit for connecting the internal circuit 10 to a power supply, and 12 is an internal circuit 5
Power input pin for connecting the V CC 6 and, 13 V CC
A floating gate type transistor as a circuit breaker having a drain and a source connected between the floating gate type transistor 11 and a power supply input pin 12, respectively. A V CG for connecting a control gate of the floating gate type transistor 13 to a reset unit is provided. It is.

【0026】15はVCC11とフローティングゲート型
トランジスタ13との間に接続されたリセット部として
のトランジスタで、フローティングゲート型トランジス
タ13のドレインにVCC11の電圧以上の高電圧を印加
するため、フローティングゲート型トランジスタ13を
VCC11とを切り離すのに設けられたものである。16
はリセット部としてのリセット制御回路、17はリセッ
ト制御回路16と接続された接地線、18はリセット制
御回路16に電源を供給するための電源線、19はリセ
ット制御回路16とフローティングゲート型トランジス
タ13のドレインとを接続するドレイン制御線、20は
内部回路10からリセット信号をリセット制御回路16
に送信するための信号線である。
Reference numeral 15 denotes a transistor as a reset unit connected between the V CC 11 and the floating gate transistor 13. The transistor 15 applies a high voltage higher than the voltage of the V CC 11 to the drain of the floating gate transistor 13. This is provided to separate the floating gate type transistor 13 from the V CC 11. 16
Is a reset control circuit as a reset unit, 17 is a ground line connected to the reset control circuit 16, 18 is a power supply line for supplying power to the reset control circuit 16, and 19 is the reset control circuit 16 and the floating gate type transistor 13. And a drain control line 20 for connecting a reset signal from the internal circuit 10 to the reset control circuit 16.
Signal line for transmission to the

【0027】次いで上記のように構成された実施の形態
3の半導体装置の動作について説明する。まず、通常時
は、フローティングゲート型トランジスタ13のコント
ロールゲートには、リセット制御回路16にて電源線1
8を介してVCG14に正電圧が印加されており、フロー
ティングゲート型トランジスタ13はON状態を保って
いる。また、トランジスタ15も同様にON状態を保っ
ている。そして、VCC11、トランジスタ15、フロー
ティングゲート型トランジスタ13および電源入力ピン
12を介して、内部回路10に電源が供給される。
Next, the operation of the semiconductor device of the third embodiment configured as described above will be described. First, the power supply line 1 is normally supplied to the control gate of the floating gate type transistor 13 by the reset control circuit 16.
8, a positive voltage is applied to V CG 14, and the floating gate transistor 13 is kept ON. Further, the transistor 15 is also kept ON. Then, power is supplied to the internal circuit 10 via the V CC 11, the transistor 15, the floating gate transistor 13, and the power input pin 12.

【0028】次に、何らかの原因により過大電流が半導
体装置に流れた場合は、フローティングゲート型トラン
ジスタ13は、上記実施の形態1と同様の動作が生じO
FFされる。
Next, if an excessive current flows through the semiconductor device for some reason, the floating gate transistor 13 operates in the same manner as in the first embodiment, and
FF is performed.

【0029】次に、過大電流が生じなくなり、正常状態
にもどると、フローティングゲート型トランジスタ13
をONの状態にする。まず、内部回路10から信号線2
0を介して、リセット制御回路16にリセット指令信号
が出力される。そして、リセット制御回路16にてトラ
ンジスタ15をOFFする。次に、フローティングゲー
ト型トランジスタ13のコントロールゲートをドレイン
に対して負にすればよい。ここでは、VCG14に、リセ
ット制御部16を介して接地線17と接続するように
し、VCG14を接地する。
Next, when the excess current no longer occurs and returns to the normal state, the floating gate type transistor 13
Is turned on. First, the signal line 2 from the internal circuit 10
A reset command signal is output to the reset control circuit 16 via the signal 0. Then, the transistor 15 is turned off by the reset control circuit 16. Next, the control gate of the floating gate transistor 13 may be made negative with respect to the drain. Here, the V CG 14 is connected to the ground line 17 via the reset control unit 16, and the V CG 14 is grounded.

【0030】そして、リセット制御回路16にて電源線
18から入力した電源を、通常状態の電圧以上の高電圧
に変換した後、ドレイン制御線19を介してフローティ
ングゲート型トランジスタ13のドレイン側に印加する
(尚、ここでいう高電圧とは内部回路10が耐え得る程
度の電圧の範囲内とする)。このように設定すると、上
記実施の形態1と同等にフローティングゲート型トラン
ジスタ13のしきい値は初期状態にもどり、フローティ
ングゲート型トランジスタ13はリセットされる。そし
て、再び11および内部回路10は電気的に接続された
状態となる。
The power supplied from the power supply line 18 is converted by the reset control circuit 16 into a high voltage higher than the normal state voltage, and then applied to the drain side of the floating gate type transistor 13 via the drain control line 19. (The high voltage here is within a range of a voltage that the internal circuit 10 can withstand.) With this setting, the threshold value of the floating gate transistor 13 returns to the initial state, and the floating gate transistor 13 is reset, similarly to the first embodiment. Then, the internal circuit 11 and the internal circuit 10 are electrically connected again.

【0031】上記のように構成された実施の形態3の半
導体装置は、上記実施の形態1と同等の効果を奏するの
はもちろんのこと、フローティングゲート型トランジス
タ13を半導体装置の一部としてのリセット制御回路1
6、トランジスタ15等にてなるリセット部を形成し、
このリセット部を用いて、電気的にリセットをすること
ができるため、VCC11およびVCG14の外部からの制
御が不要となる。
The semiconductor device according to the third embodiment configured as described above has the same effect as that of the first embodiment, and the floating gate type transistor 13 is reset as a part of the semiconductor device. Control circuit 1
6, forming a reset portion including the transistor 15 and the like,
Since the reset unit can be electrically reset, external control of V CC 11 and V CG 14 becomes unnecessary.

【0032】[0032]

【発明の効果】以上のように、この発明の請求項1によ
れば、フローティングゲート型トランジスタのドレイン
・ソースに入力部および半導体回路をそれぞれ接続し
て、入力部および半導体回路を、フローティングゲート
型トランジスタを介して、電気的に接続し、フローティ
ングゲート型トランジスタのコントロールゲートに正電
圧を印加しておき、入力部と半導体回路との間に過大電
流が流れればフローティングゲート型トランジスタのし
きい値が上昇し、フローティングゲート型トランジスタ
がOFFすることにより入力部と半導体回路との間の接
続を遮断するサーキットブレーカとして用いる用いるの
で、フローティングゲート型トランジスタをOFFする
ことにより半導体回路を過大電流から保護することがで
きる半導体装置を得ることが可能である。
As described above, according to the first aspect of the present invention, the input portion and the semiconductor circuit are connected to the drain and source of the floating gate type transistor, respectively, and the input portion and the semiconductor circuit are connected to the floating gate type transistor. Electrically connected through a transistor, a positive voltage is applied to the control gate of the floating gate transistor, and if an excessive current flows between the input part and the semiconductor circuit, the threshold of the floating gate transistor is Is used as a circuit breaker that cuts off the connection between the input portion and the semiconductor circuit when the floating gate transistor is turned off. Therefore, the semiconductor circuit is protected from excessive current by turning off the floating gate transistor. Semiconductor device that can It is possible.

【0033】また、この発明の請求項2によれば、請求
項1において、入力部を電源ピンとしたので、過大電流
が流れると電源の入力を遮断することができる半導体装
置を得ることが可能である。
According to the second aspect of the present invention, in the first aspect, since the input section is a power supply pin, it is possible to obtain a semiconductor device capable of cutting off the input of the power supply when an excessive current flows. is there.

【0034】また、この発明の請求項3によれば、請求
項1において、入力部を情報入力ピンとしたので、過大
電流が流れると、情報入力を遮断することができる半導
体装置を得ることが可能である。
According to a third aspect of the present invention, in the first aspect, since the input section is an information input pin, it is possible to obtain a semiconductor device capable of cutting off information input when an excessive current flows. It is.

【0035】また、この発明の請求項4によれば、請求
項1ないし請求項3のいずれかにおいて半導体装置の半
導体回路を、紫外線消去型構造にて形成したので、フロ
ーティングゲート型トランジスタの紫外線でのリセット
を、半導体装置の構造を変更させることなく行うことの
できる半導体装置を得ることが可能である。
According to a fourth aspect of the present invention, the semiconductor circuit of the semiconductor device according to any one of the first to third aspects is formed with an ultraviolet erasing structure, so that the semiconductor circuit of the floating gate type transistor can emit ultraviolet light. Reset can be performed without changing the structure of the semiconductor device.

【0036】また、この発明の請求項5によれば、請求
項1ないし請求項3のいずれかにおいて半導体装置のリ
セット方法は、フローティングゲート型トランジスタの
コントロールゲートをドレインに対して負にして、フロ
ーティングゲート型トランジスタのしきい値を初期状態
として入力部および半導体回路を電気的に接続するの
で、フローティングゲート型トランジスタを電気的にリ
セットすることができる半導体装置のリセット方法を得
ることが可能である。
According to a fifth aspect of the present invention, in the semiconductor device reset method according to any one of the first to third aspects, the control gate of the floating gate type transistor is made negative with respect to the drain, and Since the input portion and the semiconductor circuit are electrically connected with the threshold value of the gate transistor set as an initial state, it is possible to obtain a reset method of a semiconductor device capable of electrically resetting a floating gate transistor.

【0037】また、この発明の請求項6によれば、請求
項1ないし請求項3のいずれかにおいて半導体装置のリ
セット方法は、フローティングゲート型トランジスタの
フローティングゲートに紫外線を照射し、フローティン
グゲート型トランジスタのしきい値を初期状態として入
力部および半導体回路を電気的に接続するので、フロー
ティングゲート型トランジスタを紫外線にてリセットす
ることができる半導体装置のリセット方法を得ることが
可能である。
According to a sixth aspect of the present invention, in the method for resetting a semiconductor device according to any one of the first to third aspects, the floating gate of the floating gate type transistor is irradiated with ultraviolet rays. Since the input portion and the semiconductor circuit are electrically connected with the threshold value of as an initial state, it is possible to obtain a method of resetting a semiconductor device capable of resetting a floating gate transistor with ultraviolet light.

【0038】また、この発明の請求項7によれば、請求
項5において、入力部とフローティングゲート型トラン
ジスタとの間に挿入されたトランジスタと、入力部、フ
ローティングゲート型トランジスタ、半導体回路、およ
びトランジスタのゲートに接続されたリセット制御回路
とから成るリセット部を備え、リセット部はリセット時
に、トランジスタはOFFし、リセット制御回路はフロ
ーティングゲート型トランジスタのドレインに半導体回
路の電源を高電圧として印加するとともに、フローティ
ングゲート型トランジスタのコントロールゲートをグラ
ンドに接地して0Vにしたので、半導体装置内の回路に
て容易にフローティングゲート型トランジスタのリセッ
トを行うことができる半導体装置のリセット方法を得る
ことが可能である。
According to a seventh aspect of the present invention, in the fifth aspect, a transistor inserted between the input portion and the floating gate type transistor, the input portion, the floating gate type transistor, the semiconductor circuit, and the transistor And a reset unit comprising a reset control circuit connected to the gate of the reset circuit. When the reset unit resets, the transistor is turned off, and the reset control circuit applies the power of the semiconductor circuit as a high voltage to the drain of the floating gate type transistor. Since the control gate of the floating gate transistor is grounded to 0 V and grounded to 0 V, it is possible to obtain a reset method of the semiconductor device that can easily reset the floating gate transistor in a circuit in the semiconductor device. is there

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による半導体装置の
構成を示す図である。
FIG. 1 is a diagram illustrating a configuration of a semiconductor device according to a first embodiment of the present invention;

【図2】 図1に示した半導体装置の電流量および過大
電流の経時変化を示す図である。
FIG. 2 is a diagram illustrating a change over time in a current amount and an excessive current of the semiconductor device illustrated in FIG. 1;

【図3】 図1に示したフローティングゲート型トラン
ジスタのしきい値の変化を示す図である。
FIG. 3 is a diagram showing a change in a threshold value of the floating gate transistor shown in FIG.

【図4】 この発明の実施の形態2による半導体装置の
構成を示す図である。
FIG. 4 is a diagram illustrating a configuration of a semiconductor device according to a second embodiment of the present invention;

【図5】 従来の半導体装置の構成を示す図である。FIG. 5 is a diagram illustrating a configuration of a conventional semiconductor device.

【図6】 過大電流の電流量の経時変化を示す図であ
る。
FIG. 6 is a diagram showing a temporal change in the amount of excessive current.

【符号の説明】[Explanation of symbols]

5,10 内部回路、6,11 VCC、7,12 電源
入力ピン、8,13 フローティングゲート型トランジ
スタ、9,14 VCG、15 トランジスタ、16 リ
セット制御回路、17 接地線、18 電源線、19
ドレイン制御線、20 信号線。
5,10 internal circuit, 6,11 V CC , 7,12 power input pin, 8,13 floating gate transistor, 9,14 V CG , 15 transistor, 16 reset control circuit, 17 ground line, 18 power line, 19
Drain control line, 20 signal line.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 フローティングゲート型トランジスタの
ドレイン・ソースに入力部および半導体回路をそれぞれ
接続して、上記入力部および上記半導体回路を、上記フ
ローティングゲート型トランジスタを介して、電気的に
接続し、上記フローティングゲート型トランジスタのコ
ントロールゲートに正電圧を印加しておき、上記入力部
と上記半導体回路との間に過大電流が流れれば上記フロ
ーティングゲート型トランジスタのしきい値が上昇し、
フローティングゲート型トランジスタがOFFすること
により上記入力部と上記半導体回路との間の接続を遮断
するサーキットブレーカとして用いることを特徴とする
半導体装置。
1. An input unit and a semiconductor circuit are connected to a drain and a source of a floating gate type transistor, respectively, and the input unit and the semiconductor circuit are electrically connected via the floating gate type transistor. A positive voltage is applied to the control gate of the floating gate transistor, and if an excessive current flows between the input portion and the semiconductor circuit, the threshold value of the floating gate transistor increases,
A semiconductor device, which is used as a circuit breaker that cuts off connection between the input unit and the semiconductor circuit when a floating gate transistor is turned off.
【請求項2】 入力部を電源ピンとしたことを特徴とす
る請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the input section is a power supply pin.
【請求項3】 入力部を情報入力ピンとしたことを特徴
とする請求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the input section is an information input pin.
【請求項4】 請求項1ないし請求項3のいずれかに記
載の半導体装置の半導体回路を、紫外線消去型構造にて
形成したことを特徴とする半導体装置。
4. A semiconductor device according to claim 1, wherein the semiconductor circuit of the semiconductor device according to claim 1 is formed with an ultraviolet erasing structure.
【請求項5】 請求項1ないし請求項3のいずれかに記
載の半導体装置のリセット方法は、フローティングゲー
ト型トランジスタのコントロールゲートをドレインに対
して負にして、上記フローティングゲート型トランジス
タのしきい値を初期状態として入力部および半導体回路
を電気的に接続することを特徴とする半導体装置のリセ
ット方法。
5. The reset method for a semiconductor device according to claim 1, wherein the control gate of the floating gate transistor is made negative with respect to the drain, and the threshold value of the floating gate transistor is set to be negative. Resetting the input section and the semiconductor circuit as an initial state.
【請求項6】 請求項1ないし請求項3のいずれかに記
載の半導体装置のリセット方法は、フローティングゲー
ト型トランジスタのフローティングゲートに紫外線を照
射し、上記フローティングゲート型トランジスタのしき
い値を初期状態として入力部および半導体回路を電気的
に接続することを特徴とする半導体装置のリセット方
法。
6. The method for resetting a semiconductor device according to claim 1, wherein the floating gate of the floating gate transistor is irradiated with ultraviolet light to reset the threshold value of the floating gate transistor to an initial state. A method of electrically connecting the input unit and the semiconductor circuit.
【請求項7】 入力部とフローティングゲート型トラン
ジスタとの間に挿入されたトランジスタと、上記入力
部、上記フローティングゲート型トランジスタ、半導体
回路、および上記トランジスタのゲートに接続されたリ
セット制御回路とから成るリセット部を備え、上記リセ
ット部はリセット時に、上記トランジスタはOFFし、
上記リセット制御回路は上記フローティングゲート型ト
ランジスタのドレインに上記半導体回路の電源を高電圧
として印加するとともに、上記フローティングゲート型
トランジスタのコントロールゲートをグランドに接地し
て0Vにすることを特徴とする請求項5記載の半導体装
置のリセット方法。
7. A transistor inserted between an input unit and a floating gate transistor, a reset control circuit connected to the input unit, the floating gate transistor, a semiconductor circuit, and a gate of the transistor. A reset unit, wherein the reset unit turns off the transistor when resetting;
The reset control circuit applies a power supply of the semiconductor circuit as a high voltage to a drain of the floating gate transistor, and sets a control gate of the floating gate transistor to 0 V by grounding to a ground. 6. The method for resetting a semiconductor device according to claim 5.
JP8247927A 1996-09-19 1996-09-19 Semiconductor device and method of resetting semiconductor device Pending JPH1098156A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8247927A JPH1098156A (en) 1996-09-19 1996-09-19 Semiconductor device and method of resetting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8247927A JPH1098156A (en) 1996-09-19 1996-09-19 Semiconductor device and method of resetting semiconductor device

Publications (1)

Publication Number Publication Date
JPH1098156A true JPH1098156A (en) 1998-04-14

Family

ID=17170626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8247927A Pending JPH1098156A (en) 1996-09-19 1996-09-19 Semiconductor device and method of resetting semiconductor device

Country Status (1)

Country Link
JP (1) JPH1098156A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035209A (en) * 2009-08-03 2011-02-17 Renesas Electronics Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035209A (en) * 2009-08-03 2011-02-17 Renesas Electronics Corp Semiconductor device
US8582366B2 (en) 2009-08-03 2013-11-12 Renesas Electronics Corporation Semiconductor device using charge pump circuit

Similar Documents

Publication Publication Date Title
US4975883A (en) Method and apparatus for preventing the erasure and programming of a nonvolatile memory
CN1389874B (en) Single Cell Programmable Switcher Using Non-Volatile Cells
EP1315210A1 (en) Multi-threshold mis integrated circuit device and circuit design method thereof
JPS6150358A (en) Semiconductor integrated circuit
KR20010029848A (en) Semiconductor device
EP0802604B1 (en) Protection circuit
US5315188A (en) High voltage switching circuit
US20070053121A1 (en) Electrostatic discharge (esd) protection apparatus for programmable device
US5579196A (en) Protection circuit for devices comprising nonvolatile memories
CN100409368C (en) Single-unit programmable switcher and integrated circuit
CN100394512C (en) Programmable switcher and integrated circuit
US6262622B1 (en) Breakdown-free high voltage input circuitry
JPH11353066A (en) Output buffer
JPH0379120A (en) Input protecting circuit
US6757148B2 (en) Electro-static discharge protection device for integrated circuit inputs
EP0477896B1 (en) Nonvolatile semiconductor memory device
US20250040255A1 (en) I/o circuit, semiconductor device, cell library, and circuit designing method for semiconductor device
JPH1168038A (en) Electrostatic discharge protection circuit in semiconductor integrated circuit device
KR200190471Y1 (en) Fix discharge circuit of integrated circuit chip
KR100346774B1 (en) Method for mounting protection-components in integrated circuits consisting of standard cells
KR970006014B1 (en) Interface circuit using sector mode algorithms
KR100631909B1 (en) Buffer circuit
JPH0951075A (en) Semiconductor device
JP2894900B2 (en) Semiconductor device
JP3377148B2 (en) Voltage output device and operation method thereof