JPH1098156A - 半導体装置および半導体装置のリセット方法 - Google Patents
半導体装置および半導体装置のリセット方法Info
- Publication number
- JPH1098156A JPH1098156A JP8247927A JP24792796A JPH1098156A JP H1098156 A JPH1098156 A JP H1098156A JP 8247927 A JP8247927 A JP 8247927A JP 24792796 A JP24792796 A JP 24792796A JP H1098156 A JPH1098156 A JP H1098156A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- semiconductor device
- transistor
- circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置自体を交換することなく、過大電
流から半導体装置を保護することができないという問題
点があった。 【解決手段】 フローティングゲート型トランジスタ８
のドレイン・ソースにＶCC６および内部回路５をそれぞ
れ接続して、フローティングゲート型トランジスタ８の
コントロールゲートにＶCG９より正電圧を印加し、ＶCC
６および内部回路５を、電気的に接続し、ＶCC６と内部
回路５との間に過大電流が流れればフローティングゲー
ト型トランジスタ８のしきい値が上昇し、フローティン
グゲート型トランジスタ８がＯＦＦすることによりサー
キットブレーカとして用いる。
流から半導体装置を保護することができないという問題
点があった。 【解決手段】 フローティングゲート型トランジスタ８
のドレイン・ソースにＶCC６および内部回路５をそれぞ
れ接続して、フローティングゲート型トランジスタ８の
コントロールゲートにＶCG９より正電圧を印加し、ＶCC
６および内部回路５を、電気的に接続し、ＶCC６と内部
回路５との間に過大電流が流れればフローティングゲー
ト型トランジスタ８のしきい値が上昇し、フローティン
グゲート型トランジスタ８がＯＦＦすることによりサー
キットブレーカとして用いる。
Description
【０００１】
【発明の属する技術分野】この発明は、過大電流から半
導体装置を保護することのできる半導体装置および半導
体装置のリセット方法に関するものである。
導体装置を保護することのできる半導体装置および半導
体装置のリセット方法に関するものである。
【０００２】
【従来の技術】半導体装置を過大電流から保護するため
に、半導体装置の外に遮断器等を備え、半導体装置を保
護する方法が用いられてきた。しかし、この方法では半
導体装置以外に機器を必要とし、電気機器自体が大型と
なるという問題点があった。そこで、半導体装置内に過
大電流から保護する回路が新たに考えられ、以下に示す
ように構成されている。
に、半導体装置の外に遮断器等を備え、半導体装置を保
護する方法が用いられてきた。しかし、この方法では半
導体装置以外に機器を必要とし、電気機器自体が大型と
なるという問題点があった。そこで、半導体装置内に過
大電流から保護する回路が新たに考えられ、以下に示す
ように構成されている。
【０００３】図５は従来の半導体装置の構成を示す図で
ある。図において、１は内部回路、２は半導体装置と電
源とを接続するための電源ピン、３は内部回路１と電源
ピン２とを接続するための電源入力ピン、４は電源ピン
２と電源入力ピン３との間で接続された、例えば抵抗に
て成るヒューズである。そして、内部回路１は電源ピン
１以外にも、図に示すように様々な箇所と接続されてい
る。
ある。図において、１は内部回路、２は半導体装置と電
源とを接続するための電源ピン、３は内部回路１と電源
ピン２とを接続するための電源入力ピン、４は電源ピン
２と電源入力ピン３との間で接続された、例えば抵抗に
て成るヒューズである。そして、内部回路１は電源ピン
１以外にも、図に示すように様々な箇所と接続されてい
る。
【０００４】次いで上記のように構成された従来の半導
体装置の動作について説明する。まず、通常時は電源ピ
ン２、ヒューズ４および電源入力ピン３を介して内部回
路１に電源が供給されている。そして、何らかの原因に
より過大電流が半導体装置に流れた場合、何も処理を施
さなければ、過大電流の電流量は図６のＸにて示したよ
うな経時変化をたどる。そして、半導体装置の破壊、焼
損に至る可能性がある。しかし、ここでは過大電流が流
れるとヒューズ４は溶断され、内部回路１は電源ピン２
から切り離され、電源が供給されなくなるとともに、過
大電流から保護することができる。このように、半導体
装置内にヒューズ４を設けることにより、電気機器を小
型化することができた。
体装置の動作について説明する。まず、通常時は電源ピ
ン２、ヒューズ４および電源入力ピン３を介して内部回
路１に電源が供給されている。そして、何らかの原因に
より過大電流が半導体装置に流れた場合、何も処理を施
さなければ、過大電流の電流量は図６のＸにて示したよ
うな経時変化をたどる。そして、半導体装置の破壊、焼
損に至る可能性がある。しかし、ここでは過大電流が流
れるとヒューズ４は溶断され、内部回路１は電源ピン２
から切り離され、電源が供給されなくなるとともに、過
大電流から保護することができる。このように、半導体
装置内にヒューズ４を設けることにより、電気機器を小
型化することができた。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、ヒューズ４が溶断する
と、半導体装置の破壊、焼損は免れるものの、半導体装
置自体を交換しなければないという問題点があった。
上のように構成されているので、ヒューズ４が溶断する
と、半導体装置の破壊、焼損は免れるものの、半導体装
置自体を交換しなければないという問題点があった。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、半導体装置を交換することな
く、過大電流から半導体装置を保護することのできる半
導体装置および半導体装置のリセット方法を提供するこ
とを目的とする。
ためになされたもので、半導体装置を交換することな
く、過大電流から半導体装置を保護することのできる半
導体装置および半導体装置のリセット方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置は、フローティングゲート型トランジスタ
のドレイン・ソースに入力部および半導体回路をそれぞ
れ接続して、入力部および半導体回路を、フローティン
グゲート型トランジスタを介して、電気的に接続し、フ
ローティングゲート型トランジスタのコントロールゲー
トに正電圧を印加しておき、入力部と半導体回路との間
に過大電流が流れればフローティングゲート型トランジ
スタのしきい値が上昇し、フローティングゲート型トラ
ンジスタがＯＦＦすることにより入力部と半導体回路と
の間の接続を遮断するサーキットブレーカとして用いる
ものである。
の半導体装置は、フローティングゲート型トランジスタ
のドレイン・ソースに入力部および半導体回路をそれぞ
れ接続して、入力部および半導体回路を、フローティン
グゲート型トランジスタを介して、電気的に接続し、フ
ローティングゲート型トランジスタのコントロールゲー
トに正電圧を印加しておき、入力部と半導体回路との間
に過大電流が流れればフローティングゲート型トランジ
スタのしきい値が上昇し、フローティングゲート型トラ
ンジスタがＯＦＦすることにより入力部と半導体回路と
の間の接続を遮断するサーキットブレーカとして用いる
ものである。
【０００８】また、この発明に係る請求項２の半導体装
置は、請求項１において、入力部を電源ピンとしたもの
である。
置は、請求項１において、入力部を電源ピンとしたもの
である。
【０００９】また、この発明に係る請求項３の半導体装
置は、請求項１において、入力部を情報入力ピンとした
ものである。
置は、請求項１において、入力部を情報入力ピンとした
ものである。
【００１０】また、この発明に係る請求項４の半導体装
置は、請求項１ないし請求項３のいずれかにおいて半導
体装置の半導体回路を、紫外線消去型構造にて形成した
ものである。
置は、請求項１ないし請求項３のいずれかにおいて半導
体装置の半導体回路を、紫外線消去型構造にて形成した
ものである。
【００１１】また、この発明に係る請求項５の半導体装
置のリセット方法は、請求項１ないし請求項３のいずれ
かにおいて半導体装置のリセット方法は、フローティン
グゲート型トランジスタのコントロールゲートをドレイ
ンに対して負にして、フローティングゲート型トランジ
スタのしきい値を初期状態として入力部および半導体回
路を電気的に接続するものである。
置のリセット方法は、請求項１ないし請求項３のいずれ
かにおいて半導体装置のリセット方法は、フローティン
グゲート型トランジスタのコントロールゲートをドレイ
ンに対して負にして、フローティングゲート型トランジ
スタのしきい値を初期状態として入力部および半導体回
路を電気的に接続するものである。
【００１２】また、この発明に係る請求項６の半導体装
置のリセット方法は、請求項１ないし請求項３のいずれ
かにおいて半導体装置のリセット方法は、フローティン
グゲート型トランジスタのフローティングゲートに紫外
線を照射し、フローティングゲート型トランジスタのし
きい値を初期状態として入力部および半導体回路を電気
的に接続するものである。
置のリセット方法は、請求項１ないし請求項３のいずれ
かにおいて半導体装置のリセット方法は、フローティン
グゲート型トランジスタのフローティングゲートに紫外
線を照射し、フローティングゲート型トランジスタのし
きい値を初期状態として入力部および半導体回路を電気
的に接続するものである。
【００１３】また、この発明に係る請求項７の半導体装
置のリセット方法は、請求項５において、入力部とフロ
ーティングゲート型トランジスタとの間に挿入されたト
ランジスタと、入力部、フローティングゲート型トラン
ジスタ、半導体回路、およびトランジスタのゲートに接
続されたリセット制御回路とから成るリセット部を備
え、リセット部はリセット時に、トランジスタはＯＦＦ
し、リセット制御回路はフローティングゲート型トラン
ジスタのドレインに半導体回路の電源を高電圧として印
加するとともに、フローティングゲート型トランジスタ
のコントロールゲートをグランドに接地して０Ｖにする
ものである。
置のリセット方法は、請求項５において、入力部とフロ
ーティングゲート型トランジスタとの間に挿入されたト
ランジスタと、入力部、フローティングゲート型トラン
ジスタ、半導体回路、およびトランジスタのゲートに接
続されたリセット制御回路とから成るリセット部を備
え、リセット部はリセット時に、トランジスタはＯＦＦ
し、リセット制御回路はフローティングゲート型トラン
ジスタのドレインに半導体回路の電源を高電圧として印
加するとともに、フローティングゲート型トランジスタ
のコントロールゲートをグランドに接地して０Ｖにする
ものである。
【００１４】
実施の形態１．以下、この発明の実施の形態を図につい
て説明する。図１はこの発明の実施の形態１における半
導体装置の構成を示す図である。これは、シリアルデー
タＩ／Ｏ型ＥＥＰＲＯＭに適用した例である。図におい
て、５は半導体回路としての内部回路、６はこの内部回
路５と電源とを接続するための入力部としての電源ピン
（以下、ＶCCと略す）、７は内部回路５とＶCC６とを接
続するための電源入力ピン、８はＶCC６および電源入力
ピン７との間にドレイン・ソースがそれぞれ接続され
た、サーキットブレーカとしてのフローティングゲート
型トランジスタ、９はこのフローティングゲート型トラ
ンジスタ８のコントロールゲートと外部とを接続するた
めのコントロールゲートピン（以下、ＶCGと略す）であ
る。そして、内部回路５は、電源ピン６以外にも、図に
示すように様々な箇所と接続されている。
て説明する。図１はこの発明の実施の形態１における半
導体装置の構成を示す図である。これは、シリアルデー
タＩ／Ｏ型ＥＥＰＲＯＭに適用した例である。図におい
て、５は半導体回路としての内部回路、６はこの内部回
路５と電源とを接続するための入力部としての電源ピン
（以下、ＶCCと略す）、７は内部回路５とＶCC６とを接
続するための電源入力ピン、８はＶCC６および電源入力
ピン７との間にドレイン・ソースがそれぞれ接続され
た、サーキットブレーカとしてのフローティングゲート
型トランジスタ、９はこのフローティングゲート型トラ
ンジスタ８のコントロールゲートと外部とを接続するた
めのコントロールゲートピン（以下、ＶCGと略す）であ
る。そして、内部回路５は、電源ピン６以外にも、図に
示すように様々な箇所と接続されている。
【００１５】次いで上記のように構成された実施の形態
１の半導体装置の動作について説明する。まず、通常時
は、フローティングゲート型トランジスタ８のコントロ
ールゲートには、ＶCG９から正電圧が印加されており、
フローティングゲート型トランジスタ８はＯＮ状態を保
っている。そして、ＶCC６、フローティングゲート型ト
ランジスタ８および電源入力ピン７を介して、内部回路
５に電源は供給される。次に、何らかの原因により過大
電流が半導体装置に流れた場合フローティングゲート型
トランジスタ８に通常の書き込みの状態と同様の動作が
生じる。
１の半導体装置の動作について説明する。まず、通常時
は、フローティングゲート型トランジスタ８のコントロ
ールゲートには、ＶCG９から正電圧が印加されており、
フローティングゲート型トランジスタ８はＯＮ状態を保
っている。そして、ＶCC６、フローティングゲート型ト
ランジスタ８および電源入力ピン７を介して、内部回路
５に電源は供給される。次に、何らかの原因により過大
電流が半導体装置に流れた場合フローティングゲート型
トランジスタ８に通常の書き込みの状態と同様の動作が
生じる。
【００１６】すなわち、フローティングゲート型トラン
ジスタ８のチャネルにホットエレクトロンが発生する。
そして、このホットエレクトロン（電子）はＶCG９の電
位に引かれてフローティングゲート型トランジスタ８の
フローティングゲートに注入される。このホットエレク
トロンは、フローティングゲート型トランジスタ８のし
きい値を図３のａの初期状態からｂの状態にシフトさせ
る。よって、フローティングゲート型トランジスタ８は
しきい値がシフトしたことによりＯＦＦの状態となる。
ジスタ８のチャネルにホットエレクトロンが発生する。
そして、このホットエレクトロン（電子）はＶCG９の電
位に引かれてフローティングゲート型トランジスタ８の
フローティングゲートに注入される。このホットエレク
トロンは、フローティングゲート型トランジスタ８のし
きい値を図３のａの初期状態からｂの状態にシフトさせ
る。よって、フローティングゲート型トランジスタ８は
しきい値がシフトしたことによりＯＦＦの状態となる。
【００１７】よって、内部回路１はＶCC６から切り離さ
れ、電源が供給されなくなるとともに、過大電流から保
護されることとなる。この際の電流量の経時変化は図２
のＹに示したようになり、図２のＸに示したような過大
電流を防止することができる。
れ、電源が供給されなくなるとともに、過大電流から保
護されることとなる。この際の電流量の経時変化は図２
のＹに示したようになり、図２のＸに示したような過大
電流を防止することができる。
【００１８】次に、過大電流が生じなくなり正常状態に
もどると、フローティングゲート型トランジスタ８をＯ
Ｎの状態、すなわちフローティングゲート型トランジス
タの通常の消去の状態と同様の動作を行う必要がある。
このためには、フローティングゲート型トランジスタ８
のコントロールゲートをドレインに対して負にすればよ
い。ここではＶCG９をグランドに接地し０Ｖにして、通
常状態のＶCC６から供給されていた電圧以上の高電圧を
フローティングゲート型トランジスタ８のドレイン側
に、印加する（尚、ここでいう高電圧とは、内部回路５
が耐え得る程度の電圧の範囲内とする）。
もどると、フローティングゲート型トランジスタ８をＯ
Ｎの状態、すなわちフローティングゲート型トランジス
タの通常の消去の状態と同様の動作を行う必要がある。
このためには、フローティングゲート型トランジスタ８
のコントロールゲートをドレインに対して負にすればよ
い。ここではＶCG９をグランドに接地し０Ｖにして、通
常状態のＶCC６から供給されていた電圧以上の高電圧を
フローティングゲート型トランジスタ８のドレイン側
に、印加する（尚、ここでいう高電圧とは、内部回路５
が耐え得る程度の電圧の範囲内とする）。
【００１９】このように設定すると、フローティングゲ
ート型トランジスタ８のフローティングゲートから、電
子が引き抜かれる。よって、フローティングゲート型ト
ランジスタ８のしきい値は、図３のｂの状態から初期状
態のａにもどり、フローティングゲート型トランジスタ
８はリセットされる。そして、再びＶCC６および内部回
路５は電気的に接続された状態になる。
ート型トランジスタ８のフローティングゲートから、電
子が引き抜かれる。よって、フローティングゲート型ト
ランジスタ８のしきい値は、図３のｂの状態から初期状
態のａにもどり、フローティングゲート型トランジスタ
８はリセットされる。そして、再びＶCC６および内部回
路５は電気的に接続された状態になる。
【００２０】上記のように構成された実施の形態１の半
導体装置は、フローティングゲート型トランジスタ８が
過大電流により自動的にＯＦＦされることにより、内部
回路５が過大電流により破壊、焼損されるのを防止する
ことができる。また、フローティングゲート型トランジ
スタ８を電気的にリセットすることにより、半導体装置
自体を再使用することが可能となる。また、フローティ
ングゲート型トランジスタ８を半導体装置内部に設ける
ことにより、電気機器の小型化および軽量化を図ること
ができる。
導体装置は、フローティングゲート型トランジスタ８が
過大電流により自動的にＯＦＦされることにより、内部
回路５が過大電流により破壊、焼損されるのを防止する
ことができる。また、フローティングゲート型トランジ
スタ８を電気的にリセットすることにより、半導体装置
自体を再使用することが可能となる。また、フローティ
ングゲート型トランジスタ８を半導体装置内部に設ける
ことにより、電気機器の小型化および軽量化を図ること
ができる。
【００２１】また、上記実施の形態１では入力部をＶCC
６として、フローティングゲート型トランジスタ８に接
続する例を示したが、これに限られることなく、入力部
となりうる箇所なら何れでもよい。例えば図１に示す入
力部としての情報入力ピンである、クロック入力、デー
タ入力、リセット入力、チップセレクト入力を入力部と
し、内部回路５との間にフローティングゲート型トラン
ジスタを上記実施の形態１と同様に設けるようにして
も、上記実施の形態１と同様に制御することができるた
め、同様の効果を奏することができる。
６として、フローティングゲート型トランジスタ８に接
続する例を示したが、これに限られることなく、入力部
となりうる箇所なら何れでもよい。例えば図１に示す入
力部としての情報入力ピンである、クロック入力、デー
タ入力、リセット入力、チップセレクト入力を入力部と
し、内部回路５との間にフローティングゲート型トラン
ジスタを上記実施の形態１と同様に設けるようにして
も、上記実施の形態１と同様に制御することができるた
め、同様の効果を奏することができる。
【００２２】実施の形態２．上記実施の形態１では内部
回路５を特に限定しなかったが、例えば内部回路が、紫
外線消去型構造（例えばＥＰＲＯＭ）にて形成される場
合、半導体装置に外部から紫外線を照射できる構造とな
っている。よって、フローティングゲート型トランジス
タのフローティングゲートに紫外線を照射することによ
り、フローティングゲート型トランジスタのしきい値を
初期状態として、フローティングゲート型トランジスタ
のリセットを行うことができる。このため、電気的制御
をする必要なくフローティングゲート型トランジスタの
リセットを容易に行うことのできる半導体装置を得るこ
とができる。
回路５を特に限定しなかったが、例えば内部回路が、紫
外線消去型構造（例えばＥＰＲＯＭ）にて形成される場
合、半導体装置に外部から紫外線を照射できる構造とな
っている。よって、フローティングゲート型トランジス
タのフローティングゲートに紫外線を照射することによ
り、フローティングゲート型トランジスタのしきい値を
初期状態として、フローティングゲート型トランジスタ
のリセットを行うことができる。このため、電気的制御
をする必要なくフローティングゲート型トランジスタの
リセットを容易に行うことのできる半導体装置を得るこ
とができる。
【００２３】また、内部回路５が紫外線消去型の構造に
て形成されていなくとも、フローティングゲート型トラ
ンジスタ上のみ外部から紫外線を照射できるような構造
にするれば、上記実施の形態２と同様に行うことは可能
である。このようにフローティングゲート型トランジス
タを紫外線にてリセットすることにより上記実施の形態
１にて示したリセットに必要となる電気的回路が不要と
なり、電気機器の小型化、簡略化を図ることができる。
て形成されていなくとも、フローティングゲート型トラ
ンジスタ上のみ外部から紫外線を照射できるような構造
にするれば、上記実施の形態２と同様に行うことは可能
である。このようにフローティングゲート型トランジス
タを紫外線にてリセットすることにより上記実施の形態
１にて示したリセットに必要となる電気的回路が不要と
なり、電気機器の小型化、簡略化を図ることができる。
【００２４】実施の形態３．上記各実施の形態では外部
からフローティングゲート型トランジスタのリセットを
行う例を示したが、これに限られることはなく、半導体
装置内部に、フローティングゲート型トランジスタのリ
セットを行うことができるリセット部を備えるようにし
てもよい。
からフローティングゲート型トランジスタのリセットを
行う例を示したが、これに限られることはなく、半導体
装置内部に、フローティングゲート型トランジスタのリ
セットを行うことができるリセット部を備えるようにし
てもよい。
【００２５】図４はこの発明の実施の形態３の半導体装
置構成を示す図である。図において、１０は半導体回路
としての内部回路、１１はこの内部回路１０と電源とを
接続するために入力部としてのＶCC、１２は内部回路５
とＶCC６とを接続するための電源入力ピン、１３はＶCC
１１および電源入力ピン１２との間にドレイン、ソース
がそれぞれ接続された、サーキットブレーカとしてのフ
ローティングゲート型トランジスタ、１４はこのフロー
ティングゲート型トランジスタ１３のコントロールゲー
トとリセット部とを接続するためのＶCGである。
置構成を示す図である。図において、１０は半導体回路
としての内部回路、１１はこの内部回路１０と電源とを
接続するために入力部としてのＶCC、１２は内部回路５
とＶCC６とを接続するための電源入力ピン、１３はＶCC
１１および電源入力ピン１２との間にドレイン、ソース
がそれぞれ接続された、サーキットブレーカとしてのフ
ローティングゲート型トランジスタ、１４はこのフロー
ティングゲート型トランジスタ１３のコントロールゲー
トとリセット部とを接続するためのＶCGである。
【００２６】１５はＶCC１１とフローティングゲート型
トランジスタ１３との間に接続されたリセット部として
のトランジスタで、フローティングゲート型トランジス
タ１３のドレインにＶCC１１の電圧以上の高電圧を印加
するため、フローティングゲート型トランジスタ１３を
ＶCC１１とを切り離すのに設けられたものである。１６
はリセット部としてのリセット制御回路、１７はリセッ
ト制御回路１６と接続された接地線、１８はリセット制
御回路１６に電源を供給するための電源線、１９はリセ
ット制御回路１６とフローティングゲート型トランジス
タ１３のドレインとを接続するドレイン制御線、２０は
内部回路１０からリセット信号をリセット制御回路１６
に送信するための信号線である。
トランジスタ１３との間に接続されたリセット部として
のトランジスタで、フローティングゲート型トランジス
タ１３のドレインにＶCC１１の電圧以上の高電圧を印加
するため、フローティングゲート型トランジスタ１３を
ＶCC１１とを切り離すのに設けられたものである。１６
はリセット部としてのリセット制御回路、１７はリセッ
ト制御回路１６と接続された接地線、１８はリセット制
御回路１６に電源を供給するための電源線、１９はリセ
ット制御回路１６とフローティングゲート型トランジス
タ１３のドレインとを接続するドレイン制御線、２０は
内部回路１０からリセット信号をリセット制御回路１６
に送信するための信号線である。
【００２７】次いで上記のように構成された実施の形態
３の半導体装置の動作について説明する。まず、通常時
は、フローティングゲート型トランジスタ１３のコント
ロールゲートには、リセット制御回路１６にて電源線１
８を介してＶCG１４に正電圧が印加されており、フロー
ティングゲート型トランジスタ１３はＯＮ状態を保って
いる。また、トランジスタ１５も同様にＯＮ状態を保っ
ている。そして、ＶCC１１、トランジスタ１５、フロー
ティングゲート型トランジスタ１３および電源入力ピン
１２を介して、内部回路１０に電源が供給される。
３の半導体装置の動作について説明する。まず、通常時
は、フローティングゲート型トランジスタ１３のコント
ロールゲートには、リセット制御回路１６にて電源線１
８を介してＶCG１４に正電圧が印加されており、フロー
ティングゲート型トランジスタ１３はＯＮ状態を保って
いる。また、トランジスタ１５も同様にＯＮ状態を保っ
ている。そして、ＶCC１１、トランジスタ１５、フロー
ティングゲート型トランジスタ１３および電源入力ピン
１２を介して、内部回路１０に電源が供給される。
【００２８】次に、何らかの原因により過大電流が半導
体装置に流れた場合は、フローティングゲート型トラン
ジスタ１３は、上記実施の形態１と同様の動作が生じＯ
ＦＦされる。
体装置に流れた場合は、フローティングゲート型トラン
ジスタ１３は、上記実施の形態１と同様の動作が生じＯ
ＦＦされる。
【００２９】次に、過大電流が生じなくなり、正常状態
にもどると、フローティングゲート型トランジスタ１３
をＯＮの状態にする。まず、内部回路１０から信号線２
０を介して、リセット制御回路１６にリセット指令信号
が出力される。そして、リセット制御回路１６にてトラ
ンジスタ１５をＯＦＦする。次に、フローティングゲー
ト型トランジスタ１３のコントロールゲートをドレイン
に対して負にすればよい。ここでは、ＶCG１４に、リセ
ット制御部１６を介して接地線１７と接続するように
し、ＶCG１４を接地する。
にもどると、フローティングゲート型トランジスタ１３
をＯＮの状態にする。まず、内部回路１０から信号線２
０を介して、リセット制御回路１６にリセット指令信号
が出力される。そして、リセット制御回路１６にてトラ
ンジスタ１５をＯＦＦする。次に、フローティングゲー
ト型トランジスタ１３のコントロールゲートをドレイン
に対して負にすればよい。ここでは、ＶCG１４に、リセ
ット制御部１６を介して接地線１７と接続するように
し、ＶCG１４を接地する。
【００３０】そして、リセット制御回路１６にて電源線
１８から入力した電源を、通常状態の電圧以上の高電圧
に変換した後、ドレイン制御線１９を介してフローティ
ングゲート型トランジスタ１３のドレイン側に印加する
（尚、ここでいう高電圧とは内部回路１０が耐え得る程
度の電圧の範囲内とする）。このように設定すると、上
記実施の形態１と同等にフローティングゲート型トラン
ジスタ１３のしきい値は初期状態にもどり、フローティ
ングゲート型トランジスタ１３はリセットされる。そし
て、再び１１および内部回路１０は電気的に接続された
状態となる。
１８から入力した電源を、通常状態の電圧以上の高電圧
に変換した後、ドレイン制御線１９を介してフローティ
ングゲート型トランジスタ１３のドレイン側に印加する
（尚、ここでいう高電圧とは内部回路１０が耐え得る程
度の電圧の範囲内とする）。このように設定すると、上
記実施の形態１と同等にフローティングゲート型トラン
ジスタ１３のしきい値は初期状態にもどり、フローティ
ングゲート型トランジスタ１３はリセットされる。そし
て、再び１１および内部回路１０は電気的に接続された
状態となる。
【００３１】上記のように構成された実施の形態３の半
導体装置は、上記実施の形態１と同等の効果を奏するの
はもちろんのこと、フローティングゲート型トランジス
タ１３を半導体装置の一部としてのリセット制御回路１
６、トランジスタ１５等にてなるリセット部を形成し、
このリセット部を用いて、電気的にリセットをすること
ができるため、ＶCC１１およびＶCG１４の外部からの制
御が不要となる。
導体装置は、上記実施の形態１と同等の効果を奏するの
はもちろんのこと、フローティングゲート型トランジス
タ１３を半導体装置の一部としてのリセット制御回路１
６、トランジスタ１５等にてなるリセット部を形成し、
このリセット部を用いて、電気的にリセットをすること
ができるため、ＶCC１１およびＶCG１４の外部からの制
御が不要となる。
【００３２】
【発明の効果】以上のように、この発明の請求項１によ
れば、フローティングゲート型トランジスタのドレイン
・ソースに入力部および半導体回路をそれぞれ接続し
て、入力部および半導体回路を、フローティングゲート
型トランジスタを介して、電気的に接続し、フローティ
ングゲート型トランジスタのコントロールゲートに正電
圧を印加しておき、入力部と半導体回路との間に過大電
流が流れればフローティングゲート型トランジスタのし
きい値が上昇し、フローティングゲート型トランジスタ
がＯＦＦすることにより入力部と半導体回路との間の接
続を遮断するサーキットブレーカとして用いる用いるの
で、フローティングゲート型トランジスタをＯＦＦする
ことにより半導体回路を過大電流から保護することがで
きる半導体装置を得ることが可能である。
れば、フローティングゲート型トランジスタのドレイン
・ソースに入力部および半導体回路をそれぞれ接続し
て、入力部および半導体回路を、フローティングゲート
型トランジスタを介して、電気的に接続し、フローティ
ングゲート型トランジスタのコントロールゲートに正電
圧を印加しておき、入力部と半導体回路との間に過大電
流が流れればフローティングゲート型トランジスタのし
きい値が上昇し、フローティングゲート型トランジスタ
がＯＦＦすることにより入力部と半導体回路との間の接
続を遮断するサーキットブレーカとして用いる用いるの
で、フローティングゲート型トランジスタをＯＦＦする
ことにより半導体回路を過大電流から保護することがで
きる半導体装置を得ることが可能である。
【００３３】また、この発明の請求項２によれば、請求
項１において、入力部を電源ピンとしたので、過大電流
が流れると電源の入力を遮断することができる半導体装
置を得ることが可能である。
項１において、入力部を電源ピンとしたので、過大電流
が流れると電源の入力を遮断することができる半導体装
置を得ることが可能である。
【００３４】また、この発明の請求項３によれば、請求
項１において、入力部を情報入力ピンとしたので、過大
電流が流れると、情報入力を遮断することができる半導
体装置を得ることが可能である。
項１において、入力部を情報入力ピンとしたので、過大
電流が流れると、情報入力を遮断することができる半導
体装置を得ることが可能である。
【００３５】また、この発明の請求項４によれば、請求
項１ないし請求項３のいずれかにおいて半導体装置の半
導体回路を、紫外線消去型構造にて形成したので、フロ
ーティングゲート型トランジスタの紫外線でのリセット
を、半導体装置の構造を変更させることなく行うことの
できる半導体装置を得ることが可能である。
項１ないし請求項３のいずれかにおいて半導体装置の半
導体回路を、紫外線消去型構造にて形成したので、フロ
ーティングゲート型トランジスタの紫外線でのリセット
を、半導体装置の構造を変更させることなく行うことの
できる半導体装置を得ることが可能である。
【００３６】また、この発明の請求項５によれば、請求
項１ないし請求項３のいずれかにおいて半導体装置のリ
セット方法は、フローティングゲート型トランジスタの
コントロールゲートをドレインに対して負にして、フロ
ーティングゲート型トランジスタのしきい値を初期状態
として入力部および半導体回路を電気的に接続するの
で、フローティングゲート型トランジスタを電気的にリ
セットすることができる半導体装置のリセット方法を得
ることが可能である。
項１ないし請求項３のいずれかにおいて半導体装置のリ
セット方法は、フローティングゲート型トランジスタの
コントロールゲートをドレインに対して負にして、フロ
ーティングゲート型トランジスタのしきい値を初期状態
として入力部および半導体回路を電気的に接続するの
で、フローティングゲート型トランジスタを電気的にリ
セットすることができる半導体装置のリセット方法を得
ることが可能である。
【００３７】また、この発明の請求項６によれば、請求
項１ないし請求項３のいずれかにおいて半導体装置のリ
セット方法は、フローティングゲート型トランジスタの
フローティングゲートに紫外線を照射し、フローティン
グゲート型トランジスタのしきい値を初期状態として入
力部および半導体回路を電気的に接続するので、フロー
ティングゲート型トランジスタを紫外線にてリセットす
ることができる半導体装置のリセット方法を得ることが
可能である。
項１ないし請求項３のいずれかにおいて半導体装置のリ
セット方法は、フローティングゲート型トランジスタの
フローティングゲートに紫外線を照射し、フローティン
グゲート型トランジスタのしきい値を初期状態として入
力部および半導体回路を電気的に接続するので、フロー
ティングゲート型トランジスタを紫外線にてリセットす
ることができる半導体装置のリセット方法を得ることが
可能である。
【００３８】また、この発明の請求項７によれば、請求
項５において、入力部とフローティングゲート型トラン
ジスタとの間に挿入されたトランジスタと、入力部、フ
ローティングゲート型トランジスタ、半導体回路、およ
びトランジスタのゲートに接続されたリセット制御回路
とから成るリセット部を備え、リセット部はリセット時
に、トランジスタはＯＦＦし、リセット制御回路はフロ
ーティングゲート型トランジスタのドレインに半導体回
路の電源を高電圧として印加するとともに、フローティ
ングゲート型トランジスタのコントロールゲートをグラ
ンドに接地して０Ｖにしたので、半導体装置内の回路に
て容易にフローティングゲート型トランジスタのリセッ
トを行うことができる半導体装置のリセット方法を得る
ことが可能である。
項５において、入力部とフローティングゲート型トラン
ジスタとの間に挿入されたトランジスタと、入力部、フ
ローティングゲート型トランジスタ、半導体回路、およ
びトランジスタのゲートに接続されたリセット制御回路
とから成るリセット部を備え、リセット部はリセット時
に、トランジスタはＯＦＦし、リセット制御回路はフロ
ーティングゲート型トランジスタのドレインに半導体回
路の電源を高電圧として印加するとともに、フローティ
ングゲート型トランジスタのコントロールゲートをグラ
ンドに接地して０Ｖにしたので、半導体装置内の回路に
て容易にフローティングゲート型トランジスタのリセッ
トを行うことができる半導体装置のリセット方法を得る
ことが可能である。
【図１】 この発明の実施の形態１による半導体装置の
構成を示す図である。
構成を示す図である。
【図２】 図１に示した半導体装置の電流量および過大
電流の経時変化を示す図である。
電流の経時変化を示す図である。
【図３】 図１に示したフローティングゲート型トラン
ジスタのしきい値の変化を示す図である。
ジスタのしきい値の変化を示す図である。
【図４】 この発明の実施の形態２による半導体装置の
構成を示す図である。
構成を示す図である。
【図５】 従来の半導体装置の構成を示す図である。
【図６】 過大電流の電流量の経時変化を示す図であ
る。
る。
５，１０ 内部回路、６，１１ ＶCC、７，１２ 電源
入力ピン、８，１３ フローティングゲート型トランジ
スタ、９，１４ ＶCG、１５ トランジスタ、１６ リ
セット制御回路、１７ 接地線、１８ 電源線、１９
ドレイン制御線、２０ 信号線。
入力ピン、８，１３ フローティングゲート型トランジ
スタ、９，１４ ＶCG、１５ トランジスタ、１６ リ
セット制御回路、１７ 接地線、１８ 電源線、１９
ドレイン制御線、２０ 信号線。
Claims (7)
- 【請求項１】 フローティングゲート型トランジスタの
ドレイン・ソースに入力部および半導体回路をそれぞれ
接続して、上記入力部および上記半導体回路を、上記フ
ローティングゲート型トランジスタを介して、電気的に
接続し、上記フローティングゲート型トランジスタのコ
ントロールゲートに正電圧を印加しておき、上記入力部
と上記半導体回路との間に過大電流が流れれば上記フロ
ーティングゲート型トランジスタのしきい値が上昇し、
フローティングゲート型トランジスタがＯＦＦすること
により上記入力部と上記半導体回路との間の接続を遮断
するサーキットブレーカとして用いることを特徴とする
半導体装置。 - 【請求項２】 入力部を電源ピンとしたことを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 入力部を情報入力ピンとしたことを特徴
とする請求項１記載の半導体装置。 - 【請求項４】 請求項１ないし請求項３のいずれかに記
載の半導体装置の半導体回路を、紫外線消去型構造にて
形成したことを特徴とする半導体装置。 - 【請求項５】 請求項１ないし請求項３のいずれかに記
載の半導体装置のリセット方法は、フローティングゲー
ト型トランジスタのコントロールゲートをドレインに対
して負にして、上記フローティングゲート型トランジス
タのしきい値を初期状態として入力部および半導体回路
を電気的に接続することを特徴とする半導体装置のリセ
ット方法。 - 【請求項６】 請求項１ないし請求項３のいずれかに記
載の半導体装置のリセット方法は、フローティングゲー
ト型トランジスタのフローティングゲートに紫外線を照
射し、上記フローティングゲート型トランジスタのしき
い値を初期状態として入力部および半導体回路を電気的
に接続することを特徴とする半導体装置のリセット方
法。 - 【請求項７】 入力部とフローティングゲート型トラン
ジスタとの間に挿入されたトランジスタと、上記入力
部、上記フローティングゲート型トランジスタ、半導体
回路、および上記トランジスタのゲートに接続されたリ
セット制御回路とから成るリセット部を備え、上記リセ
ット部はリセット時に、上記トランジスタはＯＦＦし、
上記リセット制御回路は上記フローティングゲート型ト
ランジスタのドレインに上記半導体回路の電源を高電圧
として印加するとともに、上記フローティングゲート型
トランジスタのコントロールゲートをグランドに接地し
て０Ｖにすることを特徴とする請求項５記載の半導体装
置のリセット方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247927A JPH1098156A (ja) | 1996-09-19 | 1996-09-19 | 半導体装置および半導体装置のリセット方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247927A JPH1098156A (ja) | 1996-09-19 | 1996-09-19 | 半導体装置および半導体装置のリセット方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098156A true JPH1098156A (ja) | 1998-04-14 |
Family
ID=17170626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247927A Pending JPH1098156A (ja) | 1996-09-19 | 1996-09-19 | 半導体装置および半導体装置のリセット方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035209A (ja) * | 2009-08-03 | 2011-02-17 | Renesas Electronics Corp | 半導体装置 |
-
1996
- 1996-09-19 JP JP8247927A patent/JPH1098156A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035209A (ja) * | 2009-08-03 | 2011-02-17 | Renesas Electronics Corp | 半導体装置 |
| US8582366B2 (en) | 2009-08-03 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor device using charge pump circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975883A (en) | Method and apparatus for preventing the erasure and programming of a nonvolatile memory | |
| CN1389874B (zh) | 使用非易失性单元的单个单元可编程切换器 | |
| US20030094661A1 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
| JPS6150358A (ja) | 半導体集積回路 | |
| KR100343914B1 (ko) | 반도체 장치 | |
| EP0802604B1 (en) | Protection circuit | |
| KR100382093B1 (ko) | 출력회로 | |
| US5315188A (en) | High voltage switching circuit | |
| JPH1098156A (ja) | 半導体装置および半導体装置のリセット方法 | |
| US20070053121A1 (en) | Electrostatic discharge (esd) protection apparatus for programmable device | |
| US5579196A (en) | Protection circuit for devices comprising nonvolatile memories | |
| CN100394512C (zh) | 可编程切换器及集成电路 | |
| JPH11353066A (ja) | 出力バッファ | |
| JPH0379120A (ja) | 入力保護回路 | |
| US20060119415A1 (en) | Semiconductor memory device | |
| US6757148B2 (en) | Electro-static discharge protection device for integrated circuit inputs | |
| EP0477896B1 (en) | Nonvolatile semiconductor memory device | |
| US20250040255A1 (en) | I/o circuit, semiconductor device, cell library, and circuit designing method for semiconductor device | |
| JPH1168038A (ja) | 半導体集積回路装置における静電破壊保護回路 | |
| KR200190471Y1 (ko) | 칩 버스의 정점 방지회로 | |
| KR100346774B1 (ko) | 스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법 | |
| KR970006014B1 (ko) | 섹터 소거 모드시 알고리즘 인터페이스 회로 | |
| US5768078A (en) | Electrostatic discharge protection circuit | |
| JPH0951075A (ja) | 半導体装置 | |
| JP2894900B2 (ja) | 半導体装置 |