JPH1098175A - Ｍｏｓ型固体撮像装置及びその駆動方法 - Google Patents
Ｍｏｓ型固体撮像装置及びその駆動方法Info
- Publication number
- JPH1098175A JPH1098175A JP8247872A JP24787296A JPH1098175A JP H1098175 A JPH1098175 A JP H1098175A JP 8247872 A JP8247872 A JP 8247872A JP 24787296 A JP24787296 A JP 24787296A JP H1098175 A JPH1098175 A JP H1098175A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- photoelectric conversion
- imaging device
- state imaging
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
- H10F39/8063—Microlenses
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 リーク電流による雑音によって発生する再生
画面の画質の劣化を防止することができるＭＯＳ型固体
撮像装置を提供する。 【解決手段】 本発明は、半導体基板上に複数の単位セ
ルが形成されたＭＯＳ型固体撮像装置において、単位セ
ルは、半導体基板上の一部に形成され、光を電荷に変換
する第１の導電型の光電変換領域３４と、光電変換領域
にて変換された電荷を蓄積し、且つ半導体基板上の一部
に形成された第１の導電型の電荷検出領域３３と、光電
変換領域と電荷検出領域との表面の少なくとも一部に形
成され、半導体基板の界面を空乏化させない濃度の第１
の導電型とは異なる第２の導電型の第２導電型領域８１
とを具備したことを特徴とする。
画面の画質の劣化を防止することができるＭＯＳ型固体
撮像装置を提供する。 【解決手段】 本発明は、半導体基板上に複数の単位セ
ルが形成されたＭＯＳ型固体撮像装置において、単位セ
ルは、半導体基板上の一部に形成され、光を電荷に変換
する第１の導電型の光電変換領域３４と、光電変換領域
にて変換された電荷を蓄積し、且つ半導体基板上の一部
に形成された第１の導電型の電荷検出領域３３と、光電
変換領域と電荷検出領域との表面の少なくとも一部に形
成され、半導体基板の界面を空乏化させない濃度の第１
の導電型とは異なる第２の導電型の第２導電型領域８１
とを具備したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ型固体撮像
装置及びその駆動方法に関する。
装置及びその駆動方法に関する。
【０００２】
【従来の技術】近年、ＭＯＳ型固体撮像装置の一つとし
て、増幅型固体撮像装置が種々提案されている。この種
のＭＯＳ型固体撮像装置は、各画素内で信号電荷による
信号電圧を増幅するものであり、画素が微細化されたと
きの問題点であった感度を向上させることができる。
て、増幅型固体撮像装置が種々提案されている。この種
のＭＯＳ型固体撮像装置は、各画素内で信号電荷による
信号電圧を増幅するものであり、画素が微細化されたと
きの問題点であった感度を向上させることができる。
【０００３】図１８は、このようなＭＯＳ型固体撮像装
置の概要を示す回路構成図である。同図に示すように、
このＭＯＳ型固体撮像装置の単位セルは、フォトダイオ
ード１（１−１−１〜１−２−２）、フォトダイオード
１（１−１−１〜１−２−２）の信号を増幅する増幅ト
ランジスタ２（２−１−１〜２−２−２）、信号を読み
出すラインを選択する垂直選択トランジスタ３（３−１
−１〜３−２−２）、信号電荷をリセットするリセット
トランジスタ４（４−１−１〜４−２−２）から構成さ
れている。
置の概要を示す回路構成図である。同図に示すように、
このＭＯＳ型固体撮像装置の単位セルは、フォトダイオ
ード１（１−１−１〜１−２−２）、フォトダイオード
１（１−１−１〜１−２−２）の信号を増幅する増幅ト
ランジスタ２（２−１−１〜２−２−２）、信号を読み
出すラインを選択する垂直選択トランジスタ３（３−１
−１〜３−２−２）、信号電荷をリセットするリセット
トランジスタ４（４−１−１〜４−２−２）から構成さ
れている。
【０００４】ここでは、２×２個の単位セルが二次元上
に配列されている図を示しているが、実際には、これよ
り多くの単位セルが配列される。
に配列されている図を示しているが、実際には、これよ
り多くの単位セルが配列される。
【０００５】垂直シフトレジスタ５から水平方向に配線
されている水平アドレス線６（６−１，６−２）は垂直
選択トランジスタ３（３−１−１〜３−２−２）のゲー
トに結線され、信号を読みだすラインを決定する。
されている水平アドレス線６（６−１，６−２）は垂直
選択トランジスタ３（３−１−１〜３−２−２）のゲー
トに結線され、信号を読みだすラインを決定する。
【０００６】リセット線７（７−１，７−２）は、リセ
ットトランジスタ４（４−１−１〜４−２−２）のゲー
トに結線されている。増幅トランジスタ２（２−１−１
〜２−２−２）のソースは垂直信号線８（８−１，８−
２）に結線される。
ットトランジスタ４（４−１−１〜４−２−２）のゲー
トに結線されている。増幅トランジスタ２（２−１−１
〜２−２−２）のソースは垂直信号線８（８−１，８−
２）に結線される。
【０００７】この垂直信号線８（８−１，８−２）の一
端には、負荷トランジスタ９（９−１，９−２）が接続
されており、他端には１ライン（１行）分の信号を取り
込む信号取り込みトランジスタ１０（１０−１，１０−
２）を介して、１ライン（１行）分の信号を蓄積する増
幅信号蓄積容量１１（１１−１，１１−２）に結線され
るとともに、水平シフトレジスタ１３から供給される選
択パルスにより選択される水平選択トランジスタ１２
（１２−１，１２−２）を介して水平信号線１５に結線
されている。
端には、負荷トランジスタ９（９−１，９−２）が接続
されており、他端には１ライン（１行）分の信号を取り
込む信号取り込みトランジスタ１０（１０−１，１０−
２）を介して、１ライン（１行）分の信号を蓄積する増
幅信号蓄積容量１１（１１−１，１１−２）に結線され
るとともに、水平シフトレジスタ１３から供給される選
択パルスにより選択される水平選択トランジスタ１２
（１２−１，１２−２）を介して水平信号線１５に結線
されている。
【０００８】以下、図１９のタイミングチャート参照し
て、このＭＯＳ型固体撮像装置の動作について説明す
る。水平アドレス線６−１をハイレベルにするアドレス
パルス２１−１を印加すると、このラインの選択トラン
ジスタ３−１−１，３−１−２のみＯＮになり、この行
の増幅トランジスタ２−１−１，２−１−２と負荷トラ
ンジスタ９−１，９−２でソースホロア回路が構成され
る。
て、このＭＯＳ型固体撮像装置の動作について説明す
る。水平アドレス線６−１をハイレベルにするアドレス
パルス２１−１を印加すると、このラインの選択トラン
ジスタ３−１−１，３−１−２のみＯＮになり、この行
の増幅トランジスタ２−１−１，２−１−２と負荷トラ
ンジスタ９−１，９−２でソースホロア回路が構成され
る。
【０００９】これにより、増幅トランジスタ２−１−
１，２−１−２のゲート電圧、すなわちフォトダイオー
ド１−１−１，１−１−２の電圧とほぼ同等の電圧が垂
直信号線８−１，８−２に現れる。
１，２−１−２のゲート電圧、すなわちフォトダイオー
ド１−１−１，１−１−２の電圧とほぼ同等の電圧が垂
直信号線８−１，８−２に現れる。
【００１０】このとき、信号取り込みトランジスタ１０
−１，１０−２の共通ゲート１４に信号取り込みパルス
を印加し、増幅信号蓄積容量１１−１，１１−２に垂直
信号線８−１，８−２に現れた電圧とその容量の積の増
幅された信号電荷を蓄積する。
−１，１０−２の共通ゲート１４に信号取り込みパルス
を印加し、増幅信号蓄積容量１１−１，１１−２に垂直
信号線８−１，８−２に現れた電圧とその容量の積の増
幅された信号電荷を蓄積する。
【００１１】増幅信号蓄積容量１１−１，１１−２に信
号が蓄積された後、リセットトランジスタ４−１−，４
−１−２にリセットパルス２２−１を印加して、フォト
ダイオード１−１−１，１−１−２に蓄積された信号電
荷をリセットする。
号が蓄積された後、リセットトランジスタ４−１−，４
−１−２にリセットパルス２２−１を印加して、フォト
ダイオード１−１−１，１−１−２に蓄積された信号電
荷をリセットする。
【００１２】つぎに、水平シフトレジスタ１３から水平
選択パルス２３−１，２３−２を水平選択トランジスタ
１２−１，１２−２に順次印加し、水平信号線１５から
１行分の出力信号２４−１，２４−２を順次取り出す。
選択パルス２３−１，２３−２を水平選択トランジスタ
１２−１，１２−２に順次印加し、水平信号線１５から
１行分の出力信号２４−１，２４−２を順次取り出す。
【００１３】この動作を次のライン次のラインと順次続
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。図２０は、
このようなＭＯＳ型固体撮像装置の単位セルのレイアウ
トを示す図である。また、図２１は、単位セルの断面を
示す断面図である。
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。図２０は、
このようなＭＯＳ型固体撮像装置の単位セルのレイアウ
トを示す図である。また、図２１は、単位セルの断面を
示す断面図である。
【００１４】同図において、３１は増幅トランジスタの
制御電極である増幅ゲート、３２はリセットゲート、３
３は検出部、３４は光電変換部であるフォトダイオー
ド、３５は増幅ゲートと検出部を接続する電極、３６は
リセットドレインである。
制御電極である増幅ゲート、３２はリセットゲート、３
３は検出部、３４は光電変換部であるフォトダイオー
ド、３５は増幅ゲートと検出部を接続する電極、３６は
リセットドレインである。
【００１５】また、３７はｐ型基板、３８はフォトダイ
オードを形成するｎ型拡散層、３９は検出部を形成する
ｎ型拡散層、４０はアドレスゲートである。図２２は、
図２０の矢線Ａ−Ａ′の電位分布を示す図である。
オードを形成するｎ型拡散層、３９は検出部を形成する
ｎ型拡散層、４０はアドレスゲートである。図２２は、
図２０の矢線Ａ−Ａ′の電位分布を示す図である。
【００１６】同図において、ｔ＝１の状態においては、
フォトダイオード３４に信号電荷が蓄積していく様子を
示しており、ｔ＝２の状態においてはリセット時の様子
を、ｔ＝３の状態においてはリセット後の様子を示して
いる。
フォトダイオード３４に信号電荷が蓄積していく様子を
示しており、ｔ＝２の状態においてはリセット時の様子
を、ｔ＝３の状態においてはリセット後の様子を示して
いる。
【００１７】図１８に示した構造の増幅型固体撮像装置
においては、各単位セルにおけるフォトダイオードの電
荷を行毎に順番に読み出していることから、各行のフォ
トダイオードでの信号蓄積タイミングが異なるという問
題がある。特に、画面において水平方向に被写体が移動
している場合など、その被写体の形が歪んで再生される
という大きな問題があった。
においては、各単位セルにおけるフォトダイオードの電
荷を行毎に順番に読み出していることから、各行のフォ
トダイオードでの信号蓄積タイミングが異なるという問
題がある。特に、画面において水平方向に被写体が移動
している場合など、その被写体の形が歪んで再生される
という大きな問題があった。
【００１８】このような問題を解決するために、図２３
に示すような構成のＭＯＳ型固体撮像装置がある。な
お、図１８と同一部分には同一符号を付して説明する。
このＭＯＳ型固体撮像装置と図１８に示したＭＯＳ型固
体撮像装置と異なる点は、基本セルの構造にある。
に示すような構成のＭＯＳ型固体撮像装置がある。な
お、図１８と同一部分には同一符号を付して説明する。
このＭＯＳ型固体撮像装置と図１８に示したＭＯＳ型固
体撮像装置と異なる点は、基本セルの構造にある。
【００１９】すなわち、このＭＯＳ型固体撮像装置の単
位セルは、垂直選択トランジスタの代わりに、アドレス
容量５３（５３−１−１〜５３−３−３）を水平アドレ
ス線６（６−１〜６−３）と増幅トランジスタ２（２−
１−１〜２−３−３）のゲートとの間に接続する。
位セルは、垂直選択トランジスタの代わりに、アドレス
容量５３（５３−１−１〜５３−３−３）を水平アドレ
ス線６（６−１〜６−３）と増幅トランジスタ２（２−
１−１〜２−３−３）のゲートとの間に接続する。
【００２０】また、フォトダイオード１（１−１−１〜
１−３−３）の出力側と増幅トランジスタ２（２−１−
１〜２−３−３）のゲートとの間に、転送トランジスタ
５４（５４−１−１〜５４−３−３）を接続する。
１−３−３）の出力側と増幅トランジスタ２（２−１−
１〜２−３−３）のゲートとの間に、転送トランジスタ
５４（５４−１−１〜５４−３−３）を接続する。
【００２１】上記転送トランジスタ５４のゲートは、転
送信号線５２（５２−１〜５２−３）に接続されてい
る。上記転送トランジスタ５４は、転送信号線５２（５
２−１〜５２−３）からパルス信号が入力されると、フ
ォトダイオード１（１−１−１〜１−３−３）に蓄積さ
れた電荷をアドレス容量５３（５３−１−１〜５３−３
−３）と検出部５５（５５−１−１〜５５−３−３）と
に蓄積する。
送信号線５２（５２−１〜５２−３）に接続されてい
る。上記転送トランジスタ５４は、転送信号線５２（５
２−１〜５２−３）からパルス信号が入力されると、フ
ォトダイオード１（１−１−１〜１−３−３）に蓄積さ
れた電荷をアドレス容量５３（５３−１−１〜５３−３
−３）と検出部５５（５５−１−１〜５５−３−３）と
に蓄積する。
【００２２】検出部５５（５５−１−１〜５５−３−
３）は、転送トランジスタ５４（５４−１−１〜５４−
３−３）を介してアドレス容量５３に転送されるフォト
トランジスタ１（１−１−１〜１−３−３）の電荷を電
圧として検出する部分である。
３）は、転送トランジスタ５４（５４−１−１〜５４−
３−３）を介してアドレス容量５３に転送されるフォト
トランジスタ１（１−１−１〜１−３−３）の電荷を電
圧として検出する部分である。
【００２３】次に、このようなＭＯＳ型固体撮像装置の
動作について、図２４のタイミングチャートを参照して
説明する。なお、雑音低減回路の動作については説明を
省略する。
動作について、図２４のタイミングチャートを参照して
説明する。なお、雑音低減回路の動作については説明を
省略する。
【００２４】また、図２４においては、垂直帰線期間
（Ｖ−ＢＬＫ）の最終期間と、最初の２水平期間のみを
図示している。図２４のタイミングチャートは、３×３
画素を仮定しているが、実際には、水平の画素数分だけ
水平選択レジスタがあるものとする。
（Ｖ−ＢＬＫ）の最終期間と、最初の２水平期間のみを
図示している。図２４のタイミングチャートは、３×３
画素を仮定しているが、実際には、水平の画素数分だけ
水平選択レジスタがあるものとする。
【００２５】まず、垂直帰線期間Ｖ−ＢＬＫ内におい
て、全ての転送信号線５２（５２−１〜５２−３）に転
送パルス４１（４１−１〜４１−３）を付加して、全画
素同時にフォトダイオード１の信号電荷を検出部５５
（５５−１−１〜５５−３−３）に読みだし、アドレス
容量５３（５３−１−１〜５３−３−３）に蓄積する。
て、全ての転送信号線５２（５２−１〜５２−３）に転
送パルス４１（４１−１〜４１−３）を付加して、全画
素同時にフォトダイオード１の信号電荷を検出部５５
（５５−１−１〜５５−３−３）に読みだし、アドレス
容量５３（５３−１−１〜５３−３−３）に蓄積する。
【００２６】これにより、各画素の撮像タイミングに時
間差が発生するのを防止することができる。この全ての
転送信号線に対して同時に転送パルスを付加する方法
は、転送信号線を互いに接続して１本の転送信号線にす
ることにより実現してもよいし、各転送信号線５２（５
２−１〜５２−３）に対して同時にパルス信号を付加し
ても良い。
間差が発生するのを防止することができる。この全ての
転送信号線に対して同時に転送パルスを付加する方法
は、転送信号線を互いに接続して１本の転送信号線にす
ることにより実現してもよいし、各転送信号線５２（５
２−１〜５２−３）に対して同時にパルス信号を付加し
ても良い。
【００２７】次に、１番目の水平帰線期間（Ｈ−ＢＬ
Ｋ）内で、第１行目の水平アドレス線６−１を介して、
アドレスパルス４２−１をアドレス容量５３−１−１、
５３−１−２、５３−１−３に印加する。
Ｋ）内で、第１行目の水平アドレス線６−１を介して、
アドレスパルス４２−１をアドレス容量５３−１−１、
５３−１−２、５３−１−３に印加する。
【００２８】アドレス容量５３（５３−１−１〜５３−
１−３）に、アドレスパルスが印加されることにより、
増幅トランジスタ２−１−１〜２−１−３のチャネルの
電位が他のラインに比較して上昇し、負荷トランジスタ
９（９−１〜９−３）と増幅トランジスタ２（２−１−
１〜２−１−３）によりソースフォロア回路が構成され
る。
１−３）に、アドレスパルスが印加されることにより、
増幅トランジスタ２−１−１〜２−１−３のチャネルの
電位が他のラインに比較して上昇し、負荷トランジスタ
９（９−１〜９−３）と増幅トランジスタ２（２−１−
１〜２−１−３）によりソースフォロア回路が構成され
る。
【００２９】従って、フォトダイオード１（１−１−１
〜１−１−３）の信号電荷が検出部５５（５５−１−１
〜５５−１−３）でインピーダンス変換された信号電圧
にほぼ等しい電圧がクランプ容量６０（６０−１〜６０
−３）の端に現れる。
〜１−１−３）の信号電荷が検出部５５（５５−１−１
〜５５−１−３）でインピーダンス変換された信号電圧
にほぼ等しい電圧がクランプ容量６０（６０−１〜６０
−３）の端に現れる。
【００３０】次に、信号の「０」レベルをサンプルする
ために、第１行目のリセット線７−１にリセットパルス
４３−１を加えて、リセットトランジスタ４（４−１−
１〜４−１−３）をＯＮにして、リセットゲートを開
き、検出部５５（５５−１−１〜５５−１−３）の信号
電荷をドレインに掃き出す。
ために、第１行目のリセット線７−１にリセットパルス
４３−１を加えて、リセットトランジスタ４（４−１−
１〜４−１−３）をＯＮにして、リセットゲートを開
き、検出部５５（５５−１−１〜５５−１−３）の信号
電荷をドレインに掃き出す。
【００３１】次に、リセットをＯＦＦにして、サンプル
ホールド回路でリセットレベルをサンプルする。次に、
水平有効間に入り、水平シフトレジスタ１３によって水
平選択パルス４６（４６−１〜４６−３）を水平選択ト
ランジスタ１８（１８−１〜１８−３）に順に印加し、
１ライン分のフォトダイオード１−１−１〜１−１−３
の出力信号を水平信号線６４に順次出力する。
ホールド回路でリセットレベルをサンプルする。次に、
水平有効間に入り、水平シフトレジスタ１３によって水
平選択パルス４６（４６−１〜４６−３）を水平選択ト
ランジスタ１８（１８−１〜１８−３）に順に印加し、
１ライン分のフォトダイオード１−１−１〜１−１−３
の出力信号を水平信号線６４に順次出力する。
【００３２】このようにして第１行目のフォトダイオー
ド１（１−１−１〜１−１−３）の出力電圧をサンプリ
ングした後、次の水平帰線期間内に、同様に第２のライ
ンの水平アドレス線６−２にアドレスパルス４１−２を
印加して第２のラインのフォトダイオード（１−２−１
〜１−２−３）の信号電荷を読みだし、出力信号を水平
信号線１５に順次出力する。
ド１（１−１−１〜１−１−３）の出力電圧をサンプリ
ングした後、次の水平帰線期間内に、同様に第２のライ
ンの水平アドレス線６−２にアドレスパルス４１−２を
印加して第２のラインのフォトダイオード（１−２−１
〜１−２−３）の信号電荷を読みだし、出力信号を水平
信号線１５に順次出力する。
【００３３】以上述べたような動作を各ラインについて
順次繰り返すことにより、２次元配列された全てのフォ
トダイオードの信号を読み出すことができる。図２５
は、図２３に示したＭＯＳ型固体撮像装置の単位セルの
詳細な構成を示す図である。
順次繰り返すことにより、２次元配列された全てのフォ
トダイオードの信号を読み出すことができる。図２５
は、図２３に示したＭＯＳ型固体撮像装置の単位セルの
詳細な構成を示す図である。
【００３４】同図に示すように、フォトサイオード１−
１−１にはオーバフローコントロールゲート７１が設け
られており、フォトダイオードの信号が飽和したとき
に、このオーバフローコントロールゲート７１を介して
信号を排出していた。
１−１にはオーバフローコントロールゲート７１が設け
られており、フォトダイオードの信号が飽和したとき
に、このオーバフローコントロールゲート７１を介して
信号を排出していた。
【００３５】
【発明が解決しようとする課題】しかしながら、図１８
及び図２３に示したようなＭＯＳ型固体撮像装置におい
ては、リセットトランジスタによって、検出部及びこの
検出部につながるフォトダイオードをリセットする際
に、これらの部分に残存する電荷に熱雑音が重畳する。
及び図２３に示したようなＭＯＳ型固体撮像装置におい
ては、リセットトランジスタによって、検出部及びこの
検出部につながるフォトダイオードをリセットする際
に、これらの部分に残存する電荷に熱雑音が重畳する。
【００３６】このときの熱雑音電荷の自乗平均はＱｎ２
は、残存する電荷が蓄積されている領域の容量をＣ、こ
のときの温度をＴ、ボルツマン定数をｋとして、 Ｑｎ２ 〓 ｋＴＣ …（１） で表され、蓄積容量に比例する。しかしながら、図１８
及び図２３に示したようなＭＯＳ型固体撮像装置におい
ては、光電効率を高くするために単位セル内の光電変換
部であるフォトダイオードの面積を大きくしている。
は、残存する電荷が蓄積されている領域の容量をＣ、こ
のときの温度をＴ、ボルツマン定数をｋとして、 Ｑｎ２ 〓 ｋＴＣ …（１） で表され、蓄積容量に比例する。しかしながら、図１８
及び図２３に示したようなＭＯＳ型固体撮像装置におい
ては、光電効率を高くするために単位セル内の光電変換
部であるフォトダイオードの面積を大きくしている。
【００３７】このため、電荷の蓄積容量が大きくなるの
でリセット時の熱雑音が大きくなり、再生画面の画質が
劣化してしまうという問題があった。また、フォトダイ
オード及び検出部の空乏層で発生するリーク電流、特
に、半導体基板界面の空乏層で発生するリーク電流は蓄
積期間中に信号電荷とともに蓄積されるため、それが雑
音として信号に重畳して再生画面の画質が劣化してしま
うという問題があった。
でリセット時の熱雑音が大きくなり、再生画面の画質が
劣化してしまうという問題があった。また、フォトダイ
オード及び検出部の空乏層で発生するリーク電流、特
に、半導体基板界面の空乏層で発生するリーク電流は蓄
積期間中に信号電荷とともに蓄積されるため、それが雑
音として信号に重畳して再生画面の画質が劣化してしま
うという問題があった。
【００３８】また、図２３に示したＭＯＳ型固体撮像装
置においては、１単位セルのなかに増幅、リセット、ア
ドレス、転送の４つの手段を設ける必要がある。しかし
ながら、このように１つの単位セルの中に４つの手段を
設けると、単位セルの微細化を行なったときに、開口率
が低減して単位セル内のフォトダイオードの感度を劣化
させてしまうという問題があった。
置においては、１単位セルのなかに増幅、リセット、ア
ドレス、転送の４つの手段を設ける必要がある。しかし
ながら、このように１つの単位セルの中に４つの手段を
設けると、単位セルの微細化を行なったときに、開口率
が低減して単位セル内のフォトダイオードの感度を劣化
させてしまうという問題があった。
【００３９】さらに、図２３に示すようなＭＯＳ型固体
撮像装置において、高精細度の画面を提供しようとする
場合、当然画素を微細化して多画素化することが必要で
ある。しかしながら、画素を微細化するとフォトダイオ
ードの飽和信号量は減少する。この状態で、例えば、強
い光が入射するとフォトダイオードが速やかに飽和し、
飽和した信号は、図２５に示したオーバフローコントロ
ールゲート７１などの電荷排出手段を介して排出されて
しまう。すなわち、従来のＭＯＳ型固体撮像装置におい
て、画素の微細化を試みると、ダイナミックレンジが低
下してしまうという問題があった。
撮像装置において、高精細度の画面を提供しようとする
場合、当然画素を微細化して多画素化することが必要で
ある。しかしながら、画素を微細化するとフォトダイオ
ードの飽和信号量は減少する。この状態で、例えば、強
い光が入射するとフォトダイオードが速やかに飽和し、
飽和した信号は、図２５に示したオーバフローコントロ
ールゲート７１などの電荷排出手段を介して排出されて
しまう。すなわち、従来のＭＯＳ型固体撮像装置におい
て、画素の微細化を試みると、ダイナミックレンジが低
下してしまうという問題があった。
【００４０】本発明は、上記実情に鑑みてなされたもの
であり、リーク電流による雑音によって発生する再生画
面の画質の劣化を防止することができるＭＯＳ型固体撮
像装置及びその駆動方法を提供することを目的とする。
であり、リーク電流による雑音によって発生する再生画
面の画質の劣化を防止することができるＭＯＳ型固体撮
像装置及びその駆動方法を提供することを目的とする。
【００４１】また、本発明は、開口率を低減することな
く単位セルの微細化を実現することができるＭＯＳ型固
体撮像装置及びその駆動方法を提供することを目的とす
る。さらに、本発明は、ダイナミックレンジを低下させ
ることなく単位セルの微細化を実現することのできるＭ
ＯＳ型固体撮像装置及びその駆動方法を提供することを
目的とする。
く単位セルの微細化を実現することができるＭＯＳ型固
体撮像装置及びその駆動方法を提供することを目的とす
る。さらに、本発明は、ダイナミックレンジを低下させ
ることなく単位セルの微細化を実現することのできるＭ
ＯＳ型固体撮像装置及びその駆動方法を提供することを
目的とする。
【００４２】
【課題を解決するための手段】従って、まず、上記目的
を達成するために第１の発明は、半導体基板上に複数の
単位セルが形成されたＭＯＳ型固体撮像装置において、
前記単位セルは、前記半導体基板上の一部に形成され、
光を電荷に変換する第１の導電型の光電変換領域と、前
記光電変換領域にて変換された電荷を蓄積し、且つ前記
半導体基板上の一部に形成された前記第１の導電型の電
荷蓄積領域と、前記光電変換領域の表面の少なくとも一
部に形成され、前記半導体基板の界面を空乏化させない
濃度の前記第１の導電型とは異なる第２の導電型の第２
導電型領域とを具備したことを特徴とする。
を達成するために第１の発明は、半導体基板上に複数の
単位セルが形成されたＭＯＳ型固体撮像装置において、
前記単位セルは、前記半導体基板上の一部に形成され、
光を電荷に変換する第１の導電型の光電変換領域と、前
記光電変換領域にて変換された電荷を蓄積し、且つ前記
半導体基板上の一部に形成された前記第１の導電型の電
荷蓄積領域と、前記光電変換領域の表面の少なくとも一
部に形成され、前記半導体基板の界面を空乏化させない
濃度の前記第１の導電型とは異なる第２の導電型の第２
導電型領域とを具備したことを特徴とする。
【００４３】また、第２の発明は、半導体基板上の一部
に形成され、光を電荷に変換する第１の導電型の光電変
換領域と、前記光電変換領域にて変換された電荷を蓄積
し、且つ前記半導体基板上の一部に形成された前記第１
の導電型の電荷蓄積領域と、前記光電変換領域の表面の
少なくとも一部に形成され、前記半導体基板の界面を空
乏化させない濃度の前記第１の導電型とは異なる第２の
導電型の第２導電型領域と、前記電荷蓄積領域に蓄積さ
れた電荷に対応する電圧を出力する電圧出力手段と、前
記電荷蓄積領域に蓄積された電荷を排出する電荷排出手
段とを具備した単位セルを複数備えたＭＯＳ型固体撮像
装置の駆動方法において、前記電荷蓄積領域を第１の電
位にすることにより前記光電変換領域にて変換された電
荷の一部を前記電荷蓄積領域に蓄積し、前記電圧出力手
段によって電荷蓄積領域に蓄積された電荷に対応する電
圧を出力し、前記電荷蓄積領域を前記第１の電位よりも
高い第２の電位にすることにより前記光電変換領域に残
存する電荷を前記電荷蓄積領域に蓄積し、前記電荷排出
手段により前記電荷蓄積領域に蓄積された電荷を排出す
ることを特徴とする。
に形成され、光を電荷に変換する第１の導電型の光電変
換領域と、前記光電変換領域にて変換された電荷を蓄積
し、且つ前記半導体基板上の一部に形成された前記第１
の導電型の電荷蓄積領域と、前記光電変換領域の表面の
少なくとも一部に形成され、前記半導体基板の界面を空
乏化させない濃度の前記第１の導電型とは異なる第２の
導電型の第２導電型領域と、前記電荷蓄積領域に蓄積さ
れた電荷に対応する電圧を出力する電圧出力手段と、前
記電荷蓄積領域に蓄積された電荷を排出する電荷排出手
段とを具備した単位セルを複数備えたＭＯＳ型固体撮像
装置の駆動方法において、前記電荷蓄積領域を第１の電
位にすることにより前記光電変換領域にて変換された電
荷の一部を前記電荷蓄積領域に蓄積し、前記電圧出力手
段によって電荷蓄積領域に蓄積された電荷に対応する電
圧を出力し、前記電荷蓄積領域を前記第１の電位よりも
高い第２の電位にすることにより前記光電変換領域に残
存する電荷を前記電荷蓄積領域に蓄積し、前記電荷排出
手段により前記電荷蓄積領域に蓄積された電荷を排出す
ることを特徴とする。
【００４４】さらに、第３の発明は、半導体基板上に複
数の単位セルが形成されたＭＯＳ型固体撮像装置におい
て、前記単位セルは、光を電荷に変換する光電変換手段
と、前記光電変換手段から出力された電荷を保持する電
荷保持手段と、前記光電変換手段にて変換された電荷を
パンチスルー効果によって前記電荷保持手段に転送する
アドレス手段とを具備したことを特徴とする。
数の単位セルが形成されたＭＯＳ型固体撮像装置におい
て、前記単位セルは、光を電荷に変換する光電変換手段
と、前記光電変換手段から出力された電荷を保持する電
荷保持手段と、前記光電変換手段にて変換された電荷を
パンチスルー効果によって前記電荷保持手段に転送する
アドレス手段とを具備したことを特徴とする。
【００４５】さらに、第４の発明は、光を電荷に変換す
る光電変換手段と、前記光電変換手段から転送された電
荷を保持する電荷保持手段と、前記光電変換手段にて変
換された電荷をパンチスルー効果によって前記電荷保持
手段に転送するアドレス手段と、前記アドレス手段によ
って前記電荷保持手段に転送された電荷に対応する電圧
を出力する電圧出力手段と、前記電荷保持手段に保持さ
れた電荷をリセットするリセット手段とを具備した単位
セルを複数備えたＭＯＳ型固体撮像装置において、前記
リセット手段により前記電荷保持手段に保持された電荷
をリセットし、前記アドレス手段により前記光電変換手
段にて変換された電荷をパンチスルー効果によって前記
電荷保持手段に転送し、前記電圧出力手段により前記電
荷保持手段に保持された電荷に対応する電圧を出力する
ことを特徴とする。
る光電変換手段と、前記光電変換手段から転送された電
荷を保持する電荷保持手段と、前記光電変換手段にて変
換された電荷をパンチスルー効果によって前記電荷保持
手段に転送するアドレス手段と、前記アドレス手段によ
って前記電荷保持手段に転送された電荷に対応する電圧
を出力する電圧出力手段と、前記電荷保持手段に保持さ
れた電荷をリセットするリセット手段とを具備した単位
セルを複数備えたＭＯＳ型固体撮像装置において、前記
リセット手段により前記電荷保持手段に保持された電荷
をリセットし、前記アドレス手段により前記光電変換手
段にて変換された電荷をパンチスルー効果によって前記
電荷保持手段に転送し、前記電圧出力手段により前記電
荷保持手段に保持された電荷に対応する電圧を出力する
ことを特徴とする。
【００４６】さらに、第５の発明は、複数の単位セルを
備えたＭＯＳ型固体撮像装置において、前記単位セル
は、光を電荷に変換する光電変換手段と、前記光電変換
手段から転送された電荷を保持する電荷保持手段と、前
記光電変換手段によって変換された電荷が所定の電荷量
以下である場合には、前記光電変換手段によって変換さ
れた電荷の全てを前記電荷保持手段に転送し、前記光電
変換手段によって変換された電荷が所定の電荷量以上で
ある場合には、前記光電変換手段によって変換された電
荷の一部を前記電荷保持手段に転送する転送ゲートと、
前記電荷保持手段に転送された電荷に対応する電圧を出
力する電圧出力手段とを具備したことを特徴とする。
備えたＭＯＳ型固体撮像装置において、前記単位セル
は、光を電荷に変換する光電変換手段と、前記光電変換
手段から転送された電荷を保持する電荷保持手段と、前
記光電変換手段によって変換された電荷が所定の電荷量
以下である場合には、前記光電変換手段によって変換さ
れた電荷の全てを前記電荷保持手段に転送し、前記光電
変換手段によって変換された電荷が所定の電荷量以上で
ある場合には、前記光電変換手段によって変換された電
荷の一部を前記電荷保持手段に転送する転送ゲートと、
前記電荷保持手段に転送された電荷に対応する電圧を出
力する電圧出力手段とを具備したことを特徴とする。
【００４７】次に、各発明の作用について説明する。第
１の発明は、光を電荷に変換する光電変換領域と光電変
換領域にて変換された電荷を蓄積する第１の導電型の電
荷検出領域との少なくとも一部に、半導体基板の界面を
空乏化させない濃度の前記第１の導電型とは異なる第２
の導電型の第２導電型領域を形成しているので、前記光
電変換領域の電位を低くすることができ、リセット時に
残存する電荷の全て或いは大部分は検出部に蓄積され
る。その結果、実質的にフォトダイオードの容量が小さ
くなり、リセット時に発生する熱雑音を小さくすること
ができる。
１の発明は、光を電荷に変換する光電変換領域と光電変
換領域にて変換された電荷を蓄積する第１の導電型の電
荷検出領域との少なくとも一部に、半導体基板の界面を
空乏化させない濃度の前記第１の導電型とは異なる第２
の導電型の第２導電型領域を形成しているので、前記光
電変換領域の電位を低くすることができ、リセット時に
残存する電荷の全て或いは大部分は検出部に蓄積され
る。その結果、実質的にフォトダイオードの容量が小さ
くなり、リセット時に発生する熱雑音を小さくすること
ができる。
【００４８】第２の発明は、まず、電荷蓄積領域を第１
の電位にすることにより光電変換領域にて変換された電
荷の一部を前記電荷蓄積領域に蓄積し、電圧出力手段に
よって電荷蓄積領域に蓄積された電荷に対応する電圧を
出力する。
の電位にすることにより光電変換領域にて変換された電
荷の一部を前記電荷蓄積領域に蓄積し、電圧出力手段に
よって電荷蓄積領域に蓄積された電荷に対応する電圧を
出力する。
【００４９】次に、電荷蓄積領域を前記第１の電位より
も高い第２の電位にすることにより光電変換領域に残存
する電荷を前記電荷蓄積領域に蓄積し、電荷排出手段に
より電荷蓄積領域に蓄積された電荷を排出する。その結
果、実質的にフォトダイオードの容量が小さくなり、リ
セット時に発生する熱雑音を小さくすることができる。
も高い第２の電位にすることにより光電変換領域に残存
する電荷を前記電荷蓄積領域に蓄積し、電荷排出手段に
より電荷蓄積領域に蓄積された電荷を排出する。その結
果、実質的にフォトダイオードの容量が小さくなり、リ
セット時に発生する熱雑音を小さくすることができる。
【００５０】第３の発明は、アドレス手段が光電変換手
段にて変換された電荷をパンチスルー効果によって電荷
保持手段に転送するので、転送ゲートを設ける必要がな
く、その結果、単位セルの微細化を実現することができ
る。
段にて変換された電荷をパンチスルー効果によって電荷
保持手段に転送するので、転送ゲートを設ける必要がな
く、その結果、単位セルの微細化を実現することができ
る。
【００５１】第４の発明は、まず、リセット手段により
電荷保持手段に保持された電荷をリセットする。次に、
アドレス手段により光電変換手段にて変換された電荷を
パンチスルー効果によって電荷保持手段に転送し、電圧
出力手段により電荷保持手段に保持された電荷に対応す
る電圧を出力するので、パンチスルー効果によって電荷
を電荷保持手段に転送する単位セルを駆動することがで
きる。
電荷保持手段に保持された電荷をリセットする。次に、
アドレス手段により光電変換手段にて変換された電荷を
パンチスルー効果によって電荷保持手段に転送し、電圧
出力手段により電荷保持手段に保持された電荷に対応す
る電圧を出力するので、パンチスルー効果によって電荷
を電荷保持手段に転送する単位セルを駆動することがで
きる。
【００５２】第５の発明は、転送ゲートにより、光電変
換手段によって変換された電荷が所定の電荷量以下であ
る場合には、光電変換手段によって変換された電荷の全
てを前記電荷保持手段に転送し、光電変換手段によって
変換された電荷が所定の電荷量以上である場合には、光
電変換手段によって変換された電荷の一部を電荷保持手
段に転送し、電圧出力手段により、電荷保持手段に転送
された電荷に対応する電圧を出力するので、ＭＯＳ型固
体撮像装置のダイナミックレンジを拡大することができ
る。
換手段によって変換された電荷が所定の電荷量以下であ
る場合には、光電変換手段によって変換された電荷の全
てを前記電荷保持手段に転送し、光電変換手段によって
変換された電荷が所定の電荷量以上である場合には、光
電変換手段によって変換された電荷の一部を電荷保持手
段に転送し、電圧出力手段により、電荷保持手段に転送
された電荷に対応する電圧を出力するので、ＭＯＳ型固
体撮像装置のダイナミックレンジを拡大することができ
る。
【００５３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。 ＜第１の実施の形態＞図１は、本発明の第１の実施の形
態にかかるＭＯＳ型固体撮像装置の単位セルのレイアウ
トを示す図であり、図２は、同第１の実施の形態におけ
るＭＯＳ型固体撮像装置の単位セルの断面を示す断面図
である。なお、図２０及び図２１と同一部分には、同一
符号を付して説明する。
施の形態について説明する。 ＜第１の実施の形態＞図１は、本発明の第１の実施の形
態にかかるＭＯＳ型固体撮像装置の単位セルのレイアウ
トを示す図であり、図２は、同第１の実施の形態におけ
るＭＯＳ型固体撮像装置の単位セルの断面を示す断面図
である。なお、図２０及び図２１と同一部分には、同一
符号を付して説明する。
【００５４】同図において、３１は増幅トランジスタの
制御電極である増幅ゲート、３２はリセットゲート、３
３は検出部、３４は光電変換部であるフォトダイオー
ド、３５は増幅ゲートと検出部を接続する電極、３６は
リセットドレインである。
制御電極である増幅ゲート、３２はリセットゲート、３
３は検出部、３４は光電変換部であるフォトダイオー
ド、３５は増幅ゲートと検出部を接続する電極、３６は
リセットドレインである。
【００５５】また、３７はｐ型基板、３８はフォトダイ
オードを形成するｎ型拡散層、３９は検出部を形成する
ｎ型拡散層、４０はアドレスゲートである。本実施の形
態のＭＯＳ型固体撮像装置の単位セルは、フォトダイオ
ードを形成するｎ型拡散層３８の表面の全てにｐ型拡散
領域８１を設けている。このｐ型拡散領域の濃度は、ｎ
型拡散領域の濃度よりも高く、かつその電位は基準電位
（アース電位）に固定されている。また、ｐ型拡散領域
８１の濃度は、半導体基板の界面を空乏化させない程度
の濃度になっている。
オードを形成するｎ型拡散層、３９は検出部を形成する
ｎ型拡散層、４０はアドレスゲートである。本実施の形
態のＭＯＳ型固体撮像装置の単位セルは、フォトダイオ
ードを形成するｎ型拡散層３８の表面の全てにｐ型拡散
領域８１を設けている。このｐ型拡散領域の濃度は、ｎ
型拡散領域の濃度よりも高く、かつその電位は基準電位
（アース電位）に固定されている。また、ｐ型拡散領域
８１の濃度は、半導体基板の界面を空乏化させない程度
の濃度になっている。
【００５６】したがって、ｐ型領域が基板表面に形成さ
れている部分でのｎ型領域の一部分は空乏化する。その
結果、リセット電位を空乏化電位よりも高く設定するこ
とができる。
れている部分でのｎ型領域の一部分は空乏化する。その
結果、リセット電位を空乏化電位よりも高く設定するこ
とができる。
【００５７】図３は、図１の矢線Ａ−Ａ′の電位分布を
示す図である。同図において、ｔ＝１の状態において
は、フォトダイオード３４に信号電荷が蓄積していく様
子を示している。また、ｔ＝２の状態においては、リセ
ット時の様子を示している。
示す図である。同図において、ｔ＝１の状態において
は、フォトダイオード３４に信号電荷が蓄積していく様
子を示している。また、ｔ＝２の状態においては、リセ
ット時の様子を示している。
【００５８】このとき、フォトダイオード３４の表面に
形成されるｐ型拡散領域８１により、フォトダイオード
３４を形成するｎ型拡散層３８の空乏化電位をリセット
電位よりも低くしているので、フォトダイオードに残存
電荷はなく、大部分の電荷は検出部３９に蓄積される。
これにより、フォトダイオード３４の容量は無視するこ
とができ、熱雑音は格段に小さくなる。ｔ＝３の状態に
おいてはリセット後の様子を示している。
形成されるｐ型拡散領域８１により、フォトダイオード
３４を形成するｎ型拡散層３８の空乏化電位をリセット
電位よりも低くしているので、フォトダイオードに残存
電荷はなく、大部分の電荷は検出部３９に蓄積される。
これにより、フォトダイオード３４の容量は無視するこ
とができ、熱雑音は格段に小さくなる。ｔ＝３の状態に
おいてはリセット後の様子を示している。
【００５９】図４は、単位セルの他のレイアウトを示す
図である。同図に示すように、図１に示した単位セルと
の違いは、フォトダイオード３４の一部にｐ型拡散領域
８１を形成したものである。図５は、図４の矢線Ａ−
Ａ′のリセット時の電位分布を示す図である。
図である。同図に示すように、図１に示した単位セルと
の違いは、フォトダイオード３４の一部にｐ型拡散領域
８１を形成したものである。図５は、図４の矢線Ａ−
Ａ′のリセット時の電位分布を示す図である。
【００６０】同図に示すように、このような構成の単位
セルにおいては、リセット時には、フォトダイオード３
４の一部の電位のみが高くなり、この電位が高い部分と
検出部に電荷が蓄積される。このような構成の単位セル
においても、フォトダイオードの容量を小さくすること
ができるので、熱雑音によって発生する再生画面の画質
の劣化を防止することができる。
セルにおいては、リセット時には、フォトダイオード３
４の一部の電位のみが高くなり、この電位が高い部分と
検出部に電荷が蓄積される。このような構成の単位セル
においても、フォトダイオードの容量を小さくすること
ができるので、熱雑音によって発生する再生画面の画質
の劣化を防止することができる。
【００６１】図６は、他の単位セルのレイアウトを示す
図である。同図に示すように、図１に示した単位セルと
の違いは、フォトダイオード３４の領域全部と検出部の
一部の基板表面にｐ型拡散領域８１を形成したものであ
る。図７は、図６の矢線Ａ−Ａ′のリセット時の電位分
布を示す図である。
図である。同図に示すように、図１に示した単位セルと
の違いは、フォトダイオード３４の領域全部と検出部の
一部の基板表面にｐ型拡散領域８１を形成したものであ
る。図７は、図６の矢線Ａ−Ａ′のリセット時の電位分
布を示す図である。
【００６２】同図に示すように、このような構成の単位
セルにおいては、リセット時には、検出部の一部の電位
のみが高くなり、この検出部に電荷が蓄積される。この
ような構成の単位セルにおいても、フォトダイオードの
容量を無視することができるので熱雑音によって発生す
る再生画面の画質の劣化を防止することができる。
セルにおいては、リセット時には、検出部の一部の電位
のみが高くなり、この検出部に電荷が蓄積される。この
ような構成の単位セルにおいても、フォトダイオードの
容量を無視することができるので熱雑音によって発生す
る再生画面の画質の劣化を防止することができる。
【００６３】図８は、他の単位セルのレイアウトを示す
図である。図９は、図８の矢線Ａ−Ａ′のリセット時の
電位分布を示す図である。図８及び図９に示すように、
図１に示した単位セルとの違いは、リセットゲート３２
と検出部３５との間にフォトダイオード３４を配置し、
このフォトダイオード３４の表面にｐ型拡散領域８１を
形成したものである。
図である。図９は、図８の矢線Ａ−Ａ′のリセット時の
電位分布を示す図である。図８及び図９に示すように、
図１に示した単位セルとの違いは、リセットゲート３２
と検出部３５との間にフォトダイオード３４を配置し、
このフォトダイオード３４の表面にｐ型拡散領域８１を
形成したものである。
【００６４】図９においては、信号電荷蓄積期間中（ｔ
＝１）の電位と、リセット時（ｔ＝２）の電位を示して
いる。このような構成の単位セルにおいても、フォトダ
イオードの容量を無視することができるので熱雑音によ
って発生する再生画面の画質の劣化を防止することがで
きる。
＝１）の電位と、リセット時（ｔ＝２）の電位を示して
いる。このような構成の単位セルにおいても、フォトダ
イオードの容量を無視することができるので熱雑音によ
って発生する再生画面の画質の劣化を防止することがで
きる。
【００６５】図１０は、このような単位セルの回路構成
を示す図である。同図に示すように、この単位セルは、
ｎ型拡散領域の表面にｐ型拡散層の形成されたフォトダ
イオード９４、フォトダイオード９４の検出信号を増幅
する増幅トランジスタ９３、信号を読み出すラインを選
択するアドレス容量９５、検出部９３に蓄積された信号
電荷をリセットするリセットトランジスタ９６からな
る。
を示す図である。同図に示すように、この単位セルは、
ｎ型拡散領域の表面にｐ型拡散層の形成されたフォトダ
イオード９４、フォトダイオード９４の検出信号を増幅
する増幅トランジスタ９３、信号を読み出すラインを選
択するアドレス容量９５、検出部９３に蓄積された信号
電荷をリセットするリセットトランジスタ９６からな
る。
【００６６】同図において、１単位セルのみを示してい
るが、実際にはこれよりも多数の単位セルが二次元状に
配置されている。次に、このようなフォトダイオードを
形成するｎ型拡散領域の表面にｐ型拡散層の形成された
フォトダイオード９４を有する単位セルの動作につい
て、図１１のタイミングチャート及び図１２の電位分布
図を参照し説明する。
るが、実際にはこれよりも多数の単位セルが二次元状に
配置されている。次に、このようなフォトダイオードを
形成するｎ型拡散領域の表面にｐ型拡散層の形成された
フォトダイオード９４を有する単位セルの動作につい
て、図１１のタイミングチャート及び図１２の電位分布
図を参照し説明する。
【００６７】まず、図１１において、ｔ＝１において
は、図１２（ａ）に示すように、フォトダイオード９４
に信号電荷が蓄積されている。次に、垂直シフトレジス
タからアドレス線９７に、第１の電位を有するアドレス
パルスが印加されると、図１２（ｂ）に示すようにフォ
トダイオード９４に蓄積された一部の電荷が検出部に蓄
積され（ｔ＝２）、この検出部９３に蓄積された電荷に
対応する電圧が増幅トランジスタ９２を介して信号線９
１に出力される。
は、図１２（ａ）に示すように、フォトダイオード９４
に信号電荷が蓄積されている。次に、垂直シフトレジス
タからアドレス線９７に、第１の電位を有するアドレス
パルスが印加されると、図１２（ｂ）に示すようにフォ
トダイオード９４に蓄積された一部の電荷が検出部に蓄
積され（ｔ＝２）、この検出部９３に蓄積された電荷に
対応する電圧が増幅トランジスタ９２を介して信号線９
１に出力される。
【００６８】次に、前記第１の電位よりも高い第２の電
位がアドレス線９７に印加され、フォトダイオード９４
に蓄積された全ての残存電荷が検出部に蓄積される。そ
して、アドレス線９７に第２の電位が印加されている状
態で、リセット線９８にリセットパルスが印加される
と、図１２（ｃ）に示すように、検出部に蓄積されてい
た電荷がリセットトランジスタ９６を介して、ドレイン
線に排出される。
位がアドレス線９７に印加され、フォトダイオード９４
に蓄積された全ての残存電荷が検出部に蓄積される。そ
して、アドレス線９７に第２の電位が印加されている状
態で、リセット線９８にリセットパルスが印加される
と、図１２（ｃ）に示すように、検出部に蓄積されてい
た電荷がリセットトランジスタ９６を介して、ドレイン
線に排出される。
【００６９】従って、本実施の形態のＭＯＳ型固体撮像
装置によれば、フォトダイオードを形成するｎ型拡散層
３８の表面の全てにｐ型拡散領域８１を形成することに
より、ｎ型拡散層３８の電位を低くすることがきるの
で、リセット時に残存する電荷の全て或いは大部分は検
出部に蓄積され、その結果、実質的にフォトダイオード
の容量が小さくなり、リセット時に発生する熱雑音を小
さくすることができる。
装置によれば、フォトダイオードを形成するｎ型拡散層
３８の表面の全てにｐ型拡散領域８１を形成することに
より、ｎ型拡散層３８の電位を低くすることがきるの
で、リセット時に残存する電荷の全て或いは大部分は検
出部に蓄積され、その結果、実質的にフォトダイオード
の容量が小さくなり、リセット時に発生する熱雑音を小
さくすることができる。
【００７０】また、ｐ型拡散層は、半導体基板が空乏化
しない程度の濃度であるため、基板界面で発生する暗電
流が抑圧され、Ｓ／Ｎ比が向上する。さらに、フォトダ
イオードを形成するｎ型拡散層３８の表面の全てにｐ型
拡散領域８１を形成することにより、信号読みだし時及
びリセット時にフォトダイオードに残存する電荷が少な
く、その結果、信号の直線性が保証される。
しない程度の濃度であるため、基板界面で発生する暗電
流が抑圧され、Ｓ／Ｎ比が向上する。さらに、フォトダ
イオードを形成するｎ型拡散層３８の表面の全てにｐ型
拡散領域８１を形成することにより、信号読みだし時及
びリセット時にフォトダイオードに残存する電荷が少な
く、その結果、信号の直線性が保証される。
【００７１】なお、上述の動作説明においては、フォト
ダイオードを形成するｎ型拡散領域の全てにｐ型拡散領
域を形成した場合について説明したが、図４に示したよ
うにフォトダイオードを形成する領域の一部にｐ型拡散
領域を形成した場合、図６に示したようにフォトダイオ
ード及び検出部の一部にｐ型拡散領域を形成した場合、
図８に示したように、リセットゲートと検出部との間に
フォトダイオードを配置し、このフォトダイオードの表
面にｐ型拡散領域８１を形成した場合にも同様の効果が
得られることはいうまでもない。 ＜第２の実施の形態＞次に、本発明の第２の実施の形態
に係るＭＯＳ型固体撮像装置について説明する。
ダイオードを形成するｎ型拡散領域の全てにｐ型拡散領
域を形成した場合について説明したが、図４に示したよ
うにフォトダイオードを形成する領域の一部にｐ型拡散
領域を形成した場合、図６に示したようにフォトダイオ
ード及び検出部の一部にｐ型拡散領域を形成した場合、
図８に示したように、リセットゲートと検出部との間に
フォトダイオードを配置し、このフォトダイオードの表
面にｐ型拡散領域８１を形成した場合にも同様の効果が
得られることはいうまでもない。 ＜第２の実施の形態＞次に、本発明の第２の実施の形態
に係るＭＯＳ型固体撮像装置について説明する。
【００７２】図１３（ａ）及び図１３（ｂ）は、本実施
の形態のＭＯＳ型固体撮像装置の単位セルのフォトダイ
オードと検出部との断面を示す図である。同図におい
て、１０１はフォトダイオードを形成するｎ型拡散層、
１０２は、フォトダイオード１０１の表面の全てに形成
されるｐ型拡散領域、１０３は、検出部を形成するｎ型
拡散層、１０４はｐ型基板、１０５はフォトダイオード
１０１に蓄積された信号を読み出すためのアドレス容量
である。
の形態のＭＯＳ型固体撮像装置の単位セルのフォトダイ
オードと検出部との断面を示す図である。同図におい
て、１０１はフォトダイオードを形成するｎ型拡散層、
１０２は、フォトダイオード１０１の表面の全てに形成
されるｐ型拡散領域、１０３は、検出部を形成するｎ型
拡散層、１０４はｐ型基板、１０５はフォトダイオード
１０１に蓄積された信号を読み出すためのアドレス容量
である。
【００７３】フォトダイオードは、フローティングであ
るが、フォトダイオード１０１の表面にｐ型拡散領域を
形成するＢＰＤ構造とすることによって、界面が０
［ｖ］に固定される。
るが、フォトダイオード１０１の表面にｐ型拡散領域を
形成するＢＰＤ構造とすることによって、界面が０
［ｖ］に固定される。
【００７４】本実施の形態のＭＯＳ型個体撮像装置にお
いては、フォトダイオード１０１と検出部１０３とが合
わさって短チャネルＭＯＳ型トランジスタに該当する。
すなわち、フォトダイオード１０１がソースに該当し、
検出部１０３がドレインに該当する。また、このとき、
フォトダイオード１０１と検出部１０３との間が転送ゲ
ート１０６に該当することになる。この転送ゲート１０
６には、所定のバイアス電圧が加わっているが、そのバ
イアス電圧の大きさは、フォトダイオード１０１に蓄積
された電荷を検出部１０３に転送することができるよう
な大きさの電圧ではない。
いては、フォトダイオード１０１と検出部１０３とが合
わさって短チャネルＭＯＳ型トランジスタに該当する。
すなわち、フォトダイオード１０１がソースに該当し、
検出部１０３がドレインに該当する。また、このとき、
フォトダイオード１０１と検出部１０３との間が転送ゲ
ート１０６に該当することになる。この転送ゲート１０
６には、所定のバイアス電圧が加わっているが、そのバ
イアス電圧の大きさは、フォトダイオード１０１に蓄積
された電荷を検出部１０３に転送することができるよう
な大きさの電圧ではない。
【００７５】図１３（ａ）は、アドレス容量１０５に小
さな電圧を加えた場合の様子を示す半導体基板の断面図
であり、図１３（ｂ）は、アドレス容量１０５に大きな
電圧を加えた場合の様子を示す半導体基板の断面図であ
る。
さな電圧を加えた場合の様子を示す半導体基板の断面図
であり、図１３（ｂ）は、アドレス容量１０５に大きな
電圧を加えた場合の様子を示す半導体基板の断面図であ
る。
【００７６】また、図１４は、このような電圧をアドレ
ス容量１０５に加えた場合のフォトダイオード１０１、
検出部１０３の電位分布を示す図である。図１３（ａ）
及び図１４に示すように、アドレス容量１０５に加えら
れる電圧が小さい場合には、フォトダイオードに蓄積さ
れた電荷は、検出部１０３に到達されることはない。
ス容量１０５に加えた場合のフォトダイオード１０１、
検出部１０３の電位分布を示す図である。図１３（ａ）
及び図１４に示すように、アドレス容量１０５に加えら
れる電圧が小さい場合には、フォトダイオードに蓄積さ
れた電荷は、検出部１０３に到達されることはない。
【００７７】しかしながら、図１３（ｂ）及び図１４に
示すように、アドレス容量１０５に加えられる電圧が大
きい場合には、２次元効果により検出部１０３（ドレイ
ンに相当）下の空乏層がフォトダイオード１０１端（ソ
ース端）にまで到達する。また、この時、フォトダイオ
ード１０１の端の電位障壁は、ドレイン電圧によって変
調を受け、その障壁の高さが低下する。これをドレイン
有機障壁低下現象(DIBI; Drain-Induced Barrier lower
ing)という。
示すように、アドレス容量１０５に加えられる電圧が大
きい場合には、２次元効果により検出部１０３（ドレイ
ンに相当）下の空乏層がフォトダイオード１０１端（ソ
ース端）にまで到達する。また、この時、フォトダイオ
ード１０１の端の電位障壁は、ドレイン電圧によって変
調を受け、その障壁の高さが低下する。これをドレイン
有機障壁低下現象(DIBI; Drain-Induced Barrier lower
ing)という。
【００７８】このドレイン有機障壁低下現象により、フ
ォトダイオード１０１の信号電荷が検出部１０３へと完
全転送される。すなわち、本実施の形態のＭＯＳ型固体
撮像装置の単位セルにおいては、アドレス容量に大きな
電圧を印加させることにより、フォトダイオード１０１
（ソース）から検出部（ドレイン）にパンチスルー効果
によって信号電荷の転送を行なう。
ォトダイオード１０１の信号電荷が検出部１０３へと完
全転送される。すなわち、本実施の形態のＭＯＳ型固体
撮像装置の単位セルにおいては、アドレス容量に大きな
電圧を印加させることにより、フォトダイオード１０１
（ソース）から検出部（ドレイン）にパンチスルー効果
によって信号電荷の転送を行なう。
【００７９】なお、検出部に蓄積された電荷をリセット
トランジスタを介してドレイン線に排出する動作、検出
部に蓄積された電荷を増幅トランジスタを介して信号線
に出力する動作については、上述の第１の実施の形態に
おいて述べた動作と同様である。
トランジスタを介してドレイン線に排出する動作、検出
部に蓄積された電荷を増幅トランジスタを介して信号線
に出力する動作については、上述の第１の実施の形態に
おいて述べた動作と同様である。
【００８０】また、上述の説明においては、ゲート１０
６に所定のバイアス電圧を加える場合について説明した
が、このゲート１０６はなくてもよい。従って、本実施
の形態のＭＯＳ型固体撮像装置によれば、パンチスルー
効果によって、フォトダイオード１０１に蓄積された電
荷を検出部１０３に転送するので、転送ゲートを設ける
必要がなく、その結果、開口率を低減することなく単位
セルの微細化を実現することができる。 ＜第３の実施の形態＞次に、本発明の第３の実施の形態
に係るＭＯＳ型固体撮像装置について説明する。本実施
の形態のＭＯＳ型固体撮像装置の単位セルは、図２３に
示すような転送トランジスタを有する構成のものとす
る。
６に所定のバイアス電圧を加える場合について説明した
が、このゲート１０６はなくてもよい。従って、本実施
の形態のＭＯＳ型固体撮像装置によれば、パンチスルー
効果によって、フォトダイオード１０１に蓄積された電
荷を検出部１０３に転送するので、転送ゲートを設ける
必要がなく、その結果、開口率を低減することなく単位
セルの微細化を実現することができる。 ＜第３の実施の形態＞次に、本発明の第３の実施の形態
に係るＭＯＳ型固体撮像装置について説明する。本実施
の形態のＭＯＳ型固体撮像装置の単位セルは、図２３に
示すような転送トランジスタを有する構成のものとす
る。
【００８１】図１５（ａ）及び図１５（ｂ）は、本実施
の形態のＭＯＳ型固体撮像装置の単位セルのフォトダイ
オード（ＰＤ）、転送ゲート（ＴＧ）、検出部、リセッ
トゲート（ＲＳ）、リセットドレイン（ＲＤ）の電位分
布図である。
の形態のＭＯＳ型固体撮像装置の単位セルのフォトダイ
オード（ＰＤ）、転送ゲート（ＴＧ）、検出部、リセッ
トゲート（ＲＳ）、リセットドレイン（ＲＤ）の電位分
布図である。
【００８２】図１５（ａ）は、低照度の信号電荷を蓄積
した場合の電位分布を示しており、図１５（ｂ）は、転
送ゲートをオンにした後の電位分布を示す図である。図
１５（ｂ）に示すように、低照度の場合には、信号電荷
は検出部へ完全転送される。ここで、フォトダイオード
の容量をＣｐ、検出部容量（転送ゲート容量を含む）を
Ｃｄとすると、低照度ではＣｄで電荷−電圧変換が行な
われることになる。
した場合の電位分布を示しており、図１５（ｂ）は、転
送ゲートをオンにした後の電位分布を示す図である。図
１５（ｂ）に示すように、低照度の場合には、信号電荷
は検出部へ完全転送される。ここで、フォトダイオード
の容量をＣｐ、検出部容量（転送ゲート容量を含む）を
Ｃｄとすると、低照度ではＣｄで電荷−電圧変換が行な
われることになる。
【００８３】光発生した信号電荷Ｑsmall の電圧Ｓsmal
l への変換は、検出部容量Ｃｄにより、Ｓsmall ＝Ｑsm
all ／Ｃｄで表わされる。図１６（ａ）は、高輝度の信
号電荷を蓄積した場合の電位分布を示しており、図１６
（ｂ）は、転送ゲートをオンにした後の電位分布を示す
図である。
l への変換は、検出部容量Ｃｄにより、Ｓsmall ＝Ｑsm
all ／Ｃｄで表わされる。図１６（ａ）は、高輝度の信
号電荷を蓄積した場合の電位分布を示しており、図１６
（ｂ）は、転送ゲートをオンにした後の電位分布を示す
図である。
【００８４】この状態においては、多量の信号電荷が蓄
積されているため、フォトダイオードから検出部への信
号電荷の転送の途中で、検出部の電位とフォトダイオー
ドの電位とが平衡状態になり、これ以上の信号電荷を検
出部へと転送することができなくなる。
積されているため、フォトダイオードから検出部への信
号電荷の転送の途中で、検出部の電位とフォトダイオー
ドの電位とが平衡状態になり、これ以上の信号電荷を検
出部へと転送することができなくなる。
【００８５】つまり、フォトダイオードに残留している
信号電荷の分だけ、信号を圧縮したことになる。圧縮す
る比率は、フォトダイオード容量Ｃｐと検出部容量Ｃｄ
とを並列に接続した場合の容量をＣ（＝Ｃｐ＋Ｃｄ）と
すると、Ｑ＝ＣＶで表される電位変化を増幅トランジス
タのゲートへ伝達する。
信号電荷の分だけ、信号を圧縮したことになる。圧縮す
る比率は、フォトダイオード容量Ｃｐと検出部容量Ｃｄ
とを並列に接続した場合の容量をＣ（＝Ｃｐ＋Ｃｄ）と
すると、Ｑ＝ＣＶで表される電位変化を増幅トランジス
タのゲートへ伝達する。
【００８６】なお、高輝度の信号を転送した後にフォト
ダイオードに残留した信号電荷は、信号サンプル後にド
レインから検出部経由でフォトダイオードへとバイアス
電荷を注入し、転送ゲートとリセットトランジスタとで
スライスリセットを行なうことで、フォトダイオードに
残存電荷を残さずにリセットを行なうことができる。
ダイオードに残留した信号電荷は、信号サンプル後にド
レインから検出部経由でフォトダイオードへとバイアス
電荷を注入し、転送ゲートとリセットトランジスタとで
スライスリセットを行なうことで、フォトダイオードに
残存電荷を残さずにリセットを行なうことができる。
【００８７】図１７は、このような信号電荷の転送を行
なった場合の光電変換特性を示す図である。同図に示す
ように、低照度側では検出部容量Ｃｄで電荷−電圧変換
を行ない、高輝度側ではフォトダイオード容量Ｃｐと検
出部容量Ｃｄとの和で（Ｃｐ＋Ｃｄ）で電圧変換を行な
うので、高輝度側で信号が圧縮されている。これによ
り、センサーのダイナミックレンジを拡大することがで
きる。
なった場合の光電変換特性を示す図である。同図に示す
ように、低照度側では検出部容量Ｃｄで電荷−電圧変換
を行ない、高輝度側ではフォトダイオード容量Ｃｐと検
出部容量Ｃｄとの和で（Ｃｐ＋Ｃｄ）で電圧変換を行な
うので、高輝度側で信号が圧縮されている。これによ
り、センサーのダイナミックレンジを拡大することがで
きる。
【００８８】高輝度と低照度との切り替え点（Ｋｎｅｅ
点）は、フォトダイオードの空乏電位によって規定され
るが、さらに、検出部をリセットするときのリセットゲ
ート電圧でも同様に規定することができる。
点）は、フォトダイオードの空乏電位によって規定され
るが、さらに、検出部をリセットするときのリセットゲ
ート電圧でも同様に規定することができる。
【００８９】従って、本実施の形態のＭＯＳ型固体撮像
装置によれば、低照度側では検出部容量Ｃｄで電荷−電
圧変換を行ない、高輝度側ではフォトダイオード容量Ｃ
ｐと検出部容量Ｃｄとの和で（Ｃｐ＋Ｃｄ）で電圧変換
を行なうので、ＭＯＳ型固体撮像装置のダイナミックレ
ンジを拡大することができる。
装置によれば、低照度側では検出部容量Ｃｄで電荷−電
圧変換を行ない、高輝度側ではフォトダイオード容量Ｃ
ｐと検出部容量Ｃｄとの和で（Ｃｐ＋Ｃｄ）で電圧変換
を行なうので、ＭＯＳ型固体撮像装置のダイナミックレ
ンジを拡大することができる。
【００９０】また、低照度の場合には、フォトダイオー
ドの電荷を検出部に完全転送するので、ランダム雑音が
発生することがない。なお、高輝度の場合には、フォト
ダイオードから検出部への信号電荷の転送の末期には弱
反転モードになり、チャネルの雑音により、ランダム雑
音が発生するが、このようなランダム雑音は、高輝度の
場合には問題にならない。
ドの電荷を検出部に完全転送するので、ランダム雑音が
発生することがない。なお、高輝度の場合には、フォト
ダイオードから検出部への信号電荷の転送の末期には弱
反転モードになり、チャネルの雑音により、ランダム雑
音が発生するが、このようなランダム雑音は、高輝度の
場合には問題にならない。
【００９１】
【発明の効果】以上詳記したように、本発明によれば、
リーク電流による雑音によって発生する再生画面の画質
の劣化を防止することができる。また、本発明によれ
ば、開口率を低減することなく単位セルの微細化を実現
することができる。さらに、本発明によれば、ダイナミ
ックレンジを低下させることなく単位セルの微細化を実
現することができる。
リーク電流による雑音によって発生する再生画面の画質
の劣化を防止することができる。また、本発明によれ
ば、開口率を低減することなく単位セルの微細化を実現
することができる。さらに、本発明によれば、ダイナミ
ックレンジを低下させることなく単位セルの微細化を実
現することができる。
【図１】本発明の第１の実施の形態にかかるＭＯＳ型固
体撮像装置の単位セルのレイアウトを示す図である。
体撮像装置の単位セルのレイアウトを示す図である。
【図２】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の単位セルの断面を示す断面図である。
装置の単位セルの断面を示す断面図である。
【図３】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の単位セルの電位分布を示す図である。
装置の単位セルの電位分布を示す図である。
【図４】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の単位セルの他のレイアウトを示す図である。
装置の単位セルの他のレイアウトを示す図である。
【図５】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の単位セルの電位分布を示す図である。
装置の単位セルの電位分布を示す図である。
【図６】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の単位セルの他のレイアウトを示す図である。
装置の単位セルの他のレイアウトを示す図である。
【図７】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の単位セルの電位分布を示す図である。
装置の単位セルの電位分布を示す図である。
【図８】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の単位セルの他のレイアウトを示す図である。
装置の単位セルの他のレイアウトを示す図である。
【図９】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の単位セルの電位分布を示す図である。
装置の単位セルの電位分布を示す図である。
【図１０】同第１の実施の形態におけるＭＯＳ型固体撮
像装置の単位セルの回路構成を示す図である。
像装置の単位セルの回路構成を示す図である。
【図１１】同第１の実施の形態におけるＭＯＳ型固体撮
像装置の単位セルの動作を説明するためのタイミングチ
ャートである。
像装置の単位セルの動作を説明するためのタイミングチ
ャートである。
【図１２】同第１の実施の形態におけるＭＯＳ型固体撮
像装置の単位セルの電位分布を示す図である。
像装置の単位セルの電位分布を示す図である。
【図１３】本発明の第２の実施の形態にかかるＭＯＳ型
固体撮像装置の単位セルの断面図である。
固体撮像装置の単位セルの断面図である。
【図１４】同第２の実施の形態におけるＭＯＳ型固体撮
像装置の単位セルの電位分布を示す図である。
像装置の単位セルの電位分布を示す図である。
【図１５】本発明の第３の実施の形態におけるＭＯＳ型
固体撮像装置の単位セルの電位分布を示す図である。
固体撮像装置の単位セルの電位分布を示す図である。
【図１６】同第３の実施の形態におけるＭＯＳ型固体撮
像装置の単位セルの電位分布を示す図である。
像装置の単位セルの電位分布を示す図である。
【図１７】同第３の実施の形態におけるＭＯＳ型固体撮
像装置の光電変換特性を示す図である。
像装置の光電変換特性を示す図である。
【図１８】従来のＭＯＳ型固体撮像装置の回路構成を示
す図である。
す図である。
【図１９】従来のＭＯＳ型固体撮像装置の動作を示すタ
イミングチャートである。
イミングチャートである。
【図２０】従来のＭＯＳ型固体撮像装置の単位セルの平
面構造を示す図である。
面構造を示す図である。
【図２１】従来のＭＯＳ型固体撮像装置の単位セルの断
面構造を示す図である。
面構造を示す図である。
【図２２】従来のＭＯＳ型固体撮像装置の電位分布を示
す図である。
す図である。
【図２３】従来のＭＯＳ型固体撮像装置の回路構成を示
す図である。
す図である。
【図２４】従来のＭＯＳ型固体撮像装置の動作を示すタ
イミングチャートである。
イミングチャートである。
【図２５】従来のＭＯＳ型固体撮像装置の単位セルの詳
細な構成を示す図である。
細な構成を示す図である。
１−１−１，１−１−２，〜，１−２−２…フォトダイ
オード、 ２−１−１，２−１−２，〜，２−２−２…増幅トラン
ジスタ、 ３−１−１，３−１−２，〜，３−２−２…垂直選択ト
ランジスタ、 ４−１−１，４−１−２，〜，４−２−２…リセットト
ランジスタ、 ５…垂直シフトレジスタ、 ６−１，６−２…水平アドレス線、 ７−１，７−２…リセット線、 ８−１，８−２…垂直信号線、 ９−１，９−２…負荷トランジスタ、 １０−１，１０−２…信号取り込みトランジスタ、 １１−１，１１−２…増幅信号蓄積容量、 １２−１，１２−２…水平選択トランジスタ、 １３…水平シフトレジスタ、 １４…信号取り込みトランジスタの共通ゲート、 １５…水平信号線、 ２１−１、２１−２…アドレスパルス、 ２２−１，２２−２…リセットパルス、 ２３−１，２３−２…水平選択パルス、 ２４−１，２４−２…出力信号、 ３１…増幅トランジスタの制御電極である増幅ゲート、 ３２…リセットゲート、 ３３…検出部、 ３４…フォトダイオード、 ３５…電極、 ３６…リセットドレイン、 ３７…ｐ型基板、 ３９…ｎ型拡散層、 ４０…アドレスゲート、 ４１…転送パルス、 ４２…アドレスパルス、 ４３…リセットパルス、 ４４…クランプパルス、 ４５…サンプルホールドパルス、 ４６…水平選択パルス、 ５１…電源線、 ５２…転送信号線、 ５３…アドレス容量、 ５４…転送トランジスタ、 ５５…検出部、 ６０…クランプ容量、 ６１…クランプトランジスタ、 ６２…サンプルホールドトランジスタ、 ６３…サンプルホールド容量、 ６４…水平信号線、 ６５…クランプノード、 ６６…クランプ電源、 ６７…水平選択トランジスタ、 ７１…オーバフローコントロールゲート、 ８１…ｐ型拡散領域、 ９１…信号線、 ９２…増幅トランジスタ、 ９３…検出部、 ９４…フォトダイオード、 ９５…アドレス容量、 ９６…リセットトランジスタ、 ９７…アドレス線、 ９８…リセット線、 １０１…ｎ型拡散層、 １０２…ｎ型拡散層、 １０３…ｎ型拡散層、 １０４…ｐ型基板、 １０５…アドレス容量、 １０６…転送ゲート。
オード、 ２−１−１，２−１−２，〜，２−２−２…増幅トラン
ジスタ、 ３−１−１，３−１−２，〜，３−２−２…垂直選択ト
ランジスタ、 ４−１−１，４−１−２，〜，４−２−２…リセットト
ランジスタ、 ５…垂直シフトレジスタ、 ６−１，６−２…水平アドレス線、 ７−１，７−２…リセット線、 ８−１，８−２…垂直信号線、 ９−１，９−２…負荷トランジスタ、 １０−１，１０−２…信号取り込みトランジスタ、 １１−１，１１−２…増幅信号蓄積容量、 １２−１，１２−２…水平選択トランジスタ、 １３…水平シフトレジスタ、 １４…信号取り込みトランジスタの共通ゲート、 １５…水平信号線、 ２１−１、２１−２…アドレスパルス、 ２２−１，２２−２…リセットパルス、 ２３−１，２３−２…水平選択パルス、 ２４−１，２４−２…出力信号、 ３１…増幅トランジスタの制御電極である増幅ゲート、 ３２…リセットゲート、 ３３…検出部、 ３４…フォトダイオード、 ３５…電極、 ３６…リセットドレイン、 ３７…ｐ型基板、 ３９…ｎ型拡散層、 ４０…アドレスゲート、 ４１…転送パルス、 ４２…アドレスパルス、 ４３…リセットパルス、 ４４…クランプパルス、 ４５…サンプルホールドパルス、 ４６…水平選択パルス、 ５１…電源線、 ５２…転送信号線、 ５３…アドレス容量、 ５４…転送トランジスタ、 ５５…検出部、 ６０…クランプ容量、 ６１…クランプトランジスタ、 ６２…サンプルホールドトランジスタ、 ６３…サンプルホールド容量、 ６４…水平信号線、 ６５…クランプノード、 ６６…クランプ電源、 ６７…水平選択トランジスタ、 ７１…オーバフローコントロールゲート、 ８１…ｐ型拡散領域、 ９１…信号線、 ９２…増幅トランジスタ、 ９３…検出部、 ９４…フォトダイオード、 ９５…アドレス容量、 ９６…リセットトランジスタ、 ９７…アドレス線、 ９８…リセット線、 １０１…ｎ型拡散層、 １０２…ｎ型拡散層、 １０３…ｎ型拡散層、 １０４…ｐ型基板、 １０５…アドレス容量、 １０６…転送ゲート。
フロントページの続き (72)発明者 馬渕 圭司 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 宮川 良平 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 飯田 義典 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (5)
- 【請求項１】 半導体基板上に複数の単位セルが形成さ
れたＭＯＳ型固体撮像装置において、 前記単位セルは、 前記半導体基板上の一部に形成され、光を電荷に変換す
る第１の導電型の光電変換領域と、 前記光電変換領域の表面の少なくとも一部に形成され、
前記半導体基板の界面を空乏化させない濃度の前記第１
の導電型とは異なる第２の導電型の第２導電型領域とを
具備したことを特徴とするＭＯＳ型固体撮像装置。 - 【請求項２】 半導体基板上の一部に形成され、光を電
荷に変換する第１の導電型の光電変換領域と、 前記光電変換領域にて変換された電荷を蓄積し、且つ前
記半導体基板上の一部に形成された前記第１の導電型の
電荷蓄積領域と、 前記光電変換領域の表面の少なくとも一部に形成され、
前記半導体基板の界面を空乏化させない濃度の前記第１
の導電型とは異なる第２の導電型の第２導電型領域と、 前記電荷蓄積領域に蓄積された電荷に対応する電圧を出
力する電圧出力手段と、 前記電荷蓄積領域に蓄積された電荷を排出する電荷排出
手段とを具備した単位セルを複数備えたＭＯＳ型固体撮
像装置の駆動方法において、 前記電荷蓄積領域を第１の電位にすることにより前記光
電変換領域にて変換された電荷の一部を前記電荷蓄積領
域に蓄積し、前記電圧出力手段によって電荷蓄積領域に
蓄積された電荷に対応する電圧を出力し、 前記電荷蓄積領域を前記第１の電位よりも高い第２の電
位にすることにより前記光電変換領域に残存する電荷を
前記電荷蓄積領域に蓄積し、 前記電荷排出手段により前記電荷蓄積領域に蓄積された
電荷を排出することを特徴とするＭＯＳ型固体撮像装置
の駆動方法。 - 【請求項３】 半導体基板上に複数の単位セルが形成さ
れたＭＯＳ型固体撮像装置において、 前記単位セルは、 光を電荷に変換する光電変換手段と、 前記光電変換手段から出力された電荷を保持する電荷保
持手段と、 前記光電変換手段にて変換された電荷をパンチスルー効
果によって前記電荷保持手段に転送するアドレス手段と
を具備したことを特徴とするＭＯＳ型固体撮像装置。 - 【請求項４】 光を電荷に変換する光電変換手段と、 前記光電変換手段から転送された電荷を保持する電荷保
持手段と、 前記光電変換手段にて変換された電荷をパンチスルー効
果によって前記電荷保持手段に転送するアドレス手段
と、 前記アドレス手段によって前記電荷保持手段に転送され
た電荷に対応する電圧を出力する電圧出力手段と、 前記電荷保持手段に保持された電荷をリセットするリセ
ット手段とを具備した単位セルを複数備えたＭＯＳ型固
体撮像装置において、 前記リセット手段により前記電荷保持手段に保持された
電荷をリセットし、 前記アドレス手段により前記光電変換手段にて変換され
た電荷をパンチスルー効果によって前記電荷保持手段に
転送し、 前記電圧出力手段により前記電荷保持手段に保持された
電荷に対応する電圧を出力することを特徴とするＭＯＳ
型固体撮像装置の駆動方法。 - 【請求項５】 複数の単位セルを備えたＭＯＳ型固体撮
像装置において、 前記単位セルは、 光を電荷に変換する光電変換手段と、 前記光電変換手段から転送された電荷を保持する電荷保
持手段と、 前記光電変換手段によって変換された電荷が所定の電荷
量以下である場合には、前記光電変換手段によって変換
された電荷の全てを前記電荷保持手段に転送し、前記光
電変換手段によって変換された電荷が前記所定の電荷量
以上である場合には、前記光電変換手段によって変換さ
れた電荷の一部を前記電荷保持手段に転送する転送ゲー
トと、 前記電荷保持手段に転送された電荷に対応する電圧を出
力する電圧出力手段とを具備したことを特徴とするＭＯ
Ｓ型固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24787296A JP3310176B2 (ja) | 1996-09-19 | 1996-09-19 | Ｍｏｓ型固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24787296A JP3310176B2 (ja) | 1996-09-19 | 1996-09-19 | Ｍｏｓ型固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098175A true JPH1098175A (ja) | 1998-04-14 |
| JP3310176B2 JP3310176B2 (ja) | 2002-07-29 |
Family
ID=17169880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24787296A Expired - Fee Related JP3310176B2 (ja) | 1996-09-19 | 1996-09-19 | Ｍｏｓ型固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310176B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399485B1 (en) | 1999-07-28 | 2002-06-04 | Nec Corporation | Semiconductor device with silicide layers and method of forming the same |
| EP1231642A1 (fr) * | 2001-02-12 | 2002-08-14 | STMicroelectronics S.A. | Photodétecteur à trois transistors |
| JP2003023144A (ja) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6677656B2 (en) | 2001-02-12 | 2004-01-13 | Stmicroelectronics S.A. | High-capacitance photodiode |
| US6960799B2 (en) | 1998-07-28 | 2005-11-01 | Stmicroelectronics A.A. | Image sensor with a photodiode array |
| JP2005537654A (ja) * | 2002-08-30 | 2005-12-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | イメージセンサ、イメージセンサを備えたカメラシステム、及び、そのような装置の製造方法 |
| US6984817B2 (en) * | 2001-05-09 | 2006-01-10 | Stmicroelectronic S.A. | CMOS-type photodetector for improved charge transfer from the photodetector to a MOS transistor |
| JP2006502585A (ja) * | 2002-10-07 | 2006-01-19 | ジャオ，リシン | 画素イメージセンサ |
| JP2007180538A (ja) * | 2005-12-28 | 2007-07-12 | Dongbu Electronics Co Ltd | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP2008113400A (ja) * | 2006-10-02 | 2008-05-15 | Seiko Epson Corp | 単位回路の駆動方法、電気光学装置および電子機器 |
| JP2008244965A (ja) * | 2007-03-28 | 2008-10-09 | Seiko Epson Corp | 検出装置、その駆動方法、および電子機器 |
| JP2017519368A (ja) * | 2014-06-13 | 2017-07-13 | ニュー イメージング テクノロジーズ | Ｃ−ｍｏｓ光電電荷転送セル及びそのようなセルのセットを含むアレイセンサ |
| WO2019107083A1 (ja) * | 2017-11-30 | 2019-06-06 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
-
1996
- 1996-09-19 JP JP24787296A patent/JP3310176B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960799B2 (en) | 1998-07-28 | 2005-11-01 | Stmicroelectronics A.A. | Image sensor with a photodiode array |
| US6399485B1 (en) | 1999-07-28 | 2002-06-04 | Nec Corporation | Semiconductor device with silicide layers and method of forming the same |
| EP1231642A1 (fr) * | 2001-02-12 | 2002-08-14 | STMicroelectronics S.A. | Photodétecteur à trois transistors |
| FR2820882A1 (fr) * | 2001-02-12 | 2002-08-16 | St Microelectronics Sa | Photodetecteur a trois transistors |
| US6677656B2 (en) | 2001-02-12 | 2004-01-13 | Stmicroelectronics S.A. | High-capacitance photodiode |
| US6781169B2 (en) | 2001-02-12 | 2004-08-24 | Stmicroelectronics S.A. | Photodetector with three transistors |
| US6984817B2 (en) * | 2001-05-09 | 2006-01-10 | Stmicroelectronic S.A. | CMOS-type photodetector for improved charge transfer from the photodetector to a MOS transistor |
| JP2003023144A (ja) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2005537654A (ja) * | 2002-08-30 | 2005-12-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | イメージセンサ、イメージセンサを備えたカメラシステム、及び、そのような装置の製造方法 |
| JP2006502585A (ja) * | 2002-10-07 | 2006-01-19 | ジャオ，リシン | 画素イメージセンサ |
| JP2007180538A (ja) * | 2005-12-28 | 2007-07-12 | Dongbu Electronics Co Ltd | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP2008113400A (ja) * | 2006-10-02 | 2008-05-15 | Seiko Epson Corp | 単位回路の駆動方法、電気光学装置および電子機器 |
| JP2008244965A (ja) * | 2007-03-28 | 2008-10-09 | Seiko Epson Corp | 検出装置、その駆動方法、および電子機器 |
| JP2017519368A (ja) * | 2014-06-13 | 2017-07-13 | ニュー イメージング テクノロジーズ | Ｃ−ｍｏｓ光電電荷転送セル及びそのようなセルのセットを含むアレイセンサ |
| WO2019107083A1 (ja) * | 2017-11-30 | 2019-06-06 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| CN111095560A (zh) * | 2017-11-30 | 2020-05-01 | 松下知识产权经营株式会社 | 摄像装置 |
| JPWO2019107083A1 (ja) * | 2017-11-30 | 2020-10-08 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| US11393858B2 (en) | 2017-11-30 | 2022-07-19 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| US12094895B2 (en) | 2017-11-30 | 2024-09-17 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device with multiple diffusion regions and capacitor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3310176B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200328240A1 (en) | Imaging device and imaging system | |
| JP5934930B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP5257176B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
| CN202395873U (zh) | 固体摄像器件和电子装置 | |
| JP4267095B2 (ja) | 共有された増幅器読出しを有する能動画素画像センサ | |
| US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
| JP5089017B2 (ja) | 固体撮像装置及び固体撮像システム | |
| JP5091964B2 (ja) | 固体撮像装置 | |
| US20050128327A1 (en) | Device and method for image sensing | |
| US20130201376A1 (en) | Solid-state imaging device and driving method as well as electronic apparatus | |
| US8698061B2 (en) | Image sensors, methods, and pixels with storage and transfer gates | |
| CN112216709A (zh) | 用于在背照式高动态范围图像传感器像素中提高全局快门效率的方法和电路 | |
| JP2011015219A (ja) | 固体撮像装置 | |
| KR20160018506A (ko) | 분할-게이트 조건부-재설정 이미지 센서 | |
| JP2008167004A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP2013005396A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
| JP3310176B2 (ja) | Ｍｏｓ型固体撮像装置 | |
| JP3337976B2 (ja) | 撮像装置 | |
| JP2000059688A (ja) | 光電変換装置 | |
| Oba et al. | A 1/4 inch 330 K square pixel progressive scan CMOS active pixel image sensor | |
| JPH09247536A (ja) | Ｍｏｓ型固体撮像装置及びその駆動方法 | |
| JP4115152B2 (ja) | 撮像装置 | |
| JP2018085709A (ja) | 読出し制御回路、固体撮像素子、および撮像素子の駆動方法 | |
| US8908071B2 (en) | Pixel to pixel charge copier circuit apparatus, systems, and methods | |
| JP2000209508A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |