JPH1098269A

JPH1098269A - 回路基板

Info

Publication number: JPH1098269A
Application number: JP8271900A
Authority: JP
Inventors: Toshikatsu Takada; 俊克高田; Susumu Wakamatsu; 進若松
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 1996-09-21
Filing date: 1996-09-21
Publication date: 1998-04-14

Abstract

(57)【要約】【課題】コイルのインダクタンスがコンデンサによる
影響を受けにくい構造の回路基板を提供する。【解決手段】回路基板１は、セラミック多層基板２の
一方の板面に形成されたコイル４と、該セラミック多層
基板２中に形成されたコンデンサ５とを備え、セラミッ
ク多層基板２の厚さ方向において、コンデンサ５のコイ
ル４側に位置する電極６から該コイル４までの、その対
向面同士の距離が０．４mm以上、望ましくは０．５mm以
上とされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、セラミック多層基
板に対し、少なくともコイルとコンデンサとを組み込ん
だ回路基板に関する。

【０００２】

【従来の技術】セラミック基板にコイル、抵抗素子及び
コンデンサを組み込んでいわゆるＬＲＣ回路を形成する
場合、基板面積を節約して回路の小型化を図るために、
図１６に示すように、セラミック多層基板１０１内にコ
ンデンサ１０２を印刷法により作り込み、他方そのセラ
ミック多層基板１０１の表面に気相成膜法あるいは化学
メッキ等により抵抗素子１０３及びコイル１０４を形成
することが行われている。

【０００３】

【発明が解決しようとする課題】図１６において、例え
ば基板表面のコイル１０４の直下にコンデンサ１０２が
形成されている場合、基板厚さ方向におけるコンデンサ
１０２とコイル１０４との距離が近くなりすぎると、コ
ンデンサ１０２の上部電極とコイル１０４の配線との間
に無視できない大きさの新たなキャパシタンス（静電容
量）が生じ、その影響でコイル１０４の見かけのインダ
クタンスが変化してしまう問題が生ずる。

【０００４】本発明の課題は、コイルのインダクタンス
がコンデンサによる影響を受けにくい構造の回路基板を
提供することにある。

【０００５】

【課題を解決するための手段及び作用・効果】上述の課
題を解決するために本発明の回路基板は、セラミック多
層基板の一方の板面に形成されたコイルと、該セラミッ
ク多層基板中又は該基板の他方の板面上に形成されたコ
ンデンサとを備え、セラミック多層基板の厚さ方向にお
いて、コンデンサのコイル側に位置する電極から該コイ
ルまでの、その対向面同士の距離（以下、単に「コンデ
ンサとコイルとの距離」等という）が０．４mm以上とさ
れたことを特徴とする。基板表面のコイルと基板内のコ
ンデンサとの距離を上述のように設定することで、コン
デンサとコイル配線との間に形成されるキャパシタンス
が小さくなり、ひいてはコイルの見かけのインダクタン
スに及ぼす影響を少なくすることができる。なお、コン
デンサとコイルとの距離は、望ましくは０．５mm以上に
設定するのがよい。

【０００６】また、コンデンサは、セラミック多層基板
の厚さ方向における中心を挟んでコイルと反対側に配置
することができる。コイルとコンデンサとを上述のよう
な位置関係で配置することでコイルとコンデンサとの間
の距離が広がるので、両者の間に形成される新たなキャ
パシタンスが小さくなり、コイルの見かけのインダクタ
ンスに及ぼす影響を軽減することができる。この場合、
コンデンサは、基板の他方の板面になるべく近付けて形
成することが望ましい。

【０００７】なお、セラミック多層基板の他方の板面に
回路の接地電極が形成される場合、接地電極とコイルと
の間の距離が小さくなりすぎると、両者の間にも新たな
キャパシタンスを生じ、その影響でコイルの見かけのイ
ンダクタンスが変化する場合があるので、接地電極とコ
イルとの間の距離はそのような不具合が生じないように
設定することが望ましい。

【０００８】コンデンサは、セラミック多層基板を構成
すべきセラミックグリーンシート上に、導電性材料を含
有するペーストを用いて電極パターンを印刷した後、こ
れを焼成することにより形成することができる。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態を図面
に示す実施例を参照して説明する。図１は、本発明の一
実施例としての回路基板１を模式的に示すものであり、
アルミナ等のセラミックスで構成されたセラミック多層
基板（以下、単に基板ともいう）２の一方の板面（以
下、表面という）に薄膜抵抗素子３及び薄膜コイル４が
形成されている。また、基板２内には、その厚さ方向に
おける中心線Ｏを挟んで薄膜コイル４と反対側にコンデ
ンサ５が内蔵されている。該コンデンサ５は、各々基板
２の板面方向に配置されるとともに、該基板２の厚さ方
向において所定の間隔で互いに対向する上部電極６及び
下部電極７とを備えている。一方、基板２の他方の板面
（以下、裏面という）には、コンデンサ５の下部電極の
接地端子８が形成されている。

【００１０】コンデンサ５は、その上部電極６の上面か
ら薄膜コイル４下面までの距離ｄ1が０．４mm以上、望
ましくは０．５mm以上に設定されている。また、接地電
極８の上面から薄膜コイル４の下面までの距離ｄ2は、
薄膜コイル４の見かけのインダクタンスに及ぼす影響が
なるべく生じない値に設定されている。さらに、コンデ
ンサ５は基板２の裏面に近接する位置に形成されてい
る。

【００１１】図２は、図１の回路基板１の積層構造を、
より詳しく表した図である（なお、該図において、基板
２及び各膜の厚さは誇張して描いている）。コンデンサ
５の各電極は、後述する通り、基板２を構成するグリー
ンシート上にＷ（タングステン）ないしＭｏ（モリブデ
ン）等の導電性粉末を含有するペーストを用いてパター
ンを印刷し、これを焼成することにより形成されたもの
である。また、薄膜抵抗素子３は、反応性スパッタ法等
の気相成膜法により形成された窒化タンタルの抵抗材料
膜とされており、その膜面方向に通電されることで抵抗
素子として機能する。また、薄膜コイル４、配線部９，
１０及び裏面側の接地電極８は、高周波スパッタリング
等の気相成膜法及び化学メッキ等により形成された多層
金属膜とされている。本実施例では該多層金属膜は、Ｔ
ｉ（チタン）膜１５（膜厚１００〜２００nm）、Ｐｄ
（パラジウム）膜１６（膜厚３００〜５００nm）及びＡ
ｕ（金）膜１７（膜厚２〜５μm）が、基板２側からこ
の順序で積層されたものとなっている。さらに、コンデ
ンサ５の上部電極６と基板２の上面側の配線９との間、
下部電極７と配線１０との間、及び下部電極７と接地電
極８との間は、導電性材料粉末を含有するペーストの焼
成により基板２の厚さ方向に形成された内部結線部１１
〜１４を介して、それぞれ電気的に結合されている。

【００１２】以下、回路基板１の製造方法について説明
する。まず、図３に示すように、アルミナ粉末を主体に
構成された各種厚さのセラミックグリーンシート５１〜
５３を用意する。ここで、基板２の上面側を形成するこ
ととなるグリーンシート５１の厚さは、焼成後における
厚さが前述の距離ｄ1（図１）に等しくなるように調整
される。また、中間のグリーンシート５２は、焼成によ
りコンデンサ５の誘電体部分を形成するものであり、そ
の厚さは、焼成後の厚さがコンデンサ５の上部電極６及
び下部電極７の極板間距離に等しくなるように調整され
る。さらに、下側のグリーンシート５３の厚さは、上記
２つのシート５１，５２とともに積層されて焼成・一体
化されたときの厚さが前述の距離ｄ2となるように調整
される。また、各シート５１〜５３には、前述の内部結
線部１１〜１４を形成するための孔部５４〜５８が、そ
れぞれシートの厚さ方向に貫通する形態で孔設される。

【００１３】そして、図４に示すように、シート５２及
び５３には、前述の導電性材料粉末を含有するペースト
Ｐにより、コンデンサ５の両電極６及び７を形成するた
めのパターン５９及び６０が、それぞれ印刷形成され
る。また、各孔部５４〜５８にも該ペーストＰが充填さ
れる。そして、この状態で各シート５１〜５３を互いに
積層し、さらに所定の焼成炉内で温度１３００〜１６０
０℃で焼成することにより、図５に示すように、シート
５１〜５３は焼成・一体化されて基板２を形成するとと
もに、パターン５９及び６０はそれぞれ焼結されてコン
デンサ５の上部電極６及び下部電極７となり、さらに各
孔部５４〜５８に充填されたペーストＰは内部結線部１
１〜１４となる。

【００１４】次に、図６に示すように、こうして得られ
た基板２の上面に、後に薄膜抵抗素子３を形成すること
となる窒化タンタル等の抵抗材料被膜６１を反応性スパ
ッタ法等により形成する。そして、その抵抗材料被膜６
１をフォトレジスト被膜で覆い、さらに所定のパターン
を露光・現像することにより、図７に示すように、薄膜
抵抗素子３として予定される部分にのみフォトレジスト
被膜６２を残留させる。そして、この状態で抵抗材料被
膜６１側にエッチング、例えばＯ₂やＣＦ₄等のガスを用
いた反応性エッチング（いわゆるＲＩＥエッチング）を
施して、フォトレジスト被膜６２が形成されていない部
分の抵抗材料被膜６１を除去することにより、薄膜抵抗
素子３が形成される。

【００１５】続いて、図８に示すように基板２の両面
に、セラミックスとの密着力を高めるためのＴｉ膜１
５、及び次工程で形成するＡｕ膜との密着力を高めるた
めのＰｄ膜１６を、それぞれ高周波スパッタ法あるいは
蒸着法により順次形成する。そして、図９に示すよう
に、前述と同様の方法により、基板２の上面側におい
て、配線部９，１０及び薄膜コイル４（図２）に予定さ
れた部分以外の領域にフォトレジスト被膜６４を形成す
る。

【００１６】次に、図１０に示すように、基板２の両面
に金メッキを施して、Ａｕ層１７を形成する。このと
き、基板２の上面側では、配線部９，１０及び薄膜コイ
ル４（図２）に予定された部分に選択的に金メッキが施
されることとなる。そして、最終的に上記フォトレジス
ト被膜６４を除去し、さらにこれにより露出したＴｉ膜
１５及びＰｄ膜１６の部分を化学エッチング等により除
去することにより、図２に示す回路基板１が得られる。
なお、図３及び図４においてコンデンサ５の誘電体部分
を構成するグリーンシート５２はアルミナを主体に構成
されているが、これに代えて、鉄・タングステン酸鉛あ
るいは亜鉛・ニオブ酸鉛等を主体に構成された誘電率の
さらに高いセラミック粉末に、必要に応じてホウ硅酸鉛
系ガラス粉末を添加して調製したグリーンシートを使用
する態様とすることもできる。これにより、コンデンサ
５の誘電体部分の誘電率を高めることができ、ひいては
コンデンサ５の容量を大きくすることができる。また、
セラミック基板は、低温焼成可能なガラスセラミックス
を絶縁材料として用い、Ａｇ、Ｃｕ等の導体材料と同時
焼結したものを用いてもよい。

【００１７】なお、図１１に示すように、コンデンサ５
を薄膜コイル４の直下位置から外して形成するようにし
てもよい。また、図１２に示すように、コンデンサ５の
下部電極７を、基板２の裏面上に形成してもよい。さら
に、図１３に示すように、基板２の裏面上に、下部電極
６、誘電体層５ａ及び上部電極７をこの順序で形成し
て、コンデンサ５とする構成も可能である。なお、この
場合、誘電体層５ａを薄膜として形成することにより、
薄膜コンデンサとして構成することもできる。

【００１８】また、図１４に示すように、基板２の厚さ
ｔが十分に確保されている場合等においては、コイル４
の下面からコンデンサ５の上部電極６までの距離ｄ1が
０．４mm以上、望ましくは０．５mm以上の前述の条件を
充足している限り、基板２の中心線Ｏに関してコイル４
とコンデンサ５とが同じ側に形成されていても差しつか
えない。逆に、基板２の厚さｔが小さい場合は、中心線
Ｏに関してコイル４とコンデンサ５とが互いに異なる側
に形成されていれば、必ずしもｄ1が上記条件を満たし
ていなくてもよい。また、上記実施例において、薄膜抵
抗素子３は省略する構成としてもよい。さらに、抵抗素
子、コイルは薄膜法で形成されるものに限らず、厚膜法
で形成されるものであってもよい。

【００１９】

【実施例】コンデンサ５の上部電極６の上面から薄膜コ
イル４下面までの距離ｄ1が各種値を有する図１の回路
基板１を、前述の方法により作製した。なお、薄膜コイ
ル４は巻数を３とし、その巻線部の幅ｗと隣接する巻線
間同士の間隔のスペースｓをいずれも０．１mmとしたも
の（図１７）と、０．０５mmとしたものと（図１８）の
２種類を作製した。このような回路基板１に対し、１０
０ＭＨｚ〜１ＧＨｚの各種周波数の高周波を印加し、コ
イル４の見かけのインダクタンスがどのように変化する
かを測定した。図１７及び図１８にその結果を示す。な
お、見かけのインダクタンスの値は、ｄ1が無限大であ
ると仮定した場合の推定インダクタンス値に対する相対
値により表示している。インダクタンスは、ｄ1が本発
明の要件を充足する０．４mm以上の範囲においてｄ1が
無限大である場合の値の９０％以上となり、さらにｄ1
が０．５mm以上では９５％以上になっている。すなわ
ち、本発明の回路基板においては、コンデンサ５のコイ
ル４のインダクタンスに与える影響が非常に小さいこと
がわかる。

【図面の簡単な説明】

【図１】本発明の回路基板の一実施例を示す断面模式
図。

【図２】その基板及び各膜の積層構造の詳細を示す断面
模式図。

【図３】回路基板の製造工程説明図。

【図４】図３に続く工程説明図。

【図５】図４に続く工程説明図。

【図６】図５に続く工程説明図。

【図７】図６に続く工程説明図。

【図８】図７に続く工程説明図。

【図９】図８に続く工程説明図。

【図１０】図９に続く工程説明図。

【図１１】図１の回路基板の第一の変形例を示す断面模
式図。

【図１２】同じく第二の変形例を示す断面模式図。

【図１３】同じく第三の変形例を示す断面模式図。

【図１４】同じく第四の変形例を示す断面模式図。

【図１５】同じく第五の変形例を示す断面模式図。

【図１６】従来の回路基板の断面模式図。

【図１７】実施例の回路基板における、そのコイルとコ
ンデンサとの距離と、コイルのインダクタンスとの関係
の一例を示すグラフ。

【図１８】同じく別の例を示すグラフ。

【符号の説明】

１回路基板２セラミック多層基板４薄膜コイル５コンデンサ６上部電極７下部電極８接地電極Ｏ中心線

Claims

【特許請求の範囲】

【請求項１】セラミック多層基板の一方の板面に形成
されたコイルと、該セラミック多層基板中又は該基板の他方の板面上に形
成されたコンデンサとを備え、前記セラミック多層基板の厚さ方向において、前記コン
デンサの前記コイル側に位置する電極から該コイルまで
の、その対向面同士の距離が０．４mm以上とされたこと
を特徴とする回路基板。
【請求項２】セラミック多層基板の一方の板面に形成
されたコイルと、該セラミック多層基板中又は該基板の他方の板面上に形
成されたコンデンサとを備え、前記セラミック多層基板の厚さ方向における中心を挟ん
で、前記コンデンサが前記コイルと反対側に配置された
ことを特徴とする回路基板。
【請求項３】前記セラミック多層基板の厚さ方向にお
いて、前記コンデンサの前記コイル側に位置する電極か
ら該コイルまでの、その対向面同士の距離が０．４mm以
上とされている請求項２記載の回路基板。
【請求項４】前記コンデンサは、前記セラミック多層
基板を構成すべきセラミックグリーンシート上に、導電
性材料を含有するペーストを用いて電極パターンを印刷
した後、これを焼成することにより形成されたものであ
る請求項１ないし３のいずれかに記載の回路基板。