JPH11102407A - 差動回路、ｏｔａおよび２乗回路 - Google Patents

Abstract

(57)【要約】 【課題】半導体集積回路上に形成される、完全に線形な
入力電圧範囲が得られる理想的なＯＴＡ、および、入力
信号に対して理想的な２乗特性を持つ２乗回路の提供。 【解決手段】入力対を構成する２つのトランジスタに差
動入力信号が印加され、一方のトランジスタが定電流源
で駆動され、他方のトランジスタが出力を構成する差動
対と、前記差動対を駆動する定電流源とこの定電流源に
電流を流し込むトランジスタから構成され、入力が交叉
接続され、差動電流、あるいは和電流を出力対の出力と
する２つの差動回路を備え、差動電流、あるいは和電流
出力からＯＴＡ、あるいは２乗回路を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は差動回路に関し、特
に半導体集積回路上に形成される、線形性に優れた差動
回路と差動入力電圧を２乗する２乗回路に関する。

【０００２】

【従来の技術】ＣＭＯＳ（相補型ＭＯＳ）ＯＴＡ（オペ
レーショナルトランスコンダクタンスアンプ）として例
えば下記の文献が参照される。 文献１．高井伸和、兵庫明、関根慶太郎「ＣＭＯＳ−Ｏ
ＴＡの線形化に関する一提案」（ＥＣＴ−９５−４）電
気学会電子回路研究会資料、１９９５年１月１９日。

【０００３】従来のＯＴＡとして、図５に示すＣＭＯＳ
ＯＴＡがある。

【０００４】始めにこの従来技術を説明する。ただし、
上記文献１においては回路解析が不十分であり、回路動
作を理解できるまでにはいたらないので、本発明者が独
自に回路解析を行うものである。

【０００５】図５において、素子の整合性は良いものと
し、チャネル長変調と基板効果を無視し、ＭＯＳトラン
ジスタのドレイン電流とゲート−ソース間電圧の関係は
２乗則に従うものとすると、ＭＯＳトランジスタのドレ
イン電流Ｉ_Dは次式(1)で表される。

【０００６】Ｉ_D＝β（Ｖ_GS−Ｖ_TH）² …(1)

【０００７】ここで、βはトランスコンダクタンス・パ
ラメータであり、β＝μ（Ｃ_ox／２）（Ｗ／Ｌ）と表さ
れる。ただし、μはキャリアの実効モビリティ、Ｃ_oxは
単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞれ
ゲート幅、ゲート長である。またＶ_GSはゲートーソース
間電圧、Ｖ_THはしきい値電圧である。

【０００８】図５において、 Ｖ_B＝（Ｖ₁＋Ｖ₂）／２ …(2) Ｖ₁−Ｖ₂＝Ｖ_i …(3) とおくと、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電
流Ｉ_D1、Ｉ_D2は次式(4)、（5)で与えられる。

【０００９】 Ｉ_D1＝β（Ｖ_i／２＋Ｖ_B−Ｖ_s−Ｖ_TH）² …(4) Ｉ_D2＝β（−Ｖ_i／２＋Ｖ_B−Ｖ_s−Ｖ_TH）² …(5)

【００１０】またＭＯＳトランジスタＭ３のドレイン電
流Ｉ_D3は次式(6)で与えられる。

【００１１】 Ｉ_D3＝β（Ｖ_B−Ｖ_s−Ｖ_TH）²＝Ｉ_B1 …(6)

【００１２】ここで、 Ｉ_D1＋Ｉ_D2＋Ｉ_D3＋Ｉ_D4＝Ｉ_B …(7) であるから、差動出力電流ΔＩは次式（8)で表される。

【００１３】 ΔＩ＝Ｉ_D1−Ｉ_D2 ＝２βＶ_i（Ｖ_B−Ｖ_s−Ｖ_TH） ＝２Ｖ_i（Ｉ_B1／β）^1/2 …(8)

【００１４】したがって、差動出力電流ΔＩは差動入力
電圧Ｖ_iに比例する。すなわち、線形動作するＯＴＡと
なっている。ただし、ＭＯＳトランジスタＭ４は、ＭＯ
ＳトランジスタＭ１、Ｍ２が２乗則にしたがって、電流
が流れるように、定電流Ｉ_Bに電流をバイパスしてい
る。したがって、ＭＯＳトランジスタＭ４のドレイン電
流Ｉ_D4は、

【００１５】 Ｉ_D4＝Ｉ_B−（Ｉ_D1＋Ｉ_D2＋Ｉ_D3） ＝Ｉ_B−３Ｉ_B1−βＶ_i ²／２ …(9) と求まり、ＭＯＳトランジスタＭ４には差動入力電圧Ｖ
_iの２乗に比例する電流成分を含むバイパス電流が流れ
る。

【００１６】Ｉ_D4≧０より、動作入力電圧範囲は、 ｜Ｖ_i｜≦｛２（Ｉ_B−Ｉ_B1）／β｝^1/2 …(10) となる。

【００１７】また、入力信号のＶ₁、Ｖ₂中点電圧（Ｖ₁
＋Ｖ₂₎／２を発生させるために、上記文献１では、図６
に示すように、差動ＭＯＳトランジスタ対Ｍ４、Ｍ５、
及びＭ６、Ｍ７からなる２つの差動回路を用いている。

【００１８】

【発明が解決しようとする課題】上述したように、従来
のＯＴＡでは完全な線形動作を実現しているが、入力信
号の中点電圧を発生させるための回路が必要である。

【００１９】アナログ信号処理においては、ＯＴＡや２
乗回路は欠くことのできない必須のファンクション・ブ
ロックである。特に広い入力範囲にわたって線形、ある
いは、２乗特性を有するＯＴＡ、あるいは、２乗回路の
必要性が一層高まってきている。

【００２０】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ＣＭＯＳ ＯＴ
Ａ、あるいは、ＣＭＯＳ２乗回路において、広い線形入
力電圧範囲、あるいは、２乗を特性を有する広い入力電
圧範囲を確保する、ＯＴＡ及び２乗回路を提供すること
にある。

【００２１】

【課題を解決するための手段】前記目的を達成するため
本発明のＯＴＡは、入力対を構成する２つのトランジス
タに差動入力信号が印加され、一方のトランジスタが定
電流源で駆動され、他方のトランジスタが出力を構成す
る差動対と、前記差動対を駆動する定電流源とこの定電
流源に電流を流し込むトランジスタから構成され、入力
が交叉接続され、差電流を出力対の出力とする２つの差
動回路を備えている。本発明の２乗回路は、和電流を出
力対の出力とする。

【００２２】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明のＯＴＡは、その好ましい実施の形
態において、入力対を構成する２つのトランジスタ（図
１のＭ１、Ｍ２）に差動入力信号（図１のＶ_i）が印加
され、該２つのトランジスタの一方のトランジスタ（図
１のＭ２）が定電流源（図１のＩ_b）で駆動され、他方
のトランジスタ（図１のＭ１）が出力を構成する差動対
と、この差動対を駆動する定電流源（図１のＩ₀）と、
この差動対を駆動する定電流源に電流を流し込むトラン
ジスタ（図１のＭ３）と、からなる第１の差動回路と、
入力対を構成する２つの差動対（図１のＭ４、Ｍ５）を
備え、一方のトランジスタ（図１のＭ５）を駆動する定
電流源（図１のＩ_b）と、差動対（図１のＭ４、Ｍ５）
を駆動する定電流源（図１のＩ₀）と、この差動対を駆
動する定電流源に電流を流し込むトランジスタ（図１の
Ｍ６）とからな第２の差動回路の二つの差動回路を備
え、入力対（トランジスタＭ１、Ｍ２、及びＭ４、Ｍ
５）は交叉接続され、第２の差動回路の入力対（図１の
Ｍ４、Ｍ５）には第１の差動回路の入力対（図１のＭ
１、Ｍ２）と逆相の入力信号電圧が印加され、出力対の
差動電流（トランジスタＭ１、Ｍ４の出力差電流Ｉ^-＝
Ｉ_C1−Ｉ_C4）を出力としたものである。

【００２３】本発明の２乗回路は、その好ましい実施の
形態において、前記２つの差動回路の出力対の和電流
（トランジスタＭ１、Ｍ４の出力和電流Ｉ⁺＝（Ｉ_C1＋
Ｉ_C4））を出力とする。

【００２４】差動対を構成する２つのトランジスタの一
方が定電流駆動され、第３のトランジスタが前記差動対
のテール電流に接続することで電流をバイパスすること
ができ、フローティングトランジスタが実現される。し
たがって、ＭＯＳトランジスタの２乗則を仮定すると、
２つの回路の入力を交叉接続し、カレントミラー回路で
この差動電流を出力することで完全に線形なＯＴＡが得
られ、電流加算することで２乗回路が実現できる。

【００２５】また、本発明の２乗回路は、その好ましい
第２の実施の形態において、入力対を構成する２つのト
ランジスタ（図３のＭ１、Ｍ２）に差動入力信号（図３
のＶ _i）が印加されて出力対を構成し、第３のトランジ
スタ（図３のＭ３）が定電流源（図３のＩ_b）で駆動さ
れて、ゲートには前記入力信号（Ｖ_i）の中点電圧が印
加される。そしてこれら３つのトランジスタ（図３のＭ
１、Ｍ２、Ｍ３）を駆動する定電流源（図３のＩ₀）を
備え、この定電流源（図３のＩ₀）に電流を流し込む第
４のトランジスタ（図３のＭ４）とから構成された差動
回路であって、出力対（図３のトランジスタＭ１、Ｍ
２）の和電流（Ｉ_D1＋Ｉ_D2）を出力する。また第４のＭ
ＯＳトランジスタ（図３のＭ４）とカレントミラー回路
を構成する第５のトランジスタ（図３のＭ５）から入力
信号電圧の２乗出力が得られる。

【００２６】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。

【００２７】図１は、本発明の一実施例のＣＭＯＳ Ｏ
ＴＡの構成を示す図である。図１を参照すると、本発明
の第１の実施例は、ソースが共通接続され、ゲート間に
差動入力信号Ｖ_iが印加されるトランジスタ対Ｍ１、Ｍ
２からなり、一方のトランジスタＭ２のドレインに定電
流源Ｉ_bが接続されて駆動され、他方のトランジスタＭ
１のコレクタから出力を取り出す差動トランジスタ対
と、この差動トランジスタ対Ｍ１、Ｍ２を駆動する定電
流源Ｉ₀と、ソースを電源Ｖ_DD、ゲートをトランジスタ
Ｍ２のドレインに接続し、ドレインをトランジスタＭ
１、Ｍ２と共通に定電流源Ｉ₀に接続して定電流源Ｉ₀に
電流を流し込むトランジスタＭ３と、からなる第１のＣ
ＭＯＳ差動回路と、この第１のＣＭＯＳ差動回路と同一
構成の第２のＣＭＯＳ差動回路を備える。すなわち第２
のＣＭＯＳ差動回路は、入力対を構成する２つの差動ト
ランジスタ対Ｍ４、Ｍ５と、一方のトランジスタＭ５を
駆動する定電流源Ｉ_bと、差動トランジスタ対Ｍ４、Ｍ
５を駆動する定電流源Ｉ₀と、この定電流源Ｉｏに電流
を流し込むトランジスタＭ６とからなる。二つの差動回
路の各入力対Ｍ１、Ｍ２、及びＭ４、Ｍ５において、ト
ランジスタＭ１、Ｍ５のゲートが共通接続され、トラン
ジスタＭ２、Ｍ４のゲートが共通接続され、出力対を構
成するトランジスタＭ１、Ｍ４の出力差電流（ＯＴＡ）
又は和電流（２乗回路）を出力とする。

【００２８】ＣＭＯＳ ＯＴＡを構成するそれぞれのＣ
ＭＯＳ差動回路については、トランジスタＭ１、Ｍ２の
ドレイン電流Ｉ_D1、Ｉ_D2は、次式(11)、(12)で与えられ
る。

【００２９】 Ｉ_D1＝β（Ｖ_i＋Ｖ_GS2 −Ｖ_TH）² …(11) Ｉ_D2＝β（Ｖ_GS2−Ｖ_TH）²＝Ｉ_b …(12)

【００３０】ただし、 Ｉ_D1＋Ｉ_D2＋Ｉ_D3＝Ｉ_o …(13) であるから、Ｉ_D1は次式(14)となる。

【００３１】 Ｉ_D1＝βＶ_i ²＋２βＶ_i（Ｉ_b／β）^1/2＋Ｉ_b ＝β｛Ｖ_i＋（Ｉ_b／β）^1/2｝² …(14)

【００３２】またトランジスタＭ３のドレイン電流Ｉ_D3
は、次式(15)で与えられる。

【００３３】 Ｉ_D3＝Ｉ_o−βＶ_i ²−2βＶ_i（Ｉ_b ／β）^1/2 −2Ｉ_b …(15)

【００３４】Ｉ_D3≧０より、動作入力電圧範囲は、

【００３５】 −（Ｉ_b／β）^1/2−｛（Ｉ_o−Ｉ_b）／β｝^1/2 ≦Ｖ_i≦−（Ｉ_b／β）^1/2＋｛Ｉ_o−Ｉ_b）／β｝^1/2 …(16)

【００３６】となる。

【００３７】同様に、他方のＣＭＯＳ差動回路には入力
電圧が逆相で印加されるから、トランジスタＭ４のドレ
イン電流Ｉ_D4は次式(17)で与えられる。

【００３８】 Ｉ_D4＝βＶ_i ²−２βＶ_i（Ｉ_b／β）^1/2＋Ｉ_b ＝β｛Ｖ_i−（Ｉ_b／β）^1/2｝² …(17)

【００３９】Ｉ_D6≧０より、動作入力電圧範囲は

【００４０】 （Ｉ_b／β）^1/2−｛（Ｉ_o−Ｉ_b）／β｝^1/2 ≦Ｖ_i≦（Ｉ_b／β）^1/2＋｛Ｉ_o−Ｉ_b）／β｝^1/2 …(18)

【００４１】図２に出力電流Ｉ_D1、Ｉ_D4（及びＩ_D1-Ｉ
_D4、Ｉ_D1＋Ｉ_D4）の特性を示す。

【００４２】したがって、Ｉ_D1とＩ_D4の差電流ΔＩは次
式(19)と求まる。

【００４３】 ΔＩ＝Ｉ_D1−Ｉ_D4＝４Ｖ_i（Ｉ_B1／β）^1/2 …(19)

【００４４】ただし、 ｜Ｖ_i｜≦（Ｉ_b／β）^1/2 …(20)

【００４５】上式(19)からも判る通り、差動出力電流Δ
Ｉは上式(20)の範囲内で差動入力電圧Ｖ_iに比例する。
すなわち、線形動作するＯＴＡとなっている。

【００４６】さらに、Ｉ_D1とＩ_D4の和電流をとれば、次
式(21)と求まる

【００４７】 Ｉ_D1＋Ｉ_D4＝２（βＶ_i ²＋Ｉ_b） …(21)

【００４８】ただし、 ｜Ｖ_i｜≦（Ｉ_b／β）^1/2 …(20) となり、２乗回路となる。

【００４９】図３に、本発明の第２の実施例の２乗回路
の構成を示す。図３を参照すると、本実施例では、抵抗
分圧して入力電圧の中点電圧を得ている。ゲートに差動
入力信号Ｖ_iが印加される差動対を構成する第１、第２
のＭＯＳトランジスタＭ１、Ｍ２が出力対を構成し、第
３のＭＯＳトランジスタＭ３は定電流源Ｉ_bに接続され
て駆動され、そのゲートには、入力信号（Ｖ_i）の中点
電圧が印加される。これら３つのトランジスタＭ１、Ｍ
２、Ｍ３を駆動する定電流源Ｉ₀に電流を流し込む第４
のＭＯＳトランジスタＭ４、及び第４のＭＯＳトランジ
スタとカレントミラー回路を構成し第４のＭＯＳトラン
ジスタのミラー電流を出力するトランジスタＭ５を備え
ている。図５に示した従来技術と同様に、各ドレイン電
流が求まる。

【００５０】まずトランジスタＭ１、Ｍ２のドレイン電
流Ｉ_D1、Ｉ_D2は次式(21)、(22)で与えられる。

【００５１】 Ｉ_D1＝β｛Ｖ_i／２＋（Ｉ_b／β）^1/2｝² …(21) Ｉ_D2＝β｛Ｖ_i／２−（Ｉ_b／β）^1/2｝² …(22)

【００５２】またトランジスタＭ３のドレイン電流Ｉ_D3
は、次式(23)で与えられる。 Ｉ_D3＝Ｉ_b …(23)

【００５３】出力対を構成するトランジスタＭ１、Ｍ２
のドレイン電流Ｉ_D1、Ｉ_D2の和電流をとれば、次式(24)
が成り立つ。

【００５４】 Ｉ_D1＋Ｉ_D2＝βＶ_i ²／２＋２Ｉ_b …(24)

【００５５】ただし、 ｜Ｖ_i｜≦（Ｉ_b／β）^1/2 …(20)

【００５６】上式(24)からも判る通り、２乗回路が得ら
れる。

【００５７】また、図３に示した回路において、トラン
ジスタＭ４に流れる電流値Ｉ_D4は、以下のようにして求
められる。

【００５８】Ｉ_D1＋Ｉ_D2＋Ｉ_D3＋Ｉ_D4＝Ｉ_o …(25)

【００５９】であるから、 Ｉ_D4＝Ｉ_o−（Ｉ_D1＋Ｉ_D2＋Ｉ_D3） ＝Ｉ_o−３Ｉ_b−βＶ_i ²／２ …(26)

【００６０】ただし、 ｜Ｖ_i｜≦（Ｉ_b／β）^1/2 …(20) と求まり、トランジスタＭ４には差動入力電圧の２乗に
比例する電流成分を含むバイパス電流が流れる。

【００６１】したがって、図３に示すように、トランジ
スタＭ５をトランジスタＭ４のミラートランジスタとし
て、入力電圧の２乗に比例する電流成分を出力する２乗
回路として動作する。

【００６２】図３における各トランジスタＭ１〜Ｍ４の
ドレイン電流Ｉ_D1〜Ｉ_D4と和電流Ｉ_D1＋Ｉ_D2の関係を、
図４に示す。

【００６３】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【００６４】本発明の第１の効果は、完全な線形動作を
行うＯＴＡを簡易な回路構成で実現することができる、
ということである。これにより、完全に線形な入力電圧
範囲を持つ、理想的なＯＴＡが実現できた。

【００６５】その理由は、本発明においては、等価的に
フローティングトランジスタを実現し、出力をカレント
ミラー回路として差電流を得ているからである。

【００６６】本発明の第２の効果は、完全な２乗回路動
作を行う回路を簡易な回路構成で実現することができ
る、ということである。これにより入力電圧の２乗に比
例する出力電流が得られ、理想的な２乗回路が実現でき
た。

【００６７】その理由は、本発明においては、等価的に
フローティングトランジスタを実現し、出力を加算して
和電流を得ているからである。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路構成を示す図であ
る。

【図２】図１に示した回路の各トランジスタのドレイン
電流を示す特性図である。

【図３】本発明の第２の実施例の回路構成を示す図であ
る。

【図４】図３に示した回路の各トランジスタのドレイン
電流を表す特性図である。

【図５】従来のＣＭＯＳ ＯＴＡの回路構成の一例を示
す図である。

【図６】従来のＣＭＯＳ ＯＴＡの分圧回路の構成を示
す図である。

【符号の説明】

Ｍ１〜Ｍ６ ＭＯＳトランジスタ Ｉ₀ 定電流源 Ｖ_i 入力差動電圧

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力対を構成する２つのトランジスタに差
   動入力信号が印加され、前記２つのトランジスタのうち
   一方のトランジスタが定電流源で駆動され、他方のトラ
   ンジスタが出力を構成する差動対と、前記差動対を駆動
   する定電流源と、この定電流源に電流を流し込むトラン
   ジスタからなる差動回路を２つ備え、 前記差動回路の入力が交叉接続され、差動電流を出力対
   の出力としたことを特徴とするＯＴＡ。
2. 【請求項２】請求項１の前記２つの差動回路の和電流を
   出力対の出力としたことを特徴とする２乗回路。
3. 【請求項３】入力対を構成する２つのトランジスタに差
   動入力信号が印加されて出力対を構成し、第３のトラン
   ジスタが定電流源で駆動されて入力信号の中点電圧が印
   加され、前記３つのトランジスタを駆動する定電流源
   と、この定電流源に電流を流し込む第４のトランジスタ
   から構成された差動回路において、出力対の和電流を出
   力することを特徴とする２乗回路。
4. 【請求項４】請求項３において、第４のトランジスタと
   カレントミラー回路を構成する第５のトランジスタを出
   力とすることを特徴とする２乗回路。