JPS63147244A - 画像用メモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は画像用メモリ回路であって、移送手段を設け、
双方向シリアルアクセスを行なうことにより、画像の反
転表示等を簡易に行なうことを可能とする。

〔産業上の利用分野〕

本発明は画像用メモリ回路に関し、シリアルアクセスを
行なう画像用メモリ回路に関する。

最近、画像用メモリとして、シリアル・アクセス・ボー
トを有するメモリを使用することが一般化してきている
。

〔従来の技術〕

従来のシリアル・アクセス・ボートを有する画像用メモ
リは行アドレスを指定してその行の画素データをメモリ
よりシフトレジスタに転送し、シフトレジスタからシリ
アルに出力する。またシフトレジスタに画素データをシ
リアルに供給し、１行分の画素データがシフトレジスタ
にラッチされた後メ１りに出き込んでいる。

〔発明が解決しようとする問題点〕

従来の画像用メモリにおいては、シフトレジメ夕の画素
データのシフト方向はメモリの列アドレス増加方向の一
方向だけであった。

従って、左右反転した画像を表示するような特殊表示を
行なう場合には、メモリの行アドレス及び列アドレスを
１画素毎に指定してランダムアクセスボートを用いて画
素データの書き込み又は読み出しを行なわなければなら
ずＣＰＬＩがアドレス指定に要する時間が長くなり、ま
た処理に手間がかかるという問題点があった。

本発明は上記の点に鑑みてなされたものであり、特殊表
示等を簡易に行なうことの可能な画像用メモリ回路を提
供することを目的とする。

〔問題点を解決するための手段〕

本発明の画像用メモリ回路は、列アドレス又は列アドレ
スより生成された列選択信号又は画素データのいずれか
を方向指示信号に応じた列アドレス増加方向又は減少方
向に移送する移送手段（１６，３０，３１）を有し、 指定された行の列アドレス増加方向又は減少方向の双方
向シリアルアクセスを行なう。

〔作用〕 本発明においては、列アドレス、列選択信号。

画素データのいずれかを方向指示信号に応じて列アドレ
ス増加方向又は減少方向に移送して、メモリ・セル・ア
レイ（１３）の指定された行を列アドレス増加方向又は
減少方向の双方向シリアルアクセスを行なう。

〔実施例〕

第１図は本発明の画像用メモリ回路の第１実施例のブロ
ック系統図を示す。同図中、端子１０には行アドレスが
入来し、端子１１には列アドレスが入来する。この列ア
ドレスは読み出し又は書き込みの開始位置を指示するも
のである。

行アドレスは行アドレスデコーダ１２に供給され、ここ
で行アドレスに対応した行の選択を指示する行選択信号
とされてメモリ・セル・アレイ１３に供給される。

メモリ・セル・アレイ１３は１画面分の画素データを記
憶するものであり、読み出し時には上記行選択信号で選
択された１行分の例えばｍ個の画素データがパラレルに
ｍ段構成の行バッフ？１４に転送される。

また、列アドレスは列アドレスデコーダ１５に供給され
、ここで列アドレスに対応した列のみＭｖで他の列はＷ
　Ｑ　Ｖの列選択信号とされて双方向シフトレジスタ１
６に供給されロードされる。

双方向シフトレジスタ１６は１行分の画素数だけの段数
（ｍ段）を有し、端子１７よりクロック信号を供給され
、端子１８より方向指示信号を供給されている。また、
双方向シフトレジスタ１６の左端入力端子Ｌｌには右端
出力端子ＲＯが接続され、右端入力端子Ｒ１には左端出
力端子ＬＯが接続されている。このため、方向指示信号
が例えば？１７で右方向（列アドレス増加方向）シフト
を指示するとき、双方向シフトレジスタ１６のＶｉ？を
出力する段はクロック信号により順次右方向へ移送され
、右端の段の次は左端の段へ移送され、更に順次右方向
へ移送される。方向指示信号がｖ　Ｏｖのときは同様に
ｖｌｖを出力する段は左方向（列アドレス減少方向）へ
移送される。この双方向シフトレジスタ１６の出力する
列選択信号はセレクタ１９に供給される。

セレクタ１９はｍ段構成で各段は行バッファ１４の各段
に一対一に接続されており、双方向シフトレジスタ１６
よりｖｌｖの列選択信号を供給された段だけが導通する
。

従って、セレクタ１９は１行分の画素データをクロック
信号に同期して１画素毎に順次読み出し端子２０よりシ
リアルに出力する。この際の画素データの読み出し順序
は方向指示信号に応じてメモリ・セル・アレイ１３の列
アドレス増加方向又は減少方向に任意に設定できる。

書ぎ込み時には端子２０より入来した１画素毎の画素デ
ータがセレクタ１９の導通している段から行バッフ？１
４の対応する段に供給されてラッチされ、行バッファ１
４の全段に１行分の画素データがラッチされた後、この
１行分の画素データはメモリ・セル・アレイ１３の行ア
ドレスデコーダ１２の行選択信号で指示された行に転送
されて書き込まれる。

このため、メモリ・セル・アレイ１３の各行で列アドレ
ス減少方向く又は増加方向）の画素データ書き込みを行
ない、かつ列アドレス増加方向く又は減少方向）の読み
出しを行なうことにより、左右反転した画像を簡単に表
示することができる。

また、例えばメモリ・セル・アレイ１３の奇数行で列ア
ドレス増加方向の画素データ読み出しを行ない、偶数行
で列アドレス減少方向の画素データ読み出しを行なうこ
とにより、ＣＲＴの往復スキャン表示を行なうことがで
きる。なお、ＣＲＴの往復スキャン表示とは奇数ライン
を画面左端から右端ヘスキャンし、偶数ラインを画面右
端から左端ヘスキャンすることで、ＣＲＴの水平偏向回
路の負荷を軽減し、消費電力を減少できることが知られ
ている。

第２図は本発明回路の変形例のブロック系統図を示す。

同図中、第１図と同一部分には同一符号を付し、その説
明を省略する。

第２図において、端子１１より入来する列アドレスはア
ップダウンカウンタ３０に供給されプリセットされる。

アップダウンカウンタ３０は端子１８より供給される方
向指示信号が？ｌＶのとき端子１７よりのクロック信号
をアップカウントし、方向指示信号がｖ　Ｏｖのときク
ロック信号をダウンカウントする。

アップダウンカウンタ３０の出力カウント値は列アドレ
スデコーダ１５に供給され、列アドレスデコーダの出力
する列選択信号がセレタク１９に供給される。

この変形例においても第１図示の回路と同様に、左右反
転画像を簡単に表示でき、かつＣＲＴの往復スキャン表
示を行なうことが可能である。

第３図は本発明回路の第２実１Ｍ例のブロック系統図を
示す。同図中第１図と同一部分には同一符号を付し、そ
の説明を省略する。

第３図において、メモリ・セル・アレイ１３から読み出
された１行分の画素データはパラレルに双方向シフトレ
ジスタ３１に供給されプリセットされる。また逆に双方
向シフトレジスタ３１がパラレルに出力する１行分の画
素データがメモリ・セル・アレイ１３の選択された行に
書き込まれる。

双方向シフトレジスタ３１は端子ＬＩとＲＯ。

Ｒ１とＬＯとが接続され、端子１７．１８夫々よりクロ
ック信号、方向指示信号を供給されて双方向シフトレジ
スタ１６と同様のシフト動作を行なうが、メモリ・セル
・アレイ１３及びセレクタ１９夫々に接続されて、これ
らと双方向の入出力を行なうことができるものである。

また、列アドレスデコーダ１５の出力する列選択信号は
セレクタ１９に供給され、セレクタ１９は１行分の画素
データを入出力する期間、上記列選択信号がｖｌｌとさ
れた段のみが導通している。

このため、双方向シフトレジスタ３１は１行分の画素デ
ータを右方向又は左方向に順次シフトさせてセレクタ１
９の導通した段から１画素毎にシリアル出力する。また
、セレクタ１９の導通した段から入来する画素データを
右方向又は左方向に順次シフトして１行分の画素データ
が入来した後、この１行分の画素データをパラレルにメ
モリ・セル・アレイ１３に転送して書き込む。

この第２実施例においても第１図示の回路と同様に、左
右反転画像を簡単に表示でき、かつＣＲＴの往復スキャ
ン表示を行なうことが可能である。

更に行バッファ１４が不要であり、回路構成が簡易とな
る。

なお、上記第１図、第２図、第３図夫々の回路にランダ
ムアクセス用の行アドレスデコーダ及び列アドレスデコ
ーダを追加しても良く、上記実施例に限定されない。

〔発明の効果〕

上述の如く、本発明の画像用メモリ回路によれば、メモ
リ・セル・アレイの各行を列アドレスの増加方向のみな
らず減少方向にもシリアルアクセスすることができ、画
像の左右反転表示を簡易に行なうことができ、またＣＲ
Ｔの往復スキャン表示が可能となる。

【図面の簡単な説明】

第１図は本発明の画像用メモリ回路の第１実施例のブロ
ック系統図、 第２図は第１図示の本発明回路の変形例のブロック系統
図、 第３図は本発明回路の第２実施例のブロック系統図であ
る。 図において、 １２は行アドレスデコーダ、 １３はメモリ・セル・アレイ、 １４は行バッファ、 １５は列アドレスデーコダ、 １６．３１は双方向シフトレジスタ、 １９はセレクタ、 ３０アツプダウンカウンタである。 代理人　弁理士　井　桁　貞　− 第１図 第２図 オｑを盲Ｆｌ−７第２大零ヒシｊのフ゛ロッ２禾炙宅園
＠３図

Claims (1)

1. 【特許請求の範囲】 メモリ・セル・アレイ（１３）を行アドレス及び列アド
   レスで指定し、指定された列を開始位置として指定され
   た行のシリアルアクセスを行なう画像用メモリ回路にお
   いて、 該列アドレス又は該列アドレスより生成された列選択信
   号又は画素データのいずれかを方向指示信号に応じた列
   アドレス増加方向又は減少方向に移送する移送手段（１
   ６、３０、３１）を有し、該指定された行の該列アドレ
   ス増加方向又は減少方向の双方向シリアルアクセスを行
   なうことを特徴とする画像用メモリ回路。