JPH11106802A - 複合体焼結方法 - Google Patents

Abstract

(57)【要約】 【課題】 同一粒径に対して焼成時の収縮率が異なる２
種類の焼結体５、６を隣接させた複合焼結体７を、粉体
焼結法によって同時に一体形成する際に、両焼結体５、
６間の熱膨張率及び焼成時の収縮率の差に起因するクラ
ックの発生を防止する。 【解決手段】 各焼結体５、６の原料粉末の平均粒径を
焼成時の収縮率が大なる焼結体ほど大径にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、焼成時の収縮率が
異なる２種類の焼結体を隣接させた複合焼結体の焼結方
法に関し、更に、ＦｅＳｉ₂ 半導体からなる熱電素子の
電極形成技術に関する。

【０００２】

【従来の技術】近年、熱エネルギの有効利用や熱源の多
様化等に伴い、高効率熱電材料に対する期待が高まって
おり、種々の材料が研究開発されている。なかでもＦｅ
Ｓｉ₂半導体は、比較的高温度での使用が可能であり、
耐酸化性にも優れているため大気中での使用が可能であ
り、添加する不純物元素を適宜選択することで半導体と
してのＰ型或いはＮ型の導電型制御が可能であり、且
つ、原料となる鉄やシリコンが豊富で原料費が安価であ
るという多くの利点から注目されている。しかし、かか
るＦｅＳｉ₂ 半導体も、他の熱電材料に比べて後述する
熱電素子の性能が低く、熱電素子として実用に供するに
は、この性能の改善が望まれていた。一般的に、熱電素
子の性能は、性能指数ｚ（ｚ＝α² ／ρκ）を指標とし
て評価される。ここで、αは熱電能、ρは比抵抗、κは
熱伝導率で、性能指数ｚは温度に依存する物質固有の値
である。かかる観点から、熱電能αは大きく、比抵抗ρ
と熱伝導率κの小さい物質が望ましい。

【０００３】ここで、ＦｅＳｉ₂ 半導体とは、β−Ｆｅ
Ｓｉ₂ 相を主たる成分とする鉄珪化物であり、かかる組
成を持つ合金は、化学量論組成の非常に狭い単相領域を
持つβ−ＦｅＳｉ₂ 相が安定な相として存在し、所定温
度の熱処理によって半導体特性を有するβ相を得たもの
である。また、β−ＦｅＳｉ₂ の溶製材は多孔質で亀裂
が多く脆いため、その作製には一般には粉末冶金法が用
いられ、その粉末冶金法における焼結法としては、代表
的なものとして、無加圧焼結法（ＰＬＳ）、ホットプレ
ス焼結法（ＨＰ）、熱間等方圧力焼結法（ＨＩＰ）等が
使用されている。

【０００４】このβ−ＦｅＳｉ₂ は、ＭｎやＡｌ等のＰ
型不純物をドーピングするとＰ型の導電型を呈するＰ型
ＦｅＳｉ₂ 半導体に、一方、Ｃｏ等のＮ型不純物をドー
ピングするとＮ型の導電型を呈するＮ型ＦｅＳｉ₂ 半導
体にすることができる。よって、ＦｅＳｉ₂ 半導体とい
う場合、特に明記しない限り、Ｐ型またはＮ型の導電型
を呈するＦｅＳｉ₂ 半導体を含むものとする。

【０００５】ところで、ＦｅＳｉ₂ 半導体を用いて熱電
素子を具体的に構成する場合、Ｐ型不純物をドーピング
したＰ型ＦｅＳｉ₂ 半導体とＮ型不純物をドーピングし
たＮ型ＦｅＳｉ₂ 半導体の一端同士を接合し、Ｐ型及び
Ｎ型ＦｅＳｉ₂ 半導体の他端側に電極部を形成する構成
が一般的である。ここで、各半導体の両端に温度差を与
えて両電極間に熱起電力を発生させる熱電発電素子とし
て使用する場合は、前記Ｐ型及びＮ型半導体の接合部を
高温側に配置する。前記Ｐ型及びＮ型半導体の接合部
は、ＦｅＳｉ₂ 半導体の融点が高いため銀ロウ等の高温
ロウ材を使用したり、種々の方法で直接接合させるほ
か、同種の方法で導電体を介して接合され形成されてい
た。一方、低温側に形成される電極部は、特別な導電性
の電極材料で特別に電極を形成するのではなく、前記各
半導体表面の電極部に銅線等の電気配線を超音波ハンダ
付け等で接続することで、一般的には外部回路との電気
的接続を形成していた。

【０００６】熱電素子の性能は、上記のように性能指数
ｚを指標として評価されるが、熱電材料自体の性能指数
ｚが高くても、前記Ｐ型及びＮ型半導体の接合部及び前
記電極部での接触抵抗が高ければ、熱電素子全体として
の実効的な比抵抗ρが見かけ上大きくなり、実質的な性
能を低下させる結果となる。つまり、熱電発電素子とし
て機能させた場合、前記各接触抵抗が熱電発電素子の内
部抵抗として作用し、前記各接触抵抗において出力電流
に応じた電圧降下が発生するため、前記Ｐ型及びＮ型半
導体が前記接合部と前記各電極部間の温度差で発生する
熱起電力の電圧値が実効的に低下する結果となるのであ
る。さて、上記のＦｅＳｉ₂ 半導体を用いた熱電素子の
電極部形成に使用される超音波ハンダ付け等では、半田
等の合金または金属とＦｅＳｉ₂ 半導体との接触面にエ
ネルギ障壁（ショットキー障壁）が生じ、その両端にか
かるエネルギ障壁を超える電圧が印加されなければ電気
的な導通が得られず、良好なオーミック接触とはならず
に実質的に接触抵抗を増大させる結果となり、特に低温
時に顕著であるため、熱電素子性能向上の一阻害要因と
なっていた。

【０００７】ところで、一般に金属と半導体を接触させ
たとき、界面でのキャリヤの再結合速度が非常に速い場
合とか、上記ショットキー障壁が十分低い場合とか、ま
たは、キャリヤがトンネルできるほど障壁が十分に薄い
場合にオーミック接触となることから、高温時ほど良好
なオーミック接触が得られ、前記接合部及び前記電極部
での接触抵抗は低くなる。よって、低温側に設けられる
前記電極部の接触抵抗の低抵抗化が、熱電材料自体の高
性能化と合わせて、熱電素子としての高性能化に寄与す
るのである。

【０００８】更に、熱電発電素子として使用する場合、
高温側の前記Ｐ型及びＮ型半導体の接合部と低温側の電
極部との温度差を大きくすれば、それだけ大きい起電力
が得られ、発電能力が高くなるが、前記電極部の接触抵
抗を低くするために電極部の温度を上げると、却って発
生起電力が低下し、発電能力が阻害される。このため、
低温側に設けられる前記電極部は通常水冷等で冷却され
る。従って、前記電極部における接触抵抗は別手段によ
って低抵抗化を図る必要がある。

【０００９】

【発明が解決しようとする課題】前記電極部における接
触抵抗の低抵抗化は、前記電極部の形成を、超音波ハン
ダ付け等によらずに、ＦｅＳｉ₂ 半導体とオーミック接
触可能な導電性の電極材料を前記各半導体表面に焼結法
等で直接形成すれば、一見容易に解決が図れるように思
われるが、従来より、ＦｅＳｉ₂ 半導体と良好なオーミ
ック接触が可能な適切な電極材料が知られていなかっ
た。そこで、本発明者は、従来ＦｅＳｉ₂ 半導体と良好
なオーミック接触が困難と思われていたＦｅ、Ｎｉ、Ｃ
ｏ、または、Ｍｎ、Ｃｏ等のドーピング材を含むＦｅ
が、実際は良好なオーミック接触が可能であることを新
たに実験により確認し、電極材料として使用し得るとい
う新知見を得るに至り、別出願において、ＦｅＳｉ₂ 半
導体に、Ｆｅ、Ｎｉ、Ｃｏ、または、Ｍｎ、Ｃｏ等のド
ーピング材を含むＦｅを成分とする電極が焼結法等で直
接形成されてなる熱電素子を提案している。因みに、電
極材料がＦｅ、または、Ｍｎ、Ｃｏ等のドーピング材を
含むＦｅの場合は、ＦｅＳｉ₂ 半導体と電極との境界面
にＦｅＳｉの薄膜層が形成され、このＦｅＳｉを介して
良好なオーミック接触が形成されているものと推察され
る。

【００１０】ところで、ＦｅＳｉ₂ 半導体単体は上述の
如く一般に粉体焼結法で作製されるため、上記の電極も
ＦｅＳｉ₂ 半導体と一体で同時に粉体焼結法により作製
できるのが製造効率上好ましい。しかしながら、ＦｅＳ
ｉ₂ 半導体を焼結過程でβ相化させるには焼結温度を１
１２４°Ｋ以上に設定する必要があり、電極形成を含む
焼結工程で大きな温度差が生じ、別材料で形成された電
極とＦｅＳｉ₂ 半導体の熱膨張率及び焼成時の収縮率の
違いから、電極部付近にクラックが発生する虞がある。

【００１１】本発明は、上記実情に鑑みてなされたもの
で、その目的は、同一粒径に対して焼成時の収縮率が異
なる２種類の焼結体を隣接させた複合焼結体を、粉体焼
結法によって同時に一体形成する際に、両焼結体間の熱
膨張率及び焼成時の収縮率の差に起因するクラックの発
生を防止し、更に、ＦｅＳｉ₂ 半導体とそれと良好なオ
ーミック接触が可能な電極を粉体焼結法により同時一体
形成することで、低接触抵抗の電極を実現して熱電素子
としての性能の向上を図り、ＦｅＳｉ₂ 半導体が本来有
する上記利点を有効に活用し、高温使用に適した高性能
の熱電素子を提供する点にある。

【００１２】

【課題を解決するための手段】この目的を達成するため
の本発明による複合体焼結方法の第一の特徴構成は、特
許請求の範囲の欄の請求項１に記載した通り、同一粒径
に対して焼成時の収縮率が異なる２種類の焼結体を隣接
させた複合焼結体を、粉体焼結法によって同時に一体形
成する場合において、前記各焼結体の原料粉末の平均粒
径を焼成時の収縮率が大なる焼結体ほど大径にする点に
ある。

【００１３】同第二の特徴構成は、特許請求の範囲の欄
の請求項２に記載した通り、前記第一の特徴構成に加え
て、前記２種類の焼結体の一方が、ＦｅＳｉ₂ 半導体で
あって、他方が、Ｆｅ、Ｎｉ、Ｃｏ、または、Ｍｎ、Ｃ
ｏ等のドーピング材を含むＦｅを成分とする金属である
点にある。

【００１４】以下に作用並びに効果を説明する。第一の
特徴構成によれば、一般に粉体粒子の粒径が小さくなる
ほど、熱収縮による凝集性が増すので、隣接する２種類
の焼結体間の実効的な収縮率差を低減することができ、
両焼結体を粉体焼結法によって同時に一体形成する場合
の焼成時の温度差に起因するクラックの発生を抑制する
ことができるのである。

【００１５】第二の特徴構成によれば、ＦｅＳｉ₂ 半導
体上に低接触抵抗の電極をクラックの発生を抑制しなが
ら形成することができ、安定した製造歩留りと熱電素子
としての性能向上が同時に図れ、結果として、ＦｅＳｉ
₂ 半導体が本来有する上記利点を有効に活用し、高温使
用に適した高性能の熱電素子を提供することができるの
である。

【００１６】

【発明の実施の形態】以下に、本発明に係る複合体焼結
方法の一実施の形態を、ＦｅＳｉ₂ 半導体からなる熱電
素子の作製に適用した場合について、図面に基づいて説
明する。図１に示すように、前記熱電素子は、棒状のＰ
型ＦｅＳｉ₂ 半導体１と棒状のＮ型ＦｅＳｉ₂ 半導体２
が夫々の一端同士１ａ、２ａにおいて平面視Ｖ字形状に
直接接続し、更に、前記Ｐ型ＦｅＳｉ₂ 半導体１と前記
Ｎ型ＦｅＳｉ₂ 半導体２の各他端１ｂ、２ｂ側の上面
に、Ｆｅを成分とする電極３が直接形成された構成とな
っている。ここで、前記熱電素子は、前記平面視Ｖ字形
状のＰ型ＦｅＳｉ₂ 半導体１とＮ型ＦｅＳｉ₂ 半導体２
からなる第１焼結体５と、同一粒径における焼成時の収
縮率が前記第１焼結体５より大きい前記電極３を形成す
る第２焼結体６とが隣接して一体形成された複合焼結体
７である。

【００１７】図２に示すように、前記複合焼結体７は、
前記Ｐ型ＦｅＳｉ₂ 半導体１、前記Ｎ型ＦｅＳｉ₂ 半導
体２、及び、前記電極３の各部を含む、直径４０ｍｍ、
厚さ７ｍｍの円盤体４を粉体焼結法の一種である無加圧
焼結法により同時に一体で作製した後に、マイクロカッ
ターで図中破線部分に沿ってＶ字形状に切削加工して作
製される。また、前記電極３の厚さは、全体の厚み７ｍ
ｍ中の２ｍｍで上面側に位置している。何れも焼成後の
寸法である。

【００１８】以下、前記円盤体４の作製について説明す
る。前記Ｐ型ＦｅＳｉ₂ 半導体１の原料粉末は、Ｆｅ
（純度９９．９％以上）、Ｓｉ（純度９９．９％以
上）、Ｍｎ（純度９９．９９％以上）を原料としてＦｅ
_{(1 -X)} Ｍｎ_x Ｓｉ₂ （Ｘ＝０．０５〜０．１３）の組成
になるように秤量して真空溶解炉で溶解したものの粗粉
末を、ボールミルでメカニカルグライディングして平均
粒径５〜８ｍｍの微粉末としたものを使用する。一方、
前記Ｎ型ＦｅＳｉ₂ 半導体２の原料粉末は、Ｆｅ（純度
９９．９％以上）、Ｓｉ（純度９９．９％以上）、Ｃｏ
（純度９９．９％以上）を原料としてＦｅ_(1-Y) Ｃｏ_Y
Ｓｉ₂ （Ｙ＝０．０３〜０．１２）の組成になるように
秤量して真空溶解炉で溶解したものの粗粉末を、上記同
様に平均粒径５〜８ｍｍの微粉末としたものを使用す
る。前記電極３の原料粉末は、Ｆｅ（純度９９．９％以
上）の粗粉末を、上記と同様の工程を経て、平均粒径１
〜１０μｍの微粉末と、前記Ｐ型またはＮ型ＦｅＳｉ₂
半導体１、２の原料粉末より大径にしたものを使用す
る。

【００１９】前記Ｐ型ＦｅＳｉ₂ 半導体１及び前記Ｎ型
ＦｅＳｉ₂ 半導体２の原料粉末を所定円筒容器内に夫々
半円柱分づつ充填し、更に、図２に示す電極形成部分に
前記電極３の原料粉末を充填して、円盤状に予備成形し
たものを、焼結温度１０５０℃、昇温時間３０分で、無
加圧焼結を施した。尚、焼結温度１０５０℃は、前記Ｐ
型ＦｅＳｉ₂ 半導体１及び前記Ｎ型ＦｅＳｉ₂ 半導体２
の原料粉末が焼結して、しかもβ相化する温度１１２４
°Ｋ以上に設定してある。

【００２０】以上の設定条件において、前記電極３のＦ
ｅ原料粉末が前記各ＦｅＳｉ₂ 半導体１、２の原料粉末
と平均粒径が同じ場合は、前記電極３の方が熱収縮しや
すいのであるが、上記した如く、Ｆｅ原料粉末の平均粒
径の方を大径にしてあるため、前記電極３の熱収縮率が
低下し、前記電極３と前記各ＦｅＳｉ₂ 半導体１、２間
の熱収縮率の差が縮まり、その熱収縮率の差によるスト
レスが緩和されクラック等の発生が抑制され、製造歩留
りが改善される。

【００２１】ところで、前記各ＦｅＳｉ₂ 半導体１、２
の熱電性能を決定する一要素として、当該部分の熱伝導
率は低い方が好ましい。一般に、原料粉末の粒径が小さ
いほどその熱伝導率は低くなるため、前記各ＦｅＳｉ₂
半導体１、２の原料粉末の平均粒径が前記電極３のＦｅ
原料粉末より相対的に小径であることは、前記各ＦｅＳ
ｉ₂ 半導体１、２の熱電性能の高性能化とは矛盾せず、
むしろ好ましいのである。

【００２２】尚、無加圧焼結法では、焼成後の緻密度が
９２％〜９３％であるため、耐久性を向上させるために
は、ホットプレス焼結法や熱間等方圧力焼結法等の使用
が好ましい。しかしながら、焼結法として、ホットプレ
ス焼結法や熱間等方圧力焼結法等の加圧焼結法を用いる
場合は、加圧用の黒鉛製のパンチの炭素と前記電極３の
Ｆｅが反応し、前記電極３が剥がれる虞があるため、前
記パンチを例えばアルミナ製等に変更する必要がある。

【００２３】尚、上記製法で作製された熱電素子の内部
抵抗を、同形状で同じ作製方法で前記電極３を設けず超
音波ハンダ付けで電極部を設けた従来の熱電素子の内部
抵抗と比較した結果、従来６Ωであったものが、０．１
Ω以下に低減されていることが確認できた。これより、
Ｆｅを成分とする前記電極３と前記各ＦｅＳｉ₂ 半導体
１、２の間で良好なオーミック接触が形成されているの
が確認される。また、Ｎｉ、Ｃｏ、または、Ｍｎ、Ｃｏ
等のドーピング材を含むＦｅを成分とする電極でも、同
様の実験により良好なオーミック接触がクラック等の発
生を伴わずに形成できることが確認できている。

【００２４】以上、本発明に係る複合体焼結方法につ
き、ＦｅＳｉ₂ 半導体とその電極の作製に適用した実施
の形態を説明したが、その用途は必ずしも本実施形態に
示すものに限定されるものではなく、同一粒径に対して
焼成時の収縮率が異なる２種類の焼結体を隣接させた構
成を有する他の複合焼結体の作製に適用しても構わな
い。

【００２５】

【発明の効果】以上説明したように、本発明によれば、
ＦｅＳｉ₂ 半導体とそれと良好なオーミック接触が可能
な電極を粉体焼結法により同時一体形成することで、低
接触抵抗の電極を実現して熱電素子としての性能の向上
を図り、ＦｅＳｉ₂ 半導体が本来有する高温度使用、耐
酸化性、導電型制御容易性、低原料コスト等の多くの利
点を有効に活用し、高温使用に適した高性能の熱電素子
を提供することができた。更に、この結果より、同一粒
径に対して焼成時の収縮率が異なる２種類の焼結体を隣
接させた複合焼結体を、両焼結体間の熱膨張率及び焼成
時の収縮率の差に起因するクラック発生の防止を図りな
がら、粉体焼結法によって同時に一体形成する複合体焼
結方法が提供できた。

【図面の簡単な説明】

【図１】本発明に係る複合体焼結方法で作製された複合
焼結体を示す斜視図

【図２】本発明に係る複合体焼結方法の一実施形態を説
明する模式図

【符号の説明】

１ Ｐ型ＦｅＳｉ₂ 半導体 １ａ Ｐ型ＦｅＳｉ₂ 半導体の一端 １ｂ Ｐ型ＦｅＳｉ₂ 半導体の他端 ２ Ｎ型ＦｅＳｉ₂ 半導体 ２ａ Ｎ型ＦｅＳｉ₂ 半導体の一端 ２ｂ Ｎ型ＦｅＳｉ₂ 半導体の他端 ３ 電極 ４ 円盤体 ５ 第１焼結体 ６ 第２焼結体 ７ 複合焼結体

Claims (2)

【特許請求の範囲】
1. 【請求項１】 同一粒径に対して焼成時の収縮率が異な
   る２種類の焼結体を隣接させた複合焼結体を、粉体焼結
   法によって同時に一体形成する複合体焼結方法であっ
   て、 前記各焼結体の原料粉末の平均粒径を焼成時の収縮率が
   大なる焼結体ほど大径にすることを特徴とする複合体焼
   結方法。
2. 【請求項２】 前記２種類の焼結体の一方が、ＦｅＳｉ
   ₂ 半導体であって、他方が、Ｆｅ、Ｎｉ、Ｃｏ、また
   は、Ｍｎ、Ｃｏ等のドーピング材を含むＦｅを成分とす
   る金属である請求項１記載の複合体焼結方法。