JPH11109400A - 駆動回路内蔵型液晶表示装置 - Google Patents
駆動回路内蔵型液晶表示装置Info
- Publication number
- JPH11109400A JPH11109400A JP9270897A JP27089797A JPH11109400A JP H11109400 A JPH11109400 A JP H11109400A JP 9270897 A JP9270897 A JP 9270897A JP 27089797 A JP27089797 A JP 27089797A JP H11109400 A JPH11109400 A JP H11109400A
- Authority
- JP
- Japan
- Prior art keywords
- injection hole
- liquid crystal
- driver
- drain
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000002347 injection Methods 0.000 claims abstract description 50
- 239000007924 injection Substances 0.000 claims abstract description 50
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 239000003566 sealing material Substances 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 11
- 239000000565 sealant Substances 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1341—Filling or closing of cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
Abstract
(57)【要約】
【課題】 ドレインドライバーを液晶注入孔から離間せ
しめることにより、しきい値変動による不良発生を防止
した表示装置を得る。 【解決手段】 基板２１の内側表面にゲートラインＧＬ
とドレインラインＤＬを交差するように配置し、交差部
に表示画素２５を形成する。これらを駆動する為のドレ
インドライバ２６、ゲートドライバ２７、プリチャージ
ドライバ２８を基板２１の周辺部分に形成する。基板２
１の端部に形成した接続端子２９からはアルミニウム配
線２９が基板２１周辺に沿って各回路に向かって延在す
る。基板２１周縁部に沿ってシール剤３１が延在し、基
板２１の１つの辺に液晶の注入孔３２を配置する。注入
孔３２を配置した辺に対して、最も遠方の対向する辺に
ドレインドライバー２６を配置する。
しめることにより、しきい値変動による不良発生を防止
した表示装置を得る。 【解決手段】 基板２１の内側表面にゲートラインＧＬ
とドレインラインＤＬを交差するように配置し、交差部
に表示画素２５を形成する。これらを駆動する為のドレ
インドライバ２６、ゲートドライバ２７、プリチャージ
ドライバ２８を基板２１の周辺部分に形成する。基板２
１の端部に形成した接続端子２９からはアルミニウム配
線２９が基板２１周辺に沿って各回路に向かって延在す
る。基板２１周縁部に沿ってシール剤３１が延在し、基
板２１の１つの辺に液晶の注入孔３２を配置する。注入
孔３２を配置した辺に対して、最も遠方の対向する辺に
ドレインドライバー２６を配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、多結晶半導体層を
用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transist
or）を、表示部にマトリクス状に配置すると共に、周縁
部にも薄膜トランジスタによる駆動回路を配置した、駆
動回路内蔵型の表示装置に関する。
用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transist
or）を、表示部にマトリクス状に配置すると共に、周縁
部にも薄膜トランジスタによる駆動回路を配置した、駆
動回路内蔵型の表示装置に関する。
【０００２】
【従来の技術】近年、ＴＦＴのチャネル層として多結晶
（ポリ）シリコン（ｐ−Ｓｉ）を用いることによって、
マトリクス表示部と周辺駆動回路とを同一基板上に形成
した駆動回路内蔵型のＬＣＤが開発されている。この多
結晶シリコン膜は、非晶質で堆積したシリコン膜をエキ
シマレーザアニール法によって加熱・溶融・再結晶化さ
せることによって製造されるもので、多結晶化したシリ
コン膜によるＴＦＴは、非晶質のものに比べて駆動能力
が高いことから駆動回路を構成するための素子として実
用化することが可能になる。
（ポリ）シリコン（ｐ−Ｓｉ）を用いることによって、
マトリクス表示部と周辺駆動回路とを同一基板上に形成
した駆動回路内蔵型のＬＣＤが開発されている。この多
結晶シリコン膜は、非晶質で堆積したシリコン膜をエキ
シマレーザアニール法によって加熱・溶融・再結晶化さ
せることによって製造されるもので、多結晶化したシリ
コン膜によるＴＦＴは、非晶質のものに比べて駆動能力
が高いことから駆動回路を構成するための素子として実
用化することが可能になる。
【０００３】図５は、この様なＬＣＤパネルの外観を示
す平面図である。基板１中央の表示部２にゲートライン
（ＧＬ）とドレインライン（ＤＬ）とがマトリクス状に
配置され、その交差部にＴＦＴと画素容量等から成る表
示画素３が配置される。表示部２の周辺には基板１の周
縁部に沿うようにしてゲートドライバー４、ドレインド
ライバー５が配置され、基板１の周縁部の１辺に設けた
接続端子６から各種の信号を伝達する電極配線７が各ド
ライバー回路へと延在する。尚、符号８はドレインライ
ン（ＤＬ）のプリチャージドライバーを各々示してい
る。
す平面図である。基板１中央の表示部２にゲートライン
（ＧＬ）とドレインライン（ＤＬ）とがマトリクス状に
配置され、その交差部にＴＦＴと画素容量等から成る表
示画素３が配置される。表示部２の周辺には基板１の周
縁部に沿うようにしてゲートドライバー４、ドレインド
ライバー５が配置され、基板１の周縁部の１辺に設けた
接続端子６から各種の信号を伝達する電極配線７が各ド
ライバー回路へと延在する。尚、符号８はドレインライ
ン（ＤＬ）のプリチャージドライバーを各々示してい
る。
【０００４】上記の基板１は対向配置された２枚の基板
から成っており、その一方の基板の対向表面に、ＴＦＴ
素子による表示画素３、ゲートドライバー４、ドレイン
ドライバー５、等が配置され、他方の基板の対向表面に
はカラーフィルタと遮光膜等が配置されている。そし
て、２枚の基板は基板１の周縁部を延在するシール材９
によって間隔を保つように固着され、その隙間の空間に
液晶が密閉・保持される。シール材９の一部は解放され
ており、この開口部１０から基板１の内部に液晶が注入
（符号１１）され、注入後に封止剤１２によって開口部
１０が密閉される。
から成っており、その一方の基板の対向表面に、ＴＦＴ
素子による表示画素３、ゲートドライバー４、ドレイン
ドライバー５、等が配置され、他方の基板の対向表面に
はカラーフィルタと遮光膜等が配置されている。そし
て、２枚の基板は基板１の周縁部を延在するシール材９
によって間隔を保つように固着され、その隙間の空間に
液晶が密閉・保持される。シール材９の一部は解放され
ており、この開口部１０から基板１の内部に液晶が注入
（符号１１）され、注入後に封止剤１２によって開口部
１０が密閉される。
【０００５】これらのゲートドライバー４、及びドレイ
ンドライバー５は、ＴＦＴのＣＭＯＳ回路により構成さ
れており、画素部のＴＦＴと同様、ｐ−Ｓｉを用いて同
一基板上に一体的に形成されている。
ンドライバー５は、ＴＦＴのＣＭＯＳ回路により構成さ
れており、画素部のＴＦＴと同様、ｐ−Ｓｉを用いて同
一基板上に一体的に形成されている。
【０００６】
【発明が解決しようとする課題】しかしながら、基板１
内部に液晶を注入すると、注入孔１０の近傍に配置され
たＴＦＴ（図４の符号１３）だけが他のＴＦＴに比べて
しきい値Ｖｔの変動が大きく、これがドレインドライバ
ー５の様な高速動作を行う回路の素子である場合には、
回路動作に支障を来して表示装置の製造歩留まりを低下
させるという欠点があった。
内部に液晶を注入すると、注入孔１０の近傍に配置され
たＴＦＴ（図４の符号１３）だけが他のＴＦＴに比べて
しきい値Ｖｔの変動が大きく、これがドレインドライバ
ー５の様な高速動作を行う回路の素子である場合には、
回路動作に支障を来して表示装置の製造歩留まりを低下
させるという欠点があった。
【０００７】これは、基板１の内部に液晶を注入する際
に、液晶材料内に極微量含まれる水分や不純物による電
荷がＴＦＴ上の絶縁膜表面に蓄積されることに起因して
いると考えられる。即ち、注入孔１０近傍では液晶が注
入されてから充満されるまでの期間中、液晶が流れ続け
ることからＴＦＴの上を通過する液晶の量も多くなり、
これに比例して蓄積される電荷量も多くなってＴＦＴの
バックチャネルを形成し、しきい値Ｖｔを変動させると
考えられる。
に、液晶材料内に極微量含まれる水分や不純物による電
荷がＴＦＴ上の絶縁膜表面に蓄積されることに起因して
いると考えられる。即ち、注入孔１０近傍では液晶が注
入されてから充満されるまでの期間中、液晶が流れ続け
ることからＴＦＴの上を通過する液晶の量も多くなり、
これに比例して蓄積される電荷量も多くなってＴＦＴの
バックチャネルを形成し、しきい値Ｖｔを変動させると
考えられる。
【０００８】
【課題を解決するための手段】本発明は、前述の課題に
鑑み成されたもので、２枚の基板を対向配置し、一方の
基板の対向面の表示部に、複数のゲートライン及びドレ
インラインを互いに交差するように配置し、ゲートライ
ンとドレインラインとの各交差部に表示画素を形成して
行列状に配置し、対向面の周縁部に前記ゲートラインに
走査信号を印加するゲートドライバー、ドレインライン
に原画信号を印加するドレインドライバーを配置し、２
枚の基板をシール材にて対向接着し、シール材の注入孔
から２枚の基板の間の空間に液晶を注入して前記シール
材の注入孔を密閉した駆動回路内蔵型表示装置におい
て、注入孔から表示画素までの領域に少なくともドレイ
ンドライバーを配置しないように全体の配置を変更する
ことにより、しきい値変動に起因する不具合の発生を防
止することを骨子とするものである。
鑑み成されたもので、２枚の基板を対向配置し、一方の
基板の対向面の表示部に、複数のゲートライン及びドレ
インラインを互いに交差するように配置し、ゲートライ
ンとドレインラインとの各交差部に表示画素を形成して
行列状に配置し、対向面の周縁部に前記ゲートラインに
走査信号を印加するゲートドライバー、ドレインライン
に原画信号を印加するドレインドライバーを配置し、２
枚の基板をシール材にて対向接着し、シール材の注入孔
から２枚の基板の間の空間に液晶を注入して前記シール
材の注入孔を密閉した駆動回路内蔵型表示装置におい
て、注入孔から表示画素までの領域に少なくともドレイ
ンドライバーを配置しないように全体の配置を変更する
ことにより、しきい値変動に起因する不具合の発生を防
止することを骨子とするものである。
【０００９】
【発明の実施の形態】以下に、本発明の一実施の形態を
詳細に説明する。図１は、本発明の液晶表示装置（ＬＣ
Ｄパネル）の構成を示す平面図である。基板２１は、石
英又はノンアルカリガラスから成る２枚の透明基板を間
隔を隔てて重ねたものであり、短辺（符号２２）×長辺
（符号２３）が例えば４０ｍｍ×５４ｍｍの４角形を成
している。基板２１の中央部分に表示部２４が設けら
れ、該表示部２４に走査信号が印加されるゲートライン
ＧＬと原画信号が印加されるドレインラインＤＬとがマ
トリクス状にほぼ同一ピッチで配置されている。ゲート
ラインＧＬとドレインラインＤＬとの交差部に、ポリシ
リコン半導体膜を活性層とするＴＦＴと、ＩＴＯ（Indi
um-Tin-Oxide）膜等から成る透明な表示電極、及び補助
容量等から成る表示画素２５が配置されている。
詳細に説明する。図１は、本発明の液晶表示装置（ＬＣ
Ｄパネル）の構成を示す平面図である。基板２１は、石
英又はノンアルカリガラスから成る２枚の透明基板を間
隔を隔てて重ねたものであり、短辺（符号２２）×長辺
（符号２３）が例えば４０ｍｍ×５４ｍｍの４角形を成
している。基板２１の中央部分に表示部２４が設けら
れ、該表示部２４に走査信号が印加されるゲートライン
ＧＬと原画信号が印加されるドレインラインＤＬとがマ
トリクス状にほぼ同一ピッチで配置されている。ゲート
ラインＧＬとドレインラインＤＬとの交差部に、ポリシ
リコン半導体膜を活性層とするＴＦＴと、ＩＴＯ（Indi
um-Tin-Oxide）膜等から成る透明な表示電極、及び補助
容量等から成る表示画素２５が配置されている。
【００１０】基板２１の周縁部、即ち表示部２４の周辺
には、基板２１の長辺２３の一辺に沿うようにしてＴＦ
ＴのＣＭＯＳ回路から成るドレインドライバー２６や、
各種制御回路（図示せず）が配置され、基板２１の短辺
２２に沿うようにして同じくＴＦＴのＣＭＯＳ回路から
成るゲートドライバー２７が対向する２辺に配置されて
いる。基板２１の長辺２３の残る１辺には、ドレインラ
インＤＬをプリチャージするためのプリチャージドライ
バ２８が配置される。基板２１の長辺２３の１つには接
続端子２９が配置される。接続端子２９からは各ドライ
バ回路に各種の信号と電源電圧を供給するためのアルミ
ニウム電極配線３０が、基板２１の周縁部に沿うように
して延在している。これらの表示画素２４、ドライバー
回路２６、２７、２８、接続端子２９、及びアルミニウ
ム電極配線３０等は、２枚の基板のうち一方の基板の対
向面側に設けられており、他方の基板の対向面側には、
表示画素２４の表示電極に対応する位置にＲ、Ｇ、Ｂに
各々対応するカラーフィルタが配置され、該カラーフィ
ルタを除く領域にＬＣＤパネルの背面から照射されるバ
ックライトの光が漏れないようにするためのブラックマ
トリクス（いずれも図示せず）が配置されている。
には、基板２１の長辺２３の一辺に沿うようにしてＴＦ
ＴのＣＭＯＳ回路から成るドレインドライバー２６や、
各種制御回路（図示せず）が配置され、基板２１の短辺
２２に沿うようにして同じくＴＦＴのＣＭＯＳ回路から
成るゲートドライバー２７が対向する２辺に配置されて
いる。基板２１の長辺２３の残る１辺には、ドレインラ
インＤＬをプリチャージするためのプリチャージドライ
バ２８が配置される。基板２１の長辺２３の１つには接
続端子２９が配置される。接続端子２９からは各ドライ
バ回路に各種の信号と電源電圧を供給するためのアルミ
ニウム電極配線３０が、基板２１の周縁部に沿うように
して延在している。これらの表示画素２４、ドライバー
回路２６、２７、２８、接続端子２９、及びアルミニウ
ム電極配線３０等は、２枚の基板のうち一方の基板の対
向面側に設けられており、他方の基板の対向面側には、
表示画素２４の表示電極に対応する位置にＲ、Ｇ、Ｂに
各々対応するカラーフィルタが配置され、該カラーフィ
ルタを除く領域にＬＣＤパネルの背面から照射されるバ
ックライトの光が漏れないようにするためのブラックマ
トリクス（いずれも図示せず）が配置されている。
【００１１】これらＴＦＴ等を形成した一方の基板とカ
ラーフィルタ等を形成した他方の基板とは、基板２１周
縁部を囲む幅０．８ｍｍ程度のシール剤３１によって例
えば３〜８μｍの隙間を隔てるように重ね合わせて固着
される。シール剤３１はプリチャージドライバ２８が配
置された長辺２３の片隅で途切れており、途切れた箇所
の一方の基板と他方の基板との間の開口部が液晶の注入
孔３２となる。尚、シール剤３１はアルミニウム配線３
０上に配置されてもよい。
ラーフィルタ等を形成した他方の基板とは、基板２１周
縁部を囲む幅０．８ｍｍ程度のシール剤３１によって例
えば３〜８μｍの隙間を隔てるように重ね合わせて固着
される。シール剤３１はプリチャージドライバ２８が配
置された長辺２３の片隅で途切れており、途切れた箇所
の一方の基板と他方の基板との間の開口部が液晶の注入
孔３２となる。尚、シール剤３１はアルミニウム配線３
０上に配置されてもよい。
【００１２】シール剤３１にて固着された基板２１は、
その注入孔３２から液晶材料が注入（符号３３）され、
両者の隙間内に充填される。そして、注入孔３２をエポ
キシ系樹脂による封止剤３４で被うことによって内部に
注入した液晶を密閉し、保持する。図２はＬＣＤパネル
の回路構成を示す回路図である。中央のマトリクス回路
は表示部である。走査線であるゲートラインＧＬと信号
線であるドレインラインＤＬが縦横に配置され、その交
差部にはＴＦＴ（ＳＥ）が形成されている。ＴＦＴ（Ｓ
Ｅ）には、液晶駆動用の画素容量ＬＣの一方の電極（表
示電極）及び電荷保持用の補助容量ＳＣの一方の電極が
接続されている。画素容量ＬＣの他方の電極（対向電
極）は、液晶層を挟んで対向配置された別の基板上に全
面的に形成された共通電極から成る。すなわち、画素容
量ＬＣは表示電極により液晶及び共通電極が区画され、
これにスイッチング用のＴＦＴ（ＳＥ）が接続されて表
示画素が構成されている。
その注入孔３２から液晶材料が注入（符号３３）され、
両者の隙間内に充填される。そして、注入孔３２をエポ
キシ系樹脂による封止剤３４で被うことによって内部に
注入した液晶を密閉し、保持する。図２はＬＣＤパネル
の回路構成を示す回路図である。中央のマトリクス回路
は表示部である。走査線であるゲートラインＧＬと信号
線であるドレインラインＤＬが縦横に配置され、その交
差部にはＴＦＴ（ＳＥ）が形成されている。ＴＦＴ（Ｓ
Ｅ）には、液晶駆動用の画素容量ＬＣの一方の電極（表
示電極）及び電荷保持用の補助容量ＳＣの一方の電極が
接続されている。画素容量ＬＣの他方の電極（対向電
極）は、液晶層を挟んで対向配置された別の基板上に全
面的に形成された共通電極から成る。すなわち、画素容
量ＬＣは表示電極により液晶及び共通電極が区画され、
これにスイッチング用のＴＦＴ（ＳＥ）が接続されて表
示画素が構成されている。
【００１３】表示部の周辺には、ゲートラインＧＤに走
査信号電圧を印加するゲートドライバー２７と、ドレイ
ンラインＤＬに画素信号電圧を印加するドレインドライ
バー２６が配置されている。ゲートドライバー２７は主
に垂直シフトレジスタから成り、垂直クロック信号ＶＣ
Ｋ、その反転クロック信号＊ＶＣＫ、及び垂直スタート
パルスＶＳＴが供給されている。ドレインドライバー２
６は、主に水平シフトレジスタと、サンプリング用トラ
ンスファゲートよりなり、外部集積回路にて作成された
原画信号ＶＤＳ、水平クロック信号ＨＣＫ、その反転ク
ロック信号＊ＨＣＫ、及び水平スタートパルスＨＳＴが
供給されている。
査信号電圧を印加するゲートドライバー２７と、ドレイ
ンラインＤＬに画素信号電圧を印加するドレインドライ
バー２６が配置されている。ゲートドライバー２７は主
に垂直シフトレジスタから成り、垂直クロック信号ＶＣ
Ｋ、その反転クロック信号＊ＶＣＫ、及び垂直スタート
パルスＶＳＴが供給されている。ドレインドライバー２
６は、主に水平シフトレジスタと、サンプリング用トラ
ンスファゲートよりなり、外部集積回路にて作成された
原画信号ＶＤＳ、水平クロック信号ＨＣＫ、その反転ク
ロック信号＊ＨＣＫ、及び水平スタートパルスＨＳＴが
供給されている。
【００１４】そして、走査信号に応じてゲートドライバ
ー２７により１本のゲートラインＧＬが選択され、ＴＦ
Ｔ（ＳＥ）がＯＮし、ドレインドライバ２６により１本
のドレインラインＤＬ（正確には、カラーＬＣＤであれ
ばＲ、Ｇ、Ｂ用の３本を同時選択する）が選択され、こ
れら選択されたラインの交差部に位置する表示画素２５
の画素容量（ＬＣ）に原画信号ＶＤＳを供給するように
なっている。この時、ドレインドライバー２６は、１本
のゲートライン（ＧＬ１）が選択されている１Ｈ期間内
に、水平シフトレジスタによって表示領域２４の一方端
のドレインラインＤＬ１から反対端のドレインラインＤ
Ｌｎまでを順に選択するという動作をする。その為、表
示領域２４に全部でｎ組のドレインラインＤＬを配置し
たならば、１本のドレインラインＤＬの選択期間はゲー
トラインＧＬの選択期間の更に１／ｎ秒という極めて短
い時間となる。従って、ドレインドライバー２６はゲー
トドライバー２７に比べて２桁程度高い周波数で動作し
ており、これが、ＴＦＴのしきい値Ｖｔの変動に対して
ドレインドライバー２６が特に影響を受け易い要因であ
る。
ー２７により１本のゲートラインＧＬが選択され、ＴＦ
Ｔ（ＳＥ）がＯＮし、ドレインドライバ２６により１本
のドレインラインＤＬ（正確には、カラーＬＣＤであれ
ばＲ、Ｇ、Ｂ用の３本を同時選択する）が選択され、こ
れら選択されたラインの交差部に位置する表示画素２５
の画素容量（ＬＣ）に原画信号ＶＤＳを供給するように
なっている。この時、ドレインドライバー２６は、１本
のゲートライン（ＧＬ１）が選択されている１Ｈ期間内
に、水平シフトレジスタによって表示領域２４の一方端
のドレインラインＤＬ１から反対端のドレインラインＤ
Ｌｎまでを順に選択するという動作をする。その為、表
示領域２４に全部でｎ組のドレインラインＤＬを配置し
たならば、１本のドレインラインＤＬの選択期間はゲー
トラインＧＬの選択期間の更に１／ｎ秒という極めて短
い時間となる。従って、ドレインドライバー２６はゲー
トドライバー２７に比べて２桁程度高い周波数で動作し
ており、これが、ＴＦＴのしきい値Ｖｔの変動に対して
ドレインドライバー２６が特に影響を受け易い要因であ
る。
【００１５】また、図示していない制御回路には、ドレ
インラインＤＬ１からドレインラインＤＬｎへシフトレ
ジストする場合と、ドレインラインＤＬ１からＤＬｎへ
シフトレジストする場合とを切り替えることで表示画像
の左右反転を行うための左右切り替え回路を具備する場
合がある。該左右切り替え回路で同じくしきい値Ｖｔの
変動があると画像の切り替え不良を生じることがあるの
で、これも注入孔３２近傍には配置せず、ドレインドラ
イバー２６の近傍に配置する。
インラインＤＬ１からドレインラインＤＬｎへシフトレ
ジストする場合と、ドレインラインＤＬ１からＤＬｎへ
シフトレジストする場合とを切り替えることで表示画像
の左右反転を行うための左右切り替え回路を具備する場
合がある。該左右切り替え回路で同じくしきい値Ｖｔの
変動があると画像の切り替え不良を生じることがあるの
で、これも注入孔３２近傍には配置せず、ドレインドラ
イバー２６の近傍に配置する。
【００１６】そして、プリチャージ回路２８は、トラン
スファーゲートとバッファから成り、ドレインドライバ
ー２６に入力される原画信号に近い信号をドレインドラ
イバ２６の逆端からドレインラインＤＬに印加すること
で、ドレインラインの書き込みノイズを減少させる役割
を持つ。この回路は表示品位を向上させるが、画素の動
作とは直接には関わりがなく、しきい値Ｖｔの変動に対
する許容度が高い。従って、ドレインドライバー２６と
同じ不具合はなく、注入孔３２の近傍に配置する事が可
能である。
スファーゲートとバッファから成り、ドレインドライバ
ー２６に入力される原画信号に近い信号をドレインドラ
イバ２６の逆端からドレインラインＤＬに印加すること
で、ドレインラインの書き込みノイズを減少させる役割
を持つ。この回路は表示品位を向上させるが、画素の動
作とは直接には関わりがなく、しきい値Ｖｔの変動に対
する許容度が高い。従って、ドレインドライバー２６と
同じ不具合はなく、注入孔３２の近傍に配置する事が可
能である。
【００１７】図３は本発明の第２の実施の形態を示す図
である。同じ箇所には同じ符号を伏して説明を省略す
る。第２の実施の形態は、製造コスト及び表示品位に応
じてプリチャージ回路２８を設けていない場合を示す。
駆動回路内蔵型液晶表示装置においては、表示画素２５
を行列状に配置することから、少なくとも直交する２辺
にドレインドライバー２６とゲートドライバー２７を配
置する必然性がある。言い換えれば、残りの２辺には周
辺駆動回路を配置せずに済む場合があるということであ
る。この様に周辺駆動回路素子を配置しない空きの辺が
ある場合には、該空きの辺に注入孔３２を配置する。特
に空きの辺が２辺ある場合には、それらが交差する角部
近傍に配置する。空きの辺に配置することによって、注
入孔３２から表示画素２５までの間に、周辺駆動回路を
構成するＴＦＴ素子を配置せずに済むので、動作不良の
発生もない。尚、表示画素２５自体も、しきい値Ｖｔの
変動に対しては許容度が高い素子であるといえる。
である。同じ箇所には同じ符号を伏して説明を省略す
る。第２の実施の形態は、製造コスト及び表示品位に応
じてプリチャージ回路２８を設けていない場合を示す。
駆動回路内蔵型液晶表示装置においては、表示画素２５
を行列状に配置することから、少なくとも直交する２辺
にドレインドライバー２６とゲートドライバー２７を配
置する必然性がある。言い換えれば、残りの２辺には周
辺駆動回路を配置せずに済む場合があるということであ
る。この様に周辺駆動回路素子を配置しない空きの辺が
ある場合には、該空きの辺に注入孔３２を配置する。特
に空きの辺が２辺ある場合には、それらが交差する角部
近傍に配置する。空きの辺に配置することによって、注
入孔３２から表示画素２５までの間に、周辺駆動回路を
構成するＴＦＴ素子を配置せずに済むので、動作不良の
発生もない。尚、表示画素２５自体も、しきい値Ｖｔの
変動に対しては許容度が高い素子であるといえる。
【００１８】図４は、本発明の第３の実施の形態を示す
図である。同じ箇所には同じ符号を伏して説明を省略す
る。第１と第２の実施の形態が、注入孔３２を配置した
辺に対して対向する辺にドレインドライバー２６を配置
したのに対し、第３の実施の形態は同じ辺にドレインド
ライバー２６を配置したものである。但し、注入孔３２
から注入された液晶がドレインドライバー２６をまたぐ
ことがないように、注入孔３２をできるだけ隅に配置し
ている。ここで、辺の一方の端部から注入孔３２を含め
る注入孔３２端部（図示符号４０）までを第１のエリ
ア、注入孔３２を含めない注入孔３２の端部から辺の他
方の端（図示符号４１）までを第２のエリアをしたとき
に、ドレインドライバ２６を第２のエリア４１内に配置
するようにしている。ドレインドライバ２６の端はパタ
ーンが許可する範囲で、できるだけ注入孔３２からは遠
ざける。斯かる配置であれば。注入された液晶（符号３
３）はドレインドライバー２６の側部を迂回して表示部
２４に注入され、直接的にはドレインドライバー２６の
上方を通過しないので、しきい値Ｖｔが極端に変動する
ＴＦＴ素子が生じることもない。尚、符号３５は前述し
た左右切り替え回路を示している。
図である。同じ箇所には同じ符号を伏して説明を省略す
る。第１と第２の実施の形態が、注入孔３２を配置した
辺に対して対向する辺にドレインドライバー２６を配置
したのに対し、第３の実施の形態は同じ辺にドレインド
ライバー２６を配置したものである。但し、注入孔３２
から注入された液晶がドレインドライバー２６をまたぐ
ことがないように、注入孔３２をできるだけ隅に配置し
ている。ここで、辺の一方の端部から注入孔３２を含め
る注入孔３２端部（図示符号４０）までを第１のエリ
ア、注入孔３２を含めない注入孔３２の端部から辺の他
方の端（図示符号４１）までを第２のエリアをしたとき
に、ドレインドライバ２６を第２のエリア４１内に配置
するようにしている。ドレインドライバ２６の端はパタ
ーンが許可する範囲で、できるだけ注入孔３２からは遠
ざける。斯かる配置であれば。注入された液晶（符号３
３）はドレインドライバー２６の側部を迂回して表示部
２４に注入され、直接的にはドレインドライバー２６の
上方を通過しないので、しきい値Ｖｔが極端に変動する
ＴＦＴ素子が生じることもない。尚、符号３５は前述し
た左右切り替え回路を示している。
【００１９】而して、以上に説明した本実施の形態によ
れば、以下の作用効果を得ることができる。 （１）液晶の注入孔３２を形成した辺に対して対向する
辺にドレインドライバー２６を配置したことにより、ド
レインドライバー２６を構成するＴＦＴの上方を通過す
る液晶の量を低減できる。これによって液晶中に含まれ
る不純物がＴＦＴ上方の絶縁膜表面にトラップされる蓄
積量を低減できる。また、注入孔３２付近では断面積が
小さいために注入時の液晶の流速が速いのに対して、注
入孔３２から遠方では流速が遅くなるので、静電気によ
る電荷の蓄積も少ない。これによって、ドレインドライ
バー２６を構成するＴＦＴにバックチャネルが形成され
ることを抑制し、しきい値Ｖｔの変動を防止できる。 （２）図１と図３の構成において、基板２１の終端部か
ら、接続端子２９、アルミニウム配線３０、そしてドレ
インドライバー２６と順に配置することにより、無駄な
領域を作らずにドレインドライバー２６を基板２１の端
から例えば５ｍｍ以上離して配置することができる。Ｔ
ＦＴの製造プロセスにおけるエキシマレーザアニール工
程はＴＦＴ活性層となる非晶質のシリコン薄膜を多結晶
シリコン薄膜に結晶化させる工程であり、結晶化させた
シリコン薄膜の結晶粒径を測定すると、基板２１の周縁
部でばらつきが大きく基板２１中央付近でばらつきが小
さいことが確認されている。従って、ＴＦＴ素子特性の
ばらつきに対して影響を受けやすいドレインドライバー
２６を少しでも基板２１の中央に近づけた配置とするこ
とにより、更に製造歩留まりの向上を見込むことができ
る。接続端子２９と注入孔３２とを同じ辺に配置した場
合に基板２１のブレイキング（分割）工程で支障を来す
ことが報告されているので、本実施の形態の配置にとっ
ては好都合となる。
れば、以下の作用効果を得ることができる。 （１）液晶の注入孔３２を形成した辺に対して対向する
辺にドレインドライバー２６を配置したことにより、ド
レインドライバー２６を構成するＴＦＴの上方を通過す
る液晶の量を低減できる。これによって液晶中に含まれ
る不純物がＴＦＴ上方の絶縁膜表面にトラップされる蓄
積量を低減できる。また、注入孔３２付近では断面積が
小さいために注入時の液晶の流速が速いのに対して、注
入孔３２から遠方では流速が遅くなるので、静電気によ
る電荷の蓄積も少ない。これによって、ドレインドライ
バー２６を構成するＴＦＴにバックチャネルが形成され
ることを抑制し、しきい値Ｖｔの変動を防止できる。 （２）図１と図３の構成において、基板２１の終端部か
ら、接続端子２９、アルミニウム配線３０、そしてドレ
インドライバー２６と順に配置することにより、無駄な
領域を作らずにドレインドライバー２６を基板２１の端
から例えば５ｍｍ以上離して配置することができる。Ｔ
ＦＴの製造プロセスにおけるエキシマレーザアニール工
程はＴＦＴ活性層となる非晶質のシリコン薄膜を多結晶
シリコン薄膜に結晶化させる工程であり、結晶化させた
シリコン薄膜の結晶粒径を測定すると、基板２１の周縁
部でばらつきが大きく基板２１中央付近でばらつきが小
さいことが確認されている。従って、ＴＦＴ素子特性の
ばらつきに対して影響を受けやすいドレインドライバー
２６を少しでも基板２１の中央に近づけた配置とするこ
とにより、更に製造歩留まりの向上を見込むことができ
る。接続端子２９と注入孔３２とを同じ辺に配置した場
合に基板２１のブレイキング（分割）工程で支障を来す
ことが報告されているので、本実施の形態の配置にとっ
ては好都合となる。
【００２０】尚、本発明では注入孔３２の向きが図１と
図３の向きに限られるものではなく、例えば図１におい
てゲートドライバー２７が配置された短辺２２の、図面
上方に注入孔を配置（図示符号４３）してもその効果を
得ることができる。
図３の向きに限られるものではなく、例えば図１におい
てゲートドライバー２７が配置された短辺２２の、図面
上方に注入孔を配置（図示符号４３）してもその効果を
得ることができる。
【００２１】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、ドレインドライバー２６を構成するＴＦＴ
のしきい値Ｖｔのシフトに起因する製品不良を大幅に減
じることができ、これによって製品の製造歩留まりを大
幅に向上できる利点を有する。
明によれば、ドレインドライバー２６を構成するＴＦＴ
のしきい値Ｖｔのシフトに起因する製品不良を大幅に減
じることができ、これによって製品の製造歩留まりを大
幅に向上できる利点を有する。
【図１】本発明の液晶表示装置を示す平面図である。
【図２】液晶表示装置の回路構成を示す回路図である。
【図３】本発明の第２の実施の形態を説明するための平
面図である。
面図である。
【図４】本発明の第３の実施の形態を説明するための平
面図である。
面図である。
【図５】従来の液晶表示装置を示す平面図である。
ＧＬ ゲートライン ＤＬ ドレインライン ２１ 基板 ２４ 表示部 ２５ 表示画素 ２６ ドレインドライバー ２７ ゲートドライバー ２８ プリチャージドライバー ２９ 接続端子 ３１ シール剤 ３２ 注入孔
Claims (8)
- 【請求項１】 絶縁性の２枚の基板を対向配置し、 一方の基板の対向面の表示部に複数のゲートライン及び
ドレインラインを互いに交差するように配置し、 前記ゲートラインとドレインラインとの各交差部に表示
画素を形成して行列状に配置し、 前記対向面の周縁部に沿うように、少なくとも前記ゲー
トラインを駆動するゲートドライバーと前記ドレインラ
インを駆動するドレインドライバーを有する周辺駆動回
路を配置し、 前記２枚の基板をシール材にて対向接着し、 前記シール材の注入孔から前記基板の間の空間に液晶を
注入して前記シール材の注入孔を密閉した駆動回路内蔵
型表示装置において、 前記注入孔から前記表示画素までの間に、少なくとも前
記ドレインドライバーを配置しないことを特徴とする駆
動回路内蔵型液晶表示装置 - 【請求項２】 絶縁性の２枚の基板を対向配置し、 一方の基板の対向面の表示部に複数のゲートライン及び
ドレインラインを互いに交差するように配置し、 前記ゲートラインとドレインラインとの各交差部に表示
画素を形成して行列状に配置し、 前記対向面の周縁部に沿うように、少なくとも前記ゲー
トラインを駆動するゲートドライバー、前記ドレインラ
インを駆動するドレインドライバーを有する周辺駆動回
路を配置し、 前記２枚の基板をシール材にて対向接着し、 前記シール材の注入孔から前記基板の間の空間に液晶を
注入して前記シール材の注入孔を密閉した駆動回路内蔵
型表示装置において、 前記基板が４角形状を有し、その１つの辺に前記注入孔
を配置すると共に、前記注入孔を配置した辺に対して対
向する辺に前記ドレインドライバーを配置したことを特
徴とする駆動回路内蔵型液晶表示装置。 - 【請求項３】 前記注入孔を配置した辺にプリチャージ
回路を配置したことを特徴とする請求項２記載の駆動回
路内蔵型液晶表示装置。 - 【請求項４】 前記注入孔を配置した辺に対して隣接す
る辺の少なくとも一方の辺に前記ゲートドライバーを配
置したことを特徴とする請求項２記載の駆動回路内蔵型
液晶表示装置。 - 【請求項５】 前記４角形状の少なくとも１辺に前記周
辺回路を配置しない辺を有し、前記周辺駆動回路を配置
しない辺に前記注入孔を配置したことを特徴とする請求
項２記載の駆動回路内蔵型液晶表示装置。 - 【請求項６】 前記４角形状の少なくとも隣接する２辺
に前記周辺駆動回路を配置しない辺を有し、前記２辺が
交差する角部の近傍に前記注入孔を配置したことを特徴
とする請求項２記載の駆動回路内蔵型液晶表示装置。 - 【請求項７】 前記基板の端部に外部接続端子を形成
し、該接続端子から延在する電極配線を挟んで前記ドレ
インドライバーを配置したことを特徴とする請求項２記
載の駆動回路内蔵型液晶表示装置。 - 【請求項８】 絶縁性の２枚の基板を対向配置し、 一方の基板の対向面の表示部に複数のゲートライン及び
ドレインラインを互いに交差するように配置し、 前記ゲートラインとドレインラインとの各交差部に表示
画素を形成して行列状に配置し、 前記対向面の周縁部に沿うように、少なくとも前記ゲー
トラインを駆動するゲートドライバーと前記ドレインラ
インを駆動するドレインドライバーを有する周辺駆動回
路を配置し、 前記２枚の基板をシール材にて対向接着し、 前記シール材の注入孔から前記基板の間の空間に液晶を
注入して前記シール材の注入孔を密閉した駆動回路内蔵
型表示装置において、 前記基板が４角形状を有し、 前記基板の１つの辺に前記注入孔を配置して、前記１つ
の辺をその一方端から前記注入孔を含め前記注入孔の端
部までの第１のエリアと、前記注入孔を含めず前記注入
孔の端部から他方端までの第２のエリアとに分割し、 前記１つの辺の第２のエリアに前記ドレインドライバー
を配置したことを特徴とする駆動回路内蔵型液晶表示装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27089797A JP3639416B2 (ja) | 1997-10-03 | 1997-10-03 | 駆動回路内蔵型液晶表示装置 |
| US09/162,835 US6163310A (en) | 1997-10-03 | 1998-09-29 | Display apparatus with a built-in driver |
| KR1019980041645A KR100555805B1 (ko) | 1997-10-03 | 1998-10-02 | 구동회로내장형액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27089797A JP3639416B2 (ja) | 1997-10-03 | 1997-10-03 | 駆動回路内蔵型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11109400A true JPH11109400A (ja) | 1999-04-23 |
| JP3639416B2 JP3639416B2 (ja) | 2005-04-20 |
Family
ID=17492509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27089797A Expired - Lifetime JP3639416B2 (ja) | 1997-10-03 | 1997-10-03 | 駆動回路内蔵型液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6163310A (ja) |
| JP (1) | JP3639416B2 (ja) |
| KR (1) | KR100555805B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580486B1 (en) | 1999-07-02 | 2003-06-17 | Nec Corporation | Active matrix liquid crystal display device having electrostatic shielding layer between data lines |
| KR100472998B1 (ko) * | 2001-04-16 | 2005-03-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자기기 |
| US7133016B2 (en) | 2000-12-16 | 2006-11-07 | Samsung Electronics Co., Ltd. | Flat panel display and drive method thereof |
| WO2009087706A1 (ja) * | 2008-01-09 | 2009-07-16 | Sharp Kabushiki Kaisha | 表示装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9827988D0 (en) * | 1998-12-19 | 1999-02-10 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display devices |
| US6885366B1 (en) * | 1999-09-30 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3367099B2 (ja) * | 1999-11-11 | 2003-01-14 | 日本電気株式会社 | 液晶表示装置の駆動回路とその駆動方法 |
| JP4929431B2 (ja) * | 2000-11-10 | 2012-05-09 | Ｎｌｔテクノロジー株式会社 | パネル表示装置のデータ線駆動回路 |
| US20030085856A1 (en) * | 2001-11-02 | 2003-05-08 | Klein Terence R | System and method for minimizing image degradation in LCD microdisplays |
| KR100438549B1 (ko) * | 2001-11-09 | 2004-07-03 | 엘지전자 주식회사 | 휴대용 단말기의 액정표시장치 |
| TWI231996B (en) * | 2003-03-28 | 2005-05-01 | Au Optronics Corp | Dual gate layout for thin film transistor |
| JP4522057B2 (ja) * | 2003-06-30 | 2010-08-11 | 三洋電機株式会社 | 表示装置 |
| US20110133772A1 (en) * | 2009-12-04 | 2011-06-09 | Uniram Technology Inc. | High Performance Low Power Output Drivers |
| US20100237904A1 (en) * | 2005-04-05 | 2010-09-23 | Uniram Technology Inc. | High Performance Output Drivers and Anti-Reflection Circuits |
| US20070090857A1 (en) * | 2005-04-05 | 2007-04-26 | Uniram Technology Inc. | High performance low power multiple-level-switching output drivers |
| KR101192792B1 (ko) * | 2006-06-29 | 2012-10-26 | 엘지디스플레이 주식회사 | Ｇｉｐ 구조의 액정표시장치 |
| US8068079B2 (en) * | 2007-10-18 | 2011-11-29 | Canon Kabushiki Kaisha | Liquid crystal display apparatus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62206527A (ja) * | 1986-03-06 | 1987-09-11 | Alps Electric Co Ltd | 液晶セル |
| JPH02235026A (ja) * | 1989-03-09 | 1990-09-18 | Toshiba Corp | 液晶表示器の製造方法 |
| US5684555A (en) * | 1994-12-19 | 1997-11-04 | Kabushiki Kaisha Toshiba | Liquid crystal display panel |
| JPH09120062A (ja) * | 1995-08-18 | 1997-05-06 | Toshiba Electron Eng Corp | カラーフィルタ基板及びその製造方法、それを用いた液晶表示素子及びその製造方法 |
| JPH09146106A (ja) * | 1995-09-21 | 1997-06-06 | Denso Corp | 液晶セル及びその製造方法 |
| JPH0990419A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | 液晶表示装置 |
| TW543787U (en) * | 1996-03-29 | 2003-07-21 | Toshiba Corp | Liquid crystal display apparatus |
-
1997
- 1997-10-03 JP JP27089797A patent/JP3639416B2/ja not_active Expired - Lifetime
-
1998
- 1998-09-29 US US09/162,835 patent/US6163310A/en not_active Expired - Lifetime
- 1998-10-02 KR KR1019980041645A patent/KR100555805B1/ko not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580486B1 (en) | 1999-07-02 | 2003-06-17 | Nec Corporation | Active matrix liquid crystal display device having electrostatic shielding layer between data lines |
| US7133016B2 (en) | 2000-12-16 | 2006-11-07 | Samsung Electronics Co., Ltd. | Flat panel display and drive method thereof |
| KR100472998B1 (ko) * | 2001-04-16 | 2005-03-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자기기 |
| WO2009087706A1 (ja) * | 2008-01-09 | 2009-07-16 | Sharp Kabushiki Kaisha | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990036850A (ko) | 1999-05-25 |
| US6163310A (en) | 2000-12-19 |
| KR100555805B1 (ko) | 2006-04-21 |
| JP3639416B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8253670B2 (en) | Liquid crystal display device | |
| JP3639416B2 (ja) | 駆動回路内蔵型液晶表示装置 | |
| US6847083B2 (en) | Semiconductor device, electro-optic device, and electronic instrument | |
| KR101746862B1 (ko) | 액정표시장치 | |
| JPWO1998043130A1 (ja) | 液晶装置、電気光学装置およびそれを用いた投射型表示装置 | |
| KR20050003813A (ko) | 횡전계 방식 액정 표시 장치의 구동방법 | |
| KR0172881B1 (ko) | 액정표시장치의 구조 및 구동방법 | |
| JP3956562B2 (ja) | 電気光学装置 | |
| JPH0772509A (ja) | アクティブマトリックス液晶表示素子 | |
| JP4198485B2 (ja) | 表示装置用電極基板 | |
| US20070236441A1 (en) | Instant-on heater | |
| KR100476623B1 (ko) | 액정표시장치 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH11194365A (ja) | 液晶表示素子及び液晶表示装置 | |
| JP3206666B2 (ja) | 液晶マトリクス表示装置 | |
| JP2004240436A (ja) | 液晶ディスプレイパネル | |
| JP2002297060A (ja) | アクティブマトリクス型表示装置 | |
| KR100640995B1 (ko) | 횡전계형 액정 표시 장치 | |
| JP3339248B2 (ja) | 表示装置 | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| JP3221628B2 (ja) | 液晶表示装置 | |
| JP3270444B2 (ja) | 液晶マトリクス表示装置及びその駆動方法 | |
| JP3296761B2 (ja) | 駆動回路内蔵型表示装置 | |
| KR101378055B1 (ko) | 액정표시장치 | |
| US20250216734A1 (en) | Array substrate and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |