JPH11110337A - データ転送方法及びその装置 - Google Patents
データ転送方法及びその装置Info
- Publication number
- JPH11110337A JPH11110337A JP27476797A JP27476797A JPH11110337A JP H11110337 A JPH11110337 A JP H11110337A JP 27476797 A JP27476797 A JP 27476797A JP 27476797 A JP27476797 A JP 27476797A JP H11110337 A JPH11110337 A JP H11110337A
- Authority
- JP
- Japan
- Prior art keywords
- data
- interface
- signal
- extension
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 一方の拡張I/Fから他方の拡張I/Fヘの
データ転送をする際に、そのアクセスを高速化するデー
タ転送方法及びその装置を提供する。 【解決手段】 データバスを共有する複数のインタフェ
ース1,2を備え、該複数のインタフェース間でのデー
タ転送を制御するデータ転送方法で、一方のインタフェ
ース1に対する読出しのための信号RDと同期して、読
み出されたデータを他方のインタフェース2に書き込む
ための信号WEを出力し、前記一方のインタフェース1
から読み出されたデータを直接前記他方のインタフェー
ス2に書き込む。一方のインタフェース1はスキャナ1
01に接続され、他方のインタフェース1はネットワー
ク105に接続されている。
データ転送をする際に、そのアクセスを高速化するデー
タ転送方法及びその装置を提供する。 【解決手段】 データバスを共有する複数のインタフェ
ース1,2を備え、該複数のインタフェース間でのデー
タ転送を制御するデータ転送方法で、一方のインタフェ
ース1に対する読出しのための信号RDと同期して、読
み出されたデータを他方のインタフェース2に書き込む
ための信号WEを出力し、前記一方のインタフェース1
から読み出されたデータを直接前記他方のインタフェー
ス2に書き込む。一方のインタフェース1はスキャナ1
01に接続され、他方のインタフェース1はネットワー
ク105に接続されている。
Description
【0001】
【発明の属する技術分野】本発明はデータ転送方法及び
その装置、特にネットワークへのデータ転送方法及びそ
の装置に関するものである。
その装置、特にネットワークへのデータ転送方法及びそ
の装置に関するものである。
【0002】
【従来の技術】従来、MFP(マルチファンクションプ
リンタ)のような装置においては、スキャナ等から読み
込んだデータをネットワーク(Net Work)へ送
出するには、プリンタの拡張インタフェース(I/F)
を介し、一時的にデータを記憶部(例えば、DRAM)
へ貯め込んで(記憶して)から、次にDRAMからデー
タを読み出し、ネットワークヘ出力していた。
リンタ)のような装置においては、スキャナ等から読み
込んだデータをネットワーク(Net Work)へ送
出するには、プリンタの拡張インタフェース(I/F)
を介し、一時的にデータを記憶部(例えば、DRAM)
へ貯め込んで(記憶して)から、次にDRAMからデー
タを読み出し、ネットワークヘ出力していた。
【0003】以下、従来どのように制御していたかを、
一例をあげて説明する。図8は従来の例を説明するため
のブロック図であり、その構成とデータの流れの接続を
簡略化して示している。図8において、1101は、プ
リンタコントローラ1106の拡張I/F11に接続さ
れているスキャナである。1102は、プリンタコント
ローラ1106のスキャナ側の拡張I/F11とネット
ワーク側の拡張I/F12とを制御する拡張I/F制御
部である。1103はプリントコントローラ1106を
制御する制御部で、制御のためのプログラム記憶部とプ
ロセッサとを含むCPU部である。
一例をあげて説明する。図8は従来の例を説明するため
のブロック図であり、その構成とデータの流れの接続を
簡略化して示している。図8において、1101は、プ
リンタコントローラ1106の拡張I/F11に接続さ
れているスキャナである。1102は、プリンタコント
ローラ1106のスキャナ側の拡張I/F11とネット
ワーク側の拡張I/F12とを制御する拡張I/F制御
部である。1103はプリントコントローラ1106を
制御する制御部で、制御のためのプログラム記憶部とプ
ロセッサとを含むCPU部である。
【0004】データの流れは、図8に示すように、
(1)で示す部分は、データがスキャナ1101より拡
張I/F制御部1102へ送られる部分、(2)で示す
部分は、データが拡張I/F制御部1102よりDRA
M1104へ送られる部分、(3)で示す部分は、デー
タがDRAM1104より拡張I/F制御部1102へ
送られる部分、(4)で示す部分は、データが拡張I/
F制御部1102よりネットワーク1105へ送られる
部分である。すなわち、従来の制御においては、スキャ
ナ1101により読み取られたデータは、ネットワーク
1105へデータが送出されるまでに、スキャナ110
1より拡張I/F制御部1102を介してDMAでDR
AM1104に送られ、次にDRAM1104より拡張
I/F制御部1102を介して、DMAでネットワーク
1105へ送られていた。
(1)で示す部分は、データがスキャナ1101より拡
張I/F制御部1102へ送られる部分、(2)で示す
部分は、データが拡張I/F制御部1102よりDRA
M1104へ送られる部分、(3)で示す部分は、デー
タがDRAM1104より拡張I/F制御部1102へ
送られる部分、(4)で示す部分は、データが拡張I/
F制御部1102よりネットワーク1105へ送られる
部分である。すなわち、従来の制御においては、スキャ
ナ1101により読み取られたデータは、ネットワーク
1105へデータが送出されるまでに、スキャナ110
1より拡張I/F制御部1102を介してDMAでDR
AM1104に送られ、次にDRAM1104より拡張
I/F制御部1102を介して、DMAでネットワーク
1105へ送られていた。
【0005】ここで、図8において、拡張インタフェー
ス側の太く黒色で示してある部分は、共有しているデー
タバスを示している。すなわち、図8では、スキャナ1
101とネットワーク1105とは、プリンタコントロ
ーラ1106の内部で拡張I/F11と拡張I/F12
ならびに拡張I/F制御部1102のデータバスを共有
している。
ス側の太く黒色で示してある部分は、共有しているデー
タバスを示している。すなわち、図8では、スキャナ1
101とネットワーク1105とは、プリンタコントロ
ーラ1106の内部で拡張I/F11と拡張I/F12
ならびに拡張I/F制御部1102のデータバスを共有
している。
【0006】図8のような構成におけるデータの流れの
タイミングは、図6のタイミングチャートのようにな
る。図6の(A)の部分で示すように、スキャナ110
1からデータ送出のリクエストであるDREQ602が
送出されると、拡張I/F制御部1102よりアクノレ
ッヂとしての信号DACK603の応答があり、続いて
前記画像信号データはRD604のタイミングで拡張I
/制御F部1106により読みとられ(図8の(1)に
対応)、DRAM1104に蓄えられる(図8の(2)
に対応)。次にCPU部1103により必要なプリンタ
内の内部処理が行われる。
タイミングは、図6のタイミングチャートのようにな
る。図6の(A)の部分で示すように、スキャナ110
1からデータ送出のリクエストであるDREQ602が
送出されると、拡張I/F制御部1102よりアクノレ
ッヂとしての信号DACK603の応答があり、続いて
前記画像信号データはRD604のタイミングで拡張I
/制御F部1106により読みとられ(図8の(1)に
対応)、DRAM1104に蓄えられる(図8の(2)
に対応)。次にCPU部1103により必要なプリンタ
内の内部処理が行われる。
【0007】次に、ネットワーク1105への画像信号
データの送出は、図6の(B)部分で示すように、ネッ
トワーク1105からのデータ送出のリクエストである
DREQ605が送出されると、拡張I/F制御部11
02よりアクノレッヂとしての信号DACK606の応
答があり、続いて前記データはWR607のタイミング
でネットワーク1105に送出される。
データの送出は、図6の(B)部分で示すように、ネッ
トワーク1105からのデータ送出のリクエストである
DREQ605が送出されると、拡張I/F制御部11
02よりアクノレッヂとしての信号DACK606の応
答があり、続いて前記データはWR607のタイミング
でネットワーク1105に送出される。
【0008】図5は、従来のシステムにおいて、スキャ
ナ1101で入力された画像信号データを、拡張I/F
制御部1102によりスキャナ1101から読み取り、
DMAでDRAM1104に蓄え、次にネットワーク1
105にDMAで送出する場合の、CPU部1103の
制御のフローチャートである。ステップS50でスキャ
ナ1101より拡張I/F制御部1102を介して割り
込みが発生すると、ステップS51で拡張I/F制御部
1102にある割り込み制御用のレジスタ(チャンネル
ナンバーとデータレングス)を読み込み、次に、読み取
った制御用のレジスタの内容に基づいて、ステップS5
2でオープンパケット(DMA)を送出し、次にステッ
プS53でデータパケット(DMA)を送出し、次のス
テップS54でクローズパケット(DMA)を送出し、
処理を終了する。
ナ1101で入力された画像信号データを、拡張I/F
制御部1102によりスキャナ1101から読み取り、
DMAでDRAM1104に蓄え、次にネットワーク1
105にDMAで送出する場合の、CPU部1103の
制御のフローチャートである。ステップS50でスキャ
ナ1101より拡張I/F制御部1102を介して割り
込みが発生すると、ステップS51で拡張I/F制御部
1102にある割り込み制御用のレジスタ(チャンネル
ナンバーとデータレングス)を読み込み、次に、読み取
った制御用のレジスタの内容に基づいて、ステップS5
2でオープンパケット(DMA)を送出し、次にステッ
プS53でデータパケット(DMA)を送出し、次のス
テップS54でクローズパケット(DMA)を送出し、
処理を終了する。
【0009】図7に、従来のプリンタコントローラ11
06による制御をつかさどる部分の回路の一例を示す。
図7では、データの流れは省略してある。図7(図8、
図6、図5を参照)において、図6の(A)で示される
部分に相当する制御は、先ずスキャナ1101より、デ
ータリクエスト信号DREQ602がアービタ702を
介して、拡張I/F制御部1102(拡張I/Fシーケ
ンサ703はその一部)を介してCPU部1103に送
られてくると、CPU部1103に割り込みが発生し、
CPU部1103はCPUアクセス(ソフトウエア)に
より、DREQ602の割込があったことを認識する。
06による制御をつかさどる部分の回路の一例を示す。
図7では、データの流れは省略してある。図7(図8、
図6、図5を参照)において、図6の(A)で示される
部分に相当する制御は、先ずスキャナ1101より、デ
ータリクエスト信号DREQ602がアービタ702を
介して、拡張I/F制御部1102(拡張I/Fシーケ
ンサ703はその一部)を介してCPU部1103に送
られてくると、CPU部1103に割り込みが発生し、
CPU部1103はCPUアクセス(ソフトウエア)に
より、DREQ602の割込があったことを認識する。
【0010】次にCPU部1103は、拡張I/F制御
部1102を介して、拡張I/F11より、スキャナ1
101へDACK601をインバータ715を介して負
論理で送出する。同時に拡張チャネルセレクト信号EX
CS608を選択信号としてインバータ716を介して
負論理で送出する。更に、スキャナ1101から画像信
号データを読み取る信号RD604をインバータ717
を介して負論理信号として、拡張I/F11(同時にネ
ットワークの接続されている拡張I/F信12へ)送出
する。次に、プリンタ内の必要な内部処理がなされ、ネ
ットワーク1105からのDREQ12を待つ。
部1102を介して、拡張I/F11より、スキャナ1
101へDACK601をインバータ715を介して負
論理で送出する。同時に拡張チャネルセレクト信号EX
CS608を選択信号としてインバータ716を介して
負論理で送出する。更に、スキャナ1101から画像信
号データを読み取る信号RD604をインバータ717
を介して負論理信号として、拡張I/F11(同時にネ
ットワークの接続されている拡張I/F信12へ)送出
する。次に、プリンタ内の必要な内部処理がなされ、ネ
ットワーク1105からのDREQ12を待つ。
【0011】図6の(B)で示される部分に相当する制
御は、ネットワーク1105より、データリクエスト信
号DREQ605がアービタ702を介して、拡張I/
F制御部1102を介してCPU部1103に送られて
くると、CPU部1103に割り込みが発生し、CPU
部1103はCPUアクセスにより、DREQ605の
割込があったことを認識する。
御は、ネットワーク1105より、データリクエスト信
号DREQ605がアービタ702を介して、拡張I/
F制御部1102を介してCPU部1103に送られて
くると、CPU部1103に割り込みが発生し、CPU
部1103はCPUアクセスにより、DREQ605の
割込があったことを認識する。
【0012】次にCPU部1103は、拡張I/F制御
部1102を介して、拡張I/F12より、ネットワー
ク1105へDACK606をインバータ713を介し
て負論理で送出する。同時に拡張チャネルセレクト信号
EXCS609を選択信号としてインバータ714を介
して負論理で送出する。更に、ネットワーク1105が
画像信号データを読み取る(拡張I/F部より書込む)
信号WR607をインバータ712を介して負論理信号
として、拡張I/F12(同時に拡張I/F11へ)送
出する。
部1102を介して、拡張I/F12より、ネットワー
ク1105へDACK606をインバータ713を介し
て負論理で送出する。同時に拡張チャネルセレクト信号
EXCS609を選択信号としてインバータ714を介
して負論理で送出する。更に、ネットワーク1105が
画像信号データを読み取る(拡張I/F部より書込む)
信号WR607をインバータ712を介して負論理信号
として、拡張I/F12(同時に拡張I/F11へ)送
出する。
【0013】
【発明が解決しようとする課題】しかしながら、上記従
来例では、データを一度プリンタ側のDRAMにため込
んでから、このデータを読出し送信するため、図6のタ
イミングチャートに示したように、スキャナからの受信
とネットワークへの送信との間にプリンタによる内部処
理が介入する。従って、スキャナで読込んでからネット
ワーク上へ送信するまでにかなり時間を必要とし、その
分遅れが生じてしまうという欠点がある。
来例では、データを一度プリンタ側のDRAMにため込
んでから、このデータを読出し送信するため、図6のタ
イミングチャートに示したように、スキャナからの受信
とネットワークへの送信との間にプリンタによる内部処
理が介入する。従って、スキャナで読込んでからネット
ワーク上へ送信するまでにかなり時間を必要とし、その
分遅れが生じてしまうという欠点がある。
【0014】さらに、一度プリンタのDRAM上にデー
タをため込むため、プリンタ内の他のDRAMアクセス
の邪魔になってしまうという欠点があった。本発明の目
的は、一方の拡張I/Fから他方の拡張I/Fヘのデー
タ転送をする際に、そのアクセスを高速化することにあ
る。
タをため込むため、プリンタ内の他のDRAMアクセス
の邪魔になってしまうという欠点があった。本発明の目
的は、一方の拡張I/Fから他方の拡張I/Fヘのデー
タ転送をする際に、そのアクセスを高速化することにあ
る。
【0015】
【課題を解決するための手段】この課題を解決するため
に、本発明のデータ転送方法は、データバスを共有する
複数のインタフェースを備え、該複数のインタフェース
間でのデータ転送を制御するデータ転送方法であって、
一方のインタフェースに対する読出しのための信号と同
期して、読み出されたデータを他方のインタフェースに
書き込むための信号を出力し、前記一方のインタフェー
スから読み出されたデータを直接前記他方のインタフェ
ースに書き込むことを特徴とする。ここで、前記他方の
インタフェースはネットワークに接続されている。
に、本発明のデータ転送方法は、データバスを共有する
複数のインタフェースを備え、該複数のインタフェース
間でのデータ転送を制御するデータ転送方法であって、
一方のインタフェースに対する読出しのための信号と同
期して、読み出されたデータを他方のインタフェースに
書き込むための信号を出力し、前記一方のインタフェー
スから読み出されたデータを直接前記他方のインタフェ
ースに書き込むことを特徴とする。ここで、前記他方の
インタフェースはネットワークに接続されている。
【0016】叉、本発明のデータ転送装置は、データバ
スを共有する複数のインタフェースを備え、該複数のイ
ンタフェース間でのデータ転送を制御するデータ転送装
置であって、一方のインタフェースに対して読出しのた
めの読出信号を出力する手段と、前記読出信号と同期し
て、読み出されたデータを他方のインタフェースに書き
込むための書込信号を出力する手段とを備え、前記一方
のインタフェースから読み出されたデータを直接前記他
方のインタフェースに書き込むことを特徴とする。ここ
で、前記他方のインタフェースはネットワークに接続さ
れている。また、前記データ転送装置はプリンタコント
ローラに含まれ、前記一方のインタフェースはスキャナ
に接続されている。
スを共有する複数のインタフェースを備え、該複数のイ
ンタフェース間でのデータ転送を制御するデータ転送装
置であって、一方のインタフェースに対して読出しのた
めの読出信号を出力する手段と、前記読出信号と同期し
て、読み出されたデータを他方のインタフェースに書き
込むための書込信号を出力する手段とを備え、前記一方
のインタフェースから読み出されたデータを直接前記他
方のインタフェースに書き込むことを特徴とする。ここ
で、前記他方のインタフェースはネットワークに接続さ
れている。また、前記データ転送装置はプリンタコント
ローラに含まれ、前記一方のインタフェースはスキャナ
に接続されている。
【0017】
【発明の実施の形態】以下図面を用いて、本発明の実施
の形態を詳細に説明する。 <本実施の形態の構成例とデータの流れ>図1は本実施
の形態のインタフェースの構成例を説明するためのブロ
ック図であり、構成とデータの流れと、その制御信号の
接続を簡略化して示している。
の形態を詳細に説明する。 <本実施の形態の構成例とデータの流れ>図1は本実施
の形態のインタフェースの構成例を説明するためのブロ
ック図であり、構成とデータの流れと、その制御信号の
接続を簡略化して示している。
【0018】図1において、101は、プリンタコント
ローラ106の拡張I/F1に接続されているスキャナ
である。102は、プリンタコントローラ106の拡張
I/F1と拡張I/F2とを制御する拡張I/F制御部
である。103は、プリントコントローラ106を制御
する制御部で、制御のためのプログラム記憶部を含むプ
ロセッサよりなるCPU部である。
ローラ106の拡張I/F1に接続されているスキャナ
である。102は、プリンタコントローラ106の拡張
I/F1と拡張I/F2とを制御する拡張I/F制御部
である。103は、プリントコントローラ106を制御
する制御部で、制御のためのプログラム記憶部を含むプ
ロセッサよりなるCPU部である。
【0019】104は、必要に応じて、プリンタコント
ローラ106の描画データや通信データを記憶しておく
DRAMである。105は、プリンタコントローラ20
6の拡張I/F2に接続されているネットワークであ
る。107は、本実施の形態によるスキャナ101から
ネットワーク105へのデータの流れを示している。ス
キャナ101から拡張I/F制御部102へデータリク
エストDREQ202の信号が送られ、拡張I/F制御
部102よりスキャナ101へはデータアクノレッヂD
ACK203の信号が送られる。また、ネットワーク1
05から拡張I/F制御部102へデータリクエストD
REQ205の信号が送られ、拡張I/F制御部102
よりネットワーク105へは、データアクノレッヂDA
CK206の信号が送られる。
ローラ106の描画データや通信データを記憶しておく
DRAMである。105は、プリンタコントローラ20
6の拡張I/F2に接続されているネットワークであ
る。107は、本実施の形態によるスキャナ101から
ネットワーク105へのデータの流れを示している。ス
キャナ101から拡張I/F制御部102へデータリク
エストDREQ202の信号が送られ、拡張I/F制御
部102よりスキャナ101へはデータアクノレッヂD
ACK203の信号が送られる。また、ネットワーク1
05から拡張I/F制御部102へデータリクエストD
REQ205の信号が送られ、拡張I/F制御部102
よりネットワーク105へは、データアクノレッヂDA
CK206の信号が送られる。
【0020】ここで、図1においては、拡張インタフェ
ース側の太く黒色で示してある部分が、共有しているデ
ータバスを示している。すなわち、図1では、スキャナ
101とネットワーク105とは、プリンタコントロー
ラ106の内部で、拡張I/F1と拡張I/F2のデー
タバスならびに拡張I/F制御部102は共有されてい
る。
ース側の太く黒色で示してある部分が、共有しているデ
ータバスを示している。すなわち、図1では、スキャナ
101とネットワーク105とは、プリンタコントロー
ラ106の内部で、拡張I/F1と拡張I/F2のデー
タバスならびに拡張I/F制御部102は共有されてい
る。
【0021】<本実施の形態の制御タイミングチャート
例>図2は、スキャナ101と拡張I/F制御部102
との間の信号と、ネットワーク105と拡張I/F制御
部102との間の信号の関係を示したタイミングチャー
トである。図2のCLK201はクロックで、全ての制
御はCLK201に基づいて行なわれている。
例>図2は、スキャナ101と拡張I/F制御部102
との間の信号と、ネットワーク105と拡張I/F制御
部102との間の信号の関係を示したタイミングチャー
トである。図2のCLK201はクロックで、全ての制
御はCLK201に基づいて行なわれている。
【0022】DREQ202は、スキャナ101の側か
ら拡張I/F制御部102へDMA転送してくる際のデ
ータリクエスト信号である。DACK203はプリンタ
コントローラ106側の拡張I/F制御部102が、D
REQ202に対して応答出力するデータアクノレッヂ
信号である。RD204はスキャナ101に対しプリン
タコントローラ106が読み取ることを示すリード信号
である。
ら拡張I/F制御部102へDMA転送してくる際のデ
ータリクエスト信号である。DACK203はプリンタ
コントローラ106側の拡張I/F制御部102が、D
REQ202に対して応答出力するデータアクノレッヂ
信号である。RD204はスキャナ101に対しプリン
タコントローラ106が読み取ることを示すリード信号
である。
【0023】DREQ205は、ネットワーク105の
側からプリンタコントローラ106の拡張I/F制御部
102へ送信してくるデータリクエスト信号である。D
ACK206は、プリンタコントローラ106側がDR
EQ205に対して応答出力するデータアクノレッヂ信
号である。WR207はネットワーク105に対しプリ
ンタコントローラ106が書き込むことを示すライト信
号である。
側からプリンタコントローラ106の拡張I/F制御部
102へ送信してくるデータリクエスト信号である。D
ACK206は、プリンタコントローラ106側がDR
EQ205に対して応答出力するデータアクノレッヂ信
号である。WR207はネットワーク105に対しプリ
ンタコントローラ106が書き込むことを示すライト信
号である。
【0024】図2の(A)の部分は、最初にネットワー
ク105よりDREQ205があり(T1で示す)、次
に、スキャナ101による画像を読み取った信号を送出
する要求信号としてのDREQ202が拡張I/F部2
02に発せられ(T2で示す)、アクノレッヂとしての
DACK203の応答が拡張I/F制御部102よりス
キャナ101へ発せられ、またDACK203に同期し
て、画像情報データがRD204によりスキャナ101
より読み出される。DACK203と同時に、拡張I/
F制御部102により、DACK206が発せられ、同
時に画像信号をネットワーク105に送出するためにW
R207が発せられる。
ク105よりDREQ205があり(T1で示す)、次
に、スキャナ101による画像を読み取った信号を送出
する要求信号としてのDREQ202が拡張I/F部2
02に発せられ(T2で示す)、アクノレッヂとしての
DACK203の応答が拡張I/F制御部102よりス
キャナ101へ発せられ、またDACK203に同期し
て、画像情報データがRD204によりスキャナ101
より読み出される。DACK203と同時に、拡張I/
F制御部102により、DACK206が発せられ、同
時に画像信号をネットワーク105に送出するためにW
R207が発せられる。
【0025】図2の(B)の部分は、まずスキャナ10
1よりDREQ202があり(T3で示す)、次にDR
EQ205がネットワーク105よりあった場合であ
り、DACK203、DACK206、RD204、W
R20、のタイミングは、(A)の部分と同様である。 <本実施の形態の制御フロー例>図3は、DMA転送の
際の本発明の実施の形態におけるシステムの制御フロー
を示した図である。
1よりDREQ202があり(T3で示す)、次にDR
EQ205がネットワーク105よりあった場合であ
り、DACK203、DACK206、RD204、W
R20、のタイミングは、(A)の部分と同様である。 <本実施の形態の制御フロー例>図3は、DMA転送の
際の本発明の実施の形態におけるシステムの制御フロー
を示した図である。
【0026】本実施の形態では、スキャナ101で入力
された画像信号データを、拡張I/F制御部102によ
りスキャナ1101から読み取り、DRAM104に蓄
えることなく、ネットワーク105にDMAで送出する
制御のフローを示した図である。図3に示すように、ス
テップS30でスキャナ101より拡張I/F制御部1
02を介してCPU部103に対しての割り込みが発生
すると、ステップS31でCPU部1103が拡張I/
F制御部1102にある割り込み制御用のレジスタ(チ
ャンネルナンバーとデータレングスとスルーフラグ)を
読み込み、次に、読み取った制御用のレジスタの内容に
基づいて、ステップS32でオープンパケット(DM
A)を送出し、次にステップS33でデータパケット
(DMA)を送出し、次のステップS34でクローズパ
ケット(DMA)を送出し、処理を終了する。
された画像信号データを、拡張I/F制御部102によ
りスキャナ1101から読み取り、DRAM104に蓄
えることなく、ネットワーク105にDMAで送出する
制御のフローを示した図である。図3に示すように、ス
テップS30でスキャナ101より拡張I/F制御部1
02を介してCPU部103に対しての割り込みが発生
すると、ステップS31でCPU部1103が拡張I/
F制御部1102にある割り込み制御用のレジスタ(チ
ャンネルナンバーとデータレングスとスルーフラグ)を
読み込み、次に、読み取った制御用のレジスタの内容に
基づいて、ステップS32でオープンパケット(DM
A)を送出し、次にステップS33でデータパケット
(DMA)を送出し、次のステップS34でクローズパ
ケット(DMA)を送出し、処理を終了する。
【0027】ここで、スルーという新規信号が真の場合
は、スキャナ101により読み取ったデータをプリンタ
のDRAM104に蓄えることなく、データの流れを図
1に示すように設定することを意味している。 <本実施の形態の回路例>図4に、本発明を実施した回
路の例を示す。以下、プリンタコントローラ106によ
る制御をつかさどる部分の回路の一例を示す。図4では
データの流れは省略してある。
は、スキャナ101により読み取ったデータをプリンタ
のDRAM104に蓄えることなく、データの流れを図
1に示すように設定することを意味している。 <本実施の形態の回路例>図4に、本発明を実施した回
路の例を示す。以下、プリンタコントローラ106によ
る制御をつかさどる部分の回路の一例を示す。図4では
データの流れは省略してある。
【0028】本例では、スルーで動作する場合、すなわ
ち、図4において、CPU103からのポートデータが
1の状態でのポートセット信号により、フリップフロッ
プ401が真にセットされていた場合につて説明する。
なお、フリップフロップ401がセットされていない場
合は、論理積回路404、405が生かされ、論理積回
路406が禁止される。また、論理積回路409、41
0が禁止され、論理積回路408が生かされる。すなわ
ち、フリップフロップ401がセットされていない場合
の回路の働きは、図7に示す従来の回路例と同じとな
る。
ち、図4において、CPU103からのポートデータが
1の状態でのポートセット信号により、フリップフロッ
プ401が真にセットされていた場合につて説明する。
なお、フリップフロップ401がセットされていない場
合は、論理積回路404、405が生かされ、論理積回
路406が禁止される。また、論理積回路409、41
0が禁止され、論理積回路408が生かされる。すなわ
ち、フリップフロップ401がセットされていない場合
の回路の働きは、図7に示す従来の回路例と同じとな
る。
【0029】以下、フリップフロップ401がセットさ
れている場合を前提に、本実施の形態を説明する。図4
(図1、図2、図3を参照)において、図2の(A)で
示される部分に相当する制御は、先ずネットワーク10
5より、データリクエスト信号DREQ205が、拡張
I/F制御部102(拡張I/Fシーケンサ403はそ
の一部)を介してCPU部103に送られてきて(図2
のT1)、次にDREQ202がスキャナ101から送
られてくると、フリップフロップ401がセットされて
いるので、論理積回路406が満足される。論理積回路
406の出力は、論理和回路407とアービタ402を
介し、拡張I/Fシーケンサ403に与えられる。
れている場合を前提に、本実施の形態を説明する。図4
(図1、図2、図3を参照)において、図2の(A)で
示される部分に相当する制御は、先ずネットワーク10
5より、データリクエスト信号DREQ205が、拡張
I/F制御部102(拡張I/Fシーケンサ403はそ
の一部)を介してCPU部103に送られてきて(図2
のT1)、次にDREQ202がスキャナ101から送
られてくると、フリップフロップ401がセットされて
いるので、論理積回路406が満足される。論理積回路
406の出力は、論理和回路407とアービタ402を
介し、拡張I/Fシーケンサ403に与えられる。
【0030】そこで、拡張I/Fシーケンサ403から
DACK203がインバータ415を介して負信号とし
て拡張I/F1へ出力される。同時に、論理積回路41
0が生かされているので、論理和回路413を介して、
DACK206が負信号として拡張I/F2に出力され
る。また、RD204が、インバータ417を介して負
信号として拡張I/F1へ出力され、スキャナ101へ
送られる。同時に、論理積回路409が生かされている
ので、論理和回路412を介して、WR207が拡張I
/F2へ出力される。
DACK203がインバータ415を介して負信号とし
て拡張I/F1へ出力される。同時に、論理積回路41
0が生かされているので、論理和回路413を介して、
DACK206が負信号として拡張I/F2に出力され
る。また、RD204が、インバータ417を介して負
信号として拡張I/F1へ出力され、スキャナ101へ
送られる。同時に、論理積回路409が生かされている
ので、論理和回路412を介して、WR207が拡張I
/F2へ出力される。
【0031】同時に、拡張チャネルセレクト信号EXC
S208を、選択信号としてインバータ416を介して
負論理で拡張I/F1、すなわちスキャナ101へ送出
する。また同時に、拡張チャネルセレクト信号EXCS
209を、選択信号としてインバータ414を介して負
論理で拡張I/F2、すなわちネットワーク105へ送
出する。
S208を、選択信号としてインバータ416を介して
負論理で拡張I/F1、すなわちスキャナ101へ送出
する。また同時に、拡張チャネルセレクト信号EXCS
209を、選択信号としてインバータ414を介して負
論理で拡張I/F2、すなわちネットワーク105へ送
出する。
【0032】以上のように制御することにより、スキャ
ナ101よりデータを読込むと同時に、ネットワーク1
05へ書込む制御(データの流れ107)が可能とな
る。すなわち、以上のようにすることで、データを拡張
I/F1から拡張I/F2へのDMA転送時に、プリン
タ側DRAMにデータをためることなく送信することが
できるので、高速なデータ転送ができる。
ナ101よりデータを読込むと同時に、ネットワーク1
05へ書込む制御(データの流れ107)が可能とな
る。すなわち、以上のようにすることで、データを拡張
I/F1から拡張I/F2へのDMA転送時に、プリン
タ側DRAMにデータをためることなく送信することが
できるので、高速なデータ転送ができる。
【0033】なお、本発明は、複数の機器(例えばホス
トコンピュータ,インタフェイス機器,リーダ,プリン
タなど)から構成されるシステムに適用しても、一つの
機器からなる装置(例えば、複写機,ファクシミリ装置
など)に適用してもよい。また、本発明の目的は、前述
した実施形態の機能を実現するソフトウェアのプログラ
ムコードを記録した記憶媒体を、システムあるいは装置
に供給し、そのシステムあるいは装置のコンピュータ
(またはCPUやMPU)が記憶媒体に格納されたプロ
グラムコードを読出し実行することによっても、達成さ
れることは言うまでもない。
トコンピュータ,インタフェイス機器,リーダ,プリン
タなど)から構成されるシステムに適用しても、一つの
機器からなる装置(例えば、複写機,ファクシミリ装置
など)に適用してもよい。また、本発明の目的は、前述
した実施形態の機能を実現するソフトウェアのプログラ
ムコードを記録した記憶媒体を、システムあるいは装置
に供給し、そのシステムあるいは装置のコンピュータ
(またはCPUやMPU)が記憶媒体に格納されたプロ
グラムコードを読出し実行することによっても、達成さ
れることは言うまでもない。
【0034】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。プログラムコードを供給
するための記憶媒体としては、例えば、フロッピディス
ク,ハードディスク,光ディスク,光磁気ディスク,C
D−ROM,CD−R,磁気テープ,不揮発性のメモリ
カード,ROMなどを用いることができる。
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。プログラムコードを供給
するための記憶媒体としては、例えば、フロッピディス
ク,ハードディスク,光ディスク,光磁気ディスク,C
D−ROM,CD−R,磁気テープ,不揮発性のメモリ
カード,ROMなどを用いることができる。
【0035】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOS(オペレ
ーティングシステム)などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOS(オペレ
ーティングシステム)などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【0036】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。
【0037】
【発明の効果】以上説明したように、本発明によれば、
拡張I/Fから拡張I/Fヘのデータ転送をプリンタの
負荷が少なくかつ高速に行なうことができる。
拡張I/Fから拡張I/Fヘのデータ転送をプリンタの
負荷が少なくかつ高速に行なうことができる。
【図1】本実施の形態のデータの流れを説明するための
ブロック図である。
ブロック図である。
【図2】本実施の形態のI/F間の信号関係の一例を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
【図3】本実施の形態のDMA転送を簡単に示したフロ
ーチャートである。
ーチャートである。
【図4】本実施の形態の制御部の一例を説明するために
簡単化した回路例である。
簡単化した回路例である。
【図5】従来のDMA転送を簡単に示したフローチャー
トである。
トである。
【図6】従来のI/F間の信号関係の一例を説明するタ
イミングチャートである。
イミングチャートである。
【図7】従来の回路の一例を説明するためのブロック図
である。
である。
【図8】従来のデータの流れを説明するための図であ
る。
る。
Claims (5)
- 【請求項1】 データバスを共有する複数のインタフェ
ースを備え、該複数のインタフェース間でのデータ転送
を制御するデータ転送方法であって、 一方のインタフェースに対する読出しのための信号と同
期して、読み出されたデータを他方のインタフェースに
書き込むための信号を出力し、前記一方のインタフェー
スから読み出されたデータを直接前記他方のインタフェ
ースに書き込むことを特徴とするデータ転送方法。 - 【請求項2】 前記他方のインタフェースはネットワー
クに接続されていることを特徴とする請求項1記載のデ
ータ転送方法。 - 【請求項3】 データバスを共有する複数のインタフェ
ースを備え、該複数のインタフェース間でのデータ転送
を制御するデータ転送装置であって、 一方のインタフェースに対して読出しのための読出信号
を出力する手段と、前記読出信号と同期して、読み出さ
れたデータを他方のインタフェースに書き込むための書
込信号を出力する手段とを備え、 前記一方のインタフェースから読み出されたデータを直
接前記他方のインタフェースに書き込むことを特徴とす
るデータ転送装置。 - 【請求項4】 前記他方のインタフェースはネットワー
クに接続されていることを特徴とする請求項3記載のデ
ータ転送装置。 - 【請求項5】 前記データ転送装置はプリンタコントロ
ーラに含まれ、前記一方のインタフェースはスキャナに
接続されていることを特徴とする請求項3又は4記載の
データ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27476797A JPH11110337A (ja) | 1997-10-07 | 1997-10-07 | データ転送方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27476797A JPH11110337A (ja) | 1997-10-07 | 1997-10-07 | データ転送方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11110337A true JPH11110337A (ja) | 1999-04-23 |
Family
ID=17546298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27476797A Withdrawn JPH11110337A (ja) | 1997-10-07 | 1997-10-07 | データ転送方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11110337A (ja) |
-
1997
- 1997-10-07 JP JP27476797A patent/JPH11110337A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01147647A (ja) | データ処理装置 | |
| JP5340058B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
| US20060236001A1 (en) | Direct memory access controller | |
| JPH08202677A (ja) | マイクロコントローラ | |
| JP3714104B2 (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 | |
| US6678749B2 (en) | System and method for efficiently performing data transfer operations | |
| KR100591243B1 (ko) | 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법 | |
| JP3356110B2 (ja) | 機能拡張システム及びそれに用いるデータ転送方法 | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| JP2007323662A (ja) | データ転送方法 | |
| JP4135374B2 (ja) | 拡張カードおよび拡張カードの記憶部へのデータ書き込み方法 | |
| JP2001167046A (ja) | 画像処理装置 | |
| JP2000035938A (ja) | データ転送方法及び装置と画像処理装置 | |
| JP2000029823A (ja) | バスアクセス制御回路 | |
| JPH11203059A (ja) | 画像入出力処理装置および画像入出力処理装置のメモリアクセス方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
| JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
| KR100657294B1 (ko) | 멀터미디어 데이터의 고속전송을 위한 비동기 인터페이스장치 | |
| JP2003167841A (ja) | データの転送方法及び記録装置 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JP2019014176A (ja) | 画像形成装置及び画像形成方法 | |
| KR20070081981A (ko) | 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치 | |
| JP2001018463A (ja) | Dma制御装置およびdma制御方法 | |
| JP2001277607A (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 | |
| JPH11184647A (ja) | 通信制御装置及びその制御方法 | |
| JPH1091461A (ja) | 多機能並行処理型電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |