JPH11110364A - 異種ｃｐｕ系機器間のデータ転送方法 - Google Patents
異種ｃｐｕ系機器間のデータ転送方法Info
- Publication number
- JPH11110364A JPH11110364A JP28316797A JP28316797A JPH11110364A JP H11110364 A JPH11110364 A JP H11110364A JP 28316797 A JP28316797 A JP 28316797A JP 28316797 A JP28316797 A JP 28316797A JP H11110364 A JPH11110364 A JP H11110364A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- cpu
- transfer method
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】互いにメモリアクセス方式の異なるＣＰＵ系機
器間でデータ転送を行うときのデータビットの並びが変
わるという不具合を解消する。 【解決手段】一方のＣＰＵから他方に対してデータ転送
を要求するとき、読み出しコマンドの内容として、ワー
ド単位の上位ビットと下位ビットの読み出し順序を指定
することにより並びを同じくするようにした。
器間でデータ転送を行うときのデータビットの並びが変
わるという不具合を解消する。 【解決手段】一方のＣＰＵから他方に対してデータ転送
を要求するとき、読み出しコマンドの内容として、ワー
ド単位の上位ビットと下位ビットの読み出し順序を指定
することにより並びを同じくするようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、データ転送方法に
関し、特に、ＣＰＵの種類によってデータバスのアクセ
ス方式が違う場合に生じる書き込み，読み込み処理の違
いを、データ転送時に是正して、アクセスの違いに関わ
らずＣＰＵの種類の異なる装置間でもメモリにデータを
書き込んだり、読み込んだりすることのできるデータ転
送方法に関するものである。
関し、特に、ＣＰＵの種類によってデータバスのアクセ
ス方式が違う場合に生じる書き込み，読み込み処理の違
いを、データ転送時に是正して、アクセスの違いに関わ
らずＣＰＵの種類の異なる装置間でもメモリにデータを
書き込んだり、読み込んだりすることのできるデータ転
送方法に関するものである。
【０００２】
【従来の技術】従来、プロセッサ（ＣＰＵ）の違いによ
ってメモリに対するアクセス方式が異なるため、ワード
単位のアクセスに違いが生じていた。例えば、図５
（Ｃ）に示したように、インテル系ＣＰＵとモトローラ
系ＣＰＵとでは、１ワードの上位ビット，下位ビットが
メモリに書き込まれるときアドレスの上位と下位が逆に
なる。
ってメモリに対するアクセス方式が異なるため、ワード
単位のアクセスに違いが生じていた。例えば、図５
（Ｃ）に示したように、インテル系ＣＰＵとモトローラ
系ＣＰＵとでは、１ワードの上位ビット，下位ビットが
メモリに書き込まれるときアドレスの上位と下位が逆に
なる。
【０００３】
【発明が解決しようとする課題】従って、異種ＣＰＵ間
でデータ転送を行う場合、どのＣＰＵを使用しているか
によって、受信したデータを、上位ビットと下位ビット
を変換しなくてはならない。送信も同様である。という
問題がある。特に、インテル系のＣＰＵとモトローラ系
のＣＰＵ間で、データの転送を行う場合には、その是正
が必要となるという課題があった。
でデータ転送を行う場合、どのＣＰＵを使用しているか
によって、受信したデータを、上位ビットと下位ビット
を変換しなくてはならない。送信も同様である。という
問題がある。特に、インテル系のＣＰＵとモトローラ系
のＣＰＵ間で、データの転送を行う場合には、その是正
が必要となるという課題があった。
【０００４】図５は、従来の異種ＣＰＵ系機器間のデー
タ転送の説明図であり、左側のモトローラ系ＣＰＵと右
側のインテル系ＣＰＵを図５（Ａ）のようにシリアル・
ラインで接続してデータの転送を行う場合の説明図であ
る。（Ｂ）はインテル系のメモリの内容「ＡＢＣＤ」を
モトローラ系に転送してそのメモリへ書き込ませる場合
の従来の動作であり、その内容はデータの並びが異なっ
て「ＢＡＤＣ」となる。これは（Ｃ）のようにワード単
位の上位と下位のデータのアクセス方式が異なるためで
ある。
タ転送の説明図であり、左側のモトローラ系ＣＰＵと右
側のインテル系ＣＰＵを図５（Ａ）のようにシリアル・
ラインで接続してデータの転送を行う場合の説明図であ
る。（Ｂ）はインテル系のメモリの内容「ＡＢＣＤ」を
モトローラ系に転送してそのメモリへ書き込ませる場合
の従来の動作であり、その内容はデータの並びが異なっ
て「ＢＡＤＣ」となる。これは（Ｃ）のようにワード単
位の上位と下位のデータのアクセス方式が異なるためで
ある。
【０００５】本発明の目的は、従来技術の問題点のプロ
セッサの違いによるメモリのアクセス時のデータ書き込
みの違いを解決し、プロセッサの種類によらずに、正確
なデータ転送が行えるデータ転送方法を提供することに
ある。
セッサの違いによるメモリのアクセス時のデータ書き込
みの違いを解決し、プロセッサの種類によらずに、正確
なデータ転送が行えるデータ転送方法を提供することに
ある。
【０００６】
【課題を解決するための手段】本発明の異種ＣＰＵ系機
器間のデータ転送方法は、互いにメモリ・アクセス方式
の異なるプロセッサが設けられた機器間におけるデータ
転送方法において、一方のプロセッサから他方のプロセ
ッサに対してデータの転送を要求するときの読み出しコ
マンド送信内容として、ワード単位の上位ビットと下位
ビットの読み出しをカウント．アップ制御かカウント・
ダウン制御のいずれかを指定することによりデータの並
びが同じくなるようにプロトコルを設定したことを特徴
とするものである。
器間のデータ転送方法は、互いにメモリ・アクセス方式
の異なるプロセッサが設けられた機器間におけるデータ
転送方法において、一方のプロセッサから他方のプロセ
ッサに対してデータの転送を要求するときの読み出しコ
マンド送信内容として、ワード単位の上位ビットと下位
ビットの読み出しをカウント．アップ制御かカウント・
ダウン制御のいずれかを指定することによりデータの並
びが同じくなるようにプロトコルを設定したことを特徴
とするものである。
【０００７】
【発明の実施の形態】図１は本発明のデータ転送方法の
説明図である。図２は本発明のデータ転送方法のデータ
伝送手順を示し、モトローラ系ＣＰＵからインテル系の
ＣＰＵに対して、メモリ上のデータを送信してもらうと
きの例である。このシーケンスは、ＡＣＫ，ＮＡＫの返
答も可能である。また、書き込みのときはデータ送信の
方向は逆になる。以下、図１，図２を用いて本発明の動
作を説明する。
説明図である。図２は本発明のデータ転送方法のデータ
伝送手順を示し、モトローラ系ＣＰＵからインテル系の
ＣＰＵに対して、メモリ上のデータを送信してもらうと
きの例である。このシーケンスは、ＡＣＫ，ＮＡＫの返
答も可能である。また、書き込みのときはデータ送信の
方向は逆になる。以下、図１，図２を用いて本発明の動
作を説明する。
【０００８】図１（Ａ）はモトローラ系ＣＰＵからの要
求に対して、イ ンテル系からモトローラ系にデータを転
送するときの説明図であり、図２のように、モトローラ
系ＣＰＵから、インテル系ＣＰＵに対するデータの読み
出しコマンドとして、データの読み出しアドレスとアド
レスの読み出しがアップ（カウント・アップ制御手法）
かダウン（カウント・ダウン制御手法）のいずれである
かを指示する。図１（Ａ）の例では、インテル系のＣＰ
Ｕに対して、「データ読み出しアドレス××０４Ｈアド
レスはダウン方式で４バイトで送信しろ」と指示してい
る。従って、シリアルデータは「Ｄ，Ｃ，Ｂ，Ａ」の順
に転送されている。データを受信したモトローラ系ＣＰ
Ｕは、ワード単位にデータを書き込む。
求に対して、イ ンテル系からモトローラ系にデータを転
送するときの説明図であり、図２のように、モトローラ
系ＣＰＵから、インテル系ＣＰＵに対するデータの読み
出しコマンドとして、データの読み出しアドレスとアド
レスの読み出しがアップ（カウント・アップ制御手法）
かダウン（カウント・ダウン制御手法）のいずれである
かを指示する。図１（Ａ）の例では、インテル系のＣＰ
Ｕに対して、「データ読み出しアドレス××０４Ｈアド
レスはダウン方式で４バイトで送信しろ」と指示してい
る。従って、シリアルデータは「Ｄ，Ｃ，Ｂ，Ａ」の順
に転送されている。データを受信したモトローラ系ＣＰ
Ｕは、ワード単位にデータを書き込む。
【０００９】図３はカウント・アップ制御手法の説明図
であり、図４はカウント・ダウン制御手法の説明図であ
る。図３のカウント・アップ制御手法は、データの読み
出し・書き込みバイト数が「０００１Ｈ〜０１００Ｈ」
の範囲で指示される場合は、開始アドレスにて指示され
るメモリ・アドレスからアドレスアップ方向へ読み出し
・書き込みを行うという方法である。読み出し・書き込
みバイト数は、２の補数で示される。
であり、図４はカウント・ダウン制御手法の説明図であ
る。図３のカウント・アップ制御手法は、データの読み
出し・書き込みバイト数が「０００１Ｈ〜０１００Ｈ」
の範囲で指示される場合は、開始アドレスにて指示され
るメモリ・アドレスからアドレスアップ方向へ読み出し
・書き込みを行うという方法である。読み出し・書き込
みバイト数は、２の補数で示される。
【００１０】図４のカウント・ダウン制御手法は、デー
タの読み出し・書き込みバイト数が「ＦＦ００Ｈ〜ＦＦ
ＦＦＨ」の範囲で指示される場合は、開始アドレスにて
指示されるメモリ・アドレスより、アドレス・ダウン方
向へ読み出し・書き込みを行うという方法である。読み
出し・書き込みバイト数は、２の補数で示される。
タの読み出し・書き込みバイト数が「ＦＦ００Ｈ〜ＦＦ
ＦＦＨ」の範囲で指示される場合は、開始アドレスにて
指示されるメモリ・アドレスより、アドレス・ダウン方
向へ読み出し・書き込みを行うという方法である。読み
出し・書き込みバイト数は、２の補数で示される。
【００１１】
【発明の効果】この発明を実施することにより、次の効
果が得られる。 （１）プロセッサの違いによるメモリ・アクセスの方式
を、通常のプロトコル上で解決することができる。 （２）同一プロセッサ同志の通信においては、カウント
・アップとカウント・ダウンの２種類の方式でデータの
転送が行える。
果が得られる。 （１）プロセッサの違いによるメモリ・アクセスの方式
を、通常のプロトコル上で解決することができる。 （２）同一プロセッサ同志の通信においては、カウント
・アップとカウント・ダウンの２種類の方式でデータの
転送が行える。
【図１】本発明のデータ転送方式の説明図である。
【図２】本発明のデータ伝送手順のタイムチャートであ
る。
る。
【図３】データ読み出し・書き込み制御手法の説明図で
ある。
ある。
【図４】データ読み出し・書き込み制御手法の説明図で
ある。
ある。
【図５】従来のデータ転送説明図である。
Claims (1)
- 【請求項１】 互いにメモリ・アクセス方式の異なるプ
ロセッサが設けられた機器間におけるデータ転送方法に
おいて、 一方のプロセッサから他方のプロセッサに対してデータ
の転送を要求するときの読み出しコマンド送信内容とし
て、ワード単位の上位ビットと下位ビットの読み出しを
カウント．アップ制御かカウント・ダウン制御のいずれ
かを指定することによりデータの並びが同じくなるよう
にプロトコルを設定したことを特徴とする異種ＣＰＵ系
機器間のデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28316797A JPH11110364A (ja) | 1997-10-01 | 1997-10-01 | 異種ｃｐｕ系機器間のデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28316797A JPH11110364A (ja) | 1997-10-01 | 1997-10-01 | 異種ｃｐｕ系機器間のデータ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11110364A true JPH11110364A (ja) | 1999-04-23 |
Family
ID=17662058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28316797A Pending JPH11110364A (ja) | 1997-10-01 | 1997-10-01 | 異種ｃｐｕ系機器間のデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11110364A (ja) |
-
1997
- 1997-10-01 JP JP28316797A patent/JPH11110364A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897663A (en) | Host I2 C controller for selectively executing current address reads to I2 C EEPROMs | |
| EP1012734B1 (en) | Address translation in computer bus bridge devices | |
| US5905911A (en) | Data transfer system which determines a size of data being transferred between a memory and an input/output device | |
| EP0085048A4 (en) | DEVICE AND METHOD FOR EXTENDED ADDRESSING FOR DIRECT STORAGE ARRANGEMENTS. | |
| US5749093A (en) | Enhanced information processing system using cache memory indication during DMA accessing | |
| EP0332151A2 (en) | Direct memory access controller | |
| JPH01125644A (ja) | データ転送装置 | |
| JPH05165761A (ja) | Ｄｍａコントローラ | |
| EP0718771B1 (en) | DMA logic unit architecture | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JP3145765B2 (ja) | 情報処理装置 | |
| JP2537541B2 (ja) | Ｄｍａ制御方式 | |
| JP2976443B2 (ja) | システムバスを介してデータをやりとりする情報処理装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH05250310A (ja) | データ処理装置 | |
| EP0609083A1 (en) | Information transfer in a data processing system | |
| JPH01193961A (ja) | アドレス変換装置 | |
| JPS6319857Y2 (ja) | ||
| JPH1040213A (ja) | 情報処理装置のｄｍａデータ転送方法 | |
| JPS6174045A (ja) | マルチプロセツサシステムにおけるチヤネル制御方式 | |
| JPH0526216B2 (ja) | ||
| JPS6238743B2 (ja) | ||
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPH01177661A (ja) | データ転送装置 |