JPH11110961A - 磁気薄膜メモリ - Google Patents
磁気薄膜メモリInfo
- Publication number
- JPH11110961A JPH11110961A JP9269646A JP26964697A JPH11110961A JP H11110961 A JPH11110961 A JP H11110961A JP 9269646 A JP9269646 A JP 9269646A JP 26964697 A JP26964697 A JP 26964697A JP H11110961 A JPH11110961 A JP H11110961A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- magnetic
- magnetic thin
- magnetic field
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
を提供する。 【解決手段】 記録ビットを磁化の方向として記録保持
する磁気薄膜と、該磁気薄膜に磁界を印加し磁化させる
ための電流を流せる少なくとも2系統の導体線を具備
し、情報記録時に記録ビットの二値は少なくとも2系統
の導体線のうち少なくとも1系統に流す電流の方向で決
定される磁気薄膜メモリにおいて、少なくとも2系統の
導電線の発生する磁界による磁性薄膜内の磁化反転可能
磁界領域の形状を記録ビットの値にかかわらず一定にす
る構成とする。
Description
揮発固体ランダムアクセスメモリに関する。
て、デジタル化された情報の任意のビットをランダムに
高速にアクセスし、情報の記録再生を行うメモリとして
半導体DRAMが広く知られている。しかしながら従来
の半導体DRAMは半導体微細集積回路内のコンデンサ
に蓄積された電荷によって記憶保持を行い、この蓄積さ
れた電荷が時間と共に減少するためリフレッシュ動作を
必要とし、電源を切断すると記録が消滅する揮発性のメ
モリである。更に、読み出し時に蓄積した電荷を移動さ
せるため読み出し時に再書き込みを必要とし、これらの
動作を行うために回路動作が複雑で、集積化、低消費電
力、アクセスの高速性を制限するものとなっていた。こ
のような揮発性のメモリは動作時に書き込み/読み出し
以外に記憶内容保持のためのリフレッシュ動作を必要と
し、また電源切断時に全ての記録が消去してしまうた
め、あくまでデジタル機器の一時的な記録手段であり、
電子機器においては通常はこれ以外の不揮発性の記憶手
段との併用が必要であった。これに対し磁気記録装置が
不揮発性の記録装置として、テープ、ディスクなどの媒
体にヘッドを用いて記録再生する形態で広く用いられて
いるが、このような装置ではアクセスに時間がかかり、
このアクセス時間はコンピュータ等の演算装置の処理速
度に対して遅く、任意のビットをランダムに書き込み/
読み出しする記憶手段として使用することは難しく、主
として2次記憶手段として用いられていた。
回路上に作成された強磁性薄膜に記録を行いこれを再生
する不揮発性の磁性薄膜ランダムアクセスメモリが知ら
れている。磁性薄膜ランダムアクセスメモリとしては当
該技術分野では種々の形態のものが知られているが、公
知な開示例としては特開平4−44352号公報に記載
されている「磁気抵抗検出強磁性薄膜を基にしたデジタ
ル記憶装置」などがあげられる。このようなメモリは、
マトリックス状に配列された磁性薄膜セルの任意の1つ
に縦横に配列された電線より発生する磁界で記録を行
い、ホール効果、磁気抵抗効果を用いて任意の磁性薄膜
セルの磁化方向を検出することで記録の再生を行う。強
磁性薄膜への磁気記録であるため不揮発記録であり、か
つ電流による記録及び電気的再生ができることで高速な
ランダムアクセスが達成され上記の従来記録装置の欠点
を克服できる。特に1種類のメモリ装置で演算装置の処
理速度に対応して任意のビットをランダムに記録再生
し、かつ記録を電源の入切に関わらず半永久的に保存で
きる、デジタル機器に好適な記録手段を実現できる。
生に磁気抵抗効果を用いた従来例について更に説明を加
える。図2は従来の磁性薄膜メモリの1例を説明する図
である。図2(a)はメモリアレイを上方から見た平面
図、図2(b)、図2(c)は側面から見た断面図であ
る。図2(a)中22a、22b、22cは語線を、2
3a,23b、23cは桁線を兼ねたセンス線を表す。
センス線は、強磁性薄膜セル21と、隣り合う強磁性薄
膜セル21を接続する導体線により構成されている。図
中語線22aの破断線より右側は語線22aに対する透
過図を表す。各センス線は語線が上を交差する部分で強
磁性薄膜セル21により構成されている。語線、センス
線の交差部分を断面図にて表したものが、図2(b)で
ある。基板25上にセンス線23c、語線22aが形成
されている。センス線23cの強磁性薄膜セル部分21
を覆う絶縁材24を介して語線22aが展伸している。
スイッチング手段を介して電源に接続されている。強磁
性薄膜セルは各1情報ビットに対応する記録を磁化の方
向で保持する。強磁性薄膜セルのマトリックスにおける
位置が情報アドレスに対応する。希望のアドレスへの情
報の記録は、対応する位置の磁性薄膜セルを含む語線と
センス線に電流を流し、これにより発生する磁界を強磁
性薄膜セルにかけることにより行われる。
に記録を行う際には、語線22aとセンス線23cに前
述不図示の選択スイッチング手段を用いて電流を選択的
に流す。語線22a、センス線23cの周囲には通電に
より磁界が発生するが、この磁界は各々単独では強磁性
体薄膜セル21の磁化を反転させ所望の方向に向けるこ
とができないように、且つ、語線22a、センス線23
cの交差部に於いて2電流により合成された磁界では強
磁性体薄膜セル21の磁化を反転させ所望の方向に向け
られるように、語線22a、センス線23cを流す電流
が制御されている。これにより希望の位置の強磁性薄膜
セルに記録がなされる。
は、前述した不図示の選択スイッチング手段を用いて希
望する強磁性薄膜セルを含むセンス線に電流を流すと同
時に、このセンス線両端の電圧を検出する。この時、電
流はセンス線を構成する直列接続された複数の強磁性薄
膜セルとこのセル間の導電線を流れ、センス線両端には
これらの合成抵抗と流れる電流によって決まる電圧差が
発生する。次に、希望する強磁性薄膜セル上を横切る語
線に前述不図示の選択スイッチング手段を用いて電流を
流すと、交差する語線とセンス線による合成磁界によっ
て磁性薄膜セルの磁化方向が所望の方向になろうとする
が、この磁化方向が予め記録されている向きと同一であ
る場合にはセンス線両端の電圧は変化しない。一方、こ
の磁化方向が予め記録されている向きの逆方向である場
合には磁化方向が反転し、磁気抵抗効果によってこの磁
性薄膜セルの抵抗値が変化し、センス線両端の電圧が変
動する。このセンス線両端電圧変動の有無により記録磁
化方向が検出される。
し、どちらの電流方向の時にセンス線両端電圧変動が生
じたかを検出することにより希望セルに記録されている
値のより一層確実な再生が可能となる。
せるため再生直後の再書き込みが必要であるが、後に説
明するようにGMR薄膜を用いた磁気抵抗効果を用いる
ことにより再書き込み不要の再生も可能である。
線と記録用の桁線を別途に持つ構成も可能である。この
ような構成を採ったメモリの語線、桁線の交差部分を断
面図により表したものを図2(c)に示す。基板25上
にセンス線とは別に記録用桁線26がセンス線と平行に
形成され、その上にセンス線を構成する強磁性薄膜セル
21、上層に絶縁材24を介して語線22aが展伸して
いる。このような構成では、記録時に桁線と語線の選択
を、再生時にセンス線と語線の選択を行うことにより、
上記説明のような希望磁性セルへの記録/再生が可能で
ある。特にこのような構成では記録時に桁線に大きな電
流が流せるため、記録の磁化変転が容易に行えるという
利点がある。
従来例について図3を用いて説明する。
レイの1つの磁性薄膜付近の断面図(a)と平面図
(b)及び等価回路(c)を示す。図を参照すると、左
右に走るセンス線33及びアース線34と上下に走るゲ
ート線36、語線32とで作られた格子状配線マトリク
スの1つの記録セルの中に、強磁性薄膜セル31とFE
Tスイッチング部分35が形成されている。図3ではこ
の1つの記録セル付近のみを図示している。
半導体部分に既知の半導体製造プロセスを用いて形成さ
れ、この上に強磁性薄膜セル31と各種配線が形成され
る。通常、ポリシリコン等で作成されるゲート線36は
通常の半導体作成プロセスではFETスイッチング部分
35と同時にこれに近接して作成されるため、他のセン
ス線33、アース線34、接続線38、語線32の配線
より下層に位置する。センス線33、アース線34、接
続線38、強磁性薄膜セル31はほぼ同一平面に形成さ
れ、語線32は絶縁膜37を介してこれらの配線の上
方、最上層に作成される。
の平面を図示しており、破断線が両平面の境界である。
センス線33は複数の記録セル内のFETスイッチング
部分35に接続され、不図示の選択スイッチング手段を
介してFETスイッチング部分35を電源に接続させ
る。この不図示の選択スイッチング手段は希望する特定
のセンス線を電源に接続させる。アース線34は複数の
記録セル内の強磁性薄膜セル31に接続され、最終的に
強磁性薄膜セル31をメモリアレイ全体の共通アースに
接続する。
3に電源を接続後、特定のゲート線36に規定以上(あ
るいは以下)の電圧を印加すると、選択したセンス線3
3とゲート線36の交点に当たる配線セルのFETスイ
ッチング部分35のみがスイッチONになる。FETス
イッチング部分35は既知のFET素子と同様に所定の
ゲート電圧以上でスイッチON(あるいは規定の電圧以
下でスイッチON)となりセンス線33から接続線38
を通じ強磁性薄膜セル31へ電流を流す。
線34間の電圧を測定することで強磁性薄膜セル31の
抵抗が検出できる。強磁性薄膜セル31の磁化の方向に
より抵抗値が変化する磁気抵抗効果を利用することで、
強磁性薄膜セル31の磁化方向により記録した値の再生
が出来る。再生する強磁性薄膜セル31の選択は上記の
ようにゲート線36とセンス線33の選択により可能で
ある。
線32に電流を流す。この語線32を流れる電流によっ
て発生する磁界と、ゲート線36によりスイッチONさ
れ接続線38、強磁性薄膜セル31を通る電流で発生す
る磁界との合成により、希望の強磁性薄膜セル31に値
を記録することができる。
ング手段を持ち、前述の従来例のように再生時にアドレ
スする以外の多くの強磁性薄膜セルに通電することがな
く、アドレスする強磁性薄膜セルのみの抵抗変化を検出
できるため、再生S/Nに優れ、センス線方向に多数の
セルを配置できるため高集積化が可能である。更に、本
構成では再生時に磁界を印加し磁性薄膜の磁化を反転さ
せることがないため、再生時に再記録の必要がない。
薄膜メモリの従来例を説明してきたが、磁性薄膜メモリ
の記録の再生検出方法としては、磁気抵抗効果を用いる
方法以外にホール効果を用いる方法等が知られている。
には、記録を保持する手段そのものの抵抗値の変化を電
圧などの形で検出すれば良く、またホール効果のように
電流と垂直方向の電圧の検出を行わなけらばならないと
いう制約もないため、セル構造が簡略で高集積化に適し
ている。
気抵抗効果、即ちGMR効果を利用することで再生S/
Nに優れたメモリが提供される。以下、GMR効果につ
いて説明を加える。
方性磁気抵抗効果は、例えば、朝倉書店出版の「磁性体
ハンドブック」(1975)946〜950ペーシに記
載のように、強磁性体内を流れる電流と磁化の方向によ
りその抵抗値が変化するもので、あらかじめ決められた
異なる磁化の2方向にそれぞれ“1”、“0”を対応さ
せ、外部磁界により磁化を反転、記録し、この2状態の
抵抗値差を検出することで前述の磁性薄膜メモリの再生
に利用できる。
効果(通称、GMR効果)は(例えば、フィジカルレビ
ューレター(Phys.Rev.Lett)61巻第2
1号、1988年、2472〜2475参照)、強磁性
体と非磁性金属の薄膜多層構成で従来の磁気抵抗効果の
数倍〜数十倍の抵抗変化の比(抵抗変化値/抵抗値)を
与える。また、GMR効果では抵抗値は電流の方向に関
わらず、非金属層を挟んで隣接する強磁性層の磁化の相
対方向によって変化する。
薄膜による記録の説明を行う。ここでは、GMR効果を
生じる最小層数の構成をとるものとする。41は保磁力
の大きい強磁性薄膜、42は非磁性金属膜、43は保磁
力の小さい強磁性薄膜である。GMR効果を高めるため
にこの3層を非磁性金属層を介して繰り返し積層した構
成をとることも可能である。このような構成の強磁性多
層薄膜に電流を流すと強磁性層と非磁性金属層の境界で
伝導電子のスピン依存性散乱に起因する電気抵抗を生じ
る。即ち、磁性層の磁化と順方向のスピンを持つ伝導電
子と磁化と逆方向のスピンを持つ伝導電子との境界での
散乱断面積の差が電気抵抗の差となって現れる。伝導電
子のスピンの向きはランダムであるが、中間層となる非
磁性金属層の両側強磁性層の磁化の相対方向が揃って平
行のときには、このスピンによる抵抗の差が両側境界で
強調されるのに対し、両側強磁性層の強化の相対方向が
異なり例えば反平行の方向を向くときには、スピンによ
る抵抗の差が全体で相殺、平均化される。このため強磁
性多層薄膜全体の抵抗値も両側の強磁性層薄膜の磁化の
相対方向によって変化し、磁化が反平行状態の時は平行
状態の時よりも抵抗が変化する。
行の状態、図4(b)は2つの強磁性層の磁化が平行の
状態を表し、両者に抵抗値の差が生じ図4(a)の状態
では図4(b)の状態より抵抗値が高く、或いは、低く
なる。
力が異なるため強磁性層43のみの磁化方向を反転し強
磁性層41の磁化方向を反転しない外部印加磁界の強度
が存在する。このような強度の磁界を記録磁界として図
中右向きに印加することで図4(a)の状態から図4
(b)の状態へ、また図中左向きに印加することで図4
(b)の状態から図4(a)の状態に遷移させることが
可能である。この2つの状態を情報ビットの“1”、
“0”に対応させることにより、この強磁性多層薄膜を
図3に示した構成の磁性メモリ用磁性層に使用できる。
層薄膜を磁性薄膜メモリに適用することも可能である。
この場合には上述の強磁性層43のみを反転し強磁性層
41を反転しない外部印加磁界を再生時に印加する。こ
のとき、例えば、まず図4中左向きの磁界を印加し、次
に図中右向きの磁界を印加すると、強磁性多層薄膜は図
4(a)の状態から図4(b)の状態に遷移し、このよ
うに印加磁界の方向を逆転することにより磁性多層薄膜
の抵抗は減少、或いは、増加する。強磁性層41の方向
が図4とは逆に左向きにあるときには、上記と同様に左
から右へ逆転する印加磁界の変化に対して抵抗値は増
加、或いは、減少する。
の増加・減少を見ることにより強磁性層41の磁化の方
向が検出できる。このため強磁性層41の磁化方向を情
報ビットの“1”、“0”に対応させることにより情報
の再生が行える。
の磁化を反転できる大きさの印加磁界をかけることで強
磁性層41に磁化方向の形で情報ビットの書き込みを行
えばよい。
膜を図3に示した構成の磁性メモリの磁性膜として利用
できる。
に示した構成のメモリに使用するのに好適である。この
ような再生プロセスでは再生時に強磁性層41の記録磁
化方向を変えることなく印加した磁界により強磁性層4
3のみの磁化方向を反転し抵抗変化を検出するので、図
2に示したセンス線23cのうち所望の磁性膜セル21
を通る語線22aに逆転する電流を流し、発生する磁界
が丁度強磁性層43のみを反転させるようにすればセン
ス線23cに直列にした他のセルに影響を与えず所望の
磁性膜セル21の情報が検出できる。このようにして前
述の特定強磁性膜セルの再生アクセスが強磁性層41の
記録磁化方向を変えることなく行えるので、再生時に記
録の再書き込みが不要となる。
メモリでは記録時あるいは再生時に語線、桁線により発
生する磁界により磁化を反転する必要がある。この時発
生する磁界に対し磁化が反転しやすいように、強磁性薄
膜の周囲に語線を巻き付けるように構成することが望ま
しいと考えられる。しかしながらこのような構成では記
録再生用の磁界を発生させるための電流に対し再生信号
がばらつき易いことが判明した。このようなばらつきは
各メモリセルの再生信頼性を低下させ、ひいてはメモリ
の大容量化を阻害するものである。
い強磁性薄膜メモリを提供することを目的とする。
モリは、記録ビットを磁化の方向として記録保持する磁
気薄膜と、該磁気薄膜に磁界を印加し磁化させるための
電流を流せる少なくとも2系統の導体線を具備し、情報
記録時に前記記録ビットの二値は前記少なくとも2系統
の導体線のうち少なくとも1系統に流す電流の方向で決
定される磁気薄膜メモリにおいて、前記少なくとも2系
統の導電線の発生する磁界による前記磁性薄膜内の磁化
反転可能磁界領域の形状が前記記録ビットの値にかかわ
らず一定であることを特徴とする。
報記録時に前記少なくとも2系統の導体線に前記記録ビ
ットの値に応じて同時に方向が切り替わる電流を流す手
段を備えることを特徴とする。
記磁気薄膜は前記2系統の導体線に流れる電流の方向の
全ての組み合わせにおいて前記磁化反転可能領域となる
領域内にあることを特徴とする。
記2系統の導体線に流れる電流の方向の全ての組み合わ
せにおいて前記磁気薄膜領域内の前記磁化反転可能領域
を一定とするための磁界マスクを具備することを特徴と
する。
記磁気薄膜の平面形状は上下かつ左右に線対称であり四
隅が欠けているものであることを特徴とする。
記磁界マスクは軟磁性材よりなることを特徴とする。
記磁界マスクが前記磁気薄膜の片面にあることを特徴と
する。
記磁界マスクが前記磁気薄膜の両面にあることを特徴と
する。
記少なくとも2系統の導体線は前記磁気薄膜の周辺にお
いて立体的に交差することを特徴とする。
数の前記磁気薄膜メモリが2次元配列されていて、複数
の前記少なくとも2系統の導体線が該2次元配列の各要
素で交差する少なくとも2系統の群をなすことを特徴と
する。
記少なくとも2系統の導体線のうち1つの系統の導体線
と前記2次元配列された複数の磁気薄膜メモリの列とが
電気的に交互に直列接続されていることを特徴とする。
記磁気薄膜メモリと導体線が交互に接続された線の両端
の抵抗値を利用して前記記録ビットを読み出すことを特
徴とする。
は以下のような原因で発生することが分かった。図5に
強磁性薄膜メモリの1つのセルの周辺の斜視図を示す。
この構成は図2(c)を用いて説明した強磁性薄膜メモ
リの1つであるが、特に強磁性薄膜の磁化が反転し易い
ように語線22が強磁性薄膜セル(以下、磁性膜とも称
する)21の側面に巻き付ける構成をとっている。語線
22に電流を流すと、これより発生する磁界が磁性膜2
1付近に集められ、磁性膜21付近での磁界の強度が増
加し、磁化反転が生じやすくなる。しかしながら、語線
22が磁性膜21側面を沿って這わせられ、磁性膜面と
垂直方向の語線電流成分を持っているため、選択的に磁
性膜21を反転する目的で同時に桁線26に電流を流す
と、磁性膜21での合成磁界は磁性膜面内で非対称な分
布を持つことになる。
図6は磁性膜面での断面図であり、図中上下に走る桁線
26と図中左側で紙面を貫いて垂直に上にのび、紙面上
側で左右に走り図中右側で紙面を貫いて垂直下へ向う語
線22が示されている。このように磁性膜面での断面で
は語線22を通る電流は磁性膜面と垂直に電流成分を持
ち、しかも図中右と左では電流方向が正反対である。こ
こでは、例えば、語線22に対し図中左から右に向かう
方向の電流を流した場合を考えると、磁性膜面の断面で
は図中左の語線22aでは紙面下から上へ、図中右の語
線22bでは紙面上から下へ語線電流が流れる。この磁
性膜面と垂直な電流成分は図中左では語線22aを中心
に反時計回りの磁界61を図中右では時計回りの磁界6
2を発生する。このとき桁線26に例えば図中下から上
へ電流を流すと、桁線26の上方にある磁性膜面での断
面では図に破線63で示すように左から右に磁界が発生
する。磁界61と同系統の語線電流Hwと磁界63と同
系統の桁線電流HLとは図中磁性薄膜セルの左上方では
お互いに向きが逆で相殺するのに対し、図中磁性薄膜セ
ルの右上方では同方向に揃い強めあう。図中には示さな
いが同様にして磁性膜セル左下方では磁界の強調が右下
方では磁界の相殺が起こる。このようにして合成磁界は
磁性膜セルの上下、左右に対して非対称なものとなる。
実際には図6紙面上方に左右に走る語線部分からの磁界
も合成されるがこの磁界は磁性膜セルに対し左右上下対
称にほぼ図中上下方向にかかるため以上の説明と同様に
合成磁界は磁性膜セルの上下、左右に対して非対称なも
のとなる。更に、ここでは簡単のため磁界に関しては磁
性膜面での断面内での成分に関して説明を加えたが、磁
性薄膜はその厚みが薄く磁性薄膜内の磁化は磁性膜面に
ほぼ拘束されていて磁化反転に磁性薄膜垂直方向は寄与
しない。即ち、磁化の反転に関する磁界は磁性膜面成分
を考えればほぼ十分である。このようにして発生磁界に
より磁化反転の起こる範囲を図示すると例えば図7のよ
うになる。図7左は図中上向き桁線電流及び図中右向き
語線電流を流した場合あるいは図中下向き桁線電流及び
図中左向き語線電流を流した場合の磁化反転できる磁界
の領域を、右は図中上向き桁線電流及び図中左向き語線
電流を流した場合あるいは図中下向き桁線電流及び図中
右向き語線電流を流した場合の磁化反転できる磁界の領
域を示す。左図では磁性膜セル21の右上と左下に、右
図では磁性膜セル21の左上と右下に記録できない不記
録領域が残っている。記録磁化の方向を逆にするため語
線または桁線のみの電流を変えると、この不記録領域の
出来方が図7左図と右図の間で変化する。なお、語線又
は桁線のみの電流を変えるだけで、変化させた電流に応
じた方向に記録するのに充分な強度の磁界が発生する。
このためこの不記録部分の磁化は目的の記録方向に向け
られないのみならず事前に記録した磁化方向に依存し、
情報を記録したメモリセルとしては記録以前の情報に依
存する。一方、再生時には磁性薄膜全面に対してのGM
R効果を利用するため再生信号に(以前の情報ビットの
値に依存する)ばらつきが生じることとなる。
増すことでなくすことができるが、このときにはメモリ
装置の消費電力を高めるだけではなく磁化反転可能な磁
界の領域が上記の非対称性を持つために隣接磁性膜セル
への不必要な記録(クロストーク)が生じ易くなる。
で磁性膜セル21をはみ出して図上方や左上方に張り出
した磁化反転可能磁界領域が隣接磁性膜セルにかかると
隣接セルの情報を破壊してしまう。これを防ぐためにセ
ル間の間を大きくし、セルを離して配置すると記録密度
が低下して好ましくない。このため語線電流桁線電流に
は上限値が存在する。このような磁化反転可能磁界領域
の非対称性はこの上限を減少させる。更に、前述の再生
信号ばらつきをなくすために語線桁線の駆動電流を高く
すると駆動電流の範囲が著しく規制され、セル間のばら
つき等に対応することができなくなる。
を低減させる第一の形態は図7に示した磁化反転可能磁
界領域の変形を防ぐことである。即ち記録ビット情報に
関わらず磁化反転可能磁界領域が図7左図のみ、あるい
は右図のみに限定されるように語線桁線電流を加える。
これにより磁性膜セル内に未記録部分があっても再生時
にビット情報“1”、“0”の信号の差にはばらつきが
生じない。更に、本手段は初期着磁によってメモリ内の
全ての磁性膜セルの磁化をあらかじめビット情報
“1”、“0”の何れかに対応する方向にしておくこと
により、動作時の磁性膜セル未記録部分の磁化が各磁性
膜セルで揃っていることとなり再生信号のばらつきはよ
り押さえられる。
させる第二の形態は磁化反転可能磁界領域が磁性膜セル
内で変化を生じないように磁性膜セルの形状を限定する
ことである。これは例えば磁化反転可能磁界領域にあわ
せ磁性膜セルの四隅を欠いた形状にすることで実現でき
る。これにより磁化反転可能磁界領域が図7右図から右
図に変動しても磁性膜セルに記録される領域は変わらず
再生信号ばらつきは生じない。
する。セルアレイの構成は図2に示した構成あるいは図
3に示した構成である。更に、記録用の語線と桁線のみ
の回路の配線を記載したものを図1に示す。22は図中
横方向に走る語線、26は図中縦方向を走る桁線であ
る。1は情報信号線、2は語アドレス信号線、3は桁ア
ドレス信号線、5は語線側デコーダ、6は桁線側デコー
ダ、7は語線側FETスイッチ、8は桁線側FETスイ
ッチである。情報信号線1には“1”、“0”の情報信
号に対応した電圧が印加される。語アドレス信号線2、
桁アドレス信号線3には情報信号線上の電圧に同期して
その情報ビットのアドレス信号がそれぞれ語アドレス、
桁アドレスに分かれて印加される。4は両極電流発生手
段であり、本実施形態の構成では両極電流発生手段4が
語線側と桁線側両方に配置されることを特徴とする。両
極電流発生手段4は情報信号線1に印加された“1”、
“0”の情報信号に対応した電圧により語線幹線9a,
9b及び桁線幹線10a,10b間に電圧を生じそれぞ
れ語線22、記録用桁線26に電流を供給できる。更
に、この電流は“1”、“0”の情報信号によってその
極性がかわる。例えば情報信号線1に“1”の情報信号
に対応する電圧が印加されると語線では語線幹線9aが
高電位側となり9aから9b方向へ、図中左から右への
電流が供給され、桁線では桁線幹線10aから10b方
向へ、図中上から下への電流が供給される。一方情報信
号線1に“0”の情報信号に対応する電圧が印加される
とこれとは逆に語線では図中右から左への電流が供給さ
れ、桁線では桁線幹線図中下から上への電流が供給され
る。語アドレス信号線2に印加された語線アドレス信号
は語線側デコーダ5によりデコードされ、対応する位置
の語線に接続した語線側FETスイッチ7をONにす
る。これにより語線幹線9a,9b間に接続された語線
22のうちアドレス信号に対応したもののみに、情報信
号に対応した極性の電流が流れる。同様に桁アドレス信
号線3に印加された桁線アドレス信号は桁線側デコーダ
6によりデコードされ対応する位置の桁線に接続した桁
線側FETスイッチ8をONにした桁線幹線10a,1
0b間に接続された桁線26のうちアドレス信号に対応
したもののみに、情報信号に対応した極性の電流が流れ
る。
を示す。81,83,86はpチャネルのMOS−FE
Tで、82,84,87はnチャネルのMOS−FET
である。81と82、83と84、86と87は組とし
て良く知られたCMOS−FETのインバータとして集
積化回路中に作成される。1は情報信号線で“1”、
“0”の情報に応じた電圧が印加される。9a,9bは
前述の語線幹線(または10a,10bは桁線幹線)で
ある。ここでは説明のため“1”信号の電圧をVdd、
“0”信号の電圧をグランド電位のVccとする。情報信
号線1はFET81と82で作られるインバータとFE
T86と87で作られるインバータの入力側に接続され
る。FET86のソースには電圧Vddが印加されFET
87のソースはグランドに接続されている。両FETの
ゲートは接続され情報信号線1の電圧が印加されてい
る。情報信号線1が電圧Vddの時にはこのインバータ出
力89に電圧Vccが、情報信号線1が電圧Vccの時には
このインバータ出力89に電圧Vddが反転して現れる。
FET81と82、FET83と84はほぼ相似のCM
OS−FETのインバータを形成しているが入力が他が
互いに相補的な関係になるように配される。
ddがかかるときにはFET83と84のゲートにはVdd
が、FET81と82のゲートに電圧Vddがかかるとき
にはFET83と84のゲートにはVccが印加される。
FET81と83のソースは85を通し電流供給源に接
続され、FET84,86のソースはグランドに接続さ
れる。上記のゲート接続により、情報信号線1が電圧V
ddの時はFET81とFET84がON状態、FET8
2とFET83がOFF状態になり、9a(10a)側
が高電位、9b(10b)側が低電位となる。また情報
信号線1が電圧Vccの時にFET81とFET84がO
FF状態、FET82とFET83がON状態になり9
a(10a)側が低電位、9b(10b)側が高電位と
なる。
流発生手段4が語線側と桁線側両方に配置され情報信号
によって語線、桁線の両方を流れる電流の方向を同時に
変えることで図7に示した磁化反転可能磁界領域の変形
を防ぐことである。図7に於いて図中上向き桁線電流、
図中右向き語線電流を流した場合あるいは図中下向き桁
線電流、図中左向き語線電流を流した場合の磁化反転で
きる磁界の領域は図7左の図となり、語線と桁線の両線
の電流の方向を同時に変えても磁化反転可能磁界領域の
形は変わらない。同様に図中上向き桁線電流、図中左向
き語線電流を流した場合あるいは図中下向き桁線電流、
図中右向き語線電流を流した場合の磁化反転できる磁界
の領域は図7の右図のようになり、語線と桁線の両線の
電流の方向を同時に変えても磁化反転可能磁界領域の形
は変わらない。これによりセルに記録される領域が情報
ビットによらず一定である。
強磁性薄膜セルの磁化方向を揃えておく(初期着磁)こ
とで、磁化反転可能磁界領域が磁性膜より小さい場合で
あっても書き込む情報ビットの如何に関わらず不記録部
分が一定であるため、この部分の磁化は初期着磁の時の
方向のまま不変であるため、再生信号のばらつきは生じ
にくいものとなる。以上のように本実施形態の構成によ
り磁化反転可能磁界領域の変形を防ぐ語線電流、桁線電
流の駆動ができ、その結果、再生信号のばらつきが押さ
えられる。
した構成をとることも可能である。図9では両極電流発
生手段4を1つとし、この出力を語線幹線9a,9b及
び桁線幹線10a,10b両方に接続することで全体回
路構成を簡略化している。
桁線によって記録を行う構成であれば再生用の構成は図
2に示した磁性膜セルを直列にした構成であっても、図
3に示したセル毎にスイッチング素子を持つ構成であっ
ても適応可能である。
を直列にした構成であって且つ記録用の語線と桁線をか
ねたセンス線により記録を行う構成に於いても適応可能
である。
する。本実施形態では磁化反転可能磁界領域が磁性膜セ
ル内で変化を生じないように磁性膜セルの形状を限定す
る。図10に本実施形態による強磁性薄膜セル101と
磁化反転可能磁界領域102を示す。図10は従来例の
図7との比較図である。図10に示す本実施形態による
強磁性薄膜セル101の磁性膜表面に平行な断面形状は
図7の従来例の強磁性薄膜セル21と比べ、4隅が切り
欠けを有しているため、語線、桁線の電流方向の種々の
組み合わせに対して磁性膜セル101の全ての部分が、
磁化反転可能磁界領域102内にある。実施形態1に示
したように語線、桁線の駆動電流に新規の条件を加えな
いために、磁化反転可能磁界領域102が変化しても、
強磁性薄膜セル101の全ての部分に記録が行われるた
め、前述の再生信号ばらつきが生じない。
実施形態に関して図11を用いて説明する。
ンス線23を上方から見た平面図であり、図11−Bは
その側面図である。25は基板、23はセンス線、21
は強磁性薄膜セルである。図2に示す構成と同様に、基
板25の上のセンス線23の一部を強磁性薄膜セル21
がなす構成であるが、強磁性薄膜セル21の形状が、強
磁性薄膜表面に平行な面内で八角形をとることにより語
線、桁線の電流方向の種々の組み合わせに対して強磁性
薄膜セル21の全ての部分が、磁化反転可能磁界領域内
にあるように構成されている。このような構成では、特
に強磁性薄膜セル21内に磁化反転可能な強度以下の磁
界がかかることがないため、再生時に強磁性薄膜セル2
1全域が磁気抵抗効果による検出の対象となるため再生
信号の効率が良く、再生信号ばらつきを一層抑えられ
る。強磁性膜セル21の平面形状は磁化反転可能磁界領
域にセルが完全に含まれるならば八角形でなくてもよ
い。図12に強磁性膜セル21の平面形状の他の例を示
す。特に、これらの形状は、強磁性膜セル表面の上下左
右に線対称であり、且つ、磁界の非対称性の生じ易い四
隅の部分を欠いている。このような形状を持つことで、
語線桁線電流の方向によって非対称に形成される磁化反
転可能磁界領域102の変化を再生信号に反映させない
作用を持つ。強磁性薄膜セル21の形状が図11、12
に示すものと同一でなくても磁化反転可能磁界領域10
2にセルが完全に含まれるような形状であればよい。但
し、図12に示すような形状は作成が簡便である。ま
た、磁化反転可能磁界領域102全域に強磁性薄膜セル
21が広がる形状が再生信号強度の点から好ましい。
した従来例のセンス線とほぼ同様に行われる。即ち、基
板上の全面に磁気抵抗効果を有する強磁性薄膜をスパッ
タ等により作成してから、フォトレジストをマスクとし
たドライエッチング等により強磁性薄膜セル21を形成
する。フォトレジストのマスクを形成する際に、強磁性
薄膜上に塗布したフォトレジストにセルの平面形状に合
わせた光用マスクを被せ露光し現像することでエッチン
グ用のフォトレジストのマスクを作成する。この露光用
マスクを従来のセンス線に合わせた長方形形状ではなく
図11、図12に示した強磁性薄膜セルの形状としてエ
ッチング用フォトレジストマスクを作成しこの形状を作
成する。強磁性薄膜セル21を作成後、アルミニウムな
どの導電性の高い金属をスパッタなどで成膜し導体層を
形成し、この導体層を、同様のフォトレジストを用いて
エッチングすることでセンス線23が作成できる。
た形態として、磁性セルの形状を制約するのではなく、
磁性セルへ到達する磁界の領域を制限することで磁性膜
セル内で磁化反転可能磁界領域102が変化を生じない
ようにすることも可能である。すなわち、強磁性薄膜セ
ルへ到達する磁界の領域を制限することで強磁性薄膜セ
ル内で変化を生じないようにする。
セルアレイ構成に適応した場合のセンス線23の断面図
である。25は基板、23はセンス線、21は強磁性薄
膜セル、24は絶縁層、111は磁界マスク、112は
磁界アパーチャーである。図2に示す従来例と同様に基
板25の上のセンス線23の一部を強磁性薄膜セル21
がなす。強磁性薄膜セル21の形状は図2で説明したも
のと同様であり、磁化反転可能磁界領域に合わせた形状
をとる必要はない。センス線23用の導電層成膜作成ま
では従来例と同様の行程で行える。本実施形態の特徴は
磁界マスク111を具備する点にある。磁界マスク11
1は高透磁率の磁気履歴特性を持たない軟磁性体で作成
され、たとえばパーマロイ材などが好適である。磁界マ
スク111には図11−Aの平面図に示す形のアパーチ
ャーが具備されている。センス線23の作成後、絶縁層
24をスパッタ等で成膜する。絶縁層24は絶縁性が高
くスパッタなどにより量産性に富み簡便に作成できるこ
と、また隣接する磁性膜の劣化を引き起こさないもので
あれば使用可能であるが、例えばSiN等を用いること
ができる。その後、フォトレジストでアパーチャー形に
合わせたマスクが作成され、その後スパッタなどにより
磁界マスクとなる軟磁性体層を成膜し、表面をエッチン
グにより平坦化し、フォトレジストを除去しアパーチャ
ー部分112が形成される。
レジストを用いたエッチングで形成する。このようにし
て磁界マスク111が磁性膜セル21と磁界を発生する
電線(語線または桁線)の間に形成される。電線から発
生する磁界のうちアパーチャー112以外は磁性マスク
111の高い透磁率によってシールドされ磁性膜セル2
1上にはアパーチャー112形状に対応した磁化反転可
能磁界領域が形成される。特にアパーチャー112の形
状は図12に例示したものを取ることにより、磁性膜セ
ル21上にはアパーチャー112形状に対応した磁化反
転可能磁界領域が語線桁線電流の向きによらず強磁性薄
膜セル表面上で上下左右に線対称性を持つこととなる。
これにより再生信号ばらつきを押さえることが可能であ
る。図13−Aに示した実施形態では、記録用語線と桁
線を兼ねたセンス線により記録する構成であるが、13
−B図に示したようなセンス線とは別に記録用桁線を持
つ構成にも適用可能である。図13−Bにおいて、25
は基板、23はセンス線、22は語線、26は桁線、2
1は磁性膜セル、24は絶縁層、111は磁界マスク、
112は磁界アパーチャーである。本構成では磁性膜マ
スク111は磁性膜セル21と記録用電線である語線2
2との間、及び、磁性膜セル21と桁線26との間に各
々形成されることが望ましい。このような磁界マスクを
使用する形態では実施形態2の強磁性薄膜セルの形状自
身を制限する方法に比べ、特に図2に示した強磁性薄膜
セルを直列にした構成に適用する場合に於いて、記録用
磁性膜をエッチングなどでセル化する必要がなく、マス
クによるアパーチャー部分をそのままセル化することが
可能であるという製造上のメリットがある。
13−Cに示す。図13−Cでは、センス線23自身が
磁性体で構成され、特にセルの形状に形成しなくても良
い。記録マスク111上のアパーチャー112によって
区切られた下部に印加磁界によりピットが形成される。
録用導電線の発生する磁界による強磁性薄膜内の磁化反
転可能磁化領域が記録ビットの値により変形せず、記録
情報の履歴によって再生信号がばらつくことがなくなる
ので、良好な再生信号が得られる。
を示す図である。
形態を示す図である。
の形態を示す図である。
磁性多層薄膜の概念的断面図である。
ルの構造を示す斜視図である。
ける周辺の磁界を示す図である。
能磁界領域を示す図である。
の構成例を示す図である。
1例を示す図である。
1例を示す図である。
の構造の1例を示す図である。
他の例を示す図である。
の構造の1例を示す図である。
Claims (12)
- 【請求項1】 記録ビットを磁化の方向として記録保持
する磁気薄膜と、該磁気薄膜に磁界を印加し磁化させる
ための電流を流せる少なくとも2系統の導体線を具備
し、情報記録時に前記記録ビットの二値は前記少なくと
も2系統の導体線のうち少なくとも1系統に流す電流の
方向で決定される磁気薄膜メモリにおいて、前記少なく
とも2系統の導電線の発生する磁界による前記磁性薄膜
内の磁化反転可能磁界領域の形状が前記記録ビットの値
にかかわらず一定であることを特徴とする磁気薄膜メモ
リ。 - 【請求項2】 情報記録時に前記少なくとも2系統の導
体線に前記記録ビットの値に応じて同時に方向が切り替
わる電流を流す手段を備えることを特徴とする請求項1
に記載の磁性薄膜メモリ。 - 【請求項3】 前記磁気薄膜は前記2系統の導体線に流
れる電流の方向の全ての組み合わせにおいて前記磁化反
転可能領域となる領域内にあることを特徴とする請求項
1に記載の磁気薄膜メモリ。 - 【請求項4】 前記2系統の導体線に流れる電流の方向
の全ての組み合わせにおいて前記磁気薄膜領域内の前記
磁化反転可能領域を一定とするための磁界マスクを具備
することを特徴とする請求項1に記載の磁気薄膜メモ
リ。 - 【請求項5】 前記磁気薄膜の平面形状は上下かつ左右
に線対称であり四隅が欠けているものであることを特徴
とする請求項3に記載の磁気薄膜メモリ。 - 【請求項6】 前記磁界マスクは軟磁性材よりなること
を特徴とする請求項4に記載の磁気薄膜メモリ。 - 【請求項7】 前記磁界マスクは前記磁気薄膜の片面に
あることを特徴とする請求項4に記載の磁気薄膜メモ
リ。 - 【請求項8】 前記磁界マスクは前記磁気薄膜の両面に
あることを特徴とする請求項4に記載の磁気薄膜メモ
リ。 - 【請求項9】 前記少なくとも2系統の導体線は前記磁
気薄膜の周辺において立体的に交差することを特徴とす
る請求項1乃至8のいずれか1項に記載の磁気薄膜メモ
リ。 - 【請求項10】 複数の前記磁気薄膜メモリが2次元配
列されていて、複数の前記少なくとも2系統の導体線が
該2次元配列の各要素で交差する少なくとも2系統の群
をなすことを特徴とする請求項9に記載の磁気薄膜メモ
リ。 - 【請求項11】 前記少なくとも2系統の導体線のうち
1つの系統の導体線と前記2次元配列された複数の磁気
薄膜メモリの列とが電気的に交互に直列接続されている
ことを特徴とする請求項10に記載の磁気薄膜メモリ。 - 【請求項12】 前記磁気薄膜メモリと導体線が交互に
接続された線の両端の抵抗値を利用して前記記録ビット
を読み出すことを特徴とする請求項11に記載の磁気薄
膜メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26964697A JP4124844B2 (ja) | 1997-10-02 | 1997-10-02 | 磁気薄膜メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26964697A JP4124844B2 (ja) | 1997-10-02 | 1997-10-02 | 磁気薄膜メモリ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11110961A true JPH11110961A (ja) | 1999-04-23 |
| JPH11110961A5 JPH11110961A5 (ja) | 2007-01-25 |
| JP4124844B2 JP4124844B2 (ja) | 2008-07-23 |
Family
ID=17475256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26964697A Expired - Fee Related JP4124844B2 (ja) | 1997-10-02 | 1997-10-02 | 磁気薄膜メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4124844B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001175641A (ja) * | 1999-10-19 | 2001-06-29 | Motorola Inc | デュアル・リード・ポートを含む埋め込みmram |
| JP2002056665A (ja) * | 2000-06-20 | 2002-02-22 | Hewlett Packard Co <Hp> | 磁気的に安定な磁気抵抗メモリ素子 |
| US6529404B2 (en) | 2000-09-25 | 2003-03-04 | Mitsubishi Denki Kabushiki Kaisha | Thin film magnetic memory device capable of reducing number of wires and reading data at high speed |
| US6661689B2 (en) | 2000-12-27 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127287A (ja) * | 1982-12-28 | 1984-07-23 | Fujitsu Ltd | 不揮発性メモリ装置 |
| JPH04344383A (ja) * | 1991-05-22 | 1992-11-30 | Mitsubishi Electric Corp | 磁性薄膜メモリおよびその読み出し方法 |
| JPH05159562A (ja) * | 1991-12-09 | 1993-06-25 | Mitsubishi Electric Corp | 磁性薄膜メモリ及びその記録方法並びにその再生方法 |
| JPH0684347A (ja) * | 1992-09-02 | 1994-03-25 | Mitsubishi Electric Corp | 磁性薄膜メモリおよびその記録方法 |
| JPH09204770A (ja) * | 1995-11-24 | 1997-08-05 | Motorola Inc | 磁気メモリおよびその方法 |
| JP2001510613A (ja) * | 1997-02-05 | 2001-07-31 | モトローラ・インコーポレイテッド | 整合された磁気ベクトルを有するmram |
-
1997
- 1997-10-02 JP JP26964697A patent/JP4124844B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127287A (ja) * | 1982-12-28 | 1984-07-23 | Fujitsu Ltd | 不揮発性メモリ装置 |
| JPH04344383A (ja) * | 1991-05-22 | 1992-11-30 | Mitsubishi Electric Corp | 磁性薄膜メモリおよびその読み出し方法 |
| JPH05159562A (ja) * | 1991-12-09 | 1993-06-25 | Mitsubishi Electric Corp | 磁性薄膜メモリ及びその記録方法並びにその再生方法 |
| JPH0684347A (ja) * | 1992-09-02 | 1994-03-25 | Mitsubishi Electric Corp | 磁性薄膜メモリおよびその記録方法 |
| JPH09204770A (ja) * | 1995-11-24 | 1997-08-05 | Motorola Inc | 磁気メモリおよびその方法 |
| JP2001510613A (ja) * | 1997-02-05 | 2001-07-31 | モトローラ・インコーポレイテッド | 整合された磁気ベクトルを有するmram |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001175641A (ja) * | 1999-10-19 | 2001-06-29 | Motorola Inc | デュアル・リード・ポートを含む埋め込みmram |
| JP2002056665A (ja) * | 2000-06-20 | 2002-02-22 | Hewlett Packard Co <Hp> | 磁気的に安定な磁気抵抗メモリ素子 |
| US6529404B2 (en) | 2000-09-25 | 2003-03-04 | Mitsubishi Denki Kabushiki Kaisha | Thin film magnetic memory device capable of reducing number of wires and reading data at high speed |
| US6661689B2 (en) | 2000-12-27 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4124844B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781871B2 (en) | Magnetic random access memory and method of operating the same | |
| US7859881B2 (en) | Magnetic memory device and write/read method of the same | |
| JP4469067B2 (ja) | 半選択メモリ・セルの意図しない切換を抑制するために磁界バイアスを使用するmram装置 | |
| JP5520531B2 (ja) | 磁区壁移動を利用した情報保存装置及びその動作方法 | |
| KR100829557B1 (ko) | 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법 | |
| US6724651B2 (en) | Nonvolatile solid-state memory and method of driving the same | |
| JP3392657B2 (ja) | 半導体記憶装置 | |
| US6614682B2 (en) | Magnetic material memory and information reproducing method of the same | |
| JP2002216468A (ja) | 半導体記憶装置 | |
| JPH1139858A (ja) | 半導体記憶装置 | |
| JP3634761B2 (ja) | 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法 | |
| JP2004508698A (ja) | 高密度巨大磁気抵抗メモリセル | |
| CN1276435C (zh) | 磁随机存取存储器及其制造方法 | |
| US7227771B2 (en) | Magnetoresistive effect element and magnetic memory device | |
| JP3809445B2 (ja) | 磁気抵抗ランダムアクセスメモリおよびその駆動方法 | |
| US6807089B2 (en) | Method for operating an MRAM semiconductor memory configuration | |
| JP4124844B2 (ja) | 磁気薄膜メモリ | |
| JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
| JP3658331B2 (ja) | メモリ素子の記録再生方法、磁気抵抗素子及び磁気ランダムアクセスメモリ | |
| JP2002042457A (ja) | 磁性メモリ | |
| JP4726169B2 (ja) | 磁気メモリ及びその駆動方法 | |
| JP2004164719A (ja) | 磁気メモリ、情報記録回路及び情報読出回路 | |
| CN100461292C (zh) | 磁阻式存储单元以及磁阻式随机存取存储器电路 | |
| JPH113584A (ja) | 磁性薄膜メモリ素子およびその製造方法ならびに記録再生方法 | |
| JPS62119785A (ja) | 垂直記録型薄膜メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080425 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |