JPH11111634A

JPH11111634A - Ｎ型半導体膜の形成方法

Info

Publication number: JPH11111634A
Application number: JP26980397A
Authority: JP
Inventors: Atsushi Yoshinouchi; 淳芳之内
Original assignee: Ishikawajima Harima Heavy Industries Co Ltd
Current assignee: IHI Corp
Priority date: 1997-10-02
Filing date: 1997-10-02
Publication date: 1999-04-23

Abstract

(57)【要約】【課題】Ｎ型半導体膜の熱処理温度を低下させて絶縁性
基板の歪を防止する。【解決手段】絶縁性基板上に膜厚が５０〜１５０ｎｍの
多結晶シリコン膜を形成する工程と、前記多結晶シリコ
ン膜上に膜厚が５０〜１５０ｎｍの絶縁膜を形成する工
程と、前記絶縁膜を通して、前記多結晶シリコン膜に第
Ｖ族元素イオンを含むイオンを注入する工程と、３００
〜５００℃の温度で熱処理する工程とからなるものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｎ型半導体膜の形
成方法に係り、特にガラス基板の歪を少くするため、低
温で熱処理を行うＮ型半導体膜の形成方法に関する。

【０００２】

【従来の技術】近年、液晶ディスプレイやイメージセン
サ等の駆動回路をディスプレイやイメージセンサと同一
の基板上に作製するための開発が進められている。その
ためには、通常用いられている安価なガラス基板上に薄
膜トランジスタを作製する必要がある。

【０００３】ガラス基板を使用する場合、ガラス基板に
影響を及ばさないような温度で処理する必要がある。通
常、半導体デバイスへの不純物への影響を考慮して無ア
ルカリガラスが用いられる。無アルカリガラスにはバリ
ウムホウケイ酸ガラス（コーニング社製＃７０５９な
ど）、ホウケイ酸ガラス（旭硝子社製ＡＮなど）、アル
ミノホウケイ酸ガラス（コーニング社製＃１７３５な
ど）、アルミノケイ酸ガラス（ＨＯＹＡ社製ＮＡ４０な
ど）等が用いられる。しかし、このようなガラス基板の
歪点は５９３〜７００℃程度であり、実際に使用できる
温度は７００℃以下であるので、７００℃以下で処理す
ることが求められている。

【０００４】

【発明が解決しようとする課題】ところが、薄膜トラン
ジスタのソース／ドレイン部を形成するには、不純物イ
オン注入を行った後、注入によって発生した結晶ダメー
ジの回復と不純物イオンの活性化を行う目的で通常高温
熱処理を行う必要がある。通常、半導体膜である多結晶
シリコン膜を５００℃を越える温度で熱処理しなければ
ならない。

【０００５】例えば、炉アニール法では６００℃で数時
間の処理が必要であるが、これではガラス基板が熱収縮
してしまうという問題がある。短時間であれば許容でき
る場合もあるが、数時間では問題となってしまう。ガラ
ス基板が収縮すると、デバイスを作製するためのフォト
リソグラフィで位置ずれをおこしてしまうため、良好な
デバイスを作製できなくなってしまう。

【０００６】また、レーザーアニール法では多結晶シリ
コン膜表面を高温にしてガラス基板を低温に保ったまま
処理できるので、ガラス基板に与える影響は小さくでき
るが、均一性が悪いことが問題である。通常用いられて
いるエキシマレーザはパルスレーザであり、かつ、ビー
ムサイズが限られているので、大面積照射する場合はビ
ームは継ぎ合わせて照射しなければならない。継ぎ合わ
せ部分で多結晶シリコン膜の膜質が変化して異なった特
性になってしまうため良好な均一性を確保することがで
きない。

【０００７】また、ランプアニール法ではガラス基板の
反りや割れ等が発生してしまうという問題があった。

【０００８】本発明は、上述のような課題を解決し、低
温で結晶ダメージの回復と不純物イオンの活性化ができ
て、かつ、良好な性能を持つＮ型半導体膜の形成方法を
提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明のＮ型半導体膜の形成方法は、絶縁性基板上
に膜厚が５０〜１５０ｎｍの多結晶シリコン膜を形成す
る工程と、前記多結晶シリコン膜上に膜厚が５０〜１５
０ｎｍの絶縁膜を形成する工程と、前記絶縁膜を通して
前記多結晶シリコン膜に第Ｖ族元素を含む元素を注入す
る工程と、３００〜５００℃の温度で熱処理する工程と
からなる。

【００１０】また、前記第Ｖ族元素を含む元素は、リン
などの第Ｖ族元素と水素であってもよい。

【００１１】次に、本発明の作用を説明する。リンなど
の第Ｖ族元素を膜厚が５０〜１５０ｎｍの絶縁膜を通し
て多結晶シリコン膜に注入するようにしたので、注入時
の多結晶シリコン膜の結晶ダメージが軽減される。ま
た、多結晶シリコン膜の膜厚が５０ｎｍ以上なので、膜
厚の厚さ方向に結晶ダメージを受けない領域が残る。し
たがって、注入後の結晶ダメージの回復と、リンなどの
不純物イオンの活性化のための熱処理温度は３００〜５
００℃の低温でよくガラスなどの絶縁性基板の歪を防ぐ
ことができる。なお、多結晶シリコン膜の厚さを１５０
ｎｍ以下としたのは、あまり厚いと製品としての半導体
の性能低下をまねくからである。また、第Ｖ族元素とと
もに水素を注入すると前記多結晶シリコン膜が非晶化さ
れる度合いを低減することができる。

【００１２】さらに、前記多結晶シリコン膜の膜厚が７
０〜１５０ｎｍ、前記絶縁膜の膜厚が７０〜１５０ｎｍ
であるほうが、前記の多結晶シリコン膜が非晶質化され
る度合いを低減する効果がより大きく、より好ましい。

【００１３】

【発明の実施の形態】以下、本発明のＮ型半導体膜の形
成方法の１実施形態について、図面を参照しつつ説明す
る。図１、図２、図３は本発明の半導体膜の作製工程を
示す概略断面図である。図１は絶縁性基板上に膜圧が５
０〜１５０ｎｍの多結晶シリコン膜を形成し、前記多結
晶シリコン膜上に膜厚が５０〜１５０ｎｍの絶縁膜を形
成した後の、前記絶縁膜を通して前記多結晶シリコン膜
に第Ｖ族元素を含むイオンを注入する工程を示す概略断
面図である。１は絶縁性基板、２は多結晶シリコン膜、
３は絶縁膜、４は第Ｖ族元素イオンを含むイオンであ
る。図２は第Ｖ族元素イオンを含むイオンを注入するこ
とによって多結晶シリコン膜２中に非晶質化された領域
５が形成されることを示す概略断面図である。多結晶シ
リコン膜２および絶縁膜３の膜厚を上記のように設定す
ることにより、多結晶シリコンの結晶核を残存させ多結
晶シリコン膜２中の非晶質化する割合を緩和し低温で活
性化できる状態を作り出すことができる。図３は３００
〜５００℃の温度で熱処理した後の概略断面図である。
６は注入した第Ｖ族元素が活性化されたＮ型の多結晶シ
リコン膜であり、５００℃を越えない温度の低温熱処理
によって容易に活性化される。これによって良好なＮ型
の多結晶シリコン膜を得ることができる。

【００１４】次に、本実施形態の作用を説明する。図１
に示すように、絶縁膜３を通して多結晶シリコン膜２に
第Ｖ族元素イオンを含む不純物イオン４を打ち込む場
合、比較的高エネルギのイオンを打ち込む必要がある。
このとき絶縁膜３と多結晶シリコン膜２の界面付近から
多結晶シリコン膜２は絶縁性基板方向に向かって、結晶
が破壊されて非晶質化されてしまう。例えば、第Ｖ族元
素のリン（Ｐ）を膜厚５０ｎｍの多結晶シリコン膜２
に、膜厚５０ｎｍの酸化シリコン膜（絶縁膜３）を通し
て打ち込むには、理論的にはおよそ５０〜７０ｋｅＶの
エネルギーのリンを打ち込む必要がある。このような高
エネルギーのイオンをデバイス作製に必要な濃度のドー
ズ量１Ｅ１５〜１Ｅ１６個／ｃｍ2 程度打ち込むと、多
結晶シリコン膜中の結晶は破壊される。多結晶シリコン
膜および絶縁膜の膜厚が５０ｎｍ未満のとき、図４に示
すように多結晶シリコン膜中の結晶の破壊レベルは極め
て大きく、多結晶シリコン膜はほとんど全領域非晶質シ
リコン膜７になってしまう。このような状態になってし
まうと、３００〜５００℃の低温で熱処理した後も、図
５に示すように第Ｖ族元素を含む非晶質シリコン膜８に
しかならず、多結晶シリコン膜に戻ることができない。
したがって、これでは良好な半導体膜とならないため性
能の良いデバイスを作製することができない。

【００１５】ところが、多結晶シリコン膜および絶縁膜
である酸化シリコン膜の膜厚が５０ｎｍ以上であれば、
図２に示すように多結晶シリコン膜２中（特に、多結晶
シリコン膜２中の絶縁性基板１側に）破壊されずに残る
結晶が存在できることから、この結晶を核として５００
℃を越えない３００〜５００℃の低い温度での熱処理に
よっても、破壊された結晶の回復が行なわれてシリコン
膜中で前記第Ｖ族元素が活性化する。この作用は、多結
晶シリコン膜２および絶縁膜３の膜厚が５０ｎｍ未満の
ときには顕著には見られなかった。また、絶縁膜３の膜
厚が５０ｎｍ未満のときは絶縁膜の電気的な耐圧が不十
分であるので、デバイスに適用することができなかっ
た。特に、上記の理由によって、多結晶シリコン膜２お
よび絶縁膜３の膜厚が７０ｎｍ以上のときには非常に顕
著な効果が見られ、かつデバイスに適用する場合も非常
に有効であったので、それぞれの膜厚は７０ｎｍ以上で
ある方が好ましい。

【００１６】さらに、第Ｖ族元素を注入する工程におい
て同時に水素元素も注入すると、前記多結晶シリコン膜
２が非晶質化される度合いを低減することができて、低
温で活性化できる効果を促進することができる。

【００１７】また、多結晶シリコン膜２および絶縁膜３
の膜厚が１５０ｎｍを越えるときには、これによってデ
バイスを作製したときに良好な性能が得られないので膜
厚は、１５０ｎｍ以下であることが好ましい。例えば、
この半導体膜を用いて薄膜トランジスタを作製した場
合、活性層の多結晶シリコン膜２の膜厚が１５０ｎｍを
越える膜厚であるとトランジスタのオフ特性が悪くなる
ので、１５０ｎｍを越える膜厚は好ましくない。また、
絶縁膜３もトランジスタでゲート絶縁膜として機能させ
るときには、１５０ｎｍを越える膜厚であると、トラン
ジスタのしきい値電圧が高くなり性能が悪化するので好
ましくない。

【００１８】上述より、多結晶シリコン膜２および絶縁
膜３の膜厚は図６に示す範囲Ａ内が好ましいことがわか
る。また、特に範囲Ｂ内のほうが効果が顕著であり、特
に好ましい。

【００１９】

【実施例】次に、本発明の半導体膜の形成法方の一例で
ある薄膜トランジスタの形成方法について述べる。図７
（ａ）〜（ｈ）に本発明の薄膜トランジスタの実施例を
示す概略断面図を示す。図７（ａ）に示すように、ガラ
ス基板１０１上に減圧ＣＶＤ法によりＳｉ２Ｈ６ガスを
用いて基板温度４５０℃で、膜厚５０〜１５０ｎｍの非
晶質シリコン膜を成膜する。特に、好ましくは膜厚７０
〜１５０ｎｍとする。ここではガラス基板を用いたが、
石英基板、サファイア基板等の基板を用いることもでき
る。ガラス基板を用いることができれば、安価であるの
で作製するデバイスコストを低減できるので好ましい。
また、これらの基板上またはシリコンウエハ上に絶縁膜
を形成したものを用いることもできる。この絶縁膜には
酸化シリコン膜、窒化シリコン膜、酸化アルミニウム、
酸化タンタル等の単膜または２種類以上を積層したもの
を用いることができる。

【００２０】非晶質シリコン膜を成膜する方法は特に限
定されないが、他にプラズマＣＶＤ法、スパッタ法等が
使用できる。滅圧ＣＶＤ法で行ったほうがアニール後に
良質な多結晶シリコン膜が得られるので、ここでは滅圧
ＣＶＤ法を用いた。基板温度は４００〜６００℃が好ま
しく、使用する原料ガスはＳｉＨ4 を用いてもよい。

【００２１】次に、図７（ｂ）に示すように、まずアニ
ールして結晶化し、多結晶シリコン膜１０３を形成す
る。ここでは、炉アニールにより窒素雰囲気中６００℃
で２４時間アニールして結晶化した。アニール法は特に
限定されないが、炉アニール、レーザアニール、ランプ
アニール、電子ビームアニ−ルまたはこれらの組み合わ
せを用いることができる。ここでは均一性の良好な炉ア
ニールを用いた。窒素雰囲気中でアニール温度５００〜
６５０℃、アニール時間４〜２４時間で行うこともでき
る。

【００２２】次に、図７（ｃ）に示すように、前記多結
晶シリコン膜をエッチングして島状多結晶シリコン膜１
０４を形成する。ここでは通常用いられるフォトリソグ
ラフィ技術によりパターニングされたレジストを形成し
て、プラズマを用いたドライエッチング法により多結晶
シリコン膜をエッチングした。

【００２３】次に、図７（ｄ）に示すように、ゲート絶
縁膜１０６を形成する。ゲート絶縁膜はプラズマＣＶＤ
法により３５０℃でＴＥＯＳ（テトラ・エチル・オルト
・シリケート：Ｓｉ（ＯＣ₂ Ｈ₅ ）₄ ）ガスとＯ₂ ガス
とを用いて成膜した膜厚１００ｎｍ酸化シリコン（Ｓｉ
Ｏ₂ ）膜を用いた。ここでは上記方法を用いたが、Ｓｉ
Ｈ₄ ガスとＯ₂ ガスを用いたプラズマＣＶＤ法や、４５
０℃でＳｉＨ₄ ガスとＯ₂ ガスを用いた減圧ＣＶＤ法
や、４３０℃でＳｉＨ₄ ガスとＯ₂ ガスを用いた常圧Ｃ
ＶＤ法や、スパッタ法等を用いて成膜した酸化シリコン
膜でもよいことは言うまでもない。膜圧は５０〜１５０
ｎｍとする。特に、好ましくは膜圧７０〜１５０ｎｍと
する。また、ここでは酸化シリコン膜を用いたが、窒化
シリコン膜や、酸化シリコン膜と窒化シリコン膜との積
層膜でもよい。

【００２４】次に、図７（ｅ）に示すように、ゲート電
極１０７を形成する。多結晶シリコン膜、Ａｌ、ＡｌＳ
ｉ、ＡｌＴｊ、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ、Ｃｒ、Ｗ
またはこれらの積層膜を成膜した後、エッチングを行っ
て形成する。

【００２５】次に、図７（ｆ）に示すように、ゲート電
極１０７をマスクとして自己整合的に第Ｖ族元素を含む
イオン１０８を多結晶シリコン膜に注入して、この後、
不純物イオンを活性化してトランジスタのソース部１０
９Ｓ、ドレイン部１０９Ｄを形成する。このとき不純物
注入されなかった部分はトランジスタのチャンネル部１
０９Ｃとなる。ソース／ドレイン部は、多結晶シリコン
膜および絶縁膜の膜厚を上記のように設定することによ
り、多結晶シリコンの結晶核を残存させ多結晶シリコン
膜中の非晶質化する割合を緩和し低温で活性化できる状
態を作り出すことができる。この後、３００〜５００℃
の温度で熱処理しすることによって、ソース／ドレイン
部は第Ｖ族元素が活性化されたＮ型の多結晶シリコン膜
となる。このようにして、５００℃を越えない温度の低
温熱処理によって容易に活性化される。これによってソ
ース／ドレイン部には、良好なＮ型の多結晶シリコン膜
を得ることができる。

【００２６】次に、図７（ｇ）に示すように、層間絶縁
膜１１０ｎｍを成膜する。ここでは、層間絶縁膜１１０
はプラズマＣＶＤ法により３００℃で成膜した膜圧５０
０ｎｍの窒化シリコン膜を用いた。また、段差被覆性の
良好なＴＥＯＳガスを用いたプラズマＣＶＤ法、常圧Ｃ
ＶＤ法により形成される酸化シリコン膜でもよいことは
言うまでもない。また、膜厚は３００〜５００ｎｍ程度
が好ましい。

【００２７】次に、図７（ｈ）に示すように、コンタク
トホール１１１Ｓ、１１１Ｄを開口した後、ソース配線
１１２およびドレイン配線１１２Ｄを形成して、薄膜ト
ランジスタを作製した。このように、本発明によれば、
ソース／ドレイン部の活性化工程が容易であり、良好な
特性のトランジスタを得ることができる。

【００２８】以下、本発明の特許請求の範囲に示され
る、数値限定の根拠になった実験データについて説明す
る。

【００２９】図８は、シート抵抗と多結晶シリコン膜の
膜厚との関係を示している。絶縁膜の膜圧を１００ｎｍ
とし、多結晶シリコン膜の膜厚を３０−２００ｎｍの間
で変化させて、シート抵抗値の変化を求めたものであ
る。リンイオンを注入した多結晶シリコン膜を４００℃
で１時間熱処理した後の多結晶シリコン膜のシート抵抗
を評価した。注入するリンイオンのエネルギは１００ｋ
ｅＶであった。デバイスを作製するにはシート抵抗は５
ｋΩ／□以下であればよく、好ましくは、１ｋΩ／□以
下である。したがって、本図から、多結晶シリコン膜の
膜厚は５０ｎｍ以上であればよく、好ましくは７０ｎｍ
以上である。

【００３０】図９は、シート抵抗と絶縁膜の膜厚との関
係を示している。多結晶シリコン膜の膜厚を１００ｎｍ
とし、絶縁膜の膜厚を３０−２００ｎｍの間で変化させ
てシート抵抗値の変化を求めたものである。リンイオン
を注入した多結晶シリコン膜を４００℃で１時間熱処理
した後の多結晶シリコン膜のシート抵抗を評価した。こ
のとき、絶縁膜の膜厚に応じて注入するリンイオンのエ
ネルギーを変化させている。注入するリンイオンの投影
飛程が絶縁膜と多結晶シリコン膜のおよそ界面になるよ
う変化させた。絶縁膜には酸化シリコン膜を用いた。例
えば、絶縁膜の膜厚３０ｎｍのとき３０ｋｅＶ、５０ｎ
ｍのとき５０ｋｅＶ、７０ｎｍのとき７０ｋｅＶ、１０
０ｎｍのとき１００ｋｅＶとした。デバイスを作製する
には、このシート抵抗が５ｋΩ／□以下であればよく、
好ましくは１ｋΩ／□以下である。したがって、絶縁膜
の膜厚は５０ｎｍ以上であればよく、好ましくは、７０
−１５０ｎｍである。

【００３１】図１０は、シート抵抗と熱処理温度との関
係を示している。絶縁膜の膜厚１００ｎｍ、多結晶シリ
コン膜の膜厚７０ｎｍのときに、熱処理温度を２００〜
６００℃の間で変化させ、熱処理時間を０．５〜５．０
ｈの間で変化させてシート抵抗を評価した。処理時間は
量産性を考えたときに２ｈ以下となることが好ましい。
したがって、２ｈ以内の処理で前述のシート抵抗となる
には、熱処理温度は３００℃以上必要であることがわか
る。

【００３２】また、図７に示すように、デバイスの作製
時にはゲート電極等を作製した後に、熱処理をする必要
がある。ゲート電極には低抵抗な材料のアルミニウムを
用いたいという要望は大きい。ところが、アルミニウム
は融点が低く、５００℃以上では使用するのが困難であ
る。したがって、この熱処理は５００℃以下で処理する
ことが望まれる。

【００３３】本発明は、以上述べた実施形態や実施例に
限定されるものではなく、発明の要旨を逸脱しない範囲
で種々の変更が可能である。

【００３４】

【発明の効果】上記のように本発明のＮ型半導体膜の形
成方法は、絶縁性基板上に膜厚が５０〜１５０ｎｍの多
結晶シリコン膜を形成し、前記多結晶シリコン膜上に膜
厚が５０〜１５０ｎｍの絶縁膜を形成することにより、
前記絶縁膜を通して前記多結晶シリコン膜に第Ｖ族元素
イオンを含むイオンを注入したときに、前記多結晶シリ
コン膜が非晶質化される度合いを低減することができ、
これにより、３００〜５００℃の低い温度での熱処理に
よって、シリコン膜中で前記第Ｖ族元素の活性化と結晶
ダメージの回復が図れるので、ガラス基板の熱収縮の問
題などが起こらず、良好な性能を持つＮ型半導体膜を形
成することができるなど、優れた効果を有する。

【図面の簡単な説明】

【図１】第Ｖ族元素を含むイオンを、多結晶シリコン膜
に注入する工程を示す概略断面図である。

【図２】第Ｖ族元素を含むイオンを多結晶シリコン膜に
注入した後の状態を示す本発明の概略断面図である。

【図３】３００〜５００℃の温度で熱処理した後の状態
を示す本発明の概略断面図である。

【図４】本発明によらない場合の、第Ｖ族元素を含むイ
オンを多結晶シリコン膜に注入した後の状態を示す概略
断面図である。

【図５】本発明によらない場合の、３００〜５００℃の
温度で熱処理した後の状態を示す概略断面図である。

【図６】本発明の、多結晶シリコン膜および絶縁膜の膜
厚の範囲を示す図である。

【図７】（a ）〜（ｈ）本発明の、半導体膜の形成方法
を適用した薄膜トランジスタの実施例を示す概略断面図
を示す。

【図８】シート抵抗と多結晶シリコン膜の膜厚との関係
を示す図である。

【図９】シート抵抗と絶縁膜の膜厚との関係を示す図で
ある。

【図１０】シート抵抗と熱処理温度との関係を示す図で
ある。

【符号の説明】

１絶縁性基板２多結晶シリコン膜３絶縁膜４第Ｖ族元素イオンを含むイオン

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に膜厚が５０〜１５０ｎｍ
の多結晶シリコン膜を形成する工程と、前記多結晶シリ
コン膜上に膜厚が５０〜１５０ｎｍの絶縁膜を形成する
工程と、前記絶縁膜を通して、前記多結晶シリコン膜に
第Ｖ族元素イオンを含むイオンを注入する工程と、３０
０〜５００℃の温度で熱処理する工程とからなることを
特徴とするＮ型半導体膜の形成方法。
【請求項２】前記第Ｖ族元素を含むイオンは、第Ｖ族
元素イオンと水素イオンである請求項１記載のＮ型半導
体膜の形成方法。