JPH04226039A - 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像表示装置等の駆動に
使用される多結晶半導体薄膜トランジスタの製造方法等
に関するものである。

【０００２】

【従来の技術】近年平面ディスプレイ等の画像表示素子
への応用を目的とした薄膜トランジスタ（ＴＦＴ）の開
発が活発に行われている。多結晶半導体ＴＦＴは非晶質
半導体薄膜を用いた場合と比べ高性能・高信頼性等の長
所があるが、製膜に高温を要するという短所がある。そ
こで、高温プロセスを経ずに多結晶半導体薄膜を得るこ
とができるレーザー光照射による非晶質半導体薄膜の結
晶化技術の研究・応用が盛んに行われている。

【０００３】また、ＴＦＴの動作速度を向上させるため
にゲート・ドレイン間の寄生容量を減少させる試みが行
われているが、ソース電極（以下ソースという）・ドレ
イン電極（以下ドレインという）をゲート電極（以下ゲ
ートという）と自己整合的に形成する方法はきわめて有
効な方法である。

【０００４】ソース・ドレイン領域をイオン注入法によ
りゲートと自己整合的に形成するレーザーによる多結晶
化ＴＦＴについて、図２に従って従来の製造方法を説明
する。図２（ａ）は、従来のＴＦＴの製造方法の最初の
段階を示す断面図であり、図２（ｂ）は、ＴＦＴの製造
方法の図２（ａ）に示す次の段階を示す断面図である。

【０００５】絶縁基板２１上にパッシベーション膜２２
、非晶質半導体層２３を積層し、レーザー光照射多結晶
化を行い、フォトリソグラフィーにより多結晶半導体薄
膜２６のパターンを形成、その上にゲート絶縁膜２４、
ゲートの電極となる導電材料２５を積層し、再びフォト
リソグラフィーによりゲートのパターンを形成、ゲート
絶縁膜もゲートと同じパターンにエッチングする。

【０００６】ここでイオン注入法によりゲートをマスク
としてに多結晶半導体層２６に不純物イオンをドーピン
グし、不純物イオン活性化のための熱処理を行いソース
・ドレイン領域を形成する。さらに層間絶縁膜を堆積し
、ソース・ドレイン領域上にコンタクトホールを形成し
、その上にソース及びドレインを形成する。

【０００７】

【発明が解決しようとする課題】このような従来の熱処
理により不純物イオンの活性化を行う方法では、基板と
してガラスなどの生産性の良い耐熱性の低い材料を用い
た場合、不純物イオンの活性化に十分な高温で熱処理す
ることができず、ソース・ドレイン領域の抵抗は十分に
は下がらない。

【０００８】また、十分な高温で熱処理するためには生
産性の悪い石英などの耐熱性の良い基板材料を用いなけ
ればならず、大面積の基板を使用することができない。 従って従来の方法では大面積ディスプレイを実現するこ
と、あるいは大面積の基板から複数個の製品を製造しコ
ストダウンを図ることができないという問題があった。

【０００９】

【課題を解決するための手段】本発明は上記の問題点を
解決すべくなされたものであり、透明絶縁基板上に形成
された非単結晶半導体をレーザー光によりビームアニ−
ルして多結晶化する薄膜トランジスタの製造方法におい
て、該非単結晶半導体上にゲート絶縁膜・ゲート電極を
形成し、該ゲート電極をマスクとしてソース・ドレイン
領域の該非単結晶半導体に不純物イオンを注入したのち
、該透明絶縁基板裏面よりレーザー光を照射し、上記非
単結晶半導体を完全な溶融状態に至らしめることなく、
該ゲート電極下の該非単結晶半導体の多結晶化又は結晶
性向上、ソース・ドレイン領域の該非単結晶半導体の多
結晶化及び活性化又は、結晶性向上及び活性化を同時に
行うことを特徴とする多結晶半導体薄膜トランジスタの
製造方法を提供するものである。

【００１０】以下本発明を図面に従って説明する。 図１（ａ）は、本発明の製造方法にかかる最初の段階を
示す断面図である。 図１（ｂ）は、図１（ａ）の次の段階を示す断面図であ
る。 図１（ｃ）は、本発明の最終段階を示す断面図である。

【００１１】図１（ａ），（ｂ），（ｃ）において、ま
ず、ガラス、セラミック、プラスチック等の透明絶縁基
板１上にプラズマＣＶＤ、スパッタリング、減圧ＣＶＤ
，常圧ＣＶＤ等によりＳｉＯｘ　，ＳｉＮｘ　、ＳｉＯ
ｘ　Ｎｙ　、ＴａＯｘ　等の単層または多層膜からなる
パッシベーション膜２を膜厚５０〜１０００ｎｍの範囲
で形成する。その上にシリコン（Ｓｉ），ゲルマニウム
（Ｇｅ）等の非単結晶半導体たる非晶質半導体層３を膜
厚１０〜５００ｎｍ　の範囲で形成する。１０ｎｍ以下
は結晶性が悪く、ＴＦＴの電気的特性が悪くなり、かつ
、レーザーパワーの使用できる範囲が狭くなる。また、
　５００ｎｍ以上は非晶質半導体層３がレーザー照射時
に剥離し易くなり、好ましくない。望ましい範囲は５０
〜　４００ｎｍである。

【００１２】この非晶質半導体の替わりに粒径が５０μ
ｍ未満の微細な結晶粒子が含まれるいわゆる微結晶半導
体又は、多結晶半導体をも使用できる。多結晶半導体を
使用した場合は、後で行うレーザー照射により、結晶性
の向上を施し、ＴＦＴの電流増幅率の向上を行うもので
ある。なお、本発明の説明に代表として非晶質半導体を
使用するが、本発明は非晶質半導体の替りに、微結晶半
導体、多結晶半導体を使用した場合にも適用可能である
。

【００１３】非晶質半導体として非晶質シリコンを用い
た場合、その非晶質シリコンの水素含有量はレーザービ
ームアニールの工程を安定に行うために約０．５〜２０
原子％の範囲が好ましい。２０原子％以上は使用可能な
レーザーパワーの範囲が狭く非晶質シリコン膜が剥離し
易くなり、０．５原子％以下の場合には、より大きいレ
ーザーパワーを必要とし、かつ、走査速度を低くしなけ
ればならず生産性が悪い。より好ましくは１〜１０原子
％である。

【００１４】このような非晶質シリコンはプラズマＣＶ
Ｄ法により３５０℃以上の基板温度で形成することがで
きるし、スパッタリング法あるいはイオンクラスタービ
ーム蒸着法により反応容器内の水素分圧を制御して形成
することもできるし、減圧ＣＶＤ法等でも形成すること
ができる。

【００１５】またプラズマＣＶＤ法等で形成した水素含
有量約２０原子％以上の非晶質シリコンを４５０℃以上
の温度で熱処理することにより水素を放出させ、含有量
約１０原子％以下にして用いることもできる。また薄膜
トランジスタの閾値電圧を制御するため、非晶質半導体
中にホウ素（Ｂ）あるいはリン（Ｐ）などの不純物を数
十から数百ＰＰＭ程度膜厚方向に均一あるいは不均一に
含んでいてもよい。

【００１６】フォトリソグラフィーにより該非晶質半導
体層３をパターン化し、その上にプラズマＣＶＤ、スパ
ッタリング、減圧ＣＶＤ，常圧ＣＶＤ等によりＳｉＯｘ
　，ＳｉＮｘ　、ＳｉＯｘ　Ｎｙ　、ＴａＯｘ　等の単
層または多層膜からなるゲート絶縁膜４を形成する。更
にその上に真空蒸着法、スパッタリング法等によりクロ
ム（Ｃｒ），タンタル（Ｔａ）、アルミニウム（Ａｌ）
等の単層または多層膜からなるゲート電極となるべきゲ
ート材料を形成する。再びフォトリソグラフィーにより
ゲートのパターンにゲートの電極となる導体部分５を形
成する。ゲート絶縁膜４も必要に応じ、ゲートと同じパ
ターンに一部または全部エッチングする。

【００１７】さらにイオン注入法によりゲートをマスク
に非晶質半導体層３のソース・ドレイン領域になる部分
に、リン（Ｐ），ホウ素（Ｂ）、ヒ素（Ａｓ）等の不純
物イオンを加速電圧１〜１００ｋＶで５×１０１４〜１
×１０１６個／ｃｍ２　ドーピングする。このとき水素
（Ｈ）、弗素（Ｆ）等のイオンが同時に注入されてもか
まわないし、ＰＨｘ　，Ｂｘ　Ｈｙ　，ＢＦｘ　などの
分子イオンが同時に注入されてもかまわない。

【００１８】ゲートをマスクとしたので、ゲートの下の
非晶質半導体３の部分には、Ｐ，Ｂ等がドープされない
ために、ソース・ドレイン領域とゲートとの位置関係は
位置合わせ不要であり、必然的に（自己整合的に）決定
される。

【００１９】ここで透明絶縁基板１裏面よりレーザー光
６を照射し、非晶質半導体層３の多結晶化と不純物イオ
ンの活性化を同時に行う。レーザーとしては連続発振ア
ルゴンイオンレーザー、クリプトンイオンレーザー、Ｘ
ｅＣｌエキシマレーザー等が使用できるが、生産性、安
定性の点からアルゴンイオンレーザーを用いて高速走査
により行うことが望ましい。

【００２０】ここで高速とは走査速度をビームスポット
径×５０００／秒以上とすることとし、このとき非晶質
半導体は完全な溶融状態に至らしめられることなく多結
晶化する。このことは図３のようにレーザー光照射の前
後で半導体中のイオン分布が変化しないことによって示
される。

【００２１】図３に、シリコン薄膜中の不純物（ホウ素
（Ｂ））の深さ方向の濃度分布をＳＩＭＳ（２次イオン
質量分析法）により測定した結果を示す。図３において
、曲線（ａ）は非晶質シリコン中にＢ＋　イオンを加速
電圧４０ＫＶで注入した後、全く熱処理も行わない状態
でのホウ素（Ｂ）の濃度分布である。曲線（ｂ）はアル
ゴンイオンレーザーでビーム径５０μｍ、ビームエネル
ギー８Ｗ、走査速度１０ｍ／ｓの条件で、アニール、多
結晶化した後のホウ素（Ｂ）の濃度分布を示す。

【００２２】曲線（ｃ）はパルスＸｅＣｌエキシマレー
ザーで０．８Ｊ／ｃｍ−２のエネルギーでアニールし、
多結晶化した後ホウ素（Ｂ）の濃度分布を示す。曲線（
ｃ）では、シリコン中のＳｉが拡散しており、多結晶化
時にシリコンが完全溶融していることがわかる。これに
対して曲線（ｂ）は曲線（ａ）と比べてほとんど変化が
なく、シリコンの溶融は起こっていないと考えられる。

【００２３】レーザー光照射は大気中で行っても真空中
で行っても、あるいは窒素ガス、水素ガス等の雰囲気中
で行ってもよい。透明絶縁基板１を加熱あるいは冷却し
てもよいが、アルゴンイオンレーザーの高速走査の場合
はこれらの条件の違いの影響は小さいので、生産性の観
点から大気中、室温で行うことが望ましい。さらに層間
絶縁膜７を堆積し、ソース・ドレイン領域上にコンタク
トホールを形成し、その上にソース・ドレイン８を形成
する。

【００２４】このようにして製造されたものは、Ｐ，Ｂ
等の不純物イオンがドーピングされた低抵抗の多結晶部
分９、１０、多結晶半導体１１を有し、ソース、ドレイ
ン領域として低抵抗な多結晶半導体を有するＴＦＴとな
る。 なお、多結晶半導体１１の部分の領域をチャンネル領域
というものとする。

【００２５】本発明にかかるレーザービームの走査速度
は前述の如くビームスポット径×５０００／秒以上とさ
れ、通常最大でもビームスポット径×５０００００／秒
以下とされる。なお、具体的には４０ｍ／秒以下とされ
ることが好ましい。これにより、非晶質半導体薄膜は完
全な溶融状態に至ることなく結晶化し、多結晶半導体薄
膜とすることができる。

【００２６】以下、その理由をレーザービームを走査照
射するときの非晶質半導体薄膜の変化の時のレーザーパ
ワーとの関係から説明する。

【００２７】まず、ある走査速度において照射レーザー
パワーを充分に小さい値から増加させるとき、非晶質半
導体薄膜が結晶化を示し始めて多結晶半導体薄膜となる
第１のレーザーパワー閾値が現わる。更にレーザーパワ
ーを増加させると、ついに半導体薄膜が溶融状態に至り
、第２のレーザーパワー閾値が見出される。

【００２８】安定して多結晶半導体薄膜とするために、
この第１、第２の両レーザーパワー閾値の間で照射レー
ザーパワーを選択する必要がある。しかし、走査速度が
遅い場合、この両レーザーパワー閾値の間隔が小さくな
り、更に遅くした場合には両閾値間に、安定して多結晶
半導体薄膜となすのに適したレーザーパワーの設定マー
ジンが存在しなくなる。これに対し、走査速度が速い場
合、遅い場合に比較してレーザーパワーの閾値は共に増
加し同時に間隔は開き、レーザーパワーの設定マージン
が拡がる。本発明はこの走査速度をビームスポット径×
５０００／秒以上とする。

【００２９】ここで、走査速度の望ましい範囲がビーム
スポット径との関係で存在する理由は、ビームスポット
径より充分に小さい被照射部分について見ると、ある走
査速度の場合照射速度がビームスポット径に比例し、照
射エネルギーがこの照射時間にほぼ比例するという関係
にあるからである。以上の理由から、走査速度は、ビー
ムスポット径×５０００／秒以上とされる。

【００３０】これによって、非晶質半導体薄膜は完全な
溶融状態に至ることなく結晶化し、極く短時間のうちに
、多結晶半導体薄膜となることができ、耐熱温度の低い
安価なガラス基板の使用が可能であり、かつ、基板サイ
ズの大型化も容易に対応可能である。

【００３１】さらに、レーザーパワーの設定マージンが
広くなるので、温度制御が容易となり、かつ走査速度が
速いので生産性も向上する。なお、非晶質シリコン膜に
レーザービームを走査照射する際、非晶質半導体膜上に
予め酸化シリコン膜や窒化シリコン膜等の絶縁膜を形成
し、レーザービームの反射防止膜あるいは表面保護膜と
して用いても良い。

【００３２】

【実施例】以下、本発明を、実施例によってさらに詳し
く説明する。 ［実施例１］ガラス基板（旭硝子（株）製ＡＮガラス）
上にプラズマＣＶＤ法により膜厚２００ｎｍのＳｉＯｘ
　によるパッシベーション膜および膜厚１００ｎｍのａ
−Ｓｉによる非晶質半導体層をガラス基板の温度４５０
℃で形成した。

【００３３】このａ−Ｓｉの含有水素量は約５原子％で
あった。次にフォトリソグラフィーによりａ−Ｓｉを島
状にパターン化し、その上にプラズマＣＶＤ法により膜
厚２００ｎｍのＳｉＯＮからなるゲート絶縁膜を３００
℃にて堆積し、さらにゲート材料として膜厚１５０ｎｍ
のＣｒを電子線加熱蒸着法により３００℃で蒸着した。

【００３４】フォトリソグラフィーによりゲートのパタ
ーンにゲートの電極となる導体部分を形成、ゲート絶縁
膜もゲートと同じパターンにエッチングした。さらにイ
オン注入法によりゲートのＣｒをマスクにａ−Ｓｉの島
のソース・ドレイン領域になる部分に、Ｐイオンを加速
電圧１０ｋＶ、ドーズ量２×１０１５個／ｃｍ２　の条
件でドーピングした。ここでガラス基板裏面より８Ｗの
アルゴンイオンレーザー光を約５０μｍ径に集光、照射
し、ａ−Ｓｉの多結晶化と不純物イオンの活性化を同時
に行った。このときのレーザー光の走査速度は１３ｍ／
ｓ（ビームスポット径の２６×１０４　倍／秒）であっ
た。

【００３５】さらに層間絶縁膜として膜厚３００ｎｍの
ＳｉＯＮを堆積し、ソース・ドレイン領域上にコンタク
トホールを形成し、その上にソース・ドレインの電極と
なる導体部分を形成した。このようにして同一基板上に
１００個ＴＦＴを形成し、ソース・ドレイン領域の導電
率を測定した結果、１００個すべてのＴＦＴが、８０Ω
−１ｃｍ−１以上であった。

【００３６】［実施例２］ガラス基板（コーニング社製
７０５９）上にプラズマＣＶＤ法により膜厚２００ｎｍ
のＳｉＯｘ　によるパッシベーション膜および膜厚２０
０ｎｍのａ−Ｓｉによる非晶質半導体層を基板温度３０
０℃で形成した。

【００３７】このａ−Ｓｉの含有水素量は約１８原子％
であった。窒素気流中４５０℃にて３０分間熱処理を行
い、ａ−Ｓｉの含有水素量は約１０原子％に減少した。 フォトリソグラフィーによりａ−Ｓｉを島状にパターン
化し、その上にプラズマＣＶＤ法により膜厚２５０ｎｍ
のＳｉＮｘ　からなるゲート絶縁膜を３５０℃にて堆積
し、さらにゲート材料として膜厚ｌ５０ｎｍのＡｌをス
パッタリング法により１５０℃で蒸着した。

【００３８】フォトリソグラフィーによりゲートのパタ
ーンにゲートの電極となる導体部分を形成、ゲート絶縁
膜もゲートと同じパターンにエッチングした。さらにイ
オン注入法によりゲートのＡｌをマスクにａ−Ｓｉの島
のソース・ドレイン領域になる部分に、ＢＦｘ　イオン
（ｘ＝０〜３）を加速電圧２０ｋＶ、ドーズ量４×１０
１５個／ｃｍ２　の条件でドーピングした。

【００３９】ここでガラス基板裏面より９Ｗのアルゴン
イオンレーザー光を約１００μｍ径に集光、照射し、ａ
−Ｓｉの多結晶化と不純物イオンの活性化を同時に行っ
た。このときのレーザー光の走査速度は１．２ｍ／ｓ（
ビームスポット径の１２，０００倍）であった。さらに
層間絶縁膜として膜厚３００ｎｍのＳｉＯＮを堆積し、
ソース・ドレイン領域上にコンタクトホールを形成し、
その上にソース・ドレインの電極となる導体部分を形成
した。 このようにして同一基板上に１００個ＴＦＴを形成し、
ソース・ドレイン領域の導電率を測定した結果、１００
個すべてのＴＦＴが、４０Ω−１ｃｍ−１以上であった
。

【００４０】［実施例３］ａ−Ｓｉの膜厚を５０ｎｍ、
３００ｎｍ、４００ｎｍとし、他の条件はすべて実施例
１、２と同一にしてＴＦＴを製造した。結果は実施例１
、２と同じであった。

【００４１】［実施例４］ａ−Ｓｉ膜の含有水素量を４
、６、８、１０原子％とし、他の条件はすべて実施例１
、２と同一にしてＴＦＴを製造した。結果は実施例１、
２と同じであった。

【００４２】［実施例５］レーザー照射直前のガラス基
板の温度を、１０、３０、５０、８０℃とし、他の条件
は実施例１、２と同一にしてＴＦＴを製造した。結果は
実施例１、２と同じであった。

【００４３】［比較例］以下、不純物イオンの活性化を
熱処理により行う比較例を説明する。ガラス基板（コー
ニング社製７０５９）上にプラズマＣＶＤ法により膜厚
２００ｎｍのＳｉＯｘ　によるパッシベーション膜およ
び２００ｎｍ厚のａ−Ｓｉによる非晶質半導体層を基板
温度３００℃で形成した。

【００４４】このａ−Ｓｉの含有水素量は約１８％であ
った。窒素気流中４５０℃にて３０分間熱処理を行い、
ａ−Ｓｉの含有水素量は約１０％に減少した。ここで６
Ｗのアルゴンイオンレーザー光を約５０μｍ径に集光、
走査速度１３ｍ／ｓで照射し、ａ−Ｓｉの多結晶化を行
った後、フォトリソグラフィーによりｐｏｌｙ−Ｓｉを
島状にパターン化し、その上にプラズマＣＶＤ法により
ＳｉＮｘ　膜厚２５０ｎｍからなるゲート絶縁膜を３５
０℃にて堆積し、さらにゲート材料としてＡｌ膜厚１５
０ｎｍをスパッタリング法により１５０℃で蒸着した。

【００４５】フォトリソグラフィーによりゲートのパタ
ーンにゲートの電極となる導体部分を形成、ゲート絶縁
膜もゲートと同じパターンにエッチングした。さらにイ
オン注入法によりゲートのＡｌをマスクにｐｏｌｙ−Ｓ
ｉの島のソース・ドレイン領域になる部分に、ＢＦｘ　
イオン（ｘ＝０〜３）を加速電圧２０ｋＶ、ドーズ量４
×１０１５／ｃｍ２　の条件でドーピングした。

【００４６】ここで不純物イオンの活性化のための熱処
理を３００℃または４００℃または５５０℃にて６０分
間行った。さらに層間絶縁膜としてＳｉＯＮ３００ｎｍ
を堆積し、ソース・ドレイン領域上にコンタクトホール
を形成し、その上にソース・ドレインの電極となる導体
部分を形成した。

【００４７】このようにして同一基板上に１００個ＴＦ
Ｔを形成し、ソース・ドレイン領域の導電率を測定した
結果、３００℃で活性化のための熱処理を行った基板は
約０．５Ω−１ｃｍ−１と不十分な導電率であった。４
００℃で熱処理を行った基板では約４Ω−１ｃｍ−１で
導電率はまだ不足であり、またＡｌの配線が熱によりダ
メージを受けいわゆるヒロックを発生していた。

【００４８】５５０℃で熱処理した基板では約４０Ω−
１ｃｍ−１と導電率はかなり良好であったが、Ａｌの損
傷は更に激しく一部断線した部分もあった。またこの温
度では熱処理によるガラス基板の収縮・変形も大きく、
１００ｍｍに対して約４μｍ収縮しており、より大きな
ガラス基板を使用することは不可能と考えられる。

【００４９】

【発明の効果】本発明は基板裏面よりレーザー光照射す
ることによりチャネル領域の多結晶化、ソース・ドレイ
ン領域の多結晶化・活性化を同時に行うものであるため
、従来の熱処理による活性化の場合とくらべてソース・
ドレイン領域の導電率を大きく向上させることができる
。

【００５０】たとえばＰイオンを注入したｎ型の場合従
来の熱処理（５００℃１時間）では導電率７Ω−１ｃｍ
−１程度であるのに対し、本発明のレーザー光照射によ
る方法によれば約８０Ω−１ｃｍ−１と１桁以上向上さ
せることができた。これによりトランジスタのオン電流
が増加しオフ電流は変化しないため、ＴＦＴの駆動能力
が増大し、アクティブマトリクスの走査線数を増加させ
ることができ、より精細なディスプレイを製造すること
ができる。

【００５１】また熱処理を行わないため、生産性の良い
、耐熱性の低いガラス基板等を使用でき、大面積の基板
を使用することができ、大面積ディスプレイを実現する
こと、あるいは大面積の基板から複数個の製品を製造し
コストダウンを図ることができるようになった。また熱
処理を行わないため低融点低抵抗のＡｌを配線材料とし
て用いることができ、大面積ディスプレイの配線抵抗の
増大の問題も解決できる。

【００５２】更に本発明の製造方法ではチャネル部分の
多結晶化も同時に行うため、工程数の点でも従来法より
ソース・ドレイン領域活性化のための熱処理の分だけ減
少させることができるという効果も認められる。

【図面の簡単な説明】

【図１】（ａ）、（ｂ）および（ｃ）は、本発明の製造
方法の、それぞれ最初の段階、次の段階、および最終段
階を示す断面図。

【図２】（ａ）および（ｂ）は、従来のＴＦＴの製造方
法の、それぞれの最初の段階および次の段階を示す断面
図。

【図３】レーザー光照射前後のシリコン薄膜中の不純物
イオン分布を示す特性図。

【符号の説明】

１　　透明絶縁基板 ２　　パッシベーション膜 ３　　非晶質半導体層 ４　　ゲート絶縁膜 ５　　ゲートの電極になる導体部分 ６　　レーザー光

Claims (3)

【特許請求の範囲】
1. 【請求項１】透明絶縁基板上に形成された非単結晶半導
   体をレーザー光によりビームアニ−ルして多結晶化する
   薄膜トランジスタの製造方法において、該非単結晶半導
   体上にゲート絶縁膜・ゲート電極を形成し、該ゲート電
   極をマスクとしてソース・ドレイン領域の該非単結晶半
   導体に不純物イオンを注入したのち、該透明絶縁基板裏
   面よりレーザー光を照射し、上記非単結晶半導体を完全
   な溶融状態に至らしめることなく、該ゲート電極下の該
   非単結晶半導体の多結晶化又は結晶性向上、ソース・ド
   レイン領域の該非単結晶半導体の多結晶化及び活性化又
   は、結晶性向上及び活性化を同時に行うことを特徴とす
   る多結晶半導体薄膜トランジスタの製造方法。
2. 【請求項２】レーザービームの走査速度をビームスポッ
   ト径×５０００／秒以上として、透明絶縁基板上の非単
   結晶半導体を完全な溶融状態に至らしめることなく、多
   結晶化させることを特徴とする請求項１の多結晶半導体
   薄膜トランジスタの製造方法。
3. 【請求項３】請求項１又は２の多結晶半導体薄膜トラン
   ジスタの製造方法を使用して製造されたアクティブマト
   リックス基板。