JPH11111737A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11111737A JPH11111737A JP9266826A JP26682697A JPH11111737A JP H11111737 A JPH11111737 A JP H11111737A JP 9266826 A JP9266826 A JP 9266826A JP 26682697 A JP26682697 A JP 26682697A JP H11111737 A JPH11111737 A JP H11111737A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- copper foil
- semiconductor chip
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 絶縁基板の機械的強度の低下を防止すると共
に、導体パターンへの半導体部材の位置決めを容易にす
る構成の半導体装置を安価に提供すること。 【解決手段】 セラミック基板１上に接合された銅箔９
の表面上に配置される半導体チップ３等を囲うようにレ
ジストパターン１０が半田厚さよりも薄く形成され、レ
ジストパターン１０にて囲われた位置に半導体チップ
３、外部出力端子４を半田付けする。
に、導体パターンへの半導体部材の位置決めを容易にす
る構成の半導体装置を安価に提供すること。 【解決手段】 セラミック基板１上に接合された銅箔９
の表面上に配置される半導体チップ３等を囲うようにレ
ジストパターン１０が半田厚さよりも薄く形成され、レ
ジストパターン１０にて囲われた位置に半導体チップ
３、外部出力端子４を半田付けする。
Description
【０００１】
【発明の属する技術分野】この発明はセラミック等の絶
縁基板と、該絶縁基板上に形成された銅箔等からなる導
体パターンとの熱膨張係数の差による熱歪みの影響が少
なく、かつ、導体パターン表面上へ半田付けされる半導
体チップの位置決めが容易な半導体装置に関するもので
ある。
縁基板と、該絶縁基板上に形成された銅箔等からなる導
体パターンとの熱膨張係数の差による熱歪みの影響が少
なく、かつ、導体パターン表面上へ半田付けされる半導
体チップの位置決めが容易な半導体装置に関するもので
ある。
【０００２】
【従来の技術】図８は、従来例としての半導体装置の断
面図であり、図において、１は絶縁基板としてのセラミ
ック基板、２はセラミック基板上に接合された導体パタ
ーンとしての銅箔、３は半導体部材としての半導体チッ
プ、４は外部出力端子、５は銅箔２の表面上に半導体チ
ップ３、外部出力端子４を半田付け（接合）するための
半田材である。また、６は放熱板、７はセラミック基板
１の裏面側に接合された銅箔であり、セラミック基板１
は銅箔７を介して放熱板６に半田付けにより接合され
る。
面図であり、図において、１は絶縁基板としてのセラミ
ック基板、２はセラミック基板上に接合された導体パタ
ーンとしての銅箔、３は半導体部材としての半導体チッ
プ、４は外部出力端子、５は銅箔２の表面上に半導体チ
ップ３、外部出力端子４を半田付け（接合）するための
半田材である。また、６は放熱板、７はセラミック基板
１の裏面側に接合された銅箔であり、セラミック基板１
は銅箔７を介して放熱板６に半田付けにより接合され
る。
【０００３】図９は、図８に示した半導体装置の平面図
であり、図８と同一番号は同一の部材を示す。図におい
て、銅箔２には、半導体チップ３の半田付け時に半導体
チップ３の位置決めを容易にするため、配置される半導
体チップ３の周縁の角近傍にスリット状の切欠き８が形
成されている。
であり、図８と同一番号は同一の部材を示す。図におい
て、銅箔２には、半導体チップ３の半田付け時に半導体
チップ３の位置決めを容易にするため、配置される半導
体チップ３の周縁の角近傍にスリット状の切欠き８が形
成されている。
【０００４】図９に示されたように、銅箔２には、配置
される半導体チップ３の周縁の角近傍にスリット状の切
欠き８が形成されているので、この切欠き８の部分によ
り半田材５の広がりが遮断され、半導体チップ３の半田
付け時に、半導体チップ３の位置ずれ、回転等を防止
し、半導体チップ３の位置決めを容易にする。
される半導体チップ３の周縁の角近傍にスリット状の切
欠き８が形成されているので、この切欠き８の部分によ
り半田材５の広がりが遮断され、半導体チップ３の半田
付け時に、半導体チップ３の位置ずれ、回転等を防止
し、半導体チップ３の位置決めを容易にする。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、表面に銅箔２が、裏面
に銅箔７が接合されたセラミック基板１を放熱板６に半
田付けする際等において、セラミック基板１と銅箔２と
の熱膨張係数の差による熱歪みにより銅箔２の切欠き部
８にせん断応力が集中し、セラミック基板１の機械的強
度が低下するなどの問題点があった。
上のように構成されているので、表面に銅箔２が、裏面
に銅箔７が接合されたセラミック基板１を放熱板６に半
田付けする際等において、セラミック基板１と銅箔２と
の熱膨張係数の差による熱歪みにより銅箔２の切欠き部
８にせん断応力が集中し、セラミック基板１の機械的強
度が低下するなどの問題点があった。
【０００６】上記問題点の解決のための一手法として、
例えば特開平５ー６７６３７号公報には、金属基板上に
絶縁層、電極を順次設け、この電極上に半田付け対象の
半導体チップ等の部材の位置決めのために別の絶縁層を
形成した第１の例（従来例）が、更に、上記電極の外周
面に設けた部材の位置決めのための絶縁層の内側に複数
の凸部を設け、部材の位置決めを更に容易に確実にした
第２の例（実施の形態）が示されている。
例えば特開平５ー６７６３７号公報には、金属基板上に
絶縁層、電極を順次設け、この電極上に半田付け対象の
半導体チップ等の部材の位置決めのために別の絶縁層を
形成した第１の例（従来例）が、更に、上記電極の外周
面に設けた部材の位置決めのための絶縁層の内側に複数
の凸部を設け、部材の位置決めを更に容易に確実にした
第２の例（実施の形態）が示されている。
【０００７】上記二つの例においては、上記従来例（図
９記載）の銅箔２に設けたスリット状切欠き８に相当す
るものがなく、熱歪みによりせん断応力が集中する等の
問題は存在しないが、上記第１の例では、部材位置決め
ための絶縁層の開口部の大きさを部材よりも大きく開口
せねばならないために部材位置決めが難かしく、第２の
例では、部材位置決め精度は得られるが、内側に複数の
凸部を設けた絶縁層を電極の外周面に形成せねばなら
ず、何れにしても部材位置決めだけの目的で絶縁層の追
加を要し、その分コストアップになるなどの問題点があ
った。
９記載）の銅箔２に設けたスリット状切欠き８に相当す
るものがなく、熱歪みによりせん断応力が集中する等の
問題は存在しないが、上記第１の例では、部材位置決め
ための絶縁層の開口部の大きさを部材よりも大きく開口
せねばならないために部材位置決めが難かしく、第２の
例では、部材位置決め精度は得られるが、内側に複数の
凸部を設けた絶縁層を電極の外周面に形成せねばなら
ず、何れにしても部材位置決めだけの目的で絶縁層の追
加を要し、その分コストアップになるなどの問題点があ
った。
【０００８】この発明は、上記のような問題点を解消す
るためになされたもので、セラミック基板等の絶縁基板
の機械的強度の低下を防止すると共に、銅箔等の導体パ
ターンへ半導体チップ等の半導体部材の半田付けの際の
位置決めを容易にする構成の半導体装置を比較的安価に
得ることを目的とする。
るためになされたもので、セラミック基板等の絶縁基板
の機械的強度の低下を防止すると共に、銅箔等の導体パ
ターンへ半導体チップ等の半導体部材の半田付けの際の
位置決めを容易にする構成の半導体装置を比較的安価に
得ることを目的とする。
【０００９】
【課題を解決するための手段】第１の発明に係わる半導
体装置は、絶縁基板上に形成された導体パターン表面に
半導体部材が半田付けされる半導体装置において、半田
材に対して非親和性の塗膜を、前記導体パターン表面上
に前記半導体部材の周縁を囲むように、かつ、前記半導
体部材の半田付け厚さよりも薄く形成したものである。
体装置は、絶縁基板上に形成された導体パターン表面に
半導体部材が半田付けされる半導体装置において、半田
材に対して非親和性の塗膜を、前記導体パターン表面上
に前記半導体部材の周縁を囲むように、かつ、前記半導
体部材の半田付け厚さよりも薄く形成したものである。
【００１０】第２の発明に係わる半導体装置は、第１の
発明に係わる半導体装置において、半導体部材が導体パ
ターン表面周縁部に沿って半田付けされる場合には、半
田材に対して非親和性の塗膜を、前記導体パターン表面
上に前記半導体部材の前記導体パターン表面周縁部と接
する部分を除いた周縁を囲むように、かつ、前記半導体
部材の半田付け厚さよりも薄く形成したものである。
発明に係わる半導体装置において、半導体部材が導体パ
ターン表面周縁部に沿って半田付けされる場合には、半
田材に対して非親和性の塗膜を、前記導体パターン表面
上に前記半導体部材の前記導体パターン表面周縁部と接
する部分を除いた周縁を囲むように、かつ、前記半導体
部材の半田付け厚さよりも薄く形成したものである。
【００１１】第３の発明に係わる半導体装置は、第１、
第２の発明における半導体装置において、半田材に対し
て非親和性の塗膜を、導体パターン表面上に半導体部材
の周縁を不連続に囲むように形成したものである。
第２の発明における半導体装置において、半田材に対し
て非親和性の塗膜を、導体パターン表面上に半導体部材
の周縁を不連続に囲むように形成したものである。
【００１２】第４の発明に係わる半導体装置は、第１、
第２の発明における半導体装置において、半田材に対し
て非親和性の塗膜を、導体パターン表面上における半導
体部材の角部若しくは角近傍部の周縁に形成したもので
ある。
第２の発明における半導体装置において、半田材に対し
て非親和性の塗膜を、導体パターン表面上における半導
体部材の角部若しくは角近傍部の周縁に形成したもので
ある。
【００１３】
実施の形態１．図１、図２は、第１の発明の実施の形態
としての半導体装置の構成を示す断面図及び平面図であ
る。図中、従来例と同じ符号で示されたものは従来例の
それと同一もしくは同等なものを示す。図において、９
は導体パターンとしての銅箔、１０は半田材に対して非
親和性の塗膜（溶融状態にある半田をはじく性質を有す
る塗膜）としてのレジスト塗膜にて形成されたレジスト
パターンであり、銅箔９の表面上に半田付される半導体
部材としての半導体チップ３、外部出力端子４等の周縁
を囲うように形成される。
としての半導体装置の構成を示す断面図及び平面図であ
る。図中、従来例と同じ符号で示されたものは従来例の
それと同一もしくは同等なものを示す。図において、９
は導体パターンとしての銅箔、１０は半田材に対して非
親和性の塗膜（溶融状態にある半田をはじく性質を有す
る塗膜）としてのレジスト塗膜にて形成されたレジスト
パターンであり、銅箔９の表面上に半田付される半導体
部材としての半導体チップ３、外部出力端子４等の周縁
を囲うように形成される。
【００１４】絶縁基板としてのセラミック基板１上に導
体パターンとしての銅箔９が直接接合法、活性金属法等
により接合され、銅箔９の表面上に配置される半導体チ
ップ３、外部出力端子４等を囲うようにレジストパター
ン１０が形成され、レジストパターン１０の形成後の工
程でレジストパターン１０にて囲われた位置に半導体チ
ップ３、外部出力端子４を半田付けする。
体パターンとしての銅箔９が直接接合法、活性金属法等
により接合され、銅箔９の表面上に配置される半導体チ
ップ３、外部出力端子４等を囲うようにレジストパター
ン１０が形成され、レジストパターン１０の形成後の工
程でレジストパターン１０にて囲われた位置に半導体チ
ップ３、外部出力端子４を半田付けする。
【００１５】レジスト材は半田とは非親和性のエポキシ
系材料であり、レジストパターン１０にて囲われる銅箔
９の表面の寸法を半導体チップ３の銅箔９との接合面の
寸法と略同一とすることにより、半導体チップ３、外部
出力端子４等の半導体部材は、半田付け作業時における
溶融状態の半田の表面張力を利用して、レジストパター
ン１０にて囲われた位置にて容易、かつ、精度よく位置
決めできる。
系材料であり、レジストパターン１０にて囲われる銅箔
９の表面の寸法を半導体チップ３の銅箔９との接合面の
寸法と略同一とすることにより、半導体チップ３、外部
出力端子４等の半導体部材は、半田付け作業時における
溶融状態の半田の表面張力を利用して、レジストパター
ン１０にて囲われた位置にて容易、かつ、精度よく位置
決めできる。
【００１６】半導体チップ３の半田付け位置（配置位
置）はレジストパターン１０にて囲われてはいるが、レ
ジストパターン１０の厚さは、通常、１０〜２０ミクロ
ン程度に形成され、半田の厚さ（通常、１００〜２００
ミクロンに形成される）の１／２０〜１／５程度であ
り、レジストパターン１０にて囲われる銅箔９の表面の
寸法を半導体チップ３の銅箔９との接合面の寸法と略同
一としても、半田付け厚さに比較してレジスト厚さが薄
いので、半導体チップ３がレジストパターン１０にて破
損される恐れはなく、また、半田付け作業時において、
半田材に含有されるフラックスを有効に逃がし、閉じこ
める恐れは少ない。
置）はレジストパターン１０にて囲われてはいるが、レ
ジストパターン１０の厚さは、通常、１０〜２０ミクロ
ン程度に形成され、半田の厚さ（通常、１００〜２００
ミクロンに形成される）の１／２０〜１／５程度であ
り、レジストパターン１０にて囲われる銅箔９の表面の
寸法を半導体チップ３の銅箔９との接合面の寸法と略同
一としても、半田付け厚さに比較してレジスト厚さが薄
いので、半導体チップ３がレジストパターン１０にて破
損される恐れはなく、また、半田付け作業時において、
半田材に含有されるフラックスを有効に逃がし、閉じこ
める恐れは少ない。
【００１７】実施の形態２．図３は第２の発明の実施の
形態としての半導体装置の構成を示す平面図であり、導
体パターンとしての銅箔９の表面周縁部に半導体チップ
３の周縁の一部が位置する場合における半田材に対して
非親和性の塗膜としてのレジスト塗膜で形成されたレジ
ストパターン１０の例を示す。
形態としての半導体装置の構成を示す平面図であり、導
体パターンとしての銅箔９の表面周縁部に半導体チップ
３の周縁の一部が位置する場合における半田材に対して
非親和性の塗膜としてのレジスト塗膜で形成されたレジ
ストパターン１０の例を示す。
【００１８】図において、絶縁基板としてのセラミック
基板１上に銅箔９が直接接合法、活性金属法等により接
合され、半導体部材としての半導体チップ３、外部出力
端子４等の、前記銅箔９の表面周縁部と接する部分を除
いた周縁を囲むように銅箔９の表面上にレジストパター
ンを１０形成し、銅箔９の表面周縁部とレジストパター
ン１０にて囲われた位置に半導体チップ３を半田付けす
る。
基板１上に銅箔９が直接接合法、活性金属法等により接
合され、半導体部材としての半導体チップ３、外部出力
端子４等の、前記銅箔９の表面周縁部と接する部分を除
いた周縁を囲むように銅箔９の表面上にレジストパター
ンを１０形成し、銅箔９の表面周縁部とレジストパター
ン１０にて囲われた位置に半導体チップ３を半田付けす
る。
【００１９】銅箔９の表面周縁部と接する半導体チップ
３等の周縁部分がレジストパターン１０にて囲われてい
なくても、銅箔９の表面周縁部は銅箔９の厚さ相当の段
差があり、半田付け作業時における溶融半田の表面張力
を利用して、実施の形態１の場合と同様に半導体チップ
３、外部出力端子４等を位置決めできる効果がある。
３等の周縁部分がレジストパターン１０にて囲われてい
なくても、銅箔９の表面周縁部は銅箔９の厚さ相当の段
差があり、半田付け作業時における溶融半田の表面張力
を利用して、実施の形態１の場合と同様に半導体チップ
３、外部出力端子４等を位置決めできる効果がある。
【００２０】また、レジストパターン１０にて囲われる
銅箔９の表面の寸法を半導体チップ３の銅箔９との接合
面の寸法と略同一としても、レジストパターン１０のレ
ジスト厚さが１０〜２０ミクロン程度であり、実施の形
態１の場合と同様に、半田付け作業時において、半田材
に含有されるフラックスを逃がす効果がある。
銅箔９の表面の寸法を半導体チップ３の銅箔９との接合
面の寸法と略同一としても、レジストパターン１０のレ
ジスト厚さが１０〜２０ミクロン程度であり、実施の形
態１の場合と同様に、半田付け作業時において、半田材
に含有されるフラックスを逃がす効果がある。
【００２１】図４、図５は第２の発明の別の実施の形態
としての半導体装置の平面図とその断面図であり、図
８、図９に示した従来例における銅箔２の切欠き８の代
わりに銅箔９にはレジスト塗膜で形成されたレジストパ
ターン１０が形成されている。この実施の形態では、半
導体チップ３はその３辺が銅箔９の表面周縁部と接して
おり、１辺にのみレジストパターン１０が銅箔９の表面
上に形成されている。
としての半導体装置の平面図とその断面図であり、図
８、図９に示した従来例における銅箔２の切欠き８の代
わりに銅箔９にはレジスト塗膜で形成されたレジストパ
ターン１０が形成されている。この実施の形態では、半
導体チップ３はその３辺が銅箔９の表面周縁部と接して
おり、１辺にのみレジストパターン１０が銅箔９の表面
上に形成されている。
【００２２】この実施の形態の場合は、半導体チップ３
等の位置決め効果を備えると共に、図８、図９に示した
従来例の場合の問題点であった半田付け作業時における
熱歪みよるセラミック基板１への応力集中等の問題が解
消される。
等の位置決め効果を備えると共に、図８、図９に示した
従来例の場合の問題点であった半田付け作業時における
熱歪みよるセラミック基板１への応力集中等の問題が解
消される。
【００２３】実施の形態３．図６は第３の発明の実施の
形態としての半導体装置の構成を示す平面図であり、絶
縁基板としてのセラミック基板１上に導体パターンとし
ての銅箔９を直接接合法、活性金属法等により接合し、
半導体部材としての半導体チップ３、外部出力端子４等
の周縁を不連続に囲むように銅箔９の表面上にレジスト
パターン１０を形成した例である。
形態としての半導体装置の構成を示す平面図であり、絶
縁基板としてのセラミック基板１上に導体パターンとし
ての銅箔９を直接接合法、活性金属法等により接合し、
半導体部材としての半導体チップ３、外部出力端子４等
の周縁を不連続に囲むように銅箔９の表面上にレジスト
パターン１０を形成した例である。
【００２４】半導体チップ３、外部出力端子４等は、レ
ジストパターン１０にて不連続に、囲われているが、レ
ジスト材は半田とは非親和性のエポキシ系材料であり、
レジストパターン１０にて連続的に囲われていなくて
も、銅箔９の表面上の囲われた部分の寸法を半導体チッ
プ３の銅箔９との接合面の寸法と略同一とすることによ
り、半田付け作業において、溶融半田の表面張力を利用
して、容易かつ精度よく位置決めできる。
ジストパターン１０にて不連続に、囲われているが、レ
ジスト材は半田とは非親和性のエポキシ系材料であり、
レジストパターン１０にて連続的に囲われていなくて
も、銅箔９の表面上の囲われた部分の寸法を半導体チッ
プ３の銅箔９との接合面の寸法と略同一とすることによ
り、半田付け作業において、溶融半田の表面張力を利用
して、容易かつ精度よく位置決めできる。
【００２５】また、レジストパターン１０は半導体チッ
プ３、外部出力端子４等を不連続に囲うように形成する
ので、レジストパターン１０にて囲われる銅箔９の表面
の寸法を半導体チップ３の銅箔９との接合面の寸法と略
同一としても、半田付け作業時において、レジストパタ
ーン１０の塗膜切れ目から半田材に含有されるフラック
ス等を容易に逃がす効果が有る。
プ３、外部出力端子４等を不連続に囲うように形成する
ので、レジストパターン１０にて囲われる銅箔９の表面
の寸法を半導体チップ３の銅箔９との接合面の寸法と略
同一としても、半田付け作業時において、レジストパタ
ーン１０の塗膜切れ目から半田材に含有されるフラック
ス等を容易に逃がす効果が有る。
【００２６】実施の形態４．図７は、第４の発明の実施
の形態としての半導体装置の構成を示す平面図であリ、
絶縁基板としてのセラミック基板１上に銅箔９が直接接
合法、活性金属法等により接合され、同箔９の表面に位
置する半導体チップ３、外部出力端子４等の角部の周縁
部のみ、レジストパターン１０を形成した例である。
の形態としての半導体装置の構成を示す平面図であリ、
絶縁基板としてのセラミック基板１上に銅箔９が直接接
合法、活性金属法等により接合され、同箔９の表面に位
置する半導体チップ３、外部出力端子４等の角部の周縁
部のみ、レジストパターン１０を形成した例である。
【００２７】レジストパターン１０にて囲われる部分
は、半導体チップ３、外部出力端子４等の角部、若しく
は角部近傍の周縁に対応する部分のみでは有るが、レジ
スト材が半田とは不親和性の材料であり、実施の形態３
の場合とほぼ同様な位置決め効果、及び半田材に含有さ
れるフラックス等を逃がす効果が得られる。
は、半導体チップ３、外部出力端子４等の角部、若しく
は角部近傍の周縁に対応する部分のみでは有るが、レジ
スト材が半田とは不親和性の材料であり、実施の形態３
の場合とほぼ同様な位置決め効果、及び半田材に含有さ
れるフラックス等を逃がす効果が得られる。
【００２８】実施の形態１〜４において、半田材とは非
親和性の塗膜としてレジスト塗膜で形成されたレジスト
パターン１０を例示したが、レジスト塗膜に限定される
ものではなく、半田材とは非親和性の材料であれば良
い。何れにしても、半田付け厚さに比較して薄い塗膜の
形成でよく、比較的安価に製作できる。
親和性の塗膜としてレジスト塗膜で形成されたレジスト
パターン１０を例示したが、レジスト塗膜に限定される
ものではなく、半田材とは非親和性の材料であれば良
い。何れにしても、半田付け厚さに比較して薄い塗膜の
形成でよく、比較的安価に製作できる。
【００２９】更に、実施の形態１〜４において、銅箔９
には、図９（従来例）に示されたようなスリット状の切
欠き８が存在しないので、セラミック基板１と銅箔９間
の熱膨張係数の差に起因する熱歪みによりセラミック基
板１に応力集中が発生する恐れはない。
には、図９（従来例）に示されたようなスリット状の切
欠き８が存在しないので、セラミック基板１と銅箔９間
の熱膨張係数の差に起因する熱歪みによりセラミック基
板１に応力集中が発生する恐れはない。
【００３０】
【発明の効果】以上のように、第１の発明によれば、半
導体部材の周縁を囲むように前記導体パターン表面上に
半田材に対して非親和性の塗膜を前記半導体部材の半田
付け厚さよりも薄く形成したので、セラミック基板の機
械的強度の低下を防止できるだけでなく、前記半導体部
材を容易かつ精度よく位置決めできると共に半田材に含
有されるフラックス等を効果的に逃がすことができ、高
品質のものが比較的安価に得られる効果がある。
導体部材の周縁を囲むように前記導体パターン表面上に
半田材に対して非親和性の塗膜を前記半導体部材の半田
付け厚さよりも薄く形成したので、セラミック基板の機
械的強度の低下を防止できるだけでなく、前記半導体部
材を容易かつ精度よく位置決めできると共に半田材に含
有されるフラックス等を効果的に逃がすことができ、高
品質のものが比較的安価に得られる効果がある。
【００３１】また、第２の発明によれば、半導体部材が
導体パターン表面周縁部に沿って半田付けされる場合に
おいて、半田材に対して非親和性の塗膜を前記半導体部
材の前記導体パターン表面周縁部と接する部分を除いた
周縁を囲むように前記導体パターン表面上に形成したの
で、セラミック基板の機械的強度の低下を防止できるだ
けでなく、前記半導体部材を容易かつ精度よく位置決め
できると共に半田材に含有されるフラックス等を効果的
に逃がすことで高品質を図ることができ、更には、前記
塗膜の材料使用量低減によるコスト低減が図れる等の効
果がある。
導体パターン表面周縁部に沿って半田付けされる場合に
おいて、半田材に対して非親和性の塗膜を前記半導体部
材の前記導体パターン表面周縁部と接する部分を除いた
周縁を囲むように前記導体パターン表面上に形成したの
で、セラミック基板の機械的強度の低下を防止できるだ
けでなく、前記半導体部材を容易かつ精度よく位置決め
できると共に半田材に含有されるフラックス等を効果的
に逃がすことで高品質を図ることができ、更には、前記
塗膜の材料使用量低減によるコスト低減が図れる等の効
果がある。
【００３２】また、第３の発明によれば、半導体部材を
囲う半田材に対して非親和性の塗膜を不連続に形成した
ので、セラミック基板の機械的強度の低下を防止できる
だけでなく、半田材に含有されるフラックス等を効果的
に逃がすことで高品質を図ることができ、また、前記導
体パターンの周縁部による位置決めが困難なもの、即ち
前記導体パターンの中央部においても前記塗膜の材料使
用量低減によるコスト低減が図れる等の効果がある。
囲う半田材に対して非親和性の塗膜を不連続に形成した
ので、セラミック基板の機械的強度の低下を防止できる
だけでなく、半田材に含有されるフラックス等を効果的
に逃がすことで高品質を図ることができ、また、前記導
体パターンの周縁部による位置決めが困難なもの、即ち
前記導体パターンの中央部においても前記塗膜の材料使
用量低減によるコスト低減が図れる等の効果がある。
【００３３】また、第４の発明によれば、半導体部材を
囲う半田材に対して非親和性の塗膜を半導体部材の角、
若しくは角近傍の周縁にのみ形成したので、セラミック
基板の機械的強度の低下を防止できるだけでなく、半田
材に含有されるフラックス等を効果的に逃がすことで高
品質化を図ることができ、また、前記導体パターンの周
縁部による位置決めが困難なもの、即ち前記導体パター
ンの中央部においても前記塗膜の材料使用量の効果的低
減によるコスト低減が図れる等の効果がある。
囲う半田材に対して非親和性の塗膜を半導体部材の角、
若しくは角近傍の周縁にのみ形成したので、セラミック
基板の機械的強度の低下を防止できるだけでなく、半田
材に含有されるフラックス等を効果的に逃がすことで高
品質化を図ることができ、また、前記導体パターンの周
縁部による位置決めが困難なもの、即ち前記導体パター
ンの中央部においても前記塗膜の材料使用量の効果的低
減によるコスト低減が図れる等の効果がある。
【図１】 第１の発明の実施の形態による半導体装置の
断面図である。
断面図である。
【図２】 図１に示した半導体装置の平面図である。
【図３】 第２の発明の実施の形態による半導体装置の
平面図である。
平面図である。
【図４】 第２の発明の別の実施の形態による半導体装
置の平面図である。
置の平面図である。
【図５】 図４に示した半導体装置の断面図である。
【図６】 第３の発明の実施の形態による半導体装置の
平面図である。
平面図である。
【図７】 第４の発明の実施の形態による半導体装置の
平面図である。
平面図である。
【図８】 従来の半導体装置の断面図である。
【図９】 図８に示した従来の半導体装置の平面図であ
る。
る。
１ セラミック基板 ２ 銅箔 ３ 半導体チップ ４ 外部出力端子 ５ 半田材 ６ 放熱板 ７ 銅箔 ８ スリット状切欠部 ９ 銅箔 １０ レジストパターン
Claims (4)
- 【請求項１】 絶縁基板上に形成された導体パターン表
面に半導体部材が半田付けされる半導体装置において、
半田材に対して非親和性の塗膜を、前記導体パターン表
面上に前記半導体部材の周縁を囲むように、かつ、前記
半導体部材の半田付け厚さよりも薄く形成したことを特
徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、半
導体部材が導体パターン表面周縁部に沿って半田付けさ
れる場合には、半田材に対して非親和性の塗膜を、前記
導体パターン表面上に前記半導体部材の前記導体パター
ン表面周縁部と接する部分を除いた周縁を囲むように、
かつ、前記半導体部材の半田付け厚さよりも薄く形成し
たことを特徴とする半導体装置。 - 【請求項３】 請求項１又は請求項２記載の半導体装置
において、半田材に対して非親和性の塗膜を、導体パタ
ーン表面上に半導体部材の周縁を不連続に囲むように形
成したことを特徴とする半導体装置。 - 【請求項４】 請求項１又は請求項２記載の半導体装置
において、半田材に対して非親和性の塗膜を、導体パタ
ーン表面上における半導体部材の角部若しくは角近傍部
の周縁に形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266826A JPH11111737A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266826A JPH11111737A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111737A true JPH11111737A (ja) | 1999-04-23 |
Family
ID=17436200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9266826A Pending JPH11111737A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111737A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158787A (ja) * | 2007-12-27 | 2009-07-16 | Mitsubishi Electric Corp | 電力半導体装置 |
| JP2013236037A (ja) * | 2012-05-11 | 2013-11-21 | Mitsubishi Electric Corp | 半導体モジュールおよび半導体モジュールの製造方法 |
| JP2014132682A (ja) * | 2014-03-14 | 2014-07-17 | Renesas Electronics Corp | 樹脂封止型半導体装置の製造方法 |
| JP2021118350A (ja) * | 2020-01-23 | 2021-08-10 | 富士電機株式会社 | 電子装置及び電子装置の製造方法 |
| JP2025113343A (ja) * | 2020-01-23 | 2025-08-01 | 富士電機株式会社 | 電子装置及び電子装置の製造方法 |
| WO2025192057A1 (ja) * | 2024-03-15 | 2025-09-18 | 富士電機株式会社 | 半導体装置 |
| WO2026160220A1 (ja) * | 2025-01-22 | 2026-07-30 | 株式会社Niterra Materials | セラミックス銅回路基板、半導体装置、及びセラミックス銅回路基板の製造方法 |
-
1997
- 1997-09-30 JP JP9266826A patent/JPH11111737A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158787A (ja) * | 2007-12-27 | 2009-07-16 | Mitsubishi Electric Corp | 電力半導体装置 |
| JP2013236037A (ja) * | 2012-05-11 | 2013-11-21 | Mitsubishi Electric Corp | 半導体モジュールおよび半導体モジュールの製造方法 |
| JP2014132682A (ja) * | 2014-03-14 | 2014-07-17 | Renesas Electronics Corp | 樹脂封止型半導体装置の製造方法 |
| JP2021118350A (ja) * | 2020-01-23 | 2021-08-10 | 富士電機株式会社 | 電子装置及び電子装置の製造方法 |
| JP2025113343A (ja) * | 2020-01-23 | 2025-08-01 | 富士電機株式会社 | 電子装置及び電子装置の製造方法 |
| WO2025192057A1 (ja) * | 2024-03-15 | 2025-09-18 | 富士電機株式会社 | 半導体装置 |
| WO2026160220A1 (ja) * | 2025-01-22 | 2026-07-30 | 株式会社Niterra Materials | セラミックス銅回路基板、半導体装置、及びセラミックス銅回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JPH11176887A (ja) | 半導体装置およびその製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH0697237A (ja) | 半導体装置及びその製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPH10321651A (ja) | 半導体装置 | |
| JP3277308B2 (ja) | 電子部品 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
| JP2003188204A (ja) | 半導体装置 | |
| JP2002374060A (ja) | 電子回路板 | |
| JP2003243438A (ja) | 配線基板、配線基板の製造方法、および、配線基板を備えた電子装置 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0451056B2 (ja) | ||
| JP2777114B2 (ja) | テープキャリア | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2000133911A (ja) | 電子部品搭載装置 | |
| JP2001203302A (ja) | 半導体装置の接合構造 | |
| JPH0855926A (ja) | 集積回路パッケージおよびその実装方法 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JP2002359333A (ja) | 半導体装置 | |
| JP2762705B2 (ja) | 半導体装置実装用回路基板の構造 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPS60111433A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040113 |