JPH11111867A - 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 - Google Patents

半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子

Info

Publication number
JPH11111867A
JPH11111867A JP9266986A JP26698697A JPH11111867A JP H11111867 A JPH11111867 A JP H11111867A JP 9266986 A JP9266986 A JP 9266986A JP 26698697 A JP26698697 A JP 26698697A JP H11111867 A JPH11111867 A JP H11111867A
Authority
JP
Japan
Prior art keywords
semiconductor
gas
semiconductor nanocrystal
thin film
nanocrystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9266986A
Other languages
English (en)
Other versions
JP3727449B2 (ja
Inventor
Toru Ueda
徹 上田
Yasumori Fukushima
康守 福島
Kenta Nakamura
健太 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26698697A priority Critical patent/JP3727449B2/ja
Priority to TW087116219A priority patent/TW408473B/zh
Priority to KR1019980040780A priority patent/KR100276774B1/ko
Priority to US09/163,552 priority patent/US6090666A/en
Publication of JPH11111867A publication Critical patent/JPH11111867A/ja
Application granted granted Critical
Publication of JP3727449B2 publication Critical patent/JP3727449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/688—Floating-gate IGFETs programmed by two single electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3461—Nanoparticles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/06—Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 密度,大きさの制御性がよく、ばらつきの少
ない半導体ナノ結晶の製造方法を提供すると共に、その
半導体ナノ結晶を用いて、ナノ結晶とチャネル領域との
間の絶縁膜の膜厚を容易に制御でき、しきい値や書き込
み性能等の特性ばらつきが少なく、高速書き換えが可能
な不揮発性を有する半導体記憶素子を提供する。 【解決手段】 シリコン基板１上に形成されたトンネル
絶縁膜２上に大気圧以下の低圧下でアモルファスシリコ
ン薄膜３を堆積する。上記アモルファスシリコン薄膜３
を堆積した後、酸化性を有しないヘリウムガスの雰囲気
中でアモルファスシリコン薄膜３の堆積温度以上の温度
でアモルファスシリコン薄膜３に熱処理を施して、トン
ネル絶縁膜２上に直径１８nm以下の球状の複数のナノ結
晶４を互いに間隔をあけて形成する。上記複数のナノ結
晶４を半導体記憶素子のフローティングゲートとして用
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電気的に消去可
能かつプログラム可能な不揮発性メモリ等に用いられる
フローティングゲートとして使用される半導体ナノ結晶
の製造方法およびその半導体ナノ結晶を用いた半導体記
憶素子に関する。
【０００２】
【従来の技術】電子機器の低消費電力化,小型化には、
集積度が高くかつ低消費電力で電気的に消去可能かつプ
ログラム可能な不揮発性を有する半導体記憶素子（ＥＥ
ＰＲＯＭ）が必要とされている。この不揮発性を有する
半導体記憶素子は、チャネル領域とゲート領域との間に
浮遊ゲートを有し、この浮遊ゲートをキャリア閉じ込め
領域として動作するが、一般に次ぎのような問題があ
る。
【０００３】(i) ホットキャリアに起因する信頼性低
下という問題から、浮遊ゲートへの電荷の注入および除
去の回数が制限されるため、書き込み消去回数に制限が
ある。
【０００４】(ii) 不揮発性を維持するために比較的厚
い絶縁膜を必要とし、この厚い絶縁膜を通してＦＯＷＬ
ＥＲ−ＮＯＲＤＨＥＩＭ(ファウラー・ノルドハイム)ト
ンネル作用で電子または正孔を注入するには、現状で
は、１０Ｖ以上の大きな電圧が要求され、その結果、ホ
ットキャリアが生成され、ホットキャリアによるトラッ
プの形成と界面における反応およびホットキャリアの緩
和の影響により絶縁膜の劣化が起こる。
【０００５】(iii) 書き込み消去が浮遊ゲートへの充
電・放電を通じて流れる微小電流によって行われるの
で、充電・放電時間が長い(ミリ秒オーダー)。
【０００６】そこで、特開平７−３０２８４８号公報の
半導体記憶素子では、このような(i)〜(iii)の問題点を
解決した半導体記憶素子が提案されている。この半導体
記憶素子は、図５に示すように、半導体基板１２０に所
定の間隔を開けてソース領域１０８,ドレイン領域１１
０を形成し、上記半導体基板１２０上に絶縁層１１２を
介してソース,ドレイン領域１０８,１１０間のチャネル
領域１０６に対向する領域に浮遊ゲート１０４を形成し
ている。そして、上記浮遊ゲート１０４を絶縁層１０２
で覆い、その上に制御ゲート１００を形成している。上
記浮遊ゲート１０４は、図６に示すように、直径１nm〜
２０nmの半導体材料で構成したクラスタまたは島１２２
としている。そうして、チャネル領域１０６と浮遊ゲー
ト１０４との間の絶縁層１１２を電子が直接トンネル効
果で通過できるまでに薄くすると共に、浮遊ゲート１０
４のエネルギー準位をチャネル領域１０６よりも低くし
て、トラップされた電子が容易に脱出できないようにし
ている。
【０００７】上記浮遊ゲートの製造方法については、以
下の２つの文献に述べられている。
【０００８】（１） Ａ Ｓｉｌｉｃｏｎ ｎａｎｏｃ
ｒｙｓｔａｌｓ ｂａｓｅｄ ｍｅｍｏｒｙ Ｓａｎｄ
ｉｐ Ｔｉｗａｒｉ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．６８(１０) ｐ１３７７(１９９６) 図７は上記文献に記載された浮遊ゲートを有する半導体
記憶素子の断面の模式図を示し、ソース領域２０６とド
レイン領域２０７が形成された半導体基板２０１上に厚
さ１.１nm〜１.８nmのトンネル絶縁膜２０２を形成し、
トンネル絶縁膜２０２上にＣＶＤ装置で直径５nm,間隔
５nmのナノ結晶２０３を形成している。上記ナノ結晶２
０３の密度は、１×１０12ｃｍ-2である。さらに、上記
ナノ結晶２０３上にコントロールゲート絶縁膜２０４を
形成し、そのコントロールゲート絶縁膜２０４上に厚さ
７nmのＳiＯ2を堆積して、コントロールゲート２０５を
形成している。
【０００９】（２） Ｆａｓｔ ａｎｄ Ｌｏｎｇ Ｒ
ｅｔｅｎｔｉｏｎ−Ｔｉｍｅ Ｎａｎｏ−Ｃｒｙｓｔａ
ｌ Ｍｅｍｏｒｙ Ｈｕｓｓｅｉｎ Ｉ．Ｈａｎａｆｉ
ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒ
ｏｎ Ｄｅｖｉｃｅ，Ｖｏｌ．４３，ｐ１３７９(１９
９６) 図８(A)〜(C)は上記文献に記載された浮遊ゲートを有す
る半導体記憶素子の製造方法を示し、半導体基板３０１
上に形成された５nm〜２０nmの熱酸化膜３０２を形成し
(図８(A)に示す)、熱酸化膜３０２中にハイドーズのシ
リコンＳiまたはゲルマニウムＧeを過飽和にイオン注入
する(図８(B)に示す)。このときのイオン注入は、例え
ば５ｋｅＶ、５×１０15ｃｍ-2の条件で行う。その後、
窒素Ｎ2の雰囲気中で、９５０℃、３０分間の熱処理を
施して、熱酸化膜３０２中に直径５nmのシリコンＳiま
たはゲルマニウムＧeのナノ結晶３０３を成長させる。
そして、半導体基板３０１に所定の間隔をあけてソース
領域３０５とドレイン領域３０６を形成して、ソース領
域３０５とドレイン領域３０６との間の領域に対向する
熱酸化膜３０２上にゲート電極３０４を形成している
(図８(C)に示す)。
【００１０】
【発明が解決しようとする課題】上記文献（１）,
（２）に述べられているように、１個のナノ結晶につき
１個の電子が蓄積されたときのしきい値電圧Ｖthのシフ
ト電圧△Ｖthは次式で表される。
【００１１】 △Ｖth＝ｑ(ｎwell／εox)(ｔcntl＋(εox／εsi)ｔwell／２) …………… （式１） ｑ：電子の負荷 ｎwell：ナノ結晶密度 εox：酸化膜の誘電率 ｔcntl：コントロールゲート酸化膜厚 εsi：シリコンの誘導率 ｔwell：ナノ結晶の大きさ 上記式１より明らかなように、ナノ結晶密度ｎwellおよ
びナノ結晶の大きさｔwellのばらつきを減じることによ
って、デバイス特性(△Ｖth)のばらつきを低減できるこ
とが分かる。また、ナノ結晶とチャネル間のトンネル絶
縁膜の膜厚は、電子のナノ結晶への直接トンネリングを
決定づける(トンネル確率はトンネル絶縁膜の膜厚の関
数で表される)ものであるから、この膜厚のばらつきが
書き込み特性のばらつきに影響を及ぼす。このように、
上記ナノ結晶密度,ナノ結晶の大きさおよびナノ結晶と
チャネル間のトンネル絶縁膜の膜厚がメモリ固有の制御
すべき主たるパラメータと考えられる。
【００１２】上記文献（１）,（２）のナノ結晶密度,ナ
ノ結晶の大きさおよびナノ結晶とチャネル間のトンネル
絶縁膜の膜厚について考える。
【００１３】文献（１）について 上記文献（１）の半導体記憶素子は、下地のＳiＯ2膜表
面に偶発的に存在するナノ結晶またはＣＶＤ初期に発生
するランダムな結晶核のまわりに島状に成長するナノ結
晶を利用しているものと考えられ、ナノ結晶密度,ナノ
結晶の大きさは制御されていない。一方、ナノ結晶とチ
ャネル間のトンネル絶縁膜の膜厚については、予め半導
体基板を熱酸化するものであり、従来の技術で制御可能
と考えられる。
【００１４】文献（２）について 上記文献（２）の半導体記憶素子は、熱酸化膜３０２中
にシリコンＳiまたはゲルマニウムＧeをイオン注入した
後、熱処理して熱酸化膜３０２中にナノ結晶を成長させ
るが、注入イオン濃度は、深さ方向に分布し、熱酸化膜
３０２中のイオン濃度を均一にすることができない。し
たがって、濃度分布にばらつきのある状態で熱処理する
から、熱酸化膜３０２中の深さ方向のナノ結晶密度も分
布を有することになり、ナノ結晶密度,ナノ結晶の大き
さおよびナノ結晶とチャネル間のトンネル絶縁膜の膜厚
を制御するのは困雑と考えられる。すなわち、課題であ
るナノ結晶密度,ナノ結晶の大きさおよびナノ結晶とチ
ャネル間のトンネル絶縁膜の膜厚について、制御性・均
一性を向上させるのは困難である。
【００１５】さらに、下地の半導体基板に到達させるこ
となく、膜厚５nm〜２０nmの極薄の酸化膜へ注入するに
は、なるべく低エネルギーのイオン注入をする必要があ
り、例えば２０nmの酸化膜に対しては５ｋｅＶとなる。
さらに、酸化膜の膜厚が薄くなると、エネルギーを減じ
る必要があり、イオン注入機の通常の性能では、このよ
うな低エネルギーのイオン注入の制御が困難となり、製
造方法として実用的でない。
【００１６】そこで、この発明の目的は、密度,大きさ
の制御性がよく、ばらつきの少ない半導体ナノ結晶を形
成できる半導体ナノ結晶の製造方法を提供することにあ
る。
【００１７】また、この発明のもう一つの目的は、上記
半導体ナノ結晶を半導体記憶素子に用いた場合に、半導
体ナノ結晶とチャネル領域との間の絶縁膜の膜厚の制御
が容易にでき、しきい値電圧や書き込み性能等の特性ば
らつきが少なく、高速書き換えが可能な不揮発性を有す
る半導体記憶素子を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の半導体ナノ結晶の製造方法は、半導体基
板上または上記半導体基板上に形成された絶縁膜上に大
気圧以下の低圧下で非晶質半導体薄膜を堆積するステッ
プと、上記非晶質半導体薄膜を堆積した後、真空中また
は酸化性を有しないガスの雰囲気中で上記非晶質半導体
薄膜の堆積温度以上の温度で上記非晶質半導体薄膜に熱
処理を施して、上記半導体基板上または上記絶縁膜上に
直径１８nm以下の球状の複数の半導体ナノ結晶を互いに
間隔をあけて形成するステップとを有することを特徴と
している。
【００１９】上記請求項１の半導体ナノ結晶の製造方法
によれば、上記半導体基板上またはその半導体基板上に
形成された絶縁膜上に大気圧以下の低圧下で非晶質半導
体薄膜を堆積した後、真空中または酸化性を有しないガ
ス雰囲気中で非晶質半導体薄膜の堆積温度以上の温度
で、熱処理を施して堆積した非晶質半導体薄膜すべてを
結晶粒に変化させることによって、球状の複数の半導体
ナノ結晶を形成する。このとき、上記非晶質半導体薄膜
の堆積膜厚ｔ,ナノ結晶の半径ｒ0および隣接する結晶粒
の中心間の距離ｓには、 ｓ2ｔ＝(４π／３)ｒ0 3 ……… （式２） の関係がある。上記隣接する半導体ナノ結晶の中心間の
距離ｓは、半導体ナノ結晶の密度に相当し、非晶質半導
体薄膜の膜質と熱処理条件で決定される。したがって、
非晶質半導体薄膜の膜質と熱処理条件で隣接する半導体
ナノ結晶の中心間の距離ｓと堆積膜厚ｔを制御すること
によって、半導体ナノ結晶の密度,大きさを制御するこ
とが可能になる。また、半導体ナノ結晶の直径を１８nm
未満にすることによって、球状の半導体ナノ結晶の最低
エネルギーが室温におけるエネルギーより大きくなるの
で、キャリア閉じ込め領域としての半導体ナノ結晶は、
熱的なゆらぎの影響を受けることなく、室温で電子を十
分に長時間保持することができる。したがって、密度,
大きさの制御性がよく、ばらつきの少ない半導体ナノ結
晶を形成できるまた、上記半導体ナノ結晶を半導体記憶
素子に用いた場合、半導体ナノ結晶とチャネル領域との
間の絶縁膜の膜厚の制御が容易にでき、しきい値電圧や
書き込み性能等の特性ばらつきが少なく、高速書き換え
が可能な不揮発性を有する半導体記憶素子を実現でき
る。
【００２０】また、請求項２の半導体ナノ結晶の製造方
法は、請求項１の半導体ナノ結晶の製造方法において、
上記非晶質半導体薄膜を堆積した後、上記非晶質半導体
薄膜を大気にさらすことなく、上記半導体ナノ結晶を形
成することを特徴としている。
【００２１】上記請求項２の半導体ナノ結晶の製造方法
によれば、上記非晶質半導体薄膜を堆積させた後、大気
にさらすことなく、自然酸化膜のない状態で半導体ナノ
結晶を形成すると、結晶化中の表面に結晶成長を阻害す
る自然酸化膜がないので、半導体ナノ結晶表面の形状が
容易に変化しながら結晶化し、半導体ナノ結晶は、最も
安定な形状である球に近い形となる。
【００２２】また、請求項３の半導体ナノ結晶の製造方
法は、請求項１の半導体ナノ結晶の製造方法において、
上記非晶質半導体薄膜を堆積した後、上記半導体ナノ結
晶を形成する前に上記非晶質半導体薄膜の堆積温度以下
で上記非晶質半導体薄膜の表面の酸化膜を除去するステ
ップを有することを特徴としている。
【００２３】上記請求項３の半導体ナノ結晶の製造方法
によれば、上記非晶質半導体薄膜を堆積した後、基板を
一旦大気にさらした後でも、例えば、大気圧以下でＡr
プラズマで表面の自然酸化膜をスパッタリングで除去す
るか、または、高真空下のシランガス等の雰囲気中で自
然酸化膜を還元して除去して、上記半導体ナノ結晶を形
成するための熱処理する。そうすると、半導体ナノ結晶
表面の形状が容易に変化しながら結晶化するため、半導
体ナノ結晶は、最も安定な形状である球に近い形とな
る。
【００２４】また、請求項４の半導体ナノ結晶の製造方
法は、請求項１の半導体ナノ結晶の製造方法において、
上記非晶質半導体薄膜を堆積した後、上記半導体ナノ結
晶を形成する前に大気圧以下の低圧下で上記非晶質半導
体薄膜の表面に結晶核を形成するステップを有すること
を特徴としている。
【００２５】上記請求項４の半導体ナノ結晶の製造方法
によれば、上記半導体基板上または半導体基板上に形成
された絶縁膜上に非晶質半導体薄膜を堆積した後、その
非晶質半導体薄膜の表面に結晶核を形成し、続いて大気
圧以下の低圧下で熱処理により非晶質半導体薄膜の表面
の結晶核を種にして半導体ナノ結晶を成長させるので、
半導体ナノ結晶の大きさ,形状や結晶性等の制御性が高
まり、ばらつきをより一層低減できる。この場合、結晶
核密度は、結晶核の形成条件によって決定することがで
きる。
【００２６】また、請求項５の半導体ナノ結晶の製造方
法は、請求項４の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がシリコンからなる場合、上記結晶
核を形成するステップは、シランガス,ジシランガスま
たはトリシランガスのうちのいずれか１つを含んだガス
を原料ガスとして、０．０１Ｔorr以下の真空中で行う
ことを特徴としている。
【００２７】上記請求項５の半導体ナノ結晶の製造方法
によれば、上記非晶質半導体薄膜を堆積した後、反応室
中に基板を設置して加熱しながら、シランガス,ジシラ
ンガスまたはトリシランガスのうちのいずれか１つを含
んだガスを流して、０．０１Ｔorr以下の低圧下で処理
することによって、上記ガスの分子または反応種を非晶
質半導体薄膜表面に吸着させ、島状のシリコン粒を形成
することなく、半導体ナノ結晶の形成に最適な結晶核を
容易に形成できる。上記結晶核密度は、シランガス,ジ
シランガスまたはトリシランガスのうちのいずれか１つ
を含んだガスを流しているときの温度およびその時間で
決めることができ、制御性がよい。
【００２８】また、請求項６の半導体ナノ結晶の製造方
法は、請求項４の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がゲルマニウムからなる場合、上記
結晶核を形成するステップは、四フッ化ゲルマニウムま
たはモノゲルマンのいずれか１つを含んだガスを原料ガ
スとして、０．０１Ｔorr以下の真空中で行うことを特
徴としている。
【００２９】上記請求項６の半導体ナノ結晶の製造方法
によれば、上記非晶質半導体薄膜を堆積した後、反応室
中に基板を設置して加熱しながら、四フッ化ゲルマニウ
ムまたはモノゲルマンのいずれか１つを含んだガスを流
して、０．０１Ｔorr以下の低圧下で処理することによ
って、上記ガスの分子または反応種を非晶質半導体薄膜
表面に吸着させ、島状のゲルマニウム粒を形成すること
なく、ゲルマニウムからなる半導体ナノ結晶の形成に最
適な結晶核を容易に形成できる。上記結晶核密度は、四
フッ化ゲルマニウムまたはモノゲルマンのいずれか１つ
を含んだガスを流しているときの温度およびその時間で
決めることができ、制御性がよい。
【００３０】また、請求項７の半導体ナノ結晶の製造方
法は、請求項４の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がシリコンとゲルマニウムからなる
場合、上記結晶核を形成するステップは、シランガス,
ジシランガスまたはトリシランガスのうちのいずれか１
つと四フッ化ゲルマニウムまたはモノゲルマンのいずれ
か１つとを含んだガスを原料ガスとして、０．０１Ｔor
r以下の真空中で行うことを特徴としている。
【００３１】上記請求項７の半導体ナノ結晶の製造方法
によれば、シランガス,ジシランガスまたはトリシラン
ガスのうちのいずれか１つと四フッ化ゲルマニウムまた
はモノゲルマンのいずれか１つとを含んだガスを流し
て、０．０１Ｔorr以下の低圧下で処理することによっ
て、上記ガスの分子または反応種を非晶質半導体薄膜表
面に吸着させ、島状のシリコンゲルマニウム粒を形成す
ることなく、シリコンとゲルマニウムからなる半導体ナ
ノ結晶の形成に最適な結晶核を容易に形成できる。上記
結晶核密度は、シランガス,ジシランガスまたはトリシ
ランガスのうちのいずれか１つと四フッ化ゲルマニウム
またはモノゲルマンのいずれか１つとを含んだガスを流
しているときの温度およびその時間で決めることがで
き、制御性がよい。
【００３２】また、請求項８の半導体ナノ結晶の製造方
法は、請求項１の半導体ナノ結晶の製造方法において、
上記半導体基板上に上記非晶質半導体薄膜を堆積した場
合、上記半導体ナノ結晶を形成した後、上記半導体ナノ
結晶表面と上記半導体基板表面を酸化させて酸化膜を形
成するステップを有することを特徴としている。
【００３３】上記請求項８の半導体ナノ結晶の製造方法
によれば、この半導体ナノ結晶を半導体記憶素子に適用
した場合、上記半導体基板上に半導体ナノ結晶を形成し
た後、半導体ナノ結晶表面と半導体基板表面とを酸化す
ることによって、半導体記憶素子のチャネル領域と半導
体ナノ結晶間のトンネル絶縁膜となる酸化膜を制御よく
形成できる。
【００３４】また、請求項９の半導体ナノ結晶の製造方
法は、請求項１乃至８のいずれか１つの半導体ナノ結晶
の製造方法において、上記非晶質半導体薄膜の堆積膜厚
ｔと、隣接する上記半導体ナノ結晶の中心間の距離ｓ
は、ｔ＜(π／６)ｓの関係を満たすことを特徴としてい
る。
【００３５】上記請求項９の半導体ナノ結晶の製造方法
によれば、上記堆積膜厚ｔと半導体ナノ結晶の中心間の
距離ｓの関係式を満足するように、堆積膜厚ｔと半導体
ナノ結晶の中心間の距離ｓを設定することによって、隣
接する半導体ナノ結晶同士がくっつくことなく、互いに
間隔をあけて半導体ナノ結晶を形成できる。
【００３６】また、請求項１０の半導体ナノ結晶の製造
方法は、請求項１の半導体ナノ結晶の製造方法におい
て、上記半導体ナノ結晶は、シリコン,ゲルマニウムま
たはシリコンとゲルマニウムの混合物のうちのいずれか
１つからなることを特徴としている。
【００３７】上記請求項１０の半導体ナノ結晶の製造方
法によれば、シリコン,ゲルマニウムまたはシリコンと
ゲルマニウムの混合物のうちのいずれか１つからなる半
導体ナノ結晶は、既存の製造装置とプロセス制御により
容易に形成することができ、半導体ナノ結晶の大きさ,
形状および結晶性等の制御性がよく、ばらつきの少ない
半導体ナノ結晶を容易に形成できる。
【００３８】また、請求項１１の半導体ナノ結晶の製造
方法は、請求項１０の半導体ナノ結晶の製造方法におい
て、上記半導体ナノ結晶がシリコンからなる場合、上記
非晶質半導体薄膜を形成するステップは、シランガス,
ジシランガスまたトリシランガスのうちのいずれか１つ
を原料ガスとして、または、シランガス,ジシランガス
またはトリシランガスのうちのいずれか１つと酸化性を
有しないガスとの混合ガスを原料ガスとして、アモルフ
ァスシリコン薄膜を堆積すると共に、上記半導体ナノ結
晶を形成するステップは、１０Ｔorr以下の真空中また
は１０Ｔorr以下の酸化性を有しないガスの雰囲気中で
上記半導体ナノ結晶を成長させることを特徴としてい
る。
【００３９】上記請求項１１の半導体ナノ結晶の製造方
法によれば、シランガス,ジシランガスまたはトリシラ
ンガスのうちのいずれか１つを原料ガスとして、また
は、シランガス,ジシランガスまたはトリシランガスの
うちのいずれか１つとへリウム,窒素,アルゴンまたは水
素等の酸化性を有しないガスとの混合ガスを原料ガスと
して、大気圧以下の真空中で反応させて、非晶質半導体
薄膜を堆積させた後、引き続いて、圧力が１０Ｔorr以
下の真空中または１０Ｔorr以下のへリウム,窒素,アル
ゴンおよび水素等の酸化性を有しないガス雰囲気中で、
上記非晶質半導体薄膜の堆積温度以上で熱処理すること
によって、大きさ,形状が均一な球状の半導体ナノ結晶
を形成できる。
【００４０】また、請求項１２の半導体ナノ結晶の製造
方法は、請求項１０の半導体ナノ結晶の製造方法におい
て、上記半導体ナノ結晶がゲルマニウムからなる場合、
上記非晶質半導体薄膜を形成するステップは、四フッ化
ゲルマニウムまたはモノゲルマンのいずれか１つを原料
ガスとして、または、四フッ化ゲルマニウムまたはモノ
ゲルマンのいずれか１つと酸化性を有しないガスとの混
合ガスを原料ガスとして、アモルファスゲルマニウム薄
膜を堆積すると共に、上記半導体ナノ結晶を形成するス
テップは、１０Ｔorr以下の真空中または１０Ｔorr以下
の酸化性を有しないガスの雰囲気中で上記半導体ナノ結
晶を成長させることを特徴としている。
【００４１】上記請求項１２の半導体ナノ結晶の製造方
法によれば、四フッ化ゲルマニウムまたはモノゲルマン
のいずれか１つを原料ガスとして、または、四フッ化ゲ
ルマニウムまたはモノゲルマンのいずれか１つとへリウ
ム,窒素,アルゴンまたは水素等の酸化性を有しないガス
との混合ガスを原料ガスとして、大気圧以下の真空中で
反応させて、非晶質半導体薄膜を堆積させた後、引き続
いて、圧力が１０Ｔorr以下の真空中または１０Ｔorr以
下のへリウム,窒素,アルゴンおよび水素等の酸化性を有
しないガス雰囲気中で、上記非晶質半導体薄膜の堆積温
度以上で熱処理することによって、大きさ,形状が均一
な球状の半導体ナノ結晶を形成できる。
【００４２】また、請求項１３の半導体ナノ結晶の製造
方法は、請求項１０の半導体ナノ結晶の製造方法におい
て、上記半導体ナノ結晶がシリコンとゲルマニウムから
なる場合、上記非晶質半導体薄膜を形成するステップ
は、シランガス,ジシランガスまたトリシランガスのう
ちのいずれか１つと四フッ化ゲルマニウムまたはモノゲ
ルマンのいずれか１つとを原料ガスとして、または、シ
ランガス,ジシランガスまたトリシランガスのうちのい
ずれか１つと四フッ化ゲルマニウムまたはモノゲルマン
のいずれか１つと酸化性を有しないガスとの混合ガスを
原料ガスとして、アモルファスシリコンゲルマニウム薄
膜を堆積すると共に、上記半導体ナノ結晶を形成するス
テップは、１０Ｔorr以下の真空中または１０Ｔorr以下
の酸化性を有しないガスの雰囲気中で上記半導体ナノ結
晶を成長させることを特徴としている。
【００４３】上記請求項１３の半導体ナノ結晶の製造方
法によれば、シランガス,ジシランガスまたトリシラン
ガスのうちのいずれか１つと四フッ化ゲルマニウムまた
はモノゲルマンのいずれか１つとを原料ガスとして、ま
たは、シランガス,ジシランガスまたトリシランガスの
うちのいずれか１つと四フッ化ゲルマニウムまたはモノ
ゲルマンのいずれか１つとへリウム,窒素,アルゴンまた
は水素等の酸化性を有しないガスとの混合ガスを原料ガ
スとして、大気圧以下の真空中で反応させて、非晶質半
導体薄膜を堆積させた後、引き続いて、圧力が１０Ｔor
r以下の真空中または１０Ｔorr以下のへリウム,窒素,ア
ルゴンおよび水素等の酸化性を有しないガス雰囲気中
で、上記非晶質半導体薄膜の堆積温度以上で熱処理する
ことによって、大きさ,形状が均一な球状の半導体ナノ
結晶を形成できる。
【００４４】また、請求項１４の半導体ナノ結晶を用い
た半導体記憶素子は、請求項１乃至１３のいずれか１つ
の半導体ナノ結晶の製造方法により製造された上記半導
体ナノ結晶を、ＳＯＩ(Semiconductor on Insulator)基
板上に形成されたトランジスタのフローティングゲート
としたことを特徴としている。
【００４５】上記請求項１４の半導体ナノ結晶を用いた
半導体記憶素子によれば、上記半導体ナノ結晶をＳＯＩ
基板上に形成されたトランジスタのキャリア閉じ込め領
域としてのフローティングゲートに用いることによっ
て、少ない素子数でかつ小さな面積で構成でき、特性ば
らつきが少なく、高速書き換えが可能な不揮発性を有す
る半導体記憶素子を実現できる。
【００４６】
【発明の実施の形態】以下、この発明の半導体ナノ結晶
の製造方法およびその半導体ナノ結晶を用いた半導体記
憶素子を図示の実施の形態により詳細に説明する。
【００４７】（第１実施形態）図１(A)〜(E)はこの発明
の第１実施形態の半導体ナノ結晶の製造方法を用いた半
導体記憶素子の製造工程を示す図である。
【００４８】はじめに、図１(A)に示すように、シリコ
ン基板１表面を以下の条件でＲＴ０(Rapid Thermal Oxi
dation)により酸化させて、シリコン基板１表面に厚さ
２nmのトンネル絶縁膜２を形成する。
【００４９】 Ｎ2ＯとＯ2の混合ガス ： Ｎ2Ｏ＋Ｏ2＝６５％ 温度 ： １０５０℃ 次に、図示しない炉タイプのホットウォール型ＬＰ(低
圧)ＣＶＤ(ケミカル・ベイパー・ディポジション)装置
を使用して、同一装置内でトンネル絶縁膜２上にアモル
ファスシリコン薄膜３を堆積する堆積工程(図１(B)に示
す)と、さらに、球状結晶化のための熱処理工程(図１
(C),(D)に示す)とを次の条件で真空状態を保ったまま連
続的に行う。
【００５０】［アモルファスシリコン薄膜の堆積工程］ 温度 ： ５００℃ 原料ガス ： モノシラン ５０ｓｃｃｍ 希釈ガス ： ヘリウム １０００ｓｃｃｍ 圧力 ： ２５Ｐａ 堆積速度 ： ２Å／１分間 膜厚 ： ４ｎｍ ［熱処理工程］ 温度 ： ７５０℃ 雰囲気ガス： ヘリウム 圧力 ： ０．０１Ｔｏｒｒ 上記条件で図１(D)に示すように、直径ｄ0が８nm、間隔
が６nm、中心間の距離ｓが１４nm程度のナノ結晶４が得
られた。
【００５１】上記［アモルファスシリコン薄膜の堆積工
程］の原料ガスは、モノシランのかわりにジシランガス
やトリシランガスを用いてもよい。上記モノシランガ
ス、ジシランガス、トリシランガスの順により低温で分
解するので、この順に堆積温度を下げることがことがで
き、各々５００〜５５０℃、４５０〜５００℃、４００
〜４５０℃の温度範囲でアモルファスシリコン薄膜を堆
積することができる。一般に薄膜は、１０nm以下に非常
に薄くなると、堆積直後は島状になりやすく、今回必要
とされる連続的な薄膜を得るにはより低温で堆積するの
が望ましい。
【００５２】また、希釈ガスとしてへリウムのかわりに
窒素、水素、アルゴン等の酸化性を有しないガスを用い
てもよい。必ずしも希釈ガスは用いる必要はないが、希
釈ガスを用いた場合、膜厚均一性を容易に制御すること
ができる。
【００５３】また、上記［熱処理工程］の温度は、結晶
化を進行させるためにアモルファスシリコン薄膜の堆積
温度以上とする必要がある。望ましくは、結晶化が容易
に進行する６００℃以上がよい。この熱処理の初期に生
成する結晶核の密度は、一般に高温ほど高く、この第１
実施形態では７５０℃とした。また、１０Ｔorr以上の
圧力では、ナノ結晶が球状とならなかったり、ナノ結晶
の大きさがばらつくなどの不具合が生じるので好ましく
ない。一般に、所望のナノ結晶を得るには、堆積したア
モルファスシリコン薄膜の膜質に適した温度に設定する
必要がある。また、熱処理中に少量の酸化性を有しない
ガスを雰囲気とすることによって、基板全面でより均一
なナノ結晶を得やすくなる。なお、真空中で基板をロー
ドロック室を介して搬送可能なＣＶＤ反応室とランプア
ニールまたは熱処理炉を備えた装置では、アモルファス
シリコン薄膜の堆積工程と熱処理工程を別々の反応室で
行ってもよい。
【００５４】次に、図１(E)に示すように、厚さ７nm程
度のＳiＯ2膜をＣＶＤ法により堆積して、コントロール
ゲート絶縁膜５を形成した後、ゲート電極６となる多結
晶シリコン領域を作製する。この多結晶シリコン領域に
は、ｎ型不純物を高濃度にドープして低抵抗化する。そ
の後、上記シリコン基板１にソース,ドレイン領域７,８
を形成する。
【００５５】上記半導体ナノ結晶の製造方法では、アモ
ルファスシリコン薄膜３の膜質と熱処理条件で隣接する
ナノ結晶の中心間の距離ｓと堆積膜厚ｔを制御すること
によって、ナノ結晶の密度,大きさを制御することがで
きる。また、上記ナノ結晶４の直径を１８nm未満にする
ことによって、球状のナノ結晶４の最低エネルギーが室
温におけるエネルギーより大きくなるので、キャリア閉
じ込め領域としてのナノ結晶４は、熱的なゆらぎの影響
を受けることなく、室温で電子を十分に長時間保持する
ことができる。
【００５６】上記ナノ結晶４の直径を１８nm未満にする
理由を以下に説明する。
【００５７】まず、上記球状のナノ結晶を半径ｒ0の球
とみなすと、ナノ結晶内の基底エネルギーＥは、一般的
な量子力学に基づいて、 Ｅ＝ｈ2／(８ｍ)×（１／ｒ0 2） ……… （式３） (ｈ：プランク定数、ｍ：電子の有効質量) で表される。上記ナノ結晶が、熱的なゆらぎの影響を受
けることなく、キャリアの閉じ込め領域として有効に働
くためには、基底エネルギーＥがエネルギーのゆらぎｋ
Ｔより大きい必要がある。このためには以下の不等式を
満足する必要がある。
【００５８】 Ｅ＞ｋＴ ……………………… （式４） (ｋ：ボルツマン定数、Ｔ：温度) 上記(式３),(式４)により室温でキャリアの閉じ込め領
域として有効となるためには、ナノ結晶の直径ｄ0は、 ｄO＝２ｒO≦２ｈ／［８ｍｋＴ］1/2≒１８nm ……… （式４） を満足する必要がある。
【００５９】また、１個のナノ結晶をそのナノ結晶と周
囲の絶縁膜の境界に存在するポテンシャルバリア(ナノ
結晶をＳi，絶縁膜をＳiＯ2とすると、その高さは約３.
２eＶ)で囲まれたキャリア閉じ込め領域とし、１個の電
子が１個のナノ結晶に蓄積されたとき、さらに別の電子
が入ってくるのを阻止する効果(クローンブロッケード)
が室温で発現するためには、１個の電子が蓄積されたと
きの静電気エネルギーｑ2／(２Ｃ)の増加が熱的なゆら
ぎのエネルギーｋＴより大きいことが要求され、その関
係は次式で表される。
【００６０】ｑ2／(２Ｃ)＞ｋＴ ……… （式５） Ｃ＝４πεiｄ0 ……… （式６） ｑ：電子１個の電荷 ｋ：ボルツマン定数 Ｔ：温度(室温) Ｃ：ナノ結晶の自己容量 εi：周囲の絶縁膜の誘導率 上記(式６)を(式５)に代入して、 ｑ2／２／（πεiｄ0）＞ｋＴ ｄ0＜ｑ2／８πεi／ｋＴ ……… （式７） となる。上記(式７)を室温で満足させるためには、ナノ
結晶の直径ｄ0は、 ｄ0≦１８nm となる。このように、ナノ結晶内のエネルギーが量子化
され、その基底エネルギーが室温のゆらぎより高く、か
つ、クローンブロッケードが発現するためには、ナノ結
晶の大きさは、直径が１８nmより小さい必要がある。
【００６１】したがって、上記半導体ナノ結晶の製造方
法では、密度,大きさの制御性がよく、ばらつきの少な
いナノ結晶を形成することができる。また、このナノ結
晶を半導体記憶素子に用いた場合、ナノ結晶とチャネル
領域との間の絶縁膜の膜厚を容易に制御でき、しきい値
電圧や書き込み性能等の特性ばらつきが少なく、高速書
き換えが可能な不揮発性を有する半導体記憶素子を実現
することができる。
【００６２】また、上記アモルファスシリコン薄膜３を
堆積させた後、大気にさらすことなく、自然酸化膜のな
い状態でナノ結晶４を形成すると、結晶化中の表面に結
晶成長を阻害する自然酸化膜がないので、図１(C)に示
すように、ナノ結晶４表面の形状が容易に変化しながら
結晶化し、ナノ結晶は、最も安定な形状である球に近い
形となる。
【００６３】上記アモルファスシリコン薄膜３を堆積し
た後、一旦基板を大気にさらして表面に自然酸化膜が生
成した場合は、以下の方法で表面の自然酸化膜を除去し
た後、大気にさらさないで表面に自然酸化膜を生成する
ことなく、引き続いて連続的に結晶化のための熱処理す
ることによって、図示せず１(c)に示すように、ナノ結
晶４表面の形状が容易に変化しながら結晶化するため、
最も安定な形状である球に近い形となり。同等のナノ結
晶を得ることができる。すなわち、真空中で基板を搬送
することのできるロードロック室を介して自然酸化膜を
除去する反応室と熱処理装置を有するいわゆるマルチチ
ャンバー型装置を使用して連続的に処理する。また、上
記自然酸化膜は、弗酸ＨＦの蒸気雰囲気中でエッチング
により除去してもよいし、Ａrプラズマ中でスパッタリ
ングにより除去してもよい。
【００６４】また、上記アモルファスシリコン薄膜３の
堆積膜厚ｔと、隣接するナノ結晶４の中心間の距離ｓと
の関係式ｔ＜(π／６)ｓを満足するように、堆積膜厚ｔ
とナノ結晶の中心間の距離ｓを設定することによって、
隣接するナノ結晶４同士がくっつくことなく、互いに間
隔をあけてナノ結晶４を形成することができる。
【００６５】また、上記ナノ結晶４は、シリコンからな
るので、既存の製造装置とプロセス制御により容易に形
成することができ、ナノ結晶の大きさ,形状および結晶
性等の制御性がよく、ばらつきの少ないナノ結晶を容易
に形成することができる。
【００６６】また、上記モノシランガスと酸化性を有し
ないへリウムガスとの混合ガスを原料ガスとして、大気
圧以下の真空中で反応させて、アモルファスシリコン薄
膜３を堆積させた後、引き続いて、１０Ｔorr以下の酸
化性を有しないへリウムガス雰囲気中で、アモルファス
シリコン薄膜３の堆積温度５００℃以上の温度(７５０
℃)で熱処理することによって、大きさ,形状が均一な球
状のナノ結晶４を形成することができる。
【００６７】上記第１実施形態の半導体ナノ結晶の製造
方法では、トンネル絶縁膜２の形成後にナノ結晶４を形
成したが、順序を逆にしてもよい。すなわち、図２(A)
に示すように、上記製造方法と同様の［アモルファスシ
リコン薄膜の堆積工程］で、シリコン基板１１上にアモ
ルファスシリコン薄膜１２を形成し、図２(B)に示すよ
うに、［熱処理工程］により１０nmのナノ結晶１３を形
成した後、図２(C)に示すように、ナノ結晶１３表面を
厚さ２nmほど酸化すると共に、シリコン基板１１表面を
酸化してトンネル絶縁膜１４bを形成する。こうして、
表面が酸化されたナノ結晶１３aの直径は８nm程度とな
る。そして、図２(D)に示すように、上記ナノ結晶１３a
表面の酸化膜１４aと上記トンネル絶縁膜１４bの上に、
厚さ７nm程度のＳiＯ2膜をＣＶＤ法により堆積して、コ
ントロールゲート絶縁膜１５を形成した後、ゲート電極
１６となる多結晶シリコン領域を作製する。この多結晶
シリコン領域には、ｎ型不純物を高濃度にドープして低
抵抗化する。その後、上記シリコン基板１１にソース,
ドレイン領域１７,１８を形成する。このように、上記
半導体基板１１上にナノ結晶１３を形成した後、ナノ結
晶１３表面と半導体基板１１表面とを酸化して絶縁膜１
４a,１４bを形成することによって、ソース,ドレイン領
域１７,１８間のチャネル領域とナノ結晶１３間のトン
ネル絶縁膜となる酸化膜を制御よく形成することができ
る。
【００６８】また、上記第１実施形態では、シリコンＳ
iのナノ結晶について述べたが、ゲルマニウムＧeのナノ
結晶についても、非晶質半導体薄膜としてアモルファス
ゲルマニウム薄膜を形成する堆積工程と熱処理工程によ
り同様に形成でき、ナノ結晶の大きさ,形状および結晶
性等の制御性がよく、ばらつきの少ないナノ結晶を容易
に形成できる。
【００６９】上記アモルファスゲルマニウム薄膜は、以
下の条件でＬＰＣＶＤ装置により堆積する。
【００７０】 原料ガス：四フッ化ゲルマニウムＧeＦ4 温度 ：３５０℃ 圧力 ：２５Ｐａ なお、原料ガスにモノゲルマンＧeＨ4を用いてもよい。
【００７１】また、シリコンＳiとゲルマニウムＧeから
なるナノ結晶についても、非晶質半導体薄膜としてのア
モルファスシリコンゲルマニウム薄膜を形成する堆積工
程と熱処理工程により同様に形成でき、ナノ結晶の大き
さ,形状および結晶性等の制御性がよく、ばらつきの少
ないナノ結晶を容易に形成できる。
【００７２】上記アモルファスシリコンゲルマニウム薄
膜は、以下の条件でＬＰＣＶＤ装置により堆積する。
【００７３】原料ガス：四フッ化ゲルマニウムＧeＦ4と
ジシランＳi2Ｈ6 温度 ：３７５℃ 圧力 ：２５Ｐａ なお、原料ガスの四フッ化ゲルマニウムＧeＦ4の代わり
にモノゲルマンＧeＨ4を用いてもよいし、Ｓi2Ｈ6の代
わりにシランまたはトリシランを用いてもよい。
【００７４】また、上記第１実施形態では、シリコン基
板を用いたが、図３に示すように、ＳＩＭＯＸ(Separat
ion by Implanted Oxyden)のようなＳＯＩ(Semiconduct
or on Insulator)基板４０を用いてもよい。図３に示す
ように、半導体基板４１,埋込酸化層４２および半導体
層４３で構成されたＳＯＩ基板４０上に、トンネル絶縁
膜３２を形成し、そのトンネル絶縁膜３２上に互いに間
隔をあけて球状のナノ結晶３４を形成している。そし
て、上記ナノ結晶３４上とトンネル絶縁膜３２上にコン
トロールゲート絶縁膜３５を形成し、そのコントロール
ゲート絶縁膜３５上の半導体層４３に形成されたソース
領域３７とドレイン領域３８との間の領域に対向する領
域にゲート電極３６を形成している。上記ナノ結晶３４
をＳＯＩ基板４０上に形成されたトランジスタのキャリ
ア閉じ込め領域としてのフローティングゲートに用いる
ことによって、少ない素子数でかつ小さな面積で構成で
き、特性ばらつきが少なく、高速書き換えが可能な不揮
発性を有する半導体記憶素子を実現することができる。
【００７５】（第２実施形態）図４(A)〜(F)はこの発明
の第２実施形態の半導体ナノ結晶の製造方法を用いた半
導体記憶素子の製造工程を示す図である。この第２実施
形態では、結晶核を形成する以外は第１実施形態と同一
である。
【００７６】まず、図４(A)に示すように、シリコン基
板５１上に第１実施形態と同様の方法でトンネル絶縁膜
５２を形成する。
【００７７】次に、図４(B)に示すように、第１実施形
態と同様の方法で厚さ４nmのアモルファスシリコン薄膜
５３を堆積する。
【００７８】次に、以下の方法で、第１実施形態と同一
のＬＰＣＶＤ装置(図示せず)内でアモルファスシリコン
薄膜５３表面上への結晶核６０を形成する工程(図４(C)
に示す)と、結晶化のための熱処理を施してナノ結晶５
４を形成する工程(図４(D),(E)に示す)を大気にさらす
ことなく連続的に行う。
【００７９】［前処理工程］ 弗酸ＨＦ ： １％ 時間 ： １分間 ［結晶核の形成工程］一旦１×１０-9Ｔorrまで真空引
きした後、 温度 ： ５９０℃ 圧力 ： １×１０-5Ｔorr ジシランガス ： １０ｓｃｃｍ 時間 ： １２分間 ［結晶化のための熱処理工程］ 温度 ： ７７０℃ 圧力 ： １×１０-9Ｔorr 時間 ： ６０秒間 上記条件で図４(E)に示すように、直径８nm、間隔６n
m、中心間の距離１４のナノ結晶５４が形成できた。上
記結晶核６０の形成中(ジシランガス照射中)は結晶成長
は起こらず、結晶核密度は、温度が高いほどジシランガ
ス照射時間が長い程大きく、結晶化のための熱処理時間
が長いほど結晶核は大きくなる。すなわち、ジシランガ
ス照射温度と時間および熱処理時間を適正化することに
よって、所望のナノ結晶を形成することが可能になるの
である。
【００８０】上記結晶核形成の制御性を考えると、５５
０〜６２０℃の温度範囲が望ましい。また、上記ジシラ
ンガスの代わりにモノシランまたはトリシランガスを照
射して、結晶核を形成をしてもよい。なお、０．０１Ｔ
orr以上の圧力では、島状のシリコン粒の形成が起こる
ので適切ではない。
【００８１】また、上記［結晶化のための熱処理工程］
の温度は５５０℃以上であって、結晶核形成時の温度と
同一か、または、結晶核形成時の温度以上の温度であれ
ばよい。
【００８２】この第２実施形態では、結晶核形成後に温
度を変化させる手間を避けるため、結晶核形成温度と次
の熱処理温度を同一とした。上記［結晶核の形成工程］
において、温度が５５０℃以下では結晶化が起こらな
い。また、ナノ結晶とトンネル絶縁膜の形成順について
も第１実施形態と同様どちらを先にしてもよい。ただ
し、トンネル絶縁膜を酸化で形成する場合は、酸化時の
ナノ結晶表面の酸化量を考慮して、ナノ結晶を形成する
ことが必要である。
【００８３】次に、図４(F)に示すように、上記ナノ結
晶５４上とトンネル絶縁膜５２上にＳiＯ2膜をＣＶＤ法
により堆積して、コントロールゲート絶縁膜５５を形成
した後、ゲート電極５６となる多結晶シリコン領域を作
製する。この多結晶シリコン領域には、ｎ型不純物を高
濃度にドープして低抵抗化する。その後、上記シリコン
基板５１にソース,ドレイン領域５７,５８を形成する。
【００８４】上記半導体ナノ結晶の製造方法では、第１
実施形態と同様の作用,効果を有すると共に、上記半導
体基板５１上に形成されたトンネル絶縁膜５２上にアモ
ルファスシリコン薄膜３を堆積した後、そのアモルファ
スシリコン薄膜３の表面に結晶核６０を形成し、続いて
大気圧以下の低圧下で熱処理によりアモルファスシリコ
ン薄膜３の表面の結晶核６０を種にしてナノ結晶５４を
成長させるので、ナノ結晶５４の大きさ,形状や結晶性
等の制御性が高まり、ばらつきをより一層低減すること
ができる。この場合、結晶核密度は、結晶核の形成条件
によって決定することができる。
【００８５】この第２実施形態の半導体ナノ結晶の製造
方法では、シリコンＳiのナノ結晶について述べたが、
第１実施形態と同じように、ゲルマニウムＧeのナノ結
晶についても同様に形成できる。
【００８６】例えば、アモルファスゲルマニウム膜を第
１実施形態と同じ方法で堆積した後、ゲルマニウムＧe
の結晶核は、次の方法で形成できる。
【００８７】［前処理工程］ 弗酸ＨＦ ： １％ 時間 ： １分間 ［結晶核の形成工程］一旦１×１０-9Ｔorrまで真空引
きした後、 温度 ： ３９０℃ 圧力 ： １×１０-5Ｔorr モノゲルマンＧeＨ4 ： １０ｓｃｃｍ 時間 ： １０分間 なお、モノゲルマンＧeＨ4の代わりに四フッ化ゲルマニ
ウムＧeＦ4を用いてもよい。
【００８８】［結晶化のための熱処理工程］ 温度 ： ７５０℃ 圧力 ： １×１０-9Ｔorr 時間 ： ６０秒間 また、シリコンＳiとゲルマニウムＧeからなるナノ結晶
についても同様に形成でき、例えば、アモルファスシリ
コンゲルマニウム薄膜を第１実施形態と同じ方法で堆積
した後、シリコンＳiとゲルマニウムＧeからなる結晶核
は次の方法で形成できる。
【００８９】［前処理工程］ 弗酸ＨＦ ： １％ 時間 ： １分間 ［結晶核の形成工程］一旦１×１０-9Ｔorrまで真空引
きした後、 温度 ： ３９０℃ 圧力 ： １×１０-5Ｔorr モノゲルマンＧeＨ4ジシランガス ： １０ｓｃｃｍ 時間 ：１２分間 なお、モノゲルマンＧeＨ4の代わりに四フッ化ゲルマニ
ウムＧeＦ4を用いてもよいし、ジシランの代わりにシラ
ンまたはトリシランを用いてもよい。
【００９０】［結晶化のための熱処理工程］ 温度 ： ７５０℃ 圧力 ： １×１０-9Ｔorr 時間 ： ６０秒間 また、上記第２実施形態では、シリコン基板を用いた
が、第１実施形態と同様ＳＯＩ基板を用いることもでき
る。
【００９１】なお、この発明の半導体ナノ結晶の製造方
法および半導体記憶素子は、上記第１,第２実施形態の
半導体記憶素子の構成に限定されるものではなく、球状
の半導体ナノ結晶をキャリアの蓄積ノードとして用いる
他のデバイスにも適用できる。
【００９２】また、上記第１,第２実施形態では、非晶
質半導体薄膜としてアモルファスシリコン薄膜,アモル
ファスゲルマニウム薄膜およびアモルファスシリコンゲ
ルマニウム薄膜を用いた半導体ナノ結晶の製造方法につ
いて説明したが、非晶質半導体薄膜は、これに限らない
のは勿論である。
【００９３】
【発明の効果】以上より明らかなように、請求項１の発
明の半導体ナノ結晶の製造方法は、半導体基板上または
上記半導体基板上に形成された絶縁膜上に大気圧以下の
低圧下で非晶質半導体薄膜を堆積した後、真空中または
酸化性を有しないガスの雰囲気中で非晶質半導体薄膜の
堆積温度以上の温度で非晶質半導体薄膜に熱処理を施し
て、上記半導体基板上または絶縁膜上に直径１８nm以下
の球状の複数の半導体ナノ結晶を互いに間隔をあけて形
成するものである。
【００９４】したがって、請求項１の発明の半導体ナノ
結晶の製造方法によれば、上記半導体ナノ結晶の密度,
大きさ等の制御性がよく、特性ばらつきの少ない半導体
ナノ結晶を形成できる。また、半導体ナノ結晶の直径を
１８nm未満にすることによって、球状の半導体ナノ結晶
の最低エネルギーが室温におけるエネルギーより大きく
なるので、キャリア閉じ込め領域としての半導体ナノ結
晶は、熱的なゆらぎの影響を受けることなく、室温で電
子を十分に長時間保持することができる。また、単電子
トランジスタや単電子メモリに適用できるnmサイズの球
状の半導体ナノ結晶を実現することができる。上記半導
体ナノ結晶を用いて、極低温への冷却を必要とせず室温
で情報記憶可能な特性ばらつきの少ない半導体記憶素子
を提供することができる。さらに、この半導体記憶素子
を用いることによって、少ない素子数，少ない面積で情
報記憶装置（メモリ）が構成できると共に，高速に置き
換え可能でかつ不揮発性を有する半導体記憶装置を実現
することができる。
【００９５】また、請求項２の発明の半導体ナノ結晶の
製造方法は、請求項１の半導体ナノ結晶の製造方法にお
いて、上記非晶質半導体薄膜を堆積した後、上記非晶質
半導体薄膜を大気にさらすことなく、上記半導体ナノ結
晶を形成するので、結晶化中の表面に結晶成長を阻害す
る自然酸化膜がなく、半導体ナノ結晶表面の形状が容易
に変化しながら結晶化するため、半導体ナノ結晶は、最
も安定な形状である球に近い形となる。
【００９６】また、請求項３の発明の半導体ナノ結晶の
製造方法は、請求項１の半導体ナノ結晶の製造方法にお
いて、上記非晶質半導体薄膜を堆積した後、上記半導体
ナノ結晶を形成する前に上記非晶質半導体薄膜の堆積温
度以下で上記非晶質半導体薄膜の表面の酸化膜を除去す
るので、上記非晶質半導体薄膜を堆積した後、基板を一
旦大気にさらした後でも、自然酸化膜を還元して除去
し、その後、上記半導体ナノ結晶を形成するための熱処
理すると、半導体ナノ結晶表面の形状が容易に変化しな
がら結晶化するため、半導体ナノ結晶は、最も安定な形
状である球に近い形となる。
【００９７】また、請求項４の発明の半導体ナノ結晶の
製造方法は、請求項１の半導体ナノ結晶の製造方法にお
いて、上記非晶質半導体薄膜を堆積した後、上記半導体
ナノ結晶を形成する前に大気圧以下の低圧下で上記非晶
質半導体薄膜の表面に結晶核を形成するので、その後、
引き続いて大気圧以下の低圧下で熱処理により非晶質半
導体薄膜の表面の結晶核を種にして半導体ナノ結晶を成
長させるから、半導体ナノ結晶の大きさ,形状や結晶性
等の制御性が高まり、ばらつきをより一層低減すること
ができる。
【００９８】また、請求項５の発明の半導体ナノ結晶の
製造方法は、請求項４の半導体ナノ結晶の製造方法にお
いて、上記半導体ナノ結晶がシリコンからなる場合、上
記結晶核を形成するステップは、シランガス,ジシラン
ガスまたはトリシランガスのうちのいずれか１つを含ん
だガスを原料ガスとして、０．０１Ｔorr以下の真空中
で行うので、上記ガスの分子または反応種を非晶質半導
体薄膜表面に吸着させ、島状のシリコン粒を形成するこ
となく、シリコンからなるナノ結晶の形成に最適な結晶
核を容易に形成することができる。
【００９９】また、請求項６の発明の半導体ナノ結晶の
製造方法は、請求項４の半導体ナノ結晶の製造方法にお
いて、上記半導体ナノ結晶がゲルマニウムからなる場
合、上記結晶核を形成するステップは、四フッ化ゲルマ
ニウムまたはモノゲルマンのいずれか１つを含んだガス
を原料ガスとして、０．０１Ｔorr以下の真空中で行う
ので、上記ガスの分子または反応種を非晶質半導体薄膜
表面に吸着させ、島状のゲルマニウム粒を形成すること
なく、ゲルマニウムからなる半導体ナノ結晶の形成に最
適な結晶核を容易に形成することができる。
【０１００】また、請求項７の発明の半導体ナノ結晶の
製造方法は、請求項４の半導体ナノ結晶の製造方法にお
いて、上記半導体ナノ結晶がシリコンとゲルマニウムか
らなる場合、上記結晶核を形成するステップは、シラン
ガス,ジシランガスまたはトリシランガスのうちのいず
れか１つと四フッ化ゲルマニウムまたはモノゲルマンの
いずれか１つとを含んだガスを原料ガスとして、０．０
１Ｔorr以下の真空中で行うので、上記ガスの分子また
は反応種を非晶質半導体薄膜表面に吸着させ、島状のシ
リコンゲルマニウム粒を形成することなく、シリコンと
ゲルマニウムからなる半導体ナノ結晶の形成に最適な結
晶核を容易に形成することができる。
【０１０１】また、請求項８の発明の半導体ナノ結晶の
製造方法は、請求項１の半導体ナノ結晶の製造方法にお
いて、上記半導体基板上に上記非晶質半導体薄膜を堆積
した場合、上記半導体ナノ結晶を形成した後、上記半導
体ナノ結晶表面と上記半導体基板表面を酸化させて酸化
膜を形成するので、この半導体ナノ結晶を半導体記憶素
子に用いた場合、半導体記憶素子のチャネル領域と半導
体ナノ結晶間のトンネル絶縁膜となる酸化膜を制御よく
形成することができる。
【０１０２】また、請求項９の発明の半導体ナノ結晶の
製造方法は、請求項１乃至８のいずれか１つの半導体ナ
ノ結晶の製造方法において、上記非晶質半導体薄膜の堆
積膜厚ｔと、隣接する上記半導体ナノ結晶の中心間の距
離ｓは、ｔ＜(π／６)ｓの関係を満たすように、堆積膜
厚ｔと半導体ナノ結晶の中心間の距離ｓを設定すること
によって、隣接する半導体ナノ結晶同士がくっつくこと
なく、互いに間隔をあけて半導体ナノ結晶を形成するこ
とができる。
【０１０３】また、請求項１０の発明の半導体ナノ結晶
の製造方法は、請求項１の半導体ナノ結晶の製造方法に
おいて、上記半導体ナノ結晶は、シリコン,ゲルマニウ
ムまたはシリコンとゲルマニウムの混合物のうちのいず
れか１つからなることので、既存の製造装置とプロセス
制御により容易に形成することができ、半導体ナノ結晶
の大きさ,形状および結晶性等の制御性がよく、ばらつ
きの少ない半導体ナノ結晶を容易に形成することができ
る。
【０１０４】また、請求項１１の発明の半導体ナノ結晶
の製造方法は、請求項１０の半導体ナノ結晶の製造方法
において、上記半導体ナノ結晶がシリコンからなる場
合、上記非晶質半導体薄膜を形成するステップは、シラ
ンガス,ジシランガスまたトリシランガスのうちのいず
れか１つを原料ガスとして、または、シランガス,ジシ
ランガスまたはトリシランガスのうちのいずれか１つと
酸化性を有しないガスとの混合ガスを原料ガスとして、
アモルファスシリコン薄膜を堆積すると共に、上記半導
体ナノ結晶を形成するステップは、１０Ｔorr以下の真
空中または１０Ｔorr以下の酸化性を有しないガスの雰
囲気中で上記半導体ナノ結晶を成長させるので、大き
さ,形状が均一な球状の半導体ナノ結晶を形成すること
ができる。
【０１０５】また、請求項１２の発明の半導体ナノ結晶
の製造方法は、請求項１０の半導体ナノ結晶の製造方法
において、上記半導体ナノ結晶がゲルマニウムからなる
場合、四フッ化ゲルマニウムまたはモノゲルマンのいず
れか１つを原料ガスとして、または、四フッ化ゲルマニ
ウムまたはモノゲルマンのいずれか１つと酸化性を有し
ないガスとの混合ガスを原料ガスとして、アモルファス
ゲルマニウム薄膜を堆積すると共に、１０Ｔorr以下の
真空中または１０Ｔorr以下の酸化性を有しないガスの
雰囲気中で上記半導体ナノ結晶を成長させるので、大き
さ,形状が均一な球状の半導体ナノ結晶を形成すること
ができる。
【０１０６】また、請求項１３の発明の半導体ナノ結晶
の製造方法は、請求項１０の半導体ナノ結晶の製造方法
において、上記半導体ナノ結晶がシリコンとゲルマニウ
ムからなる場合、シランガス,ジシランガスまたトリシ
ランガスのうちのいずれか１つと四フッ化ゲルマニウム
またはモノゲルマンのいずれか１つとを原料ガスとし
て、または、シランガス,ジシランガスまたトリシラン
ガスのうちのいずれか１つと四フッ化ゲルマニウムまた
はモノゲルマンのいずれか１つと酸化性を有しないガス
との混合ガスを原料ガスとして、アモルファスシリコン
ゲルマニウム薄膜を堆積すると共に、１０Ｔorr以下の
真空中または１０Ｔorr以下の酸化性を有しないガスの
雰囲気中で上記半導体ナノ結晶を成長させるので、大き
さ,形状が均一な球状の半導体ナノ結晶を形成すること
ができる。
【０１０７】また、請求項１４の発明の半導体ナノ結晶
を用いた半導体記憶素子は、請求項１乃至１３のいずれ
か１つの半導体ナノ結晶の製造方法により製造された上
記半導体ナノ結晶を、ＳＯＩ基板上に形成されたトラン
ジスタのフローティングゲートとして用いたものであ
る。
【０１０８】したがって、請求項１４の発明の半導体ナ
ノ結晶を用いた半導体記憶素子によれば、上記半導体ナ
ノ結晶をＳＯＩ基板上に形成されたトランジスタのキャ
リア閉じ込め領域としてのフローティングゲートに用い
ることによって、少ない素子数でかつ小さな面積で構成
でき、特性ばらつきが少なく、高速書き換えが可能な不
揮発性を有する半導体記憶素子を実現することができ
る。
【図面の簡単な説明】
【図１】 図１はこの発明の第１実施形態の半導体ナノ
結晶の製造方法を用いた半導体記憶素子の製造工程を示
す図である。
【図２】 図２は上記半導体ナノ結晶の製造方法におい
てシリコン基板上に半導体ナノ結晶を形成した場合の工
程図である。
【図３】 図３は上記半導体ナノ結晶の製造方法におい
てＳＯＩ基板上に半導体ナノ結晶を形成した場合の断面
図である。
【図４】 図４はこの発明の第２実施形態の半導体ナノ
結晶の製造方法を用いた半導体記憶素子の製造工程を示
す図である。
【図５】 図５は従来の半導体記憶素子の断面図であ
る。
【図６】 図６は上記半導体記憶素子の浮遊ゲートを示
す拡大図である。
【図７】 図７は従来のトンネル絶縁膜上にナノ結晶を
有する半導体記憶素子の断面の模式図である。
【図８】 図８(A)〜(C)は従来の熱酸化膜中にナノ結晶
を有する半導体記憶素子の製造方法を示す工程図であ
る。
【符号の説明】
１…シリコン基板、２…トンネル絶縁膜、３…アモルフ
ァスシリコン薄膜、４…ナノ結晶、５…コントロールゲ
ート絶縁膜、６…ゲート電極、７…ソース領域、８…ド
レイン領域。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/115 29/06

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上または上記半導体基板上に
    形成された絶縁膜上に大気圧以下の低圧下で非晶質半導
    体薄膜を堆積するステップと、 上記非晶質半導体薄膜を堆積した後、真空中または酸化
    性を有しないガスの雰囲気中で上記非晶質半導体薄膜の
    堆積温度以上の温度で上記非晶質半導体薄膜に熱処理を
    施して、上記半導体基板上または上記絶縁膜上に直径１
    ８nm以下の球状の複数の半導体ナノ結晶を互いに間隔を
    あけて形成するステップとを有することを特徴とする半
    導体ナノ結晶の製造方法。
  2. 【請求項２】 請求項１に記載の半導体ナノ結晶の製造
    方法において、 上記非晶質半導体薄膜を堆積した後、上記非晶質半導体
    薄膜を大気にさらすことなく、上記半導体ナノ結晶を形
    成することを特徴とする半導体ナノ結晶の製造方法。
  3. 【請求項３】 請求項１に記載の半導体ナノ結晶の製造
    方法において、 上記非晶質半導体薄膜を堆積した後、上記半導体ナノ結
    晶を形成する前に上記非晶質半導体薄膜の堆積温度以下
    で上記非晶質半導体薄膜の表面の酸化膜を除去するステ
    ップを有することを特徴とする半導体ナノ結晶の製造方
    法。
  4. 【請求項４】 請求項１に記載の半導体ナノ結晶の製造
    方法において、 上記非晶質半導体薄膜を堆積した後、上記半導体ナノ結
    晶を形成する前に大気圧以下の低圧下で上記非晶質半導
    体薄膜の表面に結晶核を形成するステップを有すること
    を特徴とする半導体ナノ結晶の製造方法。
  5. 【請求項５】 請求項４に記載の半導体ナノ結晶の製造
    方法において、 上記半導体ナノ結晶がシリコンからなる場合、 上記結晶核を形成するステップは、シランガス,ジシラ
    ンガスまたはトリシランガスのうちのいずれか１つを含
    んだガスを原料ガスとして、０．０１Ｔorr以下の真空
    中で行うことを特徴とする半導体ナノ結晶の製造方法。
  6. 【請求項６】 請求項４に記載の半導体ナノ結晶の製造
    方法において、 上記半導体ナノ結晶がゲルマニウムからなる場合、 上記結晶核を形成するステップは、四フッ化ゲルマニウ
    ムまたはモノゲルマンのいずれか１つを含んだガスを原
    料ガスとして、０．０１Ｔorr以下の真空中で行うこと
    を特徴とする半導体ナノ結晶の製造方法。
  7. 【請求項７】 請求項４に記載の半導体ナノ結晶の製造
    方法において、 上記半導体ナノ結晶がシリコンとゲルマニウムからなる
    場合、 上記結晶核を形成するステップは、シランガス,ジシラ
    ンガスまたはトリシランガスのうちのいずれか１つと四
    フッ化ゲルマニウムまたはモノゲルマンのいずれか１つ
    とを含んだガスを原料ガスとして、０．０１Ｔorr以下
    の真空中で行うことを特徴とする半導体ナノ結晶の製造
    方法。
  8. 【請求項８】 請求項１に記載の半導体ナノ結晶の製造
    方法において、 上記半導体基板上に上記非晶質半導体薄膜を堆積した場
    合、上記半導体ナノ結晶を形成した後、上記半導体ナノ
    結晶表面と上記半導体基板表面を酸化させて酸化膜を形
    成するステップを有することを特徴とする半導体ナノ結
    晶の製造方法。
  9. 【請求項９】 請求項１乃至８のいずれか１つに記載の
    半導体ナノ結晶の製造方法において、 上記非晶質半導体薄膜の堆積膜厚ｔと、隣接する上記半
    導体ナノ結晶の中心間の距離ｓは、ｔ＜(π／６)ｓの関
    係を満たすことを特徴とする半導体ナノ結晶の製造方
    法。
  10. 【請求項１０】 請求項１に記載の半導体ナノ結晶の製
    造方法において、 上記半導体ナノ結晶は、シリコン,ゲルマニウムまたは
    シリコンとゲルマニウムの混合物のうちのいずれか１つ
    からなることを特徴とする半導体ナノ結晶の製造方法。
  11. 【請求項１１】 請求項１０に記載の半導体ナノ結晶の
    製造方法において、 上記半導体ナノ結晶がシリコンからなる場合、 上記非晶質半導体薄膜を形成するステップは、シランガ
    ス,ジシランガスまたトリシランガスのうちのいずれか
    １つを原料ガスとして、または、シランガス,ジシラン
    ガスまたはトリシランガスのうちのいずれか１つと酸化
    性を有しないガスとの混合ガスを原料ガスとして、アモ
    ルファスシリコン薄膜を堆積すると共に、 上記半導体ナノ結晶を形成するステップは、１０Ｔorr
    以下の真空中または１０Ｔorr以下の酸化性を有しない
    ガスの雰囲気中で上記半導体ナノ結晶を成長させること
    を特徴とする半導体ナノ結晶の製造方法。
  12. 【請求項１２】 請求項１０に記載の半導体ナノ結晶の
    製造方法において、上記半導体ナノ結晶がゲルマニウム
    からなる場合、 上記非晶質半導体薄膜を形成するステップは、四フッ化
    ゲルマニウムまたはモノゲルマンのいずれか１つを原料
    ガスとして、または、四フッ化ゲルマニウムまたはモノ
    ゲルマンのいずれか１つと酸化性を有しないガスとの混
    合ガスを原料ガスとして、アモルファスゲルマニウム薄
    膜を堆積すると共に、 上記半導体ナノ結晶を形成するステップは、１０Ｔorr
    以下の真空中または１０Ｔorr以下の酸化性を有しない
    ガスの雰囲気中で上記半導体ナノ結晶を成長させること
    を特徴とする半導体ナノ結晶の製造方法。
  13. 【請求項１３】 請求項１０に記載の半導体ナノ結晶の
    製造方法において、上記半導体ナノ結晶がシリコンとゲ
    ルマニウムからなる場合、 上記非晶質半導体薄膜を形成するステップは、シランガ
    ス,ジシランガスまたトリシランガスのうちのいずれか
    １つと四フッ化ゲルマニウムまたはモノゲルマンのいず
    れか１つとを原料ガスとして、または、シランガス,ジ
    シランガスまたトリシランガスのうちのいずれか１つと
    四フッ化ゲルマニウムまたはモノゲルマンのいずれか１
    つと酸化性を有しないガスとの混合ガスを原料ガスとし
    て、アモルファスシリコンゲルマニウム薄膜を堆積する
    と共に、 上記半導体ナノ結晶を形成するステップは、１０Ｔorr
    以下の真空中または１０Ｔorr以下の酸化性を有しない
    ガスの雰囲気中で上記半導体ナノ結晶を成長させること
    を特徴とする半導体ナノ結晶の製造方法。
  14. 【請求項１４】 請求項１乃至１３のいずれか１つに記
    載の半導体ナノ結晶の製造方法により製造された上記半
    導体ナノ結晶を、ＳＯＩ基板上に形成されたトランジス
    タのフローティングゲートとしたことを特徴とする半導
    体ナノ結晶を用いた半導体記憶素子。
JP26698697A 1997-09-30 1997-09-30 半導体ナノ結晶の製造方法 Expired - Fee Related JP3727449B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26698697A JP3727449B2 (ja) 1997-09-30 1997-09-30 半導体ナノ結晶の製造方法
TW087116219A TW408473B (en) 1997-09-30 1998-09-30 Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal
KR1019980040780A KR100276774B1 (ko) 1997-09-30 1998-09-30 반도체 나노결정의 제조 방법 및 그 반도체 나노결정을 사용한반도체 기억 소자
US09/163,552 US6090666A (en) 1997-09-30 1998-09-30 Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26698697A JP3727449B2 (ja) 1997-09-30 1997-09-30 半導体ナノ結晶の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003337469A Division JP2004048062A (ja) 2003-09-29 2003-09-29 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子

Publications (2)

Publication Number Publication Date
JPH11111867A true JPH11111867A (ja) 1999-04-23
JP3727449B2 JP3727449B2 (ja) 2005-12-14

Family

ID=17438480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26698697A Expired - Fee Related JP3727449B2 (ja) 1997-09-30 1997-09-30 半導体ナノ結晶の製造方法

Country Status (4)

Country Link
US (1) US6090666A (ja)
JP (1) JP3727449B2 (ja)
KR (1) KR100276774B1 (ja)
TW (1) TW408473B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003472A3 (en) * 2000-06-29 2002-04-18 California Inst Of Techn Aerosol silicon nanoparticles for use in semiconductor device fabrication
EP1111663A3 (en) * 1999-12-20 2002-05-02 Nitride Semiconductors Co., Ltd. GaN-based compound semiconductor device and method of producing the same
JP2002252290A (ja) * 2001-02-22 2002-09-06 Sharp Corp メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
US6548825B1 (en) * 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US6610606B2 (en) 2001-03-27 2003-08-26 Shiro Sakai Method for manufacturing nitride compound based semiconductor device using an RIE to clean a GaN-based layer
KR100427640B1 (ko) * 2001-03-15 2004-04-27 한국과학기술연구원 탄소미세구조를 이용한 ｒｌｃ 회로
JP2004281497A (ja) * 2003-03-13 2004-10-07 Sharp Corp 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
US6861270B2 (en) 2000-06-01 2005-03-01 Shiro Sakai Method for manufacturing gallium nitride compound semiconductor and light emitting element
US6884647B2 (en) 2000-09-22 2005-04-26 Shiro Sakai Method for roughening semiconductor surface
JPWO2004027877A1 (ja) * 2002-09-19 2006-01-19 シャープ株式会社 抵抗変化機能体およびその製造方法
US7005685B2 (en) 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
US7015511B2 (en) 2001-06-29 2006-03-21 Nitride Semiconductors Co., Ltd. Gallium nitride-based light emitting device and method for manufacturing the same
KR100660159B1 (ko) 2004-11-03 2006-12-21 삼성전자주식회사 고분자 박막 내에 형성된 Ｎｉ1-ｘＦｅｘ 나노결정체를이용한 플로팅 게이트 및 이를 이용한 플래쉬 기억소자
JP2007142373A (ja) * 2005-11-17 2007-06-07 Sharp Corp ナノ結晶シリコン量子ドットメモリ装置及びその形成方法
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
JP2009147299A (ja) * 2007-10-03 2009-07-02 Applied Materials Inc Ｓｉ及び金属ナノ結晶核形成のためのプラズマ表面処理
JP2011204720A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法
JP2013089916A (ja) * 2011-10-21 2013-05-13 Hokkaido Univ 論理回路
JP2022160318A (ja) * 2021-04-06 2022-10-19 東京エレクトロン株式会社 アモルファスシリコン膜の結晶化方法及び成膜装置

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3662850B2 (ja) 1998-06-24 2005-06-22 イルミナ インコーポレイテッド 微小球を有するアレイセンサーのデコード
KR100271211B1 (ko) * 1998-07-15 2000-12-01 윤덕용 나노결정을 이용한 비휘발성 기억소자 형성방법
US6544732B1 (en) * 1999-05-20 2003-04-08 Illumina, Inc. Encoding and decoding of array sensors utilizing nanocrystals
US7041170B2 (en) * 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
US6172905B1 (en) * 2000-02-01 2001-01-09 Motorola, Inc. Method of operating a semiconductor device
US6571028B1 (en) 2000-03-21 2003-05-27 Evident Technologies Optical switch having a saturable absorber
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
US6413819B1 (en) * 2000-06-16 2002-07-02 Motorola, Inc. Memory device and method for using prefabricated isolated storage elements
JP2003158075A (ja) * 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US6455372B1 (en) 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
KR100347146B1 (ko) * 2000-08-31 2002-08-03 주식회사 하이닉스반도체 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법
US6646302B2 (en) * 2000-11-21 2003-11-11 Cornell Research Foundation, Inc. Embedded metal nanocrystals
US6697548B2 (en) 2000-12-18 2004-02-24 Evident Technologies Fabry-perot opitcal switch having a saturable absorber
KR100425934B1 (ko) * 2000-12-29 2004-04-03 주식회사 하이닉스반도체 실리콘-게르마늄막 형성 방법
JP2002208541A (ja) * 2001-01-11 2002-07-26 Shiro Sakai 窒化物系半導体装置及びその製造方法
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US7491634B2 (en) 2006-04-28 2009-02-17 Asm International N.V. Methods for forming roughened surfaces and applications thereof
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
US9139906B2 (en) * 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
JP2002280465A (ja) * 2001-03-19 2002-09-27 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US7110640B2 (en) 2001-07-19 2006-09-19 Evident Technologies Reconfigurable optical add/drop filter
JP2003068891A (ja) * 2001-08-24 2003-03-07 Hitachi Ltd 半導体記憶素子、半導体装置及びその制御方法
WO2003021635A2 (en) 2001-09-05 2003-03-13 Rensselaer Polytechnic Institute Passivated nanoparticles, method of fabrication thereof, and devices incorporating nanoparticles
KR100408743B1 (ko) 2001-09-21 2003-12-11 삼성전자주식회사 양자점 형성 방법 및 이를 이용한 게이트 전극 형성 방법
US6656792B2 (en) * 2001-10-19 2003-12-02 Chartered Semiconductor Manufacturing Ltd Nanocrystal flash memory device and manufacturing method therefor
US20030172867A1 (en) * 2002-01-04 2003-09-18 Nuccon Technologies Inc. Preparation of nano-sized crystals
KR100400717B1 (ko) * 2002-01-16 2003-10-08 한국전자통신연구원 나노 트랜지스터의 제조 방법
EP1507293A4 (en) * 2002-05-22 2008-10-15 Fujitsu Ltd METHOD OF QUANTUM DOT FORMATION, QUANTUM SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
JP4405715B2 (ja) * 2002-08-23 2010-01-27 キヤノンアネルバ株式会社 酸素あるいは窒素で終端されたシリコンナノ結晶構造体の形成方法とこれにより形成された酸素あるいは窒素で終端されたシリコンナノ結晶構造体
US6808986B2 (en) * 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
US6762094B2 (en) * 2002-09-27 2004-07-13 Hewlett-Packard Development Company, L.P. Nanometer-scale semiconductor devices and method of making
FR2846795A1 (fr) 2002-11-05 2004-05-07 St Microelectronics Sa Procede de memorisation d'une donnee binaire dans une cellule-memoire d'un circuit integre de memoire, circuit integre correspondant et procede de fabrication
US7259984B2 (en) * 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
KR100763897B1 (ko) * 2002-12-23 2007-10-05 삼성전자주식회사 나노도트를 가지는 메모리 제조방법
US7083586B2 (en) * 2003-02-03 2006-08-01 Dj Orthopedics, Llc Patellofemoral brace
AU2004262253A1 (en) * 2003-03-06 2005-02-10 Rensselaer Polytechnic Institute Rapid generation of nanoparticles from bulk solids at room temperature
US6784103B1 (en) 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure
DE10326805B4 (de) * 2003-06-13 2007-02-15 Infineon Technologies Ag Herstellungsverfahren für nichtflüchtige Speicherzellen
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
KR100573480B1 (ko) * 2003-06-30 2006-04-24 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 제조 방법
KR100545898B1 (ko) * 2003-07-02 2006-01-25 동부아남반도체 주식회사 반도체 소자의 양자점 형성방법
WO2005010946A2 (en) * 2003-07-23 2005-02-03 Asm America, Inc. DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
KR100521433B1 (ko) * 2003-08-12 2005-10-13 동부아남반도체 주식회사 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법
US20070034909A1 (en) * 2003-09-22 2007-02-15 James Stasiak Nanometer-scale semiconductor devices and method of making
US6962850B2 (en) * 2003-10-01 2005-11-08 Chartered Semiconductor Manufacturing Ltd. Process to manufacture nonvolatile MOS memory device
CN1864253A (zh) 2003-10-06 2006-11-15 马萨诸塞州技术研究院 非易失性存储装置
JP4072621B2 (ja) * 2003-10-23 2008-04-09 国立大学法人名古屋大学 シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法
TWI276206B (en) * 2003-11-25 2007-03-11 Promos Technologies Inc Method for fabricating flash memory device and structure thereof
US7595528B2 (en) 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
EP1723676A4 (en) * 2004-03-10 2009-04-15 Nanosys Inc MEMORY BLOCKS WITH NANO-ABILITY AND ANISOTROPE CHARGE CARRIER ARRAYS
US20050202615A1 (en) * 2004-03-10 2005-09-15 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
WO2005087654A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency 量子ドット操作方法および量子ドット生成操作装置
JP4668981B2 (ja) * 2004-03-29 2011-04-13 インダストリー−ユニバーシティ・コーペレーション・ファウンデーション・ハンヤン・ユニバーシティ 重合体中のナノ結晶体を用いるフラッシュメモリ装置
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7968273B2 (en) * 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US8088483B1 (en) 2004-06-08 2012-01-03 Nanosys, Inc. Process for group 10 metal nanostructure synthesis and compositions made using same
CN102064102B (zh) * 2004-06-08 2013-10-30 桑迪士克公司 形成单层纳米结构的方法和器件以及包含这种单层的器件
TW201341440A (zh) * 2004-06-08 2013-10-16 Sandisk Corp 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統
US8563133B2 (en) 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
US7265036B2 (en) * 2004-07-23 2007-09-04 Applied Materials, Inc. Deposition of nano-crystal silicon using a single wafer chamber
US7405002B2 (en) * 2004-08-04 2008-07-29 Agency For Science, Technology And Research Coated water-soluble nanoparticles comprising semiconductor core and silica coating
US7160775B2 (en) * 2004-08-06 2007-01-09 Freescale Semiconductor, Inc. Method of discharging a semiconductor device
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
JP4359207B2 (ja) * 2004-08-30 2009-11-04 シャープ株式会社 微粒子含有体の製造方法
US20060046383A1 (en) * 2004-09-02 2006-03-02 Shenlin Chen Method for forming a nanocrystal floating gate for a flash memory device
US20060054963A1 (en) * 2004-09-10 2006-03-16 Qian Rong A Non-volatile and non-uniform trapped-charge memory cell structure and method of fabrication
US7301197B2 (en) * 2004-09-21 2007-11-27 Atmel Corporation Non-volatile nanocrystal memory transistors using low voltage impact ionization
US7534489B2 (en) * 2004-09-24 2009-05-19 Agency For Science, Technology And Research Coated composites of magnetic material and quantum dots
US6980471B1 (en) 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells
US20060166435A1 (en) * 2005-01-21 2006-07-27 Teo Lee W Synthesis of GE nanocrystal memory cell and using a block layer to control oxidation kinetics
US20060189079A1 (en) * 2005-02-24 2006-08-24 Merchant Tushar P Method of forming nanoclusters
KR100699846B1 (ko) * 2005-06-16 2007-03-27 삼성전자주식회사 ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자
US7485526B2 (en) * 2005-06-17 2009-02-03 Micron Technology, Inc. Floating-gate structure with dielectric component
WO2007002539A2 (en) * 2005-06-24 2007-01-04 Applied Nanoworks, Inc. Nanoparticles and method of making thereof
US7381658B2 (en) * 2005-07-05 2008-06-03 Hewlett-Packard Development Company, L.P. Encapsulation of nano-dimensional structures by oxidation
KR100683854B1 (ko) * 2005-09-06 2007-02-15 삼성전자주식회사 비휘발성 기억 소자의 형성 방법
US7172940B1 (en) * 2005-09-15 2007-02-06 Ememory Technology Inc. Method of fabricating an embedded non-volatile memory device
KR100737829B1 (ko) * 2005-10-31 2007-07-12 고려대학교 산학협력단 나노 결정 실리콘의 제조 방법
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
US8759903B1 (en) * 2006-02-28 2014-06-24 Honeywell International Inc. Method of fabricating total dose hard and thermal neutron hard integrated circuits
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP1837917A1 (en) * 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US20070262296A1 (en) * 2006-05-11 2007-11-15 Matthias Bauer Photodetectors employing germanium layers
US20080245769A1 (en) * 2006-07-17 2008-10-09 Applied Nanoworks, Inc. Nanoparticles and method of making thereof
US7445984B2 (en) 2006-07-25 2008-11-04 Freescale Semiconductor, Inc. Method for removing nanoclusters from selected regions
US7432158B1 (en) 2006-07-25 2008-10-07 Freescale Semiconductor, Inc. Method for retaining nanocluster size and electrical characteristics during processing
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
US7927660B2 (en) * 2006-08-21 2011-04-19 Macronix International Co., Ltd. Method of manufacturing nano-crystalline silicon dot layer
US20080121967A1 (en) * 2006-09-08 2008-05-29 Ramachandran Muralidhar Nanocrystal non-volatile memory cell and method therefor
US7517747B2 (en) * 2006-09-08 2009-04-14 Freescale Semiconductor, Inc. Nanocrystal non-volatile memory cell and method therefor
US7773493B2 (en) * 2006-09-29 2010-08-10 Intel Corporation Probe-based storage device
JP2010506408A (ja) * 2006-10-05 2010-02-25 エーエスエム アメリカ インコーポレイテッド 金属シリケート膜のａｌｄ
US20080128786A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute High density semiconductor memory device and method for manufacturing the same
US8686490B2 (en) * 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US20080150003A1 (en) * 2006-12-20 2008-06-26 Jian Chen Electron blocking layers for electronic devices
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US7847341B2 (en) 2006-12-20 2010-12-07 Nanosys, Inc. Electron blocking layers for electronic devices
US9577137B2 (en) * 2007-01-25 2017-02-21 Au Optronics Corporation Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
US20080179762A1 (en) * 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
US7932189B2 (en) * 2007-01-26 2011-04-26 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer of discontinuous storage elements
US20080246101A1 (en) * 2007-04-05 2008-10-09 Applied Materials Inc. Method of poly-silicon grain structure formation
JP5044443B2 (ja) * 2008-02-21 2012-10-10 株式会社東芝 半導体装置およびその製造方法
US8545936B2 (en) 2008-03-28 2013-10-01 Asm International N.V. Methods for forming carbon nanotubes
US8643079B2 (en) * 2008-05-05 2014-02-04 Micron Technology, Inc. Nanocrystal formation using atomic layer deposition and resulting apparatus
CN102044569B (zh) * 2009-10-23 2013-09-11 中芯国际集成电路制造(上海)有限公司 电容器及其制造方法
US8536039B2 (en) * 2010-03-25 2013-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Nano-crystal gate structure for non-volatile memory
FR2974941B1 (fr) * 2011-05-06 2013-06-14 Commissariat Energie Atomique Procede de realisation de nanocristaux de
FR2974940B1 (fr) * 2011-05-06 2015-11-13 Commissariat Energie Atomique Procede de realisation de nanocristaux de semi-conducteur orientes selon une direction pre-definie
US9929007B2 (en) * 2014-12-26 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. e-Flash Si dot nitrogen passivation for trap reduction
US9892910B2 (en) 2015-05-15 2018-02-13 International Business Machines Corporation Method and structure for forming a dense array of single crystalline semiconductor nanocrystals
US12359315B2 (en) 2019-02-14 2025-07-15 Asm Ip Holding B.V. Deposition of oxides and nitrides
KR102497991B1 (ko) * 2020-11-25 2023-02-10 한국표준과학연구원 반도체 양자점의 생성과 크기 제어 방법 및 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508543A (en) * 1994-04-29 1996-04-16 International Business Machines Corporation Low voltage memory
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
US5740104A (en) * 1997-01-29 1998-04-14 Micron Technology, Inc. Multi-state flash memory cell and method for programming single electron differences
US5850064A (en) * 1997-04-11 1998-12-15 Starfire Electronics Development & Marketing, Ltd. Method for photolytic liquid phase synthesis of silicon and germanium nanocrystalline materials

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548825B1 (en) * 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US6740928B2 (en) 1999-06-04 2004-05-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP1111663A3 (en) * 1999-12-20 2002-05-02 Nitride Semiconductors Co., Ltd. GaN-based compound semiconductor device and method of producing the same
US6475882B1 (en) 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
US6861270B2 (en) 2000-06-01 2005-03-01 Shiro Sakai Method for manufacturing gallium nitride compound semiconductor and light emitting element
US6586785B2 (en) 2000-06-29 2003-07-01 California Institute Of Technology Aerosol silicon nanoparticles for use in semiconductor device fabrication
WO2002003472A3 (en) * 2000-06-29 2002-04-18 California Inst Of Techn Aerosol silicon nanoparticles for use in semiconductor device fabrication
US6723606B2 (en) 2000-06-29 2004-04-20 California Institute Of Technology Aerosol process for fabricating discontinuous floating gate microelectronic devices
US6884647B2 (en) 2000-09-22 2005-04-26 Shiro Sakai Method for roughening semiconductor surface
JP2002252290A (ja) * 2001-02-22 2002-09-06 Sharp Corp メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
KR100427640B1 (ko) * 2001-03-15 2004-04-27 한국과학기술연구원 탄소미세구조를 이용한 ｒｌｃ 회로
US6610606B2 (en) 2001-03-27 2003-08-26 Shiro Sakai Method for manufacturing nitride compound based semiconductor device using an RIE to clean a GaN-based layer
US7015511B2 (en) 2001-06-29 2006-03-21 Nitride Semiconductors Co., Ltd. Gallium nitride-based light emitting device and method for manufacturing the same
US7005685B2 (en) 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
JPWO2004027877A1 (ja) * 2002-09-19 2006-01-19 シャープ株式会社 抵抗変化機能体およびその製造方法
JP4808966B2 (ja) * 2002-09-19 2011-11-02 シャープ株式会社 抵抗変化機能体並びにそれを備えたメモリおよび電子機器
JP2004281497A (ja) * 2003-03-13 2004-10-07 Sharp Corp 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
KR100660159B1 (ko) 2004-11-03 2006-12-21 삼성전자주식회사 고분자 박막 내에 형성된 Ｎｉ1-ｘＦｅｘ 나노결정체를이용한 플로팅 게이트 및 이를 이용한 플래쉬 기억소자
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
US7629639B2 (en) 2005-06-30 2009-12-08 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
JP2007142373A (ja) * 2005-11-17 2007-06-07 Sharp Corp ナノ結晶シリコン量子ドットメモリ装置及びその形成方法
JP2009147299A (ja) * 2007-10-03 2009-07-02 Applied Materials Inc Ｓｉ及び金属ナノ結晶核形成のためのプラズマ表面処理
JP2011204720A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法
JP2013089916A (ja) * 2011-10-21 2013-05-13 Hokkaido Univ 論理回路
JP2022160318A (ja) * 2021-04-06 2022-10-19 東京エレクトロン株式会社 アモルファスシリコン膜の結晶化方法及び成膜装置

Also Published As

Publication number Publication date
KR19990030294A (ko) 1999-04-26
TW408473B (en) 2000-10-11
JP3727449B2 (ja) 2005-12-14
KR100276774B1 (ko) 2001-01-15
US6090666A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
JP3727449B2 (ja) 半導体ナノ結晶の製造方法
US6310376B1 (en) Semiconductor storage device capable of improving controllability of density and size of floating gate
US6774061B2 (en) Nanocrystalline silicon quantum dots within an oxide layer
US6808986B2 (en) Method of forming nanocrystals in a memory device
US5385863A (en) Method of manufacturing polysilicon film including recrystallization of an amorphous film
JP3854731B2 (ja) 微細構造の製造方法
JP2004048062A (ja) 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子
US6784103B1 (en) Method of formation of nanocrystals on a semiconductor structure
US5753541A (en) Method of fabricating polycrystalline silicon-germanium thin film transistor
US7560394B2 (en) Nanodots formed on silicon oxide and method of manufacturing the same
JP4026191B2 (ja) シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
US6013922A (en) Semiconductor storage element having a channel region formed of an aggregate of spherical grains and a method of manufacturing the same
JP2006120663A (ja) 不揮発性半導体記憶装置及びその製造方法
CN1146020C (zh) 形成单晶硅层的方法和制造半导体器件的方法
JPH09115833A (ja) 半導体素子のポリシリコン膜製造方法
JP2000164735A (ja) 半導体装置及びその製造方法
TW494572B (en) Memory device including nanoclusters and method for manufacture
EP0390607B1 (en) Process for forming crystalline semiconductor film
JPH10256404A (ja) 半導体装置の製造方法
Kamiya et al. Modification of the tunneling barrier in a nanocrystalline silicon single-electron transistor
JP3610172B2 (ja) 半導体記憶素子の製造方法
JPH02258690A (ja) 半導体薄膜の形成方法
JPH0817239B2 (ja) 薄膜トランジスタの製造方法
KR0136996B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JPH0644633B2 (ja) 浮遊ゲート型不揮発性メモリの製造方法

Legal Events

Date Code Title Description
A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050928

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees