JPH11111905A - 電気的接続方法および突起電極形成体 - Google Patents

電気的接続方法および突起電極形成体

Info

Publication number
JPH11111905A
JPH11111905A JP9269789A JP26978997A JPH11111905A JP H11111905 A JPH11111905 A JP H11111905A JP 9269789 A JP9269789 A JP 9269789A JP 26978997 A JP26978997 A JP 26978997A JP H11111905 A JPH11111905 A JP H11111905A
Authority
JP
Japan
Prior art keywords
conductive particles
circuit wiring
connected portion
layer
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9269789A
Other languages
English (en)
Inventor
Tsutomu Mitani
力 三谷
Masahiro Ono
正浩 小野
Tsukasa Shiraishi
司 白石
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9269789A priority Critical patent/JPH11111905A/ja
Publication of JPH11111905A publication Critical patent/JPH11111905A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ等を基板等に高密度実装するに
際して、電気的被接続部に、極めて簡単なプロセスでバ
ンプをバリアメタルなしで直接形成、またはバリアメタ
ルを形成して、電気的接続を実現する方法を提供する。 【解決手段】 ＬＳＩチップ１の被接続部２に、被接続
部２の厚みの１／２以下の直径を有する導電性粒子４を
堆積し、加圧して被接続部２にバンプ６を形成し、つい
でバンプ６を介して回路基板７と電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は各種電子部品と該電
子部品を実装する回路基板との電気的接続方法に関する
ものであって、特にＬＳＩ等の半導体チップ部品を回路
基板に高密度実装する際の電気的接続方法に関するもの
である。
【０００２】
【従来の技術】電子機器、システムの小型、軽量化、高
性能化の実現には半導体集積回路の高密度実装が不可欠
となっている。各種高密度実装技術の中で、裸の半導体
チップ（ベアチップ）をキャリア基板または回路基板上
に実装するチップサイズパッケージ（ＣＳＰ）およびマ
ルチチップモジュール（ＭＣＭ）の実用化が最近著し
い。これらベアチップ実装技術においては、ベアチップ
をバンプを介して回路基板の配線電極上に接続するフリ
ップチップ接続技術の更なるレベルアップと、低コスト
化が重要な課題である。
【０００３】フリップチップ接続技術とは、ベアチップ
を裏向けにしてバンプを介して回路基板に実装する技術
で、接続領域がチップの領域でおさまるため高密度実装
に適した優れた方法である。フリップチップ接続で重要
な役割を果たすバンプについては各種材料、構造、形成
方法などが検討、あるいは一部実用化されつつある。バ
ンプの形成方法には大きく分けて３つの方法がある。
【０００４】第１の方法は半導体ウエハ上に形成された
各チップのパッド電極上に例えばクロム、ニッケル、金
等の薄膜からなるバリアメタル層を堆積した後、更に１
０〜５０μｍの厚みのハンダ層を形成したハンダバンプ
法である。パッド電極は通常厚み１μｍ程度のアルミニ
ウム膜で構成されており、このアルミニウム膜には表面
酸化層が数ｎｍ〜数十ｎｍ程度形成されているため、こ
のままではハンダバンプは形成しがたい。そこで従来技
術ではまず、ハンダ膜上にハンダバンプ層を形成するた
めの中間層としてバリアメタルを形成する。バリアメタ
ルの形成には真空蒸着法、スパッタリング法等が用いら
れている。また、ハンダバンプの形成には真空蒸着法
（特公昭６３−４９３９号公報）、電解メッキ法（特開
昭６３−６８６０号公報）、またはハンダボール法（特
開昭６４−２２０４９号公報）等が用いられている。
【０００５】第２の方法は、パッド電極に例えばワイヤ
ボンディング装置と金線を用いてボールボンディングを
し、パッド上に高さ約５０μｍ程度の金ボールバンプを
形成するボールボンディング法である。この方法ではパ
ッド電極の表面酸化層をボンディング時に破壊してパッ
ト電極のアルミニウム新生面と金バンプとが結合するた
めに、上記ハンダバンプ法でのバリアメタル層が不要で
あり、通常の半導体チップにもバンプを形成できるとい
う特徴がある。
【０００６】また、第３の方法として、０．１μｍ以下
の貴金属の超微粉をノズル先端からキャリアガスととも
にパッドに吹き付けて金等のバンプを形成するものも提
案されている（特許第１５２５３１０号、マテリア第３
４巻第４号４５５ページ〜４６０ページ等）。
【０００７】
【発明が解決しようとする課題】上記ハンダバンプ法で
はバリアメタル層が必要であることが課題である。バリ
アメタル層は真空蒸着法、あるいはスパッタ法でチタ
ン、ニッケル、クロム等の薄膜が多層に形成されてお
り、ハンダバンプ法でのコストアップ、形成の長時間化
の主たる要因となっている。
【０００８】また、ハンダバンプを形成するにおいて、
真空蒸着法はバンプ用として数１０μｍ以上の厚膜を形
成するには堆積時間がかかり、工程コストの面で課題が
ある。
【０００９】電解メッキ法は、電界分布に応じてメッキ
膜の厚みが変動すること、およびメッキに長時間を要す
ること、更には予め全パッドを電気的に接続するための
共通電極が必要であること等が課題である。
【００１０】ハンダボール法は、粒径の揃ったハンダボ
ールが必要であること、およびこれらハンダボールを全
パッド電極上に漏れなく配設すること等が課題である。
【００１１】ボールボンディング法はパッド毎にボンデ
ィングするものであるため、形成速度は高速ボンダでも
毎秒６〜８パッド程度であり、多パッド化に伴う形成時
間の長時間化の結果、工程コストが膨大となり大量生産
には向かない。また、ボンディング時に衝撃加重が作用
するため、パッド電極下部の多層配線層、機能素子層な
どが破壊される可能性が高く、パッド下には前記各層を
配設したいわゆるエリアアレイのＬＳＩチップにバンプ
を形成することが困難となって、チップの高集積化に対
応することがはなはだ難しくなる。
【００１２】また、貴金属超微粉をキャリアガスで吹き
付ける方法は、１バンプ単位で形成するために、多パッ
ド化に伴う形成時間の長時間化の結果、工程コストが膨
大となり大量生産には向かない。
【００１３】本発明は上記の課題を解決するためになさ
れたものであって、半導体ウエハ、あるいは半導体チッ
プのパッド電極上に、簡便なプロセスでバンプをバリア
メタルなしで直接形成するか、あるいはバリアメタルを
形成することによる電気的接続方法、及び、かくして形
成された突起電極形成体を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、上記の目的を
達成するために以下の構成とする。
【００１５】即ち、本発明の電気的的接続方法は、２つ
の回路配線層を対向させて、両回路配線層にそれぞれ存
在する複数の被接続部を電気的に接続する電気的接続方
法であって、少なくとも一方の回路配線層の被接続部へ
導電性粒子を堆積する堆積工程と、前記堆積工程によっ
て形成された堆積層を加圧して成形する加圧成形工程
と、かくして成形された導電性粒子成形体を介して対向
する他方の回路配線層の被接続部と電気的に接続する接
続工程とからなり、前記導電性粒子の直径が導電性粒子
が堆積された前記回路配線層の被接続部の厚みの１／２
以下であることを特徴とする。
【００１６】また、本発明の電気的的接続方法は、２つ
の回路配線層を対向させて、両回路配線層にそれぞれ存
在する複数の被接続部を電気的に接続する電気的接続方
法であって、少なくとも一方の回路配線層の被接続部へ
導電性粒子を堆積する堆積工程と、前記堆積工程によっ
て形成された堆積層を加圧して成形する加圧成形工程
と、前記加圧成形工程と同時になされる工程であって、
前記被接続部に超音波を印加する超音波印加工程と、か
くして成形された導電性粒子成形体を介して対向する他
方の回路配線層の被接続部と電気的に接続する接続工程
とからなり、前記導電性粒子の直径が導電性粒子が堆積
された前記回路配線層の被接続部の厚みの１／２以下で
あることを特徴とする。
【００１７】また、本発明の電気的的接続方法は、２つ
の回路配線層を対向させて、両回路配線層にそれぞれ存
在する複数の被接続部を電気的に接続する電気的接続方
法であって、少なくとも一方の回路配線層の被接続部へ
導電性粒子を堆積する堆積工程と、前記堆積工程によっ
て形成された堆積層を加圧して成形する加圧成形工程
と、前記加圧成形工程後に前記堆積層を加熱する加熱工
程と、かくして成形された導電性粒子成形体を介して対
向する他方の回路配線層の被接続部と電気的に接続する
接続工程とからなり、前記導電性粒子の直径が導電性粒
子が堆積された前記回路配線層の被接続部の厚みの１／
２以下であることを特徴とする。
【００１８】また、本発明の電気的的接続方法は、２つ
の回路配線層を対向させて、両回路配線層にそれぞれ存
在する複数の被接続部を電気的に接続する電気的接続方
法であって、少なくとも一方の回路配線層の被接続部へ
導電性粒子を堆積する堆積工程と、前記堆積工程によっ
て形成された堆積層を、対向する他方の回路配線層の被
接続部によって加圧する工程とからなり、前記導電性粒
子の直径が導電性粒子が堆積された前記回路配線層の被
接続部の厚みの１／２以下であることを特徴とする。
【００１９】一方、本発明の突起電極形成体は、導電性
粒子からなる突起電極を回路配線層の被接続部に配置し
た突起電極形成体であって、前記被接続部と前記突起電
極との接続界面における前記導電性粒子の直径が前記被
接続部の厚みの１／２以下であり、かつ前記接続界面に
おいて前記導電性粒子が前記被接続部の表面酸化層を破
壊もしくは突き破って前記被接続部の金属に接続してい
ることを特徴とする。
【００２０】また、本発明の突起電極形成体は、導電性
粒子と該導電性粒子の間隙に補充された樹脂材料とから
なる突起電極を回路配線層の被接続部に配置した突起電
極形成体であって、前記被接続部と前記突起電極との接
続界面における前記導電性粒子の直径が前記被接続部の
厚みの１／２以下であり、かつ前記接続界面において前
記導電性粒子が前記被接続部の表面酸化層を破壊もしく
は突き破って前記被接続部の金属に接続していることを
特徴とする。
【００２１】また、本発明の突起電極形成体は、導電性
粒子からなる接続部と、導電性材料からなる突起部とを
回路配線層の被接続部上に順次配置した突起電極形成体
であって、前記被接続部と前記接続部との接続界面にお
ける前記導電性粒子の直径が前記被接続部の厚みの１／
２以下であり、かつ前記接続界面において前記導電性粒
子が前記被接続部の表面酸化層を破壊もしくは突き破っ
て前記被接続部の金属に接続していることを特徴とす
る。
【００２２】
【発明の実施の形態】本発明全体に共通する特徴は、回
路配線層の被接続部の厚みの１／２以下、好ましくは１
／５以下、さらに好ましくは１／１０以下の直径を有す
る微細な導電性粒子を被接続部上に堆積させて加圧する
ことである。被接続部は、通常、例えば厚み１μｍ程度
のアルミニウム膜からなり、その表面に表面酸化層が数
ｎｍ〜数十ｎｍ形成されている。前記の粒子がアルミニ
ウム膜上に加圧されると、針をアルミニウム膜に突き立
てるごとく表面酸化層と粒子との界面では局所的に大き
い圧力が表面酸化層に作用することとなり、容易に表面
酸化層が破壊される。その結果、新生アルミニウム面と
前記導電性粒子とが直接接合することになる。かくし
て、本発明で形成されたバンプ、あるいはバリアメタル
等の導電性粒子成形体（突起電極）は、被接続部と低抵
抗で良好な電気的接続と付着強度が確保される。
【００２３】しかも、前記のような被接続部の厚みに対
して導電性粒子を特定サイズの微粒子とすることによっ
て、被接続部の厚みの１／５〜１／１０程度の塑性変形
で電気的接続が確保されるため、被接続部の下への前記
塑性変形の影響がほとんどない。すなわち、本発明は、
被接続部の下にトランジスタ等の機能素子あるいは多層
配線等を形成した、いわゆるエリアアレイＬＳＩチップ
の被接続部上にダメージレスでバンプあるいはバリアメ
タルを形成できるものである。
【００２４】請求項１に記載の電気的接続方法は、導電
性粒子を例えばＬＳＩチップ等の被接続部（以下、パッ
ド電極と称することがある）上に堆積して、被接続部と
当接する部分が凸になった版型等で加圧することで被接
続部との電気的接続を確保するものである。この方法に
よれば、極めて簡素なプロセスでウエハレベルでのバン
プが被接続部上に一括で直接形成、あるいはバリアメタ
ルが被接続部上に一括形成できる。
【００２５】請求項２に記載の電気的接続方法は、前記
請求項１の発明での導電性粒子の加圧と同時に超音波を
印加するものである。この超音波の印加によって、被接
続部と接する導電性粒子が被接続部と摩擦される結果、
前記請求項１の発明以上に被接続部上の表面酸化層が破
壊されやすくなる。すなわち、請求項１の発明よりもさ
らに小さい加圧荷重でバンプが被接続部上に一括で直接
形成、あるいはバリアメタルが被接続部上に一括形成で
きるため、前記のようなエリアアレイＬＳＩチップへの
ダメージがさらに低減できる。また、よりダメージを受
けやすいチップ上にもバンプ、あるいはバリアメタルを
形成できる。
【００２６】また、超音波の印加によって導電性粒子間
での摩擦も発生するために、本方法で形成されたバン
プ、あるいはバリアメタルは、バルクに近いより緻密な
構造となり、電気的特性の向上が可能である。
【００２７】請求項３に記載の電気的接続方法は、前記
請求項１の発明、あるいは請求項２の発明で成形された
バンプあるいはバリアメタルを加熱するものである。こ
の加熱によって、前記バンプあるいはバリアメタルは被
接続部との接合がさらに強化されるとともに、緻密な構
造となる。
【００２８】前記加熱は前記バンプあるいはバリアメタ
ル部分をレーザー光又は赤外線等でスポット状に加熱す
る方法が、ＬＳＩチップの温度上昇にともなう悪影響を
低減すること等の観点からも望ましい。
【００２９】請求項５に記載の電気的接続方法は、前記
請求項１の発明での凸形状の版型を用いずに、例えば、
ＬＳＩチップを接続する回路基板の被接続部を突起状に
形成しておき、この突起状被接続部で前記ＬＳＩチップ
の被接続部（パッド電極）に堆積した導電性粒子を加圧
成形するものである。本発明では、前記導電性粒子がＬ
ＳＩチップの被接続部側にも付着すると同時に、回路基
板の電極にも付着するために、ＬＳＩチップと回路基板
の接続が一括で可能となるものであり、接続プロセスが
さらに簡素なものとなる。
【００３０】請求項６に記載の突起電極形成体は、例え
ばバンプに関するものであって、少なくとも例えばＬＳ
Ｉチップ等の被接続部（パッド電極）と突起電極（バン
プ）の接合界面においては、被接続部の厚みの１／２以
下、好ましくは１／５以下、さらに好ましくは１／１０
以下の直径の微細な導電性粒子が配設されており、この
粒子が被接続部の表面酸化層を破壊もしくは突き破って
被接続部とバンプとが接しているというものである。
【００３１】既に前記のごとく被接続部の表面酸化層を
チップのダメージがないような低荷重で破壊するには前
記サイズの導電性粒子が適するが、本発明では、このよ
うな導電性粒子が少なくとも前記接合界面に配設されて
いる。バンプのようにある程度の高さが必要な突起電極
においては、バンプ自体の導電性もある程度要求され
る。そのためには本発明でのバンプ内部での導電性粒子
間の接点をある程度少なくし接触抵抗を低減することが
有効であって、例えば前記接合界面以外のバンプ内部で
は前記界面の導電性粒子より比較的大きいサイズの導電
性粒子を配設した構造が好ましい。すなわち本発明のバ
ンプは、接合界面では前記サイズの導電性粒子を配設し
て被接続部とバンプとの電気的接続を確保し、かつバン
プ自体の導電性は例えば直径が１μｍ〜５μｍと比較的
大きいサイズの導電性粒子で構成するのが好ましい。
【００３２】また、本発明のバンプは、形成方法等によ
ってある程度、間隙が存在する。この間隙は、例えばＬ
ＳＩチップと回路基板との熱応力を緩和する作用をする
ため、接続信頼性の高いバンプを提供できることも特徴
である。
【００３３】また、請求項７に記載の突起電極形成体
は、前記接合界面では請求項６の発明と同様な構造、作
用であるが、導電性粒子で形成されたバンプが、形成方
法等によって存在する前記粒子の間隙を樹脂材料で補充
した構造を有している。この樹脂材料はバンプを構成す
る導電性粒子間の接着による補強作用が発現できるほ
か、ＬＳＩチップと回路基板との熱応力を樹脂成分によ
って緩和し、接続信頼性のさらに高いバンプを提供する
ことができる。
【００３４】請求項６及び請求項７の発明では、バンプ
の形状を被接続部（パッド電極）から回路基板等の回路
配線層に向かって凸形状とし、さらには前記バンプと回
路基板等の回路配線層との接続に導電性樹脂材料を介す
ることによって、さらに接続信頼性の向上が可能にな
る。ここで導電性樹脂材料とは、例えば銀粉を樹脂材料
で混練したペースト状のものなどが適している。このよ
うな樹脂材料はバンプを凸状とすることで転写量が確保
しやすいため、高い接続信頼性がえられるのである。ま
た、導電性樹脂はＬＳＩチップと回路基板との熱応力を
樹脂成分によって緩和し、接続信頼性のさらに高いバン
プを提供することができる。
【００３５】請求項６及び請求項７の発明では、突起電
極（バンプ）がハンダ成分を含有していると好ましい。
ここでハンダ成分を含有させるには、例えばニッケルな
どの導電性粒子とハンダの粒子との混合物を用いてもよ
く、また、例えばニッケル粒子の表面にハンダが被覆さ
れているようなものを用いてもかまわない。この場合、
バンプを形成した後、バンプを加熱することでハンダが
溶融しバンプ自体の導電性を向上しやすくなる。このと
き、ハンダはバンプ中に分散されていてもよい。また、
バンプの表面に豊富に含有されていてもよい。
【００３６】また、バンプの表面層にハンダを主成分と
する層を配設し、バンプを多層の導電性粒子層から構成
し、かつＬＳＩチップと回路基板との熱膨張差を緩和す
るように各層の熱膨張係数を順次変化させた傾斜組成構
造とすると、熱応力を緩和でき、高い接続信頼性が確保
できるようになるために好ましい。
【００３７】請求項１３に記載の突起電極形成体は、例
えばバリアメタルに関するものであって、少なくとも例
えばＬＳＩチップ等の被接続部（パッド電極）とバリア
メタル等の接続部の接合界面においては、被接続部の厚
みの１／２以下、好ましくは１／５以下、さらに好まし
くは１／１０以下の直径の微細な導電性粒子が配設され
ており、この粒子が被接続部の表面酸化層を破壊もしく
は突き破って被接続部（パッド電極）と接続部（バリア
メタル）とが接しているものである。
【００３８】既に前記のごとく被接続部の表面酸化層を
チップのダメージがないような低荷重で破壊するには前
記サイズの導電性粒子が適するが、本発明では、このよ
うな導電性粒子が少なくとも前記接合界面に配設されて
いる。バリアメタルにおいても、バリアメタル自体の導
電性もある程度要求される。そのためには本発明でのバ
リアメタル内部での導電性粒子間の接点をある程度少な
くし接触抵抗を低減することが有効であって、例えば前
記接合界面以外のバリアメタル内部では前記界面の導電
性粒子より比較的大きいサイズの導電性粒子を配設した
構造が好ましい。すなわち本発明のバリアメタルは、接
合界面では前記サイズの導電性粒子を配設して被接続部
（パッド電極）とバリアメタルとの電気的接続を確保
し、かつバリアメタル自体の導電性は例えば直径が１μ
ｍ〜５μｍと比較的大きいサイズの導電性粒子で構成す
ることが好ましい。
【００３９】また、請求項６、７、１３の発明において
は、導電性粒子の硬さを特定することによって、さらに
作用が発現されやすくなる。すなわち、被接続部の表面
酸化層を例えば加圧などによって破壊もしくは突き破る
場合、被接続部よりも硬い導電性粒子を用いた方が、よ
り小さい加圧力で表面酸化層が破壊される。これによ
り、前記のようなエリアアレイＬＳＩチップへのダメー
ジがさらに低減できる。また、よりダメージを受けやす
いチップ上にもバンプあるいはバリアメタルを容易に形
成できるのである。
【００４０】また、この場合、導電性粒子は被接続部よ
りも硬い粒子を含む異なる硬さの複数の粒子で構成され
ていてもよい。被接続部の表面酸化層は例えばニッケル
等のアルミニウムからなる被接続部よりも硬い粒子が破
壊し、また銀、金又は銅のように被接続部と同等の硬さ
か、あるいはより柔らかく粒子変形しやすい粒子を同時
に用いてバンプあるいはバリアメタルの導電性の向上を
はかることができる。
【００４１】
【実施例】以下に、本発明の実施例を、図面を参照しな
がら説明する。
【００４２】（実施例１）図１は、本発明の請求項１に
記載の電気的接続方法の実施形態例を示すものである。
【００４３】まず、拡散工程が終了したウエハのＬＳＩ
チップ１上に、被接続部となるパッド電極２が開口する
ようにドライフィルム３を貼り付けて露光、および現像
する。本実施例ではパッド電極２は厚み１μｍのアルミ
膜のものを用いた。ドライフィルム３はネガタイプのも
ので、厚み５０μｍのものを用いた。このドライフイル
ム３を、８５℃に加熱したローラーラミネーターでＬＳ
Ｉチップ１に貼り付ける。その後、露光用マスク（図示
せず）と平行光の紫外線によって露光し、濃度１％の炭
酸ソーダ水溶液で現像すると、図１（ａ）に示すように
パッド電極部が開口する。
【００４４】次に図１（ｂ）に示すように前記開口部に
導電性粒子４を前記ドライフィルム３の厚み程度に堆積
させる。本実施例では導電性粒子４は、直径が２０ｎｍ
のニッケル粒子と、直径が７０ｎｍの銀粒子とを重量比
率５０：５０で混合した混合粒子を用いた。また、堆積
方法としては前記混合粒子を有機溶剤などに混ぜて超音
波で分散化したペースト状のものを印刷機で塗布後、乾
燥した。
【００４５】この後、図１（ｃ）に示すようなパッド電
極２部分に相当する位置にパッド電極に類似した形状を
有する凸版型５を加圧荷重で押し当てる。本実施例で
は、前記凸版型５として、焼き入れ処理したダイス鋼
を、凸版型の突起部表面を平均粗さ０．０５μｍ以下に
仕上げ、かつ各突起部の高さバラツキを０．５μｍ程度
に仕上げたものを用いた。これは、導電性粒子４が凸版
型５には付着しにくく、また、パッド電極２へ均一な荷
重で押し当てられてバラツキの少ないバンプ、あるいは
バリアメタルを形成するためである。
【００４６】上記加圧後、図１（ｄ）に示すように凸版
型５をとりさり、またドライフィルムマスク３を剥離す
ると、パッド電極２上にはバンプ６が形成されたＬＳＩ
チップとなる。ドライフィルム３の剥離は、３％のカセ
イソーダ水溶液を用いた。また、このバンプ形成後、Ｌ
ＳＩチップ１をエタノール中で超音波洗浄することでダ
ストなどの残余を除去する。
【００４７】このようにしてバンプ６を形成したＬＳＩ
チップ１は、図１（ｅ）に示すように回路基板７の被接
続部と電気的に接続され、封止樹脂８で固められて完成
する。本実施例では前記チップと基板との接続は銀フィ
ラーを含有した接着性の導電性樹脂材料を用いた。ま
た、封止樹脂８はシリカフィラーを含有したエポキシ系
のものを用いた。
【００４８】本実施例ではＬＳＩチップ１は１０ｍｍ角
のサイズで、パッド電極２が２００μｍ角、パッド電極
ピッチが５００μｍでパッド数が２８９個のエリアアレ
イチップを用いた。本実施例での加圧荷重は検討の結
果、１パッド電極あたり２００ｇ程度以上となるとパッ
ド電極下に形成したトランジスタ素子の特性がシフトし
やすくなった。また、パッド電極２とバンプ６との接続
抵抗（バンプ６の電気抵抗を含む）は加圧荷重が１００
ｇ程度以下の場合、１００ｍΩ程度以上と増加し、好ま
しくない傾向が現れ始めた。
【００４９】以上の検討結果から、本実施例での好適な
荷重は、１パッド電極あたり１２０ｇ以上、１５０ｇ以
下の範囲とした。
【００５０】また、導電性粒子の直径と、前記チップダ
メージ、およびパッド電極とバンプとの接続抵抗につい
て検討した結果、前記直径が１μｍ以上では低い接続抵
抗とチップダメージレスが両立しがたく、直径が０．５
μｍの場合は接続抵抗を１００ｍΩ以下にするには加圧
荷重が１８０ｇと上記特性シフトの上限荷重に近いもの
であった。
【００５１】（実施例２）次に図２を用いて本発明の請
求項２に記載の電気的接続方法の実施形態例を説明す
る。
【００５２】まず、拡散工程が終了したウエハのＬＳＩ
チップ１上に、被接続部となるパッド電極２が開口する
ようにドライフィルム３を貼り付けて露光、および現像
する。本実施例ではパッド電極２は厚み１μｍのアルミ
膜のものを用いた。ドライフィルム３はネガタイプのも
ので、厚み５０μｍのものを用いた。このドライフイル
ム３を、８５℃に加熱したローラーラミネーターでＬＳ
Ｉチップ１に貼り付ける。その後、露光用マスク（図示
せず）と平行光の紫外線によって露光し、濃度１％の炭
酸ソーダ水溶液で現像すると、図２（ａ）に示すように
パッド電極部が開口する。
【００５３】次に図２（ｂ）に示すように前記開口部に
導電性粒子４を適量ほど堆積させる。本実施例では導電
性粒子４は、直径が２０ｎｍのニッケル粒子と、直径が
７０ｎｍの銀粒子とを重量比率５０：５０で混合した混
合粒子を用いた。また、堆積方法としては前記混合粒子
を有機溶剤などに混ぜて超音波で分散化したペースト状
のものを印刷機で塗布後、乾燥した。
【００５４】この後、図２（ｃ）に示すようなパッド電
極２部分に相当する位置にパッド電極に類似した形状を
有する凸版型５を加圧荷重で押し当てる。本実施例で
は、前記凸版型５として、焼き入れ処理したダイス鋼
を、凸版型の突起部表面を平均粗さ０．０５μｍ以下に
仕上げ、かつ各突起部の高さバラツキを０．５μｍ程度
に仕上げたものを用いた。これは、導電性粒子４が凸版
型５には付着しにくく、また、パッド電極２へ均一な荷
重で押し当てられてバラツキの少ないバンプ、あるいは
バリアメタルを形成するためである。
【００５５】本発明の実施例では、図２（ｃ）に示すよ
うに超音波発信子９と超音波ホーン１０の先端に凸版型
５が取り付けられている。前記加圧の際、超音波が印加
される。本実施例では超音波発信子９は出力５０Ｗ、周
波数２５ｋＨｚのものを用いて、パッド電極２の面方向
に振動させた。この出力、周波数は導電性粒子４の材
質、あるいはサイズ、形状、さらにはパッド電極２のサ
イズ等によって適宜選択することができる。
【００５６】上記加圧後、図２（ｄ）に示すように凸版
型５をとりさり、またドライフィルムマスク３を剥離す
ると、パッド電極２上にはバンプ６が形成されたＬＳＩ
チップとなる。ドライフィルム３の剥離は、３％のカセ
イソーダ水溶液を用いた。また、このバンプ形成後、Ｌ
ＳＩチップ１をエタノール中で超音波洗浄することでダ
ストなどの残余を除去する。
【００５７】このようにしてバンプ６を形成したＬＳＩ
チップ１は、図２（ｅ）に示すように回路基板７の被接
続部と電気的に接続され、封止樹脂８で固められて完成
する。本実施例では前記チップと基板との接続は銀フィ
ラーを含有した接着性の導電性樹脂材料を用いた。ま
た、封止樹脂８はシリカフィラーを含有したエポキシ系
のものを用いた。
【００５８】本実施例では前記実施例１と同じくＬＳＩ
チップ１は１０ｍｍ角のサイズで、パッド電極２が２０
０μｍ角、パッド電極ピッチが５００μｍでパッド数が
２８９個のエリアアレイチップを用いた。本実施例での
加圧荷重は検討の結果、１パッド電極あたり２００ｇ程
度以上となるとパッド電極下に形成したトランジスタ素
子の特性がシフトしやすくなった。また、パッド電極２
とバンプ６との接続抵抗（バンプ６の電気抵抗を含む）
は加圧荷重が５０ｇ程度以下の場合、１００ｍΩ程度以
上と増加し、好ましくない傾向が現れ始めた。
【００５９】以上の検討結果から、本実施例での好適な
荷重は、１パッド電極あたり７０ｇ以上、１５０ｇ以下
の範囲とした。本実施例での好適な荷重の下限は前記加
圧のみの実施例１に比べてさらに低荷重とすることがで
きた。
【００６０】また、導電性粒子４の直径と、前記チップ
ダメージ、およびパッド電極とバンプとの接続抵抗につ
いて検討した結果、前記直径が１μｍ以上では低い接続
抵抗とチップダメージレスが両立しがたく、直径が０．
５μｍの場合は接続抵抗を１００ｍΩ以下にするには加
圧荷重が１６０ｇと上記特性シフトの上限荷重に近いも
のであった。
【００６１】（実施例３）次に図３を用いて本発明の請
求項３に記載の電気的接続方法の実施形態例を説明す
る。
【００６２】拡散工程が終了したウエハのＬＳＩチップ
１上の被接続部であるパッド電極２上にバンプ６が形成
されるまでの工程（図３（ａ）、（ｂ）、（ｃ）、
（ｄ））は実施例１の図１（ａ）、（ｂ）、（ｃ）、
（ｄ）と同様である。
【００６３】本実施例では、かくして形成されたバンプ
６に、図３（ｅ）に示すように例えばレーザー光線１１
をレーザー光線用マスク１２を介して照射する。
【００６４】本実施例では、レーザー光線は炭酸ガスレ
ーザーを用いて、レンズで絞ってバンプ６にスキャンし
ながら照射した。またバンプ６の上方にはバンプ６部分
が開口したレーザー光線用マスク１２を位置合わせして
配置した。このマスク１２は前記レーザー光線１１の照
射時にバンプ以外のＬＳＩチップ部分がダメージを受け
ないようにするための保護マスクである。なお、レーザ
ー光線の代わりに赤外線を用いてもよい。
【００６５】このようにしてバンプ６を形成したＬＳＩ
チップ１は、実施例１の図１（ｅ）に示した例と同様に
回路基板の被接続部と電気的に接続され、封止樹脂で固
められて完成する。
【００６６】本実施例ではＬＳＩチップ１は１０ｍｍ角
のサイズで、パッド電極２が２００μｍ角、パッド電極
ピッチが５００μｍでパッド数が２８９個のエリアアレ
イチップを用いた。本実施例での加圧荷重は検討の結
果、１パッド電極あたり２００ｇ程度以上となるとパッ
ド電極下に形成したトランジスタ素子の特性がシフトし
やすくなった。また、パッド電極２とバンプ６との接続
抵抗（バンプ６の電気抵抗を含む）は加圧荷重が７０ｇ
程度以下の場合、１００ｍΩ程度以上と増加し、好まし
くない傾向が現れ始めた。
【００６７】以上の検討結果から、本実施例での好適な
荷重は、１パッド電極あたり９０ｇ以上、１５０ｇ以下
の範囲とした。本実施例での好適な荷重の下限は前記加
圧のみの実施例１に比べてさらに低荷重とすることがで
きた。
【００６８】また、導電性粒子４の直径と、前記チップ
ダメージ、およびパッド電極とバンプとの接続抵抗につ
いて検討した結果、前記直径が１μｍ以上では低い接続
抵抗とチップダメージレスが両立しがたく、直径が０．
５μｍの場合は接続抵抗を１００ｍΩ以下にするには加
圧荷重が１７０ｇと上記特性シフトの上限荷重に近いも
のであった。
【００６９】（実施例４）次に図４を用いて本発明の請
求項５に記載の電気的接続方法の実施形態例を説明す
る。
【００７０】拡散工程が終了したウエハのＬＳＩチップ
１上の被接続部であるパッド電極２上に導電性粒子４が
堆積されるまでの工程（図４（ａ）、（ｂ））は実施例
１の図１（ａ）、（ｂ）と同様である。
【００７１】本実施例では、かくして堆積された導電性
粒子４に、図４（ｃ）に示すように、例えば他方の被接
続部となる基板側バンプ１３が形成された回路基板１４
で加圧成形する。
【００７２】本発明では、基板側バンプ１３での導電性
粒子の加圧によって、導電性粒子４がパッド電極２表面
に食い込み、かつ導電性粒子４が基板側バンプ１３表面
にも食い込むので、導電性粒子４とパッド電極２との電
気的接合、および導電性粒子４と基板側バンプ１３との
電気的接合が一括で実現される。
【００７３】本実施例では、回路基板１４は厚み０．６
ｍｍのガラスエポキシ基板を用いており、また、基板側
バンプ１３は前記基板１４のランド上にクリームハンダ
の印刷後リフローして形成したハンダバンプを用いた。
前記ハンダバンプの表面は、図示はしていないが、前記
リフロー後に表面を鏡面平板でレベリングしてバンプ表
面の平面性、平滑性を確保している。
【００７４】ハンダは本実施例の導電性粒子に含まれる
ニッケルより柔らかいので、ニッケルがハンダ表面に食
い込んで、導電性粒子と基板側バンプ１３との電気的接
合が良好となる。
【００７５】また、この加圧工程で回路基板１４、ある
いはＬＳＩチップ１のいずれか一方を１５０℃〜２００
℃程度と前記ハンダの融点程度に加熱すると、前記導電
性粒子が基板側バンプ１３表面に食い込みやすくなり、
導電性粒子と基板側バンプ１３との電気的接合をより良
好とすることも可能である。
【００７６】このようにしてＬＳＩチップ１と回路基板
１４は双方の被接続部が電気的に接合され、この後に、
ドライフィルム３を除去し、図４（ｄ）に示すように前
記実施例１の図１（ｅ）に示したのと同様に封止樹脂８
で固められて完成する。
【００７７】本実施例ではＬＳＩチップ１は１０ｍｍ角
のサイズで、パッド電極２が２００μｍ角、パッド電極
ピッチが５００μｍでパッド数が２８９個のエリアアレ
イチップを用いた。本実施例での加圧荷重は検討の結
果、１パッド電極あたり２００ｇ程度以上となるとパッ
ド電極下に形成したトランジスタ素子の特性がシフトし
やすくなった。また、パッド電極２とバンプ６との接続
抵抗（バンプ６の電気抵抗を含む）は加圧荷重が１００
ｇ程度以下の場合、１００ｍΩ程度以上と増加し、好ま
しくない傾向が現れ始めた。
【００７８】以上の検討結果から、本実施例での好適な
荷重は、１パッド電極あたり１２０ｇ以上、１５０ｇ以
下の範囲とした。
【００７９】また、導電性粒子の直径と、前記チップダ
メージ、およびパッド電極２とバンプ６との接続抵抗に
ついて検討した結果、前記直径が１μｍ以上では低い接
続抵抗とチップダメージレスが両立しがたく、直径が
０．５μｍの場合は接続抵抗を１００ｍΩ以下にするに
は加圧荷重が１８０ｇと上記特性シフトの上限荷重に近
いものであった。
【００８０】この実施例ではＬＳＩチップ１のパッド電
極２側に導電性粒子４を堆積して、基板側バンプ１３が
形成された回路基板１４で加圧したが、前記導電性粒子
４を前記基板側バンプ１３に堆積して、パッド電極２が
形成されたＬＳＩチップ１で加圧してもかまわない。
【００８１】（実施例５）次に図５を用いて本発明の請
求項６に記載の突起電極形成体の第一の実施形態例を説
明する。
【００８２】図５（ａ）は、ＬＳＩチップ１５と回路基
板２０とが突起電極であるバンプ１７を介して電気的に
接続された状態を示す。また、図５（ｂ）は前記バンプ
部分の拡大図である。本実施例ではバンプ１７はＬＳＩ
チップ１５の被接続部であるパッド電極１６上に形成し
た。すなわち、請求項６に記す突起電極形成体とは、本
実施例では、ＬＳＩチップ１５と被接続部としてのパッ
ド電極１６と突起電極としてのバンプ１７のことを示
す。
【００８３】図５（ｂ）に示すように、本実施例でのバ
ンプ１７は回路基板２０に向かって凸形状をしており、
銀フィラーを含有した導電性樹脂１８によって回路基板
２０の被接続部であるランド電極１９と接続されてい
る。凸形状に成形するための手段は、例えば前記実施例
１の図１に記した凸型版５において、バンプ部分にバン
プ形状を彫り込んだものを用いて加圧すること等があ
る。
【００８４】図５（ｃ）は前記パッド電極１６とバンプ
１７との接続界面を拡大した説明図である。本実施例で
は、パッド電極１６は厚み１μｍのアルミ蒸着膜であ
り、また接続界面での導電性粒子１７’は直径が２０ｎ
ｍのニッケル粒子と、直径が７０ｎｍの銀粒子とを重量
比率５０：５０で混合した混合粒子を用いた。
【００８５】同図に示すように本実施例では前記粒子１
７’がパッド電極１６の表面酸化層（図示せず）を破壊
し、表面に食い込んでパッド電極であるアルミと直接接
合している。前記食い込み深さは本実施例では１００ｎ
ｍとした。また、図示していないがバンプ１７の前記接
続界面以外の部分は直径１μｍから５μｍの銀粒子を用
いた。
【００８６】また、本実施例のバンプ１７には例えば図
５（ｃ）に示すような間隙２１が存在している。本実施
例での間隙２１の体積比率はバンプ１７全体での平均で
約８％であった。
【００８７】本実施例ではＬＳＩチップ１５は１０ｍｍ
角のサイズで、パッド電極１６が２００μｍ角、パッド
電極ピッチが５００μｍでパッド数が２８９個のエリア
アレイチップを用いた。本実施例での前記食い込み深さ
は検討の結果、４００ｎｍ程度以上とするとパッド電極
下に形成したトランジスタ素子の特性がシフトしやすく
なった。また、パッド電極１６とバンプ１７との接続抵
抗（バンプ１７の電気抵抗を含む）は前記食い込み深さ
が１０ｎｍ程度以下の場合、１００ｍΩ程度以上と増加
し、好ましくない傾向が現れ始めた。
【００８８】以上の検討結果から、本実施例での好適な
食い込み深さは、２０ｎｍ以上、３００ｎｍ以下とし
た。
【００８９】また、導電性粒子１７’の直径について検
討すると、上記食い込み深さを制御性、再現性よく確保
するには、前記直径が１μｍでは本実施例で用いたＬＳ
Ｉチップのパッド電極１６厚みの１μｍと同等であるた
めか、導電性粒子１７’の加圧荷重を制御することが困
難であり、約０．４μｍ以下では食い込み深さの制御
性、再現性が比較的容易に確保できた。
【００９０】（実施例６）次に図６を用いて本発明の請
求項６に記載の突起電極形成体の第二の実施形態例を説
明する。
【００９１】図６（ａ）はＬＳＩチップ２２がバンプ２
３を介して回路基板２４に電気的に接続された状態を示
した概略図であり、図６（ｂ）はバンプ２３部分の拡大
図である。図６（ｂ）において、バンプ２３とＬＳＩチ
ップ２２の被接続部であるパッド電極２５との接続界面
には、直径が２０ｎｍのニッケル粒子と直径が７０ｎｍ
の銀粒子とが重量比で５０：５０で存在しており、また
接続界面以外のバンプ２３には直径が２０ｎｍのニッケ
ル粒子と、直径が７０ｎｍの銀粒子と、直径が１μｍ〜
５μｍのハンダ粒子とを重量比で３０：３０：４０で含
有したものを用いた。
【００９２】本実施例では前記バンプ２３と回路基板２
４の被接続部であるランド電極２７とはハンダを主成分
とするハンダ接続層２６で接続した。前記のようにバン
プ２３自体にもハンダが含有されているので、バンプ２
３とハンダ接続層２６との濡れ性も良好であった。ま
た、例えば前記図５に示したようなバンプの空隙は本実
施例では前記バンプ２３を加熱することでハンダで充填
されており、バンプ自体の導電性が良好なものとなっ
た。
【００９３】また、本実施例で用いた導電性粒子の直径
について検討すると、上記食い込み深さを制御性、再現
性よく確保するには、前記直径が１μｍでは本実施例で
用いたＬＳＩチップのパッド電極２５の厚み１μｍと同
等であるためか、導電性粒子の加圧荷重を制御すること
が困難であり、約０．４μｍ以下では食い込み深さの制
御性、再現性が比較的容易に確保できた。
【００９４】また、本実施例では導電性粒子の材料にニ
ッケルと銀を使用したが、アルミナあるいはシリカなど
の硬質絶縁性材料と銀との混合粒子を用いてもよい。こ
のとき、パッド電極２５とバンプ２３の接続界面におい
て、硬質絶縁性材料が銀をパッド電極に押し当てる作用
をし表面酸化層を破壊しやすくなる。また、銀は隣接す
る銀と接触していくためにバンプ２３の導電性も確保で
きるのである。
【００９５】さらには、特に例えば回路基板２４がセラ
ミック等の熱膨張率がＬＳＩチップ２２のシリコンと同
程度である場合、前記のような硬質絶縁性材料の粒子の
熱膨張率はセラミックおよびシリコンと同等であるた
め、バンプ２３の熱膨張率も前記基板及びチップに近く
設定できることで熱応力を低減でき、その結果接続信頼
性の高いものが実現可能である。
【００９６】（実施例７）次に図７を用いて本発明の請
求項６に記載の突起電極形成体の第三の実施形態例を説
明する。
【００９７】図７（ａ）はＬＳＩチップ２８がバンプ２
９を介して回路基板３０に接続された状態を示した概略
図であり、図７（ｂ）はバンプ２９部分の拡大図であ
る。図７（ｂ）において、バンプ２９とＬＳＩチップ２
８の被接続部であるパッド電極３１との接続界面、及び
バンプ２９のほとんどの領域では、直径が２０ｎｍのニ
ッケル粒子と直径が７０ｎｍの銀粒子とを重量比で５
０：５０で含有している。また、バンプ２９の表面に
は、直径が２０ｎｍのニッケル粒子と直径が７０ｎｍの
銀粒子と直径が１μｍ〜５μｍのハンダ粒子とを重量比
で１０：１０：８０で含有させて得たハンダ層３２が形
成されている。
【００９８】本実施例では前記バンプ２９と回路基板３
０の被接続部であるランド電極３４とはハンダを主成分
とするハンダ接続層３３で接続した。前記のようにバン
プ２９の表面にハンダ層３２が形成されているために、
バンプ２９とハンダ接続層３３との濡れ性も良好であっ
た。
【００９９】（実施例８）次に図８を用いて本発明の請
求項６に記載の突起電極形成体の第四の実施形態例を説
明する。
【０１００】図８（ａ）はＬＳＩチップ３５がバンプ３
６を介して回路基板３７に接続された状態を示した概略
図であり、図８（ｂ）はバンプ３６部分の拡大図であ
る。図８（ｂ）において、バンプ３６と回路基板３７の
被接続部であるパッド電極３８との接合界面では直径が
２０ｎｍのニッケル粒子と直径が７０ｎｍの銀粒子とが
重量比で５０：５０で存在している。本実施例ではバン
プ３６は図８（ｂ）に示すように多層構成となってい
る。その構成を記すと、パッド電極３８上に、直径が２
０ｎｍのニッケル粒子と直径が７０ｎｍの銀粒子とを重
量比で５０：５０で含有させた第一層３６ａ、直径が２
０ｎｍのニッケル粒子と直径が７０ｎｍの銀粒子と直径
が１μｍ〜５μｍのハンダ粒子とを重量比で４０：４
０：２０で含有させた第二層３６ｂ、直径が２０ｎｍの
ニッケル粒子と直径が７０ｎｍの銀粒子と直径が１μｍ
〜５μｍのハンダ粒子とを重量比で１０：１０：８０で
含有させた第三層３６ｃが、順次積層されている。また
回路基板４０の被接続部であるランド電極４０との接続
は、ハンダを主成分とするハンダ接続層３９を用いた。
【０１０１】本実施例では前記バンプ３６が組成を順次
傾斜させたものであるため、回路基板３７とＬＳＩチッ
プ３５との間に発生する熱応力を緩和しやすい。
【０１０２】（実施例９）次に図９を用いて本発明の請
求項７に記載の突起電極形成体の一実施形態例を説明す
る。
【０１０３】図９（ａ）は、ＬＳＩチップ４１と回路基
板４３とが突起電極であるバンプ４２で電気的に接続さ
れた状態を示した概略図である。また、図９（ｂ）は前
記バンプ部分の拡大図である。本実施例ではバンプ４２
はＬＳＩチップ４１の被接続部であるパッド電極４４上
に形成した。従って、請求項６の突起電極形成体とは本
実施例では、ＬＳＩチップ４１と被接続部であるパッド
電極４４と突起電極であるバンプ４２のことを意味す
る。
【０１０４】図９（ｂ）に示すように、本実施例のバン
プ４２は回路基板４３に向かって凸形状をしており、銀
フィラーを含有した導電性樹脂４５によって、回路基板
の被接続部であるランド電極４６と接続されている。凸
形状に成形するための手段は例えば前記実施例１の図１
に記した凸型版５において、バンプ部分にバンプ形状を
彫り込んだものを用いて加圧すること等がある。
【０１０５】図９（ｃ）は前記バンプ４２とパッド電極
４４との接続界面の一部を拡大した説明図である。本実
施例では、バンプ４２の導電性粒子４２’の間隙にはエ
ポキシ系樹脂４２”が補充されている。このエポキシ系
樹脂４２”は導電性粒子４２’相互の接着力を強化しつ
つ、回路基板４３とＬＳＩチップ４２間の熱応力を緩和
するため、例えば図９（ｂ）に示すような導電性樹脂４
５でバンプ４２と回路基板４３とを接続した構造と相ま
って接続信頼性の極めて高いものが実現できる。
【０１０６】図９（ｃ）に示すように本実施例では前記
粒子４２’がパッド電極４４の表面酸化層（図示せず）
を破壊し、表面に食い込んでパッド電極４４であるアル
ミと直接接合している。前記食い込み深さは本実施例で
は１００ｎｍとした。また、図示していないがバンプ４
２の前記接合界面以外の部分は直径１μｍから５μｍの
銀粒子を用いた。
【０１０７】本実施例ではＬＳＩチップ４１は１０ｍｍ
角のサイズで、パッド電極４４が２００μｍ角、パッド
電極４４のピッチが５００μｍでパッド数が２８９個の
エリアアレイチップを用いた。本実施例での前記食い込
み深さは、検討の結果４００ｎｍ程度以上とするとパッ
ド電極４４の下に形成したトランジスタ素子の特性がシ
フトしやすくなった。また、パッド電極４４とバンプ４
２との接続抵抗（バンプ４２の電気抵抗を含む）は前記
食い込み深さが１０ｎｍ程度以下の場合、１００ｍΩ程
度以上と増加し、好ましくない傾向が現れ始めた。
【０１０８】以上の検討結果から、本実施例での好適な
食い込み深さは、２０ｎｍ以上、３００ｎｍ以下とし
た。
【０１０９】また、導電性粒子４２’の直径について検
討すると、上記食い込み深さを制御性、再現性よく確保
するには、前記直径が１μｍでは本実施例で用いたＬＳ
Ｉチップ４１のパッド電極４４の厚み１μｍと同等であ
るためか、導電性粒子４２’の加圧荷重を制御すること
が困難であり、約０．４μｍ以下では食い込み深さの制
御性、再現性が比較的容易に確保できた。
【０１１０】（実施例１０）次に図１０を用いて本発明
の請求項１３に記載の突起電極形成体の一実施形態例を
説明する。
【０１１１】図１０（ａ）はＬＳＩチップ４７と回路基
板４９とが突起電極であるバンプ４８で電気的に接続さ
れた状態を示した概略図である。また、図１０（ｂ）は
前記バンプ部分の拡大図である。本実施例では、ＬＳＩ
チップ４７の被接続部であるパッド電極５０上に、本発
明の接続部として、直径が２０ｎｍのニッケル粒子と直
径が７０ｎｍの銀粒子とを重量比で５０：５０で混合し
た導電性粒子５１’を加圧成形して形成したバリアメタ
ル５１を５μｍの厚みで形成した。このバリアメタル５
１上に、本発明の突起部として、高融点ハンダのバンプ
４８をまずスクリーン印刷法で５０μｍの厚みで形成
し、その上に低融点ハンダのハンダ接続層５２をスクリ
ーン印刷法で３０μｍの厚みで形成している。前記バリ
アメタル５１とバンプ４８とハンダ接続層５２とが形成
されたＬＳＩチップ４７を回路基板４９の被接続部であ
るランド５３に対向して位置合わせし、リフローすると
本実施例の接続が完了する。
【０１１２】図１０（ｃ）は前記バリアメタル５１とパ
ッド電極５０との接続界面を拡大した説明図である。本
実施例でも同図に示すように、導電性粒子５１’がパッ
ド電極５０の表面酸化層（図示せず）を破壊し、表面に
食い込んでパッド電極５０であるアルミと直接接合して
いる。前記食い込み深さは本実施例では１００ｎｍとし
た。
【０１１３】本実施例ではＬＳＩチップ４７は１０ｍｍ
角のサイズで、パッド電極５０が２００μｍ角、パッド
電極５０のピッチが５００μｍでパッド数が２８９個の
エリアアレイチップを用いた。本実施例での前記食い込
み深さは、検討の結果、４００ｎｍ程度以上とするとパ
ッド電極５０の下に形成したトランジスタ素子の特性が
シフトしやすくなった。また、パッド電極５０とバンプ
４８との接続抵抗（バンプ４８の電気抵抗を含む）は前
記食い込み深さが１０ｎｍ程度以下の場合、１００ｍΩ
程度以上と増加し、好ましくない傾向が現れ始めた。
【０１１４】以上の検討結果から、本実施例での好適な
食い込み深さは、２０ｎｍ以上、３００ｎｍ以下とし
た。
【０１１５】また、導電性粒子５１’の直径について検
討すると、上記食い込み深さを制御性、再現性よく確保
するには、前記直径が１μｍでは本実施例で用いたＬＳ
Ｉチップ４７のパッド電極５０の厚み１μｍと同等であ
るためか、導電性粒子５１’の加圧荷重を制御すること
が困難であり、約０．４μｍ以下では食い込み深さの制
御性、再現性が比較的容易に確保できた。
【０１１６】以上に記した本発明では、各実施例にも記
載したごとく、パッド電極下にトランジスなどの機能素
子、あるいは多層配線などを形成したエリアアレイのＬ
ＳＩチップに対して実施されると、特に効果が大きいも
のであるが、本発明はチップ周辺にパッド電極を配置し
た、いわゆるペリフェラルのＬＳＩチップに対しても効
果を発揮するし、また回路基板同士の接続に対しても効
果が発揮されるものである。
【０１１７】
【発明の効果】以上のように、本発明の電気的接続方法
によれば、被接続部の厚みに対して特定サイズの導電性
粒子を加圧してバンプ又はバリアメタルなどの導電性粒
子成形体（突起電極）を形成することによって、導電性
粒子が例えばＬＳＩチップのパッド電極等の被接続部の
表面酸化層を容易に破壊するため、高い付着強度を有
し、低抵抗で信頼性の高い電気的接続を、簡素なプロセ
スで効率よく実現できる。しかも、被接続部の下への影
響がほとんどないために、被接続部の下にトランジスタ
等の機能素子あるいは多層配線等を形成した、いわゆる
エリアアレイＬＳＩチップの被接続部上にもダメージレ
スでバンプあるいはバリアメタルを一括して形成でき
る。
【０１１８】また、導電性粒子の加圧と同時に超音波を
印加することにより、被接続部と導電性粒子が摩擦され
る結果、被接続部上の表面酸化層が破壊されやすくな
り、さらに小さい加圧荷重でバンプ又はバリアメタルな
どの導電性粒子成形体（突起電極）を被接続部上に一括
で形成できるため、エリアアレイＬＳＩチップへのダメ
ージがさらに低減できる。また、超音波の印加によって
導電性粒子間での摩擦も発生するために、導電性粒子成
形体（突起電極）はより緻密な構造となり、電気的特性
が向上する。
【０１１９】また、成形されたバンプあるいはバリアメ
タルなどの導電性粒子成形体（突起電極）を加熱するこ
とにより、被接続部との接合が強化されるとともに、緻
密な構造となる。
【０１２０】また、堆積させた導電性粒子を他方の回路
配線層の被接続部で加圧することにより、被接続部同士
の接続が一括で可能となり、接続プロセスがさらに簡素
化する。
【０１２１】一方、本発明の突起電極形成体によれば、
被接続部と突起電極の接続界面における導電性粒子の直
径を被接続部の厚みとの関係で特定範囲とし、しかも導
電性粒子が被接続部の表面酸化層を破壊もしくは突き破
って被接続部と接続していることにより、突起電極と被
接続部との間に低抵抗で良好な電気的接続と高い付着強
度を得ることができる。
【０１２２】さらに、導電性粒子の間隙を樹脂材料で補
充することにより、導電性粒子間の接着による突起電極
の補強ができることに加えて、両回路配線層間の熱応力
を樹脂成分によって緩和し、接続信頼性のより高い突起
電極形成体が提供できる。
【０１２３】従って、本発明のいずれによっても、高品
質で低コストなＣＳＰ、あるいはＭＣＭ等の高密度実装
部品を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施例１の電気的接続方法を示した
概略図である。
【図２】 本発明の実施例２の電気的接続方法を示した
概略図である。
【図３】 本発明の実施例３の電気的接続方法を示した
概略図である。
【図４】 本発明の実施例４の電気的接続方法を示した
概略図である。
【図５】 本発明の実施例５の突起電極形成体を示した
概略図である。
【図６】 本発明の実施例６の突起電極形成体を示した
概略図である。
【図７】 本発明の実施例７の突起電極形成体を示した
概略図である。
【図８】 本発明の実施例８の突起電極形成体を示した
概略図である。
【図９】 本発明の実施例９の突起電極形成体を示した
概略図である。
【図１０】 本発明の実施例１０の突起電極形成体を示
した概略図である。
【符号の説明】
１ ＬＳＩチップ ２ パッド電極 ３ ドライフィルム ４ 導電性粒子 ５ 凸版型 ６ バンプ ７ 回路基板 ８ 封止樹脂 ９ 超音波発信子 １０ 超音波ホーン １１ レーザー光線 １２ レーザー光線用マスク １３ 基板側バンプ １４ 回路基板 １５ ＬＳＩチップ １６ パッド電極 １７ バンプ １７’ 導電性粒子 １８ 導電性樹脂 １９ ランド電極 ２０ 回路基板 ２１ 間隙 ２２ ＬＳＩチップ ２３ バンプ ２４ 回路基板 ２５ パッド電極 ２６ ハンダ接続層 ２７ ランド電極 ２８ ＬＳＩチップ ２９ バンプ ３０ 回路基板 ３１ パッド電極 ３２ ハンダ層 ３３ ハンダ接続層 ３４ ランド電極 ３５ ＬＳＩチップ ３６ バンプ ３６ａ バンプ第一層 ３６ｂ バンプ第二層 ３６ｃ バンプ第三層 ３７ 回路基板 ３８ パッド電極 ３９ ハンダ接続層 ４０ ランド電極 ４１ ＬＳＩチップ ４２ バンプ ４２’ 導電性粒子 ４２” 樹脂材料 ４３ 回路基板 ４４ パッド電極 ４５ 導電性粒子 ４６ ランド電極 ４７ ＬＳＩチップ ４８ バンプ ４９ 回路基板 ５０ パッド電極 ５１ バリアメタル ５１’ 導電性粒子 ５２ ハンダ接続層 ５３ ランド電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ２つの回路配線層を対向させて、両回路
    配線層にそれぞれ存在する複数の被接続部を電気的に接
    続する電気的接続方法であって、少なくとも一方の回路
    配線層の被接続部へ導電性粒子を堆積する堆積工程と、
    前記堆積工程によって形成された堆積層を加圧して成形
    する加圧成形工程と、かくして成形された導電性粒子成
    形体を介して対向する他方の回路配線層の被接続部と電
    気的に接続する接続工程とからなり、前記導電性粒子の
    直径が導電性粒子が堆積された前記回路配線層の被接続
    部の厚みの１／２以下であることを特徴とする電気的接
    続方法。
  2. 【請求項２】 ２つの回路配線層を対向させて、両回路
    配線層にそれぞれ存在する複数の被接続部を電気的に接
    続する電気的接続方法であって、少なくとも一方の回路
    配線層の被接続部へ導電性粒子を堆積する堆積工程と、
    前記堆積工程によって形成された堆積層を加圧して成形
    する加圧成形工程と、前記加圧成形工程と同時になされ
    る工程であって、前記被接続部に超音波を印加する超音
    波印加工程と、かくして成形された導電性粒子成形体を
    介して対向する他方の回路配線層の被接続部と電気的に
    接続する接続工程とからなり、前記導電性粒子の直径が
    導電性粒子が堆積された前記回路配線層の被接続部の厚
    みの１／２以下であることを特徴とする電気的接続方
    法。
  3. 【請求項３】 ２つの回路配線層を対向させて、両回路
    配線層にそれぞれ存在する複数の被接続部を電気的に接
    続する電気的接続方法であって、少なくとも一方の回路
    配線層の被接続部へ導電性粒子を堆積する堆積工程と、
    前記堆積工程によって形成された堆積層を加圧して成形
    する加圧成形工程と、前記加圧成形工程後に前記堆積層
    を加熱する加熱工程と、かくして成形された導電性粒子
    成形体を介して対向する他方の回路配線層の被接続部と
    電気的に接続する接続工程とからなり、前記導電性粒子
    の直径が導電性粒子が堆積された前記回路配線層の被接
    続部の厚みの１／２以下であることを特徴とする電気的
    接続方法。
  4. 【請求項４】 加熱工程の加熱が、レーザー光線又は赤
    外線を利用して、これを堆積層へ直接スポット状に、又
    はマスクを介してスポット状に照射することにより行わ
    れることを特徴とする請求項３に記載の電気的接続方
    法。
  5. 【請求項５】 ２つの回路配線層を対向させて、両回路
    配線層にそれぞれ存在する複数の被接続部を電気的に接
    続する電気的接続方法であって、少なくとも一方の回路
    配線層の被接続部へ導電性粒子を堆積する堆積工程と、
    前記堆積工程によって形成された堆積層を、対向する他
    方の回路配線層の被接続部によって加圧する工程とから
    なり、前記導電性粒子の直径が導電性粒子が堆積された
    前記回路配線層の被接続部の厚みの１／２以下であるこ
    とを特徴とする電気的接続方法。
  6. 【請求項６】 導電性粒子からなる突起電極を回路配線
    層の被接続部に配置した突起電極形成体であって、前記
    被接続部と前記突起電極との接続界面における前記導電
    性粒子の直径が前記被接続部の厚みの１／２以下であ
    り、かつ前記接続界面において前記導電性粒子が前記被
    接続部の表面酸化層を破壊もしくは突き破って前記被接
    続部の金属に接続していることを特徴とする突起電極形
    成体。
  7. 【請求項７】 導電性粒子と該導電性粒子の間隙に補充
    された樹脂材料とからなる突起電極を回路配線層の被接
    続部に配置した突起電極形成体であって、前記被接続部
    と前記突起電極との接続界面における前記導電性粒子の
    直径が前記被接続部の厚みの１／２以下であり、かつ前
    記接続界面において前記導電性粒子が前記被接続部の表
    面酸化層を破壊もしくは突き破って前記被接続部の金属
    に接続していることを特徴とする突起電極形成体。
  8. 【請求項８】 突起電極の形状が、凸状の２段突起であ
    ることを特徴とする請求項６又は７に記載の突起電極形
    成体。
  9. 【請求項９】 突起電極が配置された回路配線層の被接
    続部と、これとは別の回路配線層の被接続部とを電気的
    に接続するに際して、前記突起電極と前記別の回路配線
    層の被接続部との間に導電性樹脂材料を設けて両被接続
    部を電気的に接続することを特徴とする請求項８に記載
    の突起電極形成体。
  10. 【請求項１０】 突起電極がハンダを含有していること
    を特徴とする請求項６又は７に記載の突起電極形成体。
  11. 【請求項１１】 突起電極の表層にハンダを主成分とす
    る層を有することを特徴とする請求項６又は７に記載の
    突起電極形成体。
  12. 【請求項１２】 突起電極が複数の導電性層からなり、
    少なくとも表層にハンダを主成分とする層を有し、かつ
    各層は傾斜組成構造であることを特徴とする請求項６又
    は７に記載の突起電極形成体。
  13. 【請求項１３】 導電性粒子からなる接続部と、導電性
    材料からなる突起部とを回路配線層の被接続部上に順次
    配置した突起電極形成体であって、前記被接続部と前記
    接続部との接続界面における前記導電性粒子の直径が前
    記被接続部の厚みの１／２以下であり、かつ前記接続界
    面において前記導電性粒子が前記被接続部の表面酸化層
    を破壊もしくは突き破って前記被接続部の金属に接続し
    ていることを特徴とする突起電極形成体。
  14. 【請求項１４】 導電性粒子の硬度が回路配線層の被接
    続部の硬度より大きいことを特徴とする請求項６、７又
    は１３に記載の突起電極形成体。
  15. 【請求項１５】 導電性粒子が、硬度が異なる複数の材
    料の混合物からなり、前記混合物のうち最も大きな硬度
    を有する材料の硬度が回路配線層の被接続部の硬度より
    大きいことを特徴とする請求項６、７又は１３に記載の
    突起電極形成体。
  16. 【請求項１６】 突起電極形成体がＬＳＩチップであっ
    て、前記ＬＳＩチップは被接続部下部に多層配線あるい
    は機能素子を形成していることを特徴とする請求項６、
    ７又は１３に記載の突起電極形成体。
JP9269789A 1997-10-02 1997-10-02 電気的接続方法および突起電極形成体 Pending JPH11111905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9269789A JPH11111905A (ja) 1997-10-02 1997-10-02 電気的接続方法および突起電極形成体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9269789A JPH11111905A (ja) 1997-10-02 1997-10-02 電気的接続方法および突起電極形成体

Publications (1)

Publication Number Publication Date
JPH11111905A true JPH11111905A (ja) 1999-04-23

Family

ID=17477189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9269789A Pending JPH11111905A (ja) 1997-10-02 1997-10-02 電気的接続方法および突起電極形成体

Country Status (1)

Country Link
JP (1) JPH11111905A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142309A (ja) * 2005-11-22 2007-06-07 Seiko Epson Corp 半導体装置の製造方法
CN114375103A (zh) * 2022-01-28 2022-04-19 孙宇 一种印制电路板生产组件及生产工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142309A (ja) * 2005-11-22 2007-06-07 Seiko Epson Corp 半導体装置の製造方法
CN114375103A (zh) * 2022-01-28 2022-04-19 孙宇 一种印制电路板生产组件及生产工艺

Similar Documents

Publication Publication Date Title
US7749888B2 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
JP3891838B2 (ja) 半導体装置およびその製造方法
US7394146B2 (en) MOSFET package
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
CN100511618C (zh) 金属粒子分散组合物以及使用了它的方法
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
JP5378585B2 (ja) 半導体装置
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
JP3252745B2 (ja) 半導体装置およびその製造方法
KR100432325B1 (ko) 전극형성방법 및 그에 이용되는 범프 전극 피형성체
JP2003059971A (ja) 配線基板及びその製造方法並びに半導体装置
JPH09312295A (ja) バンプ形成体及びバンプの形成方法
JPH11111905A (ja) 電気的接続方法および突起電極形成体
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
US20260123503A1 (en) Method of manufacturing a semiconductor device
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2000174165A (ja) 半導体装置及びその製造方法
WO2023153163A1 (ja) フリップチップ実装構造およびフリップチップ実装方法
JPH11135672A (ja) 半導体パッケージ
JPH08203909A (ja) 半導体素子のバンプ形成方法
JPH07147298A (ja) 半導体装置の実装構造及びその実装方法
JPH11145188A (ja) 半導体装置及びその製造方法
JPH11214444A (ja) 半導体装置及び回路基板
JP2006310536A (ja) 半導体装置の製造装置およびその製造方法