JPH11112152A - フリップチップ実装の多層プリント基板 - Google Patents
フリップチップ実装の多層プリント基板Info
- Publication number
- JPH11112152A JPH11112152A JP9271204A JP27120497A JPH11112152A JP H11112152 A JPH11112152 A JP H11112152A JP 9271204 A JP9271204 A JP 9271204A JP 27120497 A JP27120497 A JP 27120497A JP H11112152 A JPH11112152 A JP H11112152A
- Authority
- JP
- Japan
- Prior art keywords
- land
- multilayer printed
- printed circuit
- circuit board
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 テスト用のランドへの引き出し配線パターン
をなくして多層プリント基板の部品実装領域を確保し、
不要輻射ノイズレベルや高速信号伝送の遅延も低減さ
せ、部品実装後の機能検査を容易に実現する。 【解決手段】 多層プリント基板５の基板表面側６にラ
ンド１が形成され、基板裏面側６′にもランド１のパッ
ド４と対応する位置関係にブラインドスルーホール10で
接続されたパッド４からなる別のランド７を形成する。
基板裏面側６′の別のランド７のパッド４の配置に従っ
て配置されたテスト用のピンボードのピンを別のランド
７に合わせ接触させる。これにより、多層プリント基板
５のランド１へ実装後の実装部品８のＢＧＡ端子９とラ
ンド１のパッド４と間のオープンや、隣接するランド１
のパッド４の間のショート、さらには実装後の多層プリ
ント基板５の機能検査を行うことができる。
をなくして多層プリント基板の部品実装領域を確保し、
不要輻射ノイズレベルや高速信号伝送の遅延も低減さ
せ、部品実装後の機能検査を容易に実現する。 【解決手段】 多層プリント基板５の基板表面側６にラ
ンド１が形成され、基板裏面側６′にもランド１のパッ
ド４と対応する位置関係にブラインドスルーホール10で
接続されたパッド４からなる別のランド７を形成する。
基板裏面側６′の別のランド７のパッド４の配置に従っ
て配置されたテスト用のピンボードのピンを別のランド
７に合わせ接触させる。これにより、多層プリント基板
５のランド１へ実装後の実装部品８のＢＧＡ端子９とラ
ンド１のパッド４と間のオープンや、隣接するランド１
のパッド４の間のショート、さらには実装後の多層プリ
ント基板５の機能検査を行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、部品実装後に機能
検査を行うことができ、高密度実装で高信頼性及び低不
要輻射のフリップチップ実装の多層プリント基板に関す
るものである。
検査を行うことができ、高密度実装で高信頼性及び低不
要輻射のフリップチップ実装の多層プリント基板に関す
るものである。
【０００２】
【従来の技術】従来のこの種のフリップチップ実装の多
層プリント基板としては、例えば、特開平６−75007号
公報に記載されているものがある。この多層プリント基
板は、図３に示した概略構成の正面図のように構成され
ている。図３において、１は実装部品(ＬＳＩ，ＩＣ等
の集積回路を有する電子部品)を基板上に直接接続する
フリップチップによる実装を行うランド、２はフリップ
チップ実装される実装部品のテスト用のランド、３はフ
リップチップ実装のランド１より引き出した配線パター
ン、４は各ランド１，２に設けられ実装部品の各端子と
電気的に接続する表面電極のパッドである。
層プリント基板としては、例えば、特開平６−75007号
公報に記載されているものがある。この多層プリント基
板は、図３に示した概略構成の正面図のように構成され
ている。図３において、１は実装部品(ＬＳＩ，ＩＣ等
の集積回路を有する電子部品)を基板上に直接接続する
フリップチップによる実装を行うランド、２はフリップ
チップ実装される実装部品のテスト用のランド、３はフ
リップチップ実装のランド１より引き出した配線パター
ン、４は各ランド１，２に設けられ実装部品の各端子と
電気的に接続する表面電極のパッドである。
【０００３】図３に示すように構成された従来のフリッ
プチップ実装の多層プリント基板においては、ランド１
より配線パターン３を用いてテスト用のランド２と接続
することにより、ランド１にフリップチップ実装される
実装部品のテスト用のランド２を多層プリント基板上の
他の位置に引き出してある。
プチップ実装の多層プリント基板においては、ランド１
より配線パターン３を用いてテスト用のランド２と接続
することにより、ランド１にフリップチップ実装される
実装部品のテスト用のランド２を多層プリント基板上の
他の位置に引き出してある。
【０００４】そして、そのテスト用のランド２のパッド
４の配置に従ってテストピンを配置したピンボードのピ
ンをテスト用のランド２へ接触させることにより、フリ
ップチップ実装された実装部品を動作させ、実装後の実
装部品の端子とランド１のパッド４とのショートやオー
プンの検査及びフリップチップ実装の多層プリント基板
の機能検査を行っていた。
４の配置に従ってテストピンを配置したピンボードのピ
ンをテスト用のランド２へ接触させることにより、フリ
ップチップ実装された実装部品を動作させ、実装後の実
装部品の端子とランド１のパッド４とのショートやオー
プンの検査及びフリップチップ実装の多層プリント基板
の機能検査を行っていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな構成のフリップチップ実装の多層プリント基板で
は、テスト用のランドをフリップチップ実装のランドか
ら配線パターンを用いて別な場所に引き出さなければな
らず、このために、テスト用のランドを設けるために、
多層プリント基板上の部品実装可能な領域が削られてし
まう、さらには、多層プリント基板のサイズを大きく設
計しなければならず余分にコストがかかっていた。
うな構成のフリップチップ実装の多層プリント基板で
は、テスト用のランドをフリップチップ実装のランドか
ら配線パターンを用いて別な場所に引き出さなければな
らず、このために、テスト用のランドを設けるために、
多層プリント基板上の部品実装可能な領域が削られてし
まう、さらには、多層プリント基板のサイズを大きく設
計しなければならず余分にコストがかかっていた。
【０００６】また、テスト用のランドへ引き出す配線パ
ターンが、フリップチップ実装のランドの各パッドから
配線長が異なって直接引き出されたりする場合には、フ
リップチップ実装されるランドの熱伝導性が各パッドで
異なり、均一な半田付けを行うことができずに実装の信
頼性低下が懸念される。
ターンが、フリップチップ実装のランドの各パッドから
配線長が異なって直接引き出されたりする場合には、フ
リップチップ実装されるランドの熱伝導性が各パッドで
異なり、均一な半田付けを行うことができずに実装の信
頼性低下が懸念される。
【０００７】さらには、多層プリント基板上にフリップ
チップ実装された実装部品の高速信号配線が多数引き出
し配線されることにもなり、不要輻射ノイズレベルが多
くなり、かつ高速信号の伝送において信号遅延も発生し
てしまうという問題があった。
チップ実装された実装部品の高速信号配線が多数引き出
し配線されることにもなり、不要輻射ノイズレベルが多
くなり、かつ高速信号の伝送において信号遅延も発生し
てしまうという問題があった。
【０００８】本発明は、前記従来技術の問題を解決する
ことに指向するものであり、多層プリント基板の表面側
のフリップチップ実装されるランドと、ブラインドスル
ーホールを用いて裏面側の別のランドとを最短距離で接
続することにより、テスト用のランドへの引き出し配線
パターンを用いることなく、多層プリント基板の部品実
装領域を確保して、かつ不要輻射ノイズレベルや高速信
号伝送の遅延も低減して、また、部品実装後の機能検査
も別のランドにピンボードのピンを接触させることで容
易に実現することができるフリップチップ実装の多層プ
リント基板を提供することを目的とする。
ことに指向するものであり、多層プリント基板の表面側
のフリップチップ実装されるランドと、ブラインドスル
ーホールを用いて裏面側の別のランドとを最短距離で接
続することにより、テスト用のランドへの引き出し配線
パターンを用いることなく、多層プリント基板の部品実
装領域を確保して、かつ不要輻射ノイズレベルや高速信
号伝送の遅延も低減して、また、部品実装後の機能検査
も別のランドにピンボードのピンを接触させることで容
易に実現することができるフリップチップ実装の多層プ
リント基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明に係るフリップチップ実装の多層プリント基
板は、電子部品をフリップチップ実装するランドを表面
側に有する多層プリント基板において、電子部品の各端
子と接続されランドを形成する複数のパッドと、多層プ
リント基板の裏面側で前記パッドと対応する位置に設け
られるパッドが形成する別のランドと、ランドの各パッ
ドと別のランドの各パッド間を接続するブラインドスル
ーホールとを備えるように構成したものである。
に、本発明に係るフリップチップ実装の多層プリント基
板は、電子部品をフリップチップ実装するランドを表面
側に有する多層プリント基板において、電子部品の各端
子と接続されランドを形成する複数のパッドと、多層プ
リント基板の裏面側で前記パッドと対応する位置に設け
られるパッドが形成する別のランドと、ランドの各パッ
ドと別のランドの各パッド間を接続するブラインドスル
ーホールとを備えるように構成したものである。
【００１０】前記構成によれば、多層プリント基板の裏
面側に設けられた別のランドによって、機能検査のため
の配線を減らし、電子部品がフリップチップ実装された
後でも機能検査を行うことができる。
面側に設けられた別のランドによって、機能検査のため
の配線を減らし、電子部品がフリップチップ実装された
後でも機能検査を行うことができる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明にお
ける一実施の形態を詳細に説明する。図１は本発明の一
実施の形態におけるフリップチップ実装の多層プリント
基板の概略構成である表面側と裏面側及び実装部品の裏
面側を示した図である。ここで、前記従来例を示す図３
において説明した構成部材に対応し実質的に同等の機能
を有するものには同一の符号を付してこれを示す。図１
において、１はランド、４はパッド、５は多層プリント
基板、６は多層プリント基板５の基板表面側、６′は多
層プリント基板５の基板裏面側、７は基板裏面側６′に
ランド１のパッド４と対応する位置関係の配置となるよ
うに形成されテスト用に使用される別のランド、８は実
装部品、９は実装部品８のボールグリッドアレイ(以
下、ＢＧＡという)端子である。
ける一実施の形態を詳細に説明する。図１は本発明の一
実施の形態におけるフリップチップ実装の多層プリント
基板の概略構成である表面側と裏面側及び実装部品の裏
面側を示した図である。ここで、前記従来例を示す図３
において説明した構成部材に対応し実質的に同等の機能
を有するものには同一の符号を付してこれを示す。図１
において、１はランド、４はパッド、５は多層プリント
基板、６は多層プリント基板５の基板表面側、６′は多
層プリント基板５の基板裏面側、７は基板裏面側６′に
ランド１のパッド４と対応する位置関係の配置となるよ
うに形成されテスト用に使用される別のランド、８は実
装部品、９は実装部品８のボールグリッドアレイ(以
下、ＢＧＡという)端子である。
【００１２】また、図２は本実施の形態におけるフリッ
プチップ実装の多層プリント基板(６層配線パターンの
例)及び実装部品を示す断面図である。図２において、
１はランド、４はパッド、５は多層プリント基板、６は
基板表面側、６′は基板裏面側、７は別のランド、８は
実装部品、９はＢＧＡ端子、10は実装部品のランド１や
テスト用に使用される別のランド７の対応する位置の各
パッド４を接続するブラインドスルーホールである。ま
た、Ｌ１は基板表面側６に形成される第１層パターン、
Ｌ２，Ｌ３，Ｌ４，Ｌ５は多層プリント基板５の内層パ
ターンである第２，第３，第４，第５層パターン、Ｌ６
は基板裏面側６′に形成される第６層パターンである。
プチップ実装の多層プリント基板(６層配線パターンの
例)及び実装部品を示す断面図である。図２において、
１はランド、４はパッド、５は多層プリント基板、６は
基板表面側、６′は基板裏面側、７は別のランド、８は
実装部品、９はＢＧＡ端子、10は実装部品のランド１や
テスト用に使用される別のランド７の対応する位置の各
パッド４を接続するブラインドスルーホールである。ま
た、Ｌ１は基板表面側６に形成される第１層パターン、
Ｌ２，Ｌ３，Ｌ４，Ｌ５は多層プリント基板５の内層パ
ターンである第２，第３，第４，第５層パターン、Ｌ６
は基板裏面側６′に形成される第６層パターンである。
【００１３】なお、本実施の形態におけるブラインドス
ルーホール10は、例えばプリント基板の表面と裏面の各
配線パターンを接続して、さらに電子部品のリード(端
子)部と接続するため設けられる穴のあいたスルーホー
ルにおいて、ＢＧＡ端子９を有する実装部品８が実装さ
れるランド１に設けられる穴のあいていないスルーホー
ルである。
ルーホール10は、例えばプリント基板の表面と裏面の各
配線パターンを接続して、さらに電子部品のリード(端
子)部と接続するため設けられる穴のあいたスルーホー
ルにおいて、ＢＧＡ端子９を有する実装部品８が実装さ
れるランド１に設けられる穴のあいていないスルーホー
ルである。
【００１４】次に、以上のように構成された本実施の形
態の動作を図１，図２を参照して説明する。まず、フリ
ップチップ実装の多層プリント基板５においては、基板
表面側６にはフリップチップ実装のランド１が形成され
ており、かつ基板裏面側６′にもランド１のパッド４と
対応する位置関係となるような別のランド７が形成され
ている。
態の動作を図１，図２を参照して説明する。まず、フリ
ップチップ実装の多層プリント基板５においては、基板
表面側６にはフリップチップ実装のランド１が形成され
ており、かつ基板裏面側６′にもランド１のパッド４と
対応する位置関係となるような別のランド７が形成され
ている。
【００１５】ここで、基板表面側６に形成されたフリッ
プチップ実装されるランド１と、基板裏面側６′に形成
され基板表面側６のランド１と対応する位置関係となる
別のランド７の各パッド４は、ブラインドスルーホール
10によってそれぞれ接続されており、また、実装部品８
の電源や信号配線は、ブラインドスルーホール10と第２
層パターンＬ２，第３層パターンＬ３，第４層パターン
Ｌ４，第５層パターンＬ５の各内層パターンとによって
配線されて回路が構成されている。
プチップ実装されるランド１と、基板裏面側６′に形成
され基板表面側６のランド１と対応する位置関係となる
別のランド７の各パッド４は、ブラインドスルーホール
10によってそれぞれ接続されており、また、実装部品８
の電源や信号配線は、ブラインドスルーホール10と第２
層パターンＬ２，第３層パターンＬ３，第４層パターン
Ｌ４，第５層パターンＬ５の各内層パターンとによって
配線されて回路が構成されている。
【００１６】また、基板裏面側６′には基板表面側６の
ランド１と対応する位置に別のランド７が形成され、そ
れぞれのランド１と別のランド７がブラインドスルーホ
ール10により接続されていることから、この基板裏面側
６′の別のランド７のパッド配置に従って配置されたテ
スト用のピンボードのピンを別のランド７に合わせ接触
させることで、実装された実装部品８のＢＧＡ端子９の
それぞれに対応させ、ピンボードのピンを接触させたの
と同じ状態を得ることができる。
ランド１と対応する位置に別のランド７が形成され、そ
れぞれのランド１と別のランド７がブラインドスルーホ
ール10により接続されていることから、この基板裏面側
６′の別のランド７のパッド配置に従って配置されたテ
スト用のピンボードのピンを別のランド７に合わせ接触
させることで、実装された実装部品８のＢＧＡ端子９の
それぞれに対応させ、ピンボードのピンを接触させたの
と同じ状態を得ることができる。
【００１７】したがって、多層プリント基板５のフリッ
プチップ実装されるランド１へ実装部品８を実装した
後、実装部品８のＢＧＡ端子９とランド１のパッド４と
間のオープンや、隣接するランド１のパッド４の間のシ
ョート、さらには、実装部品８の実装後の多層プリント
基板５の機能検査を行うことができる。
プチップ実装されるランド１へ実装部品８を実装した
後、実装部品８のＢＧＡ端子９とランド１のパッド４と
間のオープンや、隣接するランド１のパッド４の間のシ
ョート、さらには、実装部品８の実装後の多層プリント
基板５の機能検査を行うことができる。
【００１８】以上のことから、実装部品８を実装するラ
ンド１からテスト用のランドへ接続する引き出し配線パ
ターンを用いることなく、ブラインドスルーホール10に
より最短距離で直接テスト用に使用される別のランド７
へ接続されるため、多層プリント基板５の部品実装可能
な領域を確保して、より高密度な実装をすることができ
る。また、フリップチップ実装されるランド１から直接
のパターン引き出しが行われるような配線パターンが無
いので、熱伝導性をランド１の各パッド４で均一にする
ことができ、実装部品８の半田付けの信頼性が向上す
る。さらに、不要輻射ノイズレベルを低減し、かつ高速
信号伝送の遅延をも低減させることができる。
ンド１からテスト用のランドへ接続する引き出し配線パ
ターンを用いることなく、ブラインドスルーホール10に
より最短距離で直接テスト用に使用される別のランド７
へ接続されるため、多層プリント基板５の部品実装可能
な領域を確保して、より高密度な実装をすることができ
る。また、フリップチップ実装されるランド１から直接
のパターン引き出しが行われるような配線パターンが無
いので、熱伝導性をランド１の各パッド４で均一にする
ことができ、実装部品８の半田付けの信頼性が向上す
る。さらに、不要輻射ノイズレベルを低減し、かつ高速
信号伝送の遅延をも低減させることができる。
【００１９】また、テスト用に使用する別のランド７は
実装部品８のランド１と対応する位置関係であるため、
端子配置が非常にわかりやすく、これにテスト用のピン
ボードのピンを接触させることで部品実装後の機能検査
も容易に実現することが可能となる。
実装部品８のランド１と対応する位置関係であるため、
端子配置が非常にわかりやすく、これにテスト用のピン
ボードのピンを接触させることで部品実装後の機能検査
も容易に実現することが可能となる。
【００２０】なお、本実施の形態において多層プリント
基板５の配線パターンの層を６層のものを例として説明
したが、この例に限ることではなく４層以上の多層プリ
ント基板としても同様な効果が得られることはいうまで
もない。
基板５の配線パターンの層を６層のものを例として説明
したが、この例に限ることではなく４層以上の多層プリ
ント基板としても同様な効果が得られることはいうまで
もない。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
多層プリント基板の基板表面側に設けられたフリップチ
ップ実装されるランドと、基板裏面側のフリップチップ
実装されるランドに対応する位置関係に設けられた別の
ランドとにより、基板表面側のランドからテスト用のラ
ンドへの引き出し配線パターンを用いることなく、直接
ブラインドスルーホールによってテスト用に使用される
基板裏面側の別のランドとを最短距離で接続することが
できるため、多層プリント基板の部品実装可能な領域を
確保することができ、より高密度実装が可能である。
多層プリント基板の基板表面側に設けられたフリップチ
ップ実装されるランドと、基板裏面側のフリップチップ
実装されるランドに対応する位置関係に設けられた別の
ランドとにより、基板表面側のランドからテスト用のラ
ンドへの引き出し配線パターンを用いることなく、直接
ブラインドスルーホールによってテスト用に使用される
基板裏面側の別のランドとを最短距離で接続することが
できるため、多層プリント基板の部品実装可能な領域を
確保することができ、より高密度実装が可能である。
【００２２】また、基板サイズを小さく設計することが
できるため、多層プリント基板のコストダウンを図るこ
とができ、テスト用のランドへパッドから直接の引き出
し配線パターンがないため、フリップチップ実装のラン
ドの熱伝導性を均一にすることができ、部品実装の半田
付けによる信頼性が向上する。
できるため、多層プリント基板のコストダウンを図るこ
とができ、テスト用のランドへパッドから直接の引き出
し配線パターンがないため、フリップチップ実装のラン
ドの熱伝導性を均一にすることができ、部品実装の半田
付けによる信頼性が向上する。
【００２３】さらに、フリップチップ実装のランドとの
信号配線は、最短距離でテスト用に使用される別のラン
ドと接続されているため、不要輻射ノイズレベルや高速
信号伝送の遅延も低減することができ、高速信号動作を
可能とする回路設計が実現できる。
信号配線は、最短距離でテスト用に使用される別のラン
ドと接続されているため、不要輻射ノイズレベルや高速
信号伝送の遅延も低減することができ、高速信号動作を
可能とする回路設計が実現できる。
【００２４】また、テスト用に使用される別のランドが
フリップチップ実装のランドと対応する位置関係にある
ため、端子配置が非常にわかりやすく、これにテスト用
のピンボードのピンを接触させることで、部品実装後の
機能検査も容易に行うことができるという効果を奏す
る。
フリップチップ実装のランドと対応する位置関係にある
ため、端子配置が非常にわかりやすく、これにテスト用
のピンボードのピンを接触させることで、部品実装後の
機能検査も容易に行うことができるという効果を奏す
る。
【図１】本発明の一実施の形態におけるフリップチップ
実装の多層プリント基板の概略構成である表面側と裏面
側および実装部品の裏面側を示した図である。
実装の多層プリント基板の概略構成である表面側と裏面
側および実装部品の裏面側を示した図である。
【図２】本実施の形態におけるフリップチップ実装の多
層プリント基板(６層配線パターンの例)及び実装部品を
示す断面図である。
層プリント基板(６層配線パターンの例)及び実装部品を
示す断面図である。
【図３】従来のフリップチップ実装の多層プリント基板
の概略構成を示す正面図である。
の概略構成を示す正面図である。
１…ランド、 ２…テスト用のランド、 ３…配線パタ
ーン、 ４…パッド、５…多層プリント基板、 ６…基
板表面側、 ６′…基板裏面側、 ７…別のランド、
８…実装部品、 ９…ＢＧＡ端子、 10…ブラインドス
ルーホール、Ｌ１…第１層パターン、 Ｌ２…第２層パ
ターン、 Ｌ３…第３層パターン、Ｌ４…第４層パター
ン、 Ｌ５…第５層パターン、 Ｌ６…第６層パター
ン。
ーン、 ４…パッド、５…多層プリント基板、 ６…基
板表面側、 ６′…基板裏面側、 ７…別のランド、
８…実装部品、 ９…ＢＧＡ端子、 10…ブラインドス
ルーホール、Ｌ１…第１層パターン、 Ｌ２…第２層パ
ターン、 Ｌ３…第３層パターン、Ｌ４…第４層パター
ン、 Ｌ５…第５層パターン、 Ｌ６…第６層パター
ン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/34 ５０５ Ｈ０１Ｌ 23/12 Ｎ
Claims (1)
- 【請求項１】 電子部品をフリップチップ実装するラン
ドを表面側に有する多層プリント基板において、前記電
子部品の各端子と接続され前記ランドを形成する複数の
パッドと、前記多層プリント基板の裏面側で前記パッド
と対応する位置に設けられるパッドが形成する別のラン
ドと、前記ランドの各パッドと前記別のランドの各パッ
ド間を接続するブラインドスルーホールとを備え、前記
多層プリント基板の裏面側に設けられた別のランドによ
って、機能検査のための配線を減らし、前記電子部品が
フリップチップ実装された後でも前記機能検査を行うこ
とができることを特徴とするフリップチップ実装の多層
プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9271204A JPH11112152A (ja) | 1997-10-03 | 1997-10-03 | フリップチップ実装の多層プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9271204A JPH11112152A (ja) | 1997-10-03 | 1997-10-03 | フリップチップ実装の多層プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11112152A true JPH11112152A (ja) | 1999-04-23 |
Family
ID=17496808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9271204A Pending JPH11112152A (ja) | 1997-10-03 | 1997-10-03 | フリップチップ実装の多層プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11112152A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001174657A (ja) * | 1999-12-21 | 2001-06-29 | Toppan Printing Co Ltd | 光配線層、光・電気配線基板及び実装基板 |
| KR100716805B1 (ko) | 2004-12-07 | 2007-05-09 | 삼성전기주식회사 | 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법 |
| US7410837B2 (en) | 2005-12-16 | 2008-08-12 | Shinko Electric Industries Co., Ltd. | Method of manufacturing mounting substrate |
| KR101166645B1 (ko) | 2009-11-09 | 2012-07-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 전기특성 측정기판 |
| KR20190049826A (ko) * | 2017-07-28 | 2019-05-09 | 빅토리 자이언트 테크놀로지 (후이저우) 컴퍼니.,리미티드. | 다기능 회로판 검출 모듈 및 검출 방법 |
| JP2024151105A (ja) * | 2023-04-11 | 2024-10-24 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-10-03 JP JP9271204A patent/JPH11112152A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001174657A (ja) * | 1999-12-21 | 2001-06-29 | Toppan Printing Co Ltd | 光配線層、光・電気配線基板及び実装基板 |
| KR100716805B1 (ko) | 2004-12-07 | 2007-05-09 | 삼성전기주식회사 | 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법 |
| US7410837B2 (en) | 2005-12-16 | 2008-08-12 | Shinko Electric Industries Co., Ltd. | Method of manufacturing mounting substrate |
| KR101166645B1 (ko) | 2009-11-09 | 2012-07-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 전기특성 측정기판 |
| KR20190049826A (ko) * | 2017-07-28 | 2019-05-09 | 빅토리 자이언트 테크놀로지 (후이저우) 컴퍼니.,리미티드. | 다기능 회로판 검출 모듈 및 검출 방법 |
| JP2024151105A (ja) * | 2023-04-11 | 2024-10-24 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1705967B1 (en) | Off-grid decoupling capacitor of ball grid array (BGA) devices and method | |
| JP2000307005A (ja) | 半導体集積回路およびプリント配線基板ならびに電子機器 | |
| JPH10341080A (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法 | |
| US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
| US5473190A (en) | Tab tape | |
| US5929646A (en) | Interposer and module test card assembly | |
| JP3228841B2 (ja) | シールド装置 | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| JP2856195B2 (ja) | 回路基板に対するデバイスの実装構造 | |
| US6657133B1 (en) | Ball grid array chip capacitor structure | |
| US20220148962A1 (en) | Connection of several circuits of an electronic chip | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
| TWI444115B (zh) | 印刷電路板和晶片系統 | |
| JP2002111260A (ja) | 電子機器の放熱構造 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| US8530754B2 (en) | Printed circuit board having adaptable wiring lines and method for manufacturing the same | |
| JPH0555719A (ja) | 回路基板装置 | |
| JP2000091463A (ja) | Ｂｇａパッケージ | |
| JP3019027B2 (ja) | リジッド・フレキシブル基板を用いたｉｃパッケージの構造 | |
| JPS5812468Y2 (ja) | プリント配線板の放熱装置 | |
| JPS6057999A (ja) | 多層配線板 | |
| JP2723514B2 (ja) | 半導体装置 | |
| JPH08779Y2 (ja) | 多層プリント板 |