JPH11112313A - 半導体回路及びパワートランジスタ保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 パワートランジスタの過電流状態の検出をよ
り早いタイミングで行うことにより、過電流時のターン
オフサージ電圧の発生を抑える。 【解決手段】 ＩＧＢＴ１に流れる主電流を監視し、Ｉ
ＧＢＴ１の動作が過電流状態になり、且つ、ＩＧＢＴ１
の制御端子Ｇに印加される制御電圧がそのしきい値電圧
以上である時に、判定回路１０は、ＩＧＢＴ１が過電流
状態にあるものと判定し、ＩＧＢＴ１をオフ状態にする
と共に、その判定結果を出力信号としてエラー出力端子
９より外部のマイクロコンピュータへ出力する。この出
力信号を受けて、当該マイクロコンピュータは、直ちに
ＩＧＢＴ１及び他のＩＧＢＴの駆動信号をオフ信号レベ
ルに固定してこれらのＩＧＢＴを遮断し、ＩＧＢＴ１の
主電流がより大きな値の過電流になってしまうことから
ＩＧＢＴ１を保護する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パワートランジ
スタに流れる主電流が過電流状態になるのを検出する回
路に関するものであり、更に過電流状態の検出に基づ
き、当該パワートランジスタ自身を過電流から保護する
とともに、他のパワートランジスタの駆動をも制御す
る、半導体回路に関している。本発明は、例えば電動機
のインバータ回路に適用可能な技術である。

【０００２】

【従来の技術】

（従来の技術１）パワートランジスタの１つであるＩＧ
ＢＴの、従来の過電流保護回路を、図１１〜図１２に基
づき説明する。

【０００３】図１１は、従来のＩＧＢＴの過電流保護回
路を含む、ＩＧＢＴの駆動回路装置のブロック図を示
す。但し、図１１の回路自体は本願出願人のノウハウ技
術ないし内部技術に関しており、非公知のものである。

【０００４】同図１１において、符号１Ｐはパワートラ
ンジスタであるＩＧＢＴ（そのコレクタは図示しないイ
ンダクタンスとフリーホイールダイオードに接続されて
いる）、２Ｐは電流検出回路、３Ｐは過電流検出回路
（比較回路）、４Ｐは過電流判定回路（ＡＮＤ回路）、
５Ｐはエラー出力端子、６Ｐは入力端子、７ＰはＩＧＢ
Ｔ駆動回路、８Ｐはゲート抵抗、である。

【０００５】ここで、本回路の特徴は、過電流判定回
路４Ｐの一方の入力端が、ノードＮ１Ｐで入力端子６Ｐ
に接続された入力信号線１５Ｐに接続されている点、及
び同回路４Ｐの出力ノードＮ２Ｐより分岐した出力信
号線１３ＰはＩＧＢＴ駆動回路７ＰのＮＯＲ回路の一方
の入力端に接続されている点にある。

【０００６】今、入力端子６Ｐに”Ｈ”レベルの信号を
入力すると、ＩＧＢＴ駆動回路７Ｐは”Ｈ”レベルの信
号を出力し、ＩＧＢＴ１Ｐのゲートはゲート抵抗８を介
して”Ｈ”レベルになり、ＩＧＢＴ１Ｐはオン状態にな
る。また、この状態から入力端子６Ｐに”Ｌ”レベルの
信号を入力すると、ＩＧＢＴ駆動回路７Ｐは”Ｌ”レベ
ルの信号を出力し、ＩＧＢＴ１Ｐのゲートはゲート抵抗
８を介して”Ｌ”レベルになり、ＩＧＢＴ１Ｐはオフ状
態になる。この状態の変化を、図１２（ａ）〜（ｇ）の
タイミングチャートに示す。

【０００７】図１２（ａ）〜（ｇ）に示すように、入力
端子６Ｐにオン信号レベルである”Ｈ”レベルの入力信
号を入力してからＩＧＢＴ１Ｐがオフ状態からオン状態
に変化するまでには、オン遅延時間ＯＮＤがある。ま
た、入力端子６Ｐにオフ信号レベルである”Ｌ”レベル
の入力信号を入力してからＩＧＢＴ１Ｐがオン状態から
オフ状態に変化するまでには、オフ遅延時間ＯＦＤがあ
る。これらの遅延時間ＯＮＤ，ＯＦＤの発生は、ＩＧＢ
Ｔ駆動回路７Ｐに起因している。

【０００８】今、入力端子６Ｐに”Ｈ”レベルの入力信
号を入力すると、ＩＧＢＴ１はオン遅延時間ＯＮＤの経
過後にオン状態となり、そのときにＩＧＢＴ１Ｐに流れ
ている電流は電流検出回路２Ｐにより監視される。そし
て、ＩＧＢＴ１Ｐに流れている電流が過電流状態になっ
たことを過電流検出回路３Ｐが検出すると、そのときに
入力信号がオン信号であるときにのみ、過電流判定回路
４Ｐは”Ｈ”レベルの信号を出力することにより、ＩＧ
ＢＴ駆動回路７Ｐの出力を”Ｌ”レベルに制御し、これ
によりＩＧＢＴ１Ｐのゲートを遮断してＩＧＢＴ１Ｐを
オフ状態にする。と同時に、同回路４Ｐは、エラー出力
端子５より外部へ、ＩＧＢＴ１Ｐが過電流状態であるこ
とを知らせる。図１２では、このエラー出力状態は、３
回目のオン信号が入力している場合に過電流状態が発生
し検出される状態として示されている。

【０００９】ここでは、電流検出回路２Ｐの構成には抵
抗を用いているので、その抵抗の両端の電圧が過電流検
出回路３Ｐで設定されているしきい値電圧よりも大きく
なった場合に、過電流検出回路３Ｐは過電流状態を検出
する。この抵抗での発生電圧を大きく設定すると当該抵
抗でのパワーロスが大きくなるため、出来るだけ小さい
電圧を発生させるよう当該抵抗の値を設定している。と
ころが、もしＩＧＢＴ１Ｐがオフ状態にあるときに電流
検出回路２Ｐの抵抗にノイズが乗り、そのノイズが過電
流検出回路３Ｐの設定電圧以上であった場合には、ノイ
ズを過電流として検出してしまう。これを防ぐために
は、入力端子にオン信号レベルの入力信号が入力されて
いるときにだけ過電流を検出するようにすれば、ＩＧＢ
Ｔの動作がオフ時のときに、ノイズに起因して過電流状
態を検出してしまうという誤判定の発生を防ぐことがで
きる。そこで、図１１の回路では、ノードＮ１Ｐと回路
４Ｐの一方の入力端とを信号線１５Ｐでつなぐことで、
入力端子６Ｐにオン信号レベル（”Ｈ”レベル）の入力
信号が入力され、かつ、過電流検出器３Ｐが過電流を検
出したときに（”Ｈ”レベル出力）、過電流判定回路４
ＰはＩＧＢＴ１Ｐが過電流状態にあると判定している。

【００１０】（従来の技術２−先行文献）又、先行文献
によって公知となったパワートランジスタの過電流保護
回路としては、例えば、特開平７−１８３７８１号公
報、特開平６−２７６０７３号公報、特開平６−２
７６０７３号公報がある。

【００１１】上記文献では、ＩＧＢＴに流れる電流を
電流検出抵抗で電圧値として検出し、過電流状態を検出
したときにその電圧で以て制御サイリスタをオン状態と
することで、ＩＧＢＴに対してターンオフの指令を発し
ている。

【００１２】文献では、ＩＧＢＴに流れる電流とＩＧ
ＢＴの駆動回路の入力信号の一部とに基づいて、ＩＧＢ
Ｔに流れる電流が短絡事故により過電流状態となったか
否かを検出している。この機能は、上述した図１１の回
路のそれと等価である。但し、文献では、ＩＧＢＴが
オン状態にあるときに事故に起因して流れる過電流から
ＩＧＢＴを保護することに、その主眼が置かれている。

【００１３】又、文献は、ＩＧＢＴに流れる電流のみ
を検出することで過電流状態の発生を判定し、これによ
りＩＧＢＴの駆動電圧を制御している。本文献もま
た、オン時の短絡事故による過電流の検出に着眼点があ
る。

【００１４】

【発明が解決しようとする課題】しかし、図１１に示し
た過電流保護回路では、信号線１５Ｐを設けたことによ
り、新たな問題点を顕在化させるに至っている。この点
を、図１１及び図１３（ａ）〜（ｇ）のタイミングチャ
ートを参照しつつ、以下に説明する。

【００１５】今、入力信号がオン信号レベルである”
Ｈ”レベルからオフ信号レベルである”Ｌ”レベルに変
化し、ＩＧＢＴ１Ｐがオン状態からオフ状態に移行する
オフ遅延時間ＯＦＤが経過する前に（時刻Ｔ１）、ＩＧ
ＢＴ１Ｐに流れている電流が過電流状態になった場合を
考える。このとき、電流検出回路２ＰはＩＧＢＴ１Ｐに
過電流が流れていることを示す電圧を過電流検出回路４
Ｐの入力端に出力し、その結果、回路４Ｐは“Ｈ”レベ
ルの出力信号を出力するが、この時点では入力信号がオ
フ信号レベルである”Ｌ”レベルにあるため、過電流判
定回路４ＰはＩＧＢＴ１Ｐに流れている電流が過電流で
あるとは認識せず、ＩＧＢＴ１Ｐが過電流状態にあると
いう判定結果、つまりエラー出力を外部に知らせること
ができないという事態が生ずる。その結果、その時刻Ｔ
１以後も入力信号の供給は遮断されないこととなり、そ
の後再び入力信号がオン信号レベルに変化すると、過電
流判定回路４Ｐは、再びＩＧＢＴ１Ｐがオン状態になり
過電流が流れたときのタイミング、即ち、時刻Ｔ２にお
いて、ようやく外部へ過電流状態の発生を知らせること
が可能となる。その結果、外部から供給される入力信号
は、それ以降になってオフ信号レベルに固定される。こ
のため、主電流がより一層大きな電流値となった、時刻
Ｔ２の状態でＩＧＢＴ１Ｐをターンオフすることとなる
ので、大きなサージ電圧が必然的に発生してしまう。し
かも、そのタイミングで図示しないオン状態にある他の
ＩＧＢＴをもターンオフすることとなってしまう。

【００１６】このような問題点は、既述した先行文献
〜においても同様に生ずるが、これらの文献〜で
は、そのような問題点は提示されていない。しかも、先
行文献では、ＩＧＢＴがオフ時に、ノイズによって誤
った過電流状態の検出を外部へ出力してしまうという問
題点が未解決のまま残ってしまう。従って、これらの文
献〜は本問題点の解決手段にはならない。

【００１７】図１１〜図１３の例で説明したように、従
来の過電流保護回路では、入力信号がオン信号であり、
かつ、過電流検出器（抵抗）が過電流状態を検出したと
きに、エラー出力端子よりパワートランジスタが過電流
状態であることを外部に知らせているため、パワートラ
ンジスタがオン動作からオフ動作へと移行するまでの間
に過電流状態が発生したときには、その発生タイミング
において、過電流状態の発生を検出することができず、
次のオン信号レベルの入力信号の入力後、オン遅延時間
だけ経過した時点、即ち、再びパワートランジスタが過
電流状態になった時点で、ようやく過電流状態が検出さ
れ、その結果が外部へ知らせるという事態が生じてい
る。この検出タイミングの遅延は、その間にパワートラ
ンジスタに流れる電流値が上昇するので、当該主電流の
値が過電流検出レベル（基準レベル）よりも更に一層大
きな電流値となった状態ないしタイミングにおいて、当
該パワートランジスタをターンオフ状態へと制御してし
まうという事態をもたらす。

【００１８】かかる問題点は、負荷がモータ等の負荷装
置のインダクタンス成分の場合のみならず、負荷が抵抗
の場合にも生じうる問題点であり、パワートランジスタ
を用いたスイッチング回路において過電流が発生すると
きに一般的に生じうる問題点でもあると言える。

【００１９】本発明は、かかる懸案事項を解決すべくな
されたものである。

【００２０】その第１の目的とするところは、パワート
ランジスタがオン動作時にある場合のみならず、パワー
トランジスタがオン動作からオフ動作へ移行するときに
おいても、過電流状態が発生したときには、その発生タ
イミングにおいて確実に過電流状態の検出を可能とし、
且つその発生タイミング近傍においてパワートランジス
タ自身をそれ以降遮断し続けて、大きなサージ電圧の発
生を防止すると共に、パワートランジスタを過電流から
より早い時期に保護することにある。

【００２１】更に第２の目的は、そのタイミングで、検
出した過電流状態の発生をエラーとして他のパワートラ
ンジスタの駆動制御系へ知らせることである。

【００２２】そして、上記制御系を介して他のパワート
ランジスタをも同様に遮断し、他のパワートランジスタ
におけるターンオフ時のサージ電圧をも抑制することに
ある。

【００２３】

【課題を解決するための手段】請求項１に記載の発明の
半導体回路は、負荷に接続された第１主電極と、第２主
電極と、制御電極とを備え、前記制御電極に印加される
制御電圧がしきい値電圧以上のときに前記第１主電極と
前記第２主電極との間に主電流を流すパワートランジス
タと、交互に周期的に変動するオン信号レベルとオフ信
号レベルとを有する外部の入力信号を受信して伝達する
入力信号線と、前記入力信号線に接続された入力端と前
記パワートランジスタの前記制御電極に接続された出力
端とを備え、前記入力信号のレベルが前記オン信号レベ
ルのときには前記入力信号の入力時からオン遅延時間だ
け遅延した後に前記しきい値電圧以上の前記制御電圧を
前記出力端より出力し、前記入力信号の前記レベルが前
記オフ信号レベルのときには前記入力信号の入力時から
オフ遅延時間だけ遅延した後に前記しきい値電圧未満の
前記制御電圧を前記出力端より出力する、駆動回路と、
前記パワートランジスタの前記主電流と前記制御電圧と
をその入力信号として、前記制御電圧が前記しきい値電
圧以上であり、且つ前記主電流が所定のしきい値電流以
上にあることを検出したときに前記パワートランジスタ
が過電流状態にあると判定する判定回路とを備える。

【００２４】請求項２に記載の発明では、請求項１記載
の半導体回路において、前記判定回路は、前記制御電圧
と前記しきい値電圧との第１比較、及び前記主電流と前
記しきい値電流との第２比較を実行し、前記第１比較の
結果と前記第２比較の結果とに基づいて前記過電流状態
の発生を判定することを特徴とする。

【００２５】請求項３に記載の発明では、請求項１又は
２記載の半導体回路において、前記判定回路の出力端に
接続され、前記判定回路の判定結果を与える出力信号を
エラー検出信号として出力する出力信号線を更に備える
ことを特徴とする。

【００２６】請求項４に記載の発明では、請求項３に記
載の半導体回路において、前記入力信号線と前記出力信
号線とに接続され、前記エラー検出信号が前記パワート
ランジスタが前記過電流状態にあることを示すときに
は、前記エラー検出信号の入力タイミングに応じて、前
記入力信号のレベルを前記オフ信号レベルに固定する制
御回路とを更に備えることを特徴とする。

【００２７】請求項５に記載の発明では、請求項４に記
載の半導体回路において、前記パワートランジスタと共
に外部の負荷装置を駆動するための他のパワートランジ
スタと、前記制御回路にその入力端が接続され、前記制
御回路が出力する、前記オン信号レベルと前記オフ信号
レベルとを交互に変動する、他の入力信号を受けて、前
記他のパワートランジスタを駆動する他の駆動回路とを
更に備え、前記制御回路は、前記エラー検出信号が前記
パワートランジスタが前記過電流状態にあることを示す
ときには、前記エラー検出信号の入力タイミングに応じ
て、前記他の入力信号のレベルを前記オフ信号レベルに
固定することを特徴とする。

【００２８】請求項６に記載の発明では、請求項１乃至
５の何れかに記載の半導体回路において、前記駆動回路
は前記判定回路の前記出力端にも接続されており、前記
入力信号の前記レベルが前記オン信号レベルにあり且つ
前記判定回路の前記判定結果が前記過電流状態の検出を
与えるときには、前記しきい値電圧以上にある前記制御
電圧を前記しきい値電圧未満の電圧に変更することを特
徴とする。

【００２９】請求項７に記載の発明は、負荷に接続され
たパワートランジスタを過電流状態から保護する回路で
あって、前記パワートランジスタの制御電圧を示す第１
入力信号と前記パワートランジスタに流れる主電流を示
す第２入力信号とに基づいて、前記主電流が前記過電流
状態にあることを検出し、その検出結果を外部へ出力す
ることを特徴とする。

【００３０】

【発明の実施の形態】既述した問題点を解決するため
に、本実施の形態に係る半導体回路では、パワートラ
ンジスタの制御電極に印加される制御電圧がそのパワー
トランジスタのしきい値電圧以上であり、かつ、過電
流検出器が過電流状態を検出したときに、パワートラン
ジスタが過電流状態にあるものと判定し、かつ、その検
出タイミングに応じて当該パワートランジスタ及び他の
パワートランジスタを遮断するように構成している。こ
れにより、当該パワートランジスタを過電流状態の発生
後より早い時期において過電流から保護することが可能
になる共に、大きなターンオフサージ電圧の発生が抑え
られる。以下、本半導体回路のかかる特徴を添付図面に
基づき具体的に説明する。

【００３１】（実施の形態１）図１は、三相交流モータ
Ｍ（負荷装置に該当）を駆動するためのインバータ回路
として用いられる場合の、本発明に係る半導体回路を示
すブロック図である。

【００３２】同図１に示す通り、本半導体回路は、第１
インバータ回路部ＩＮＶＵ，第２インバータ回路部ＩＮ
ＶＶ，第３インバータ回路部ＩＮＶＷ及びマイクロコン
ピュータ２１とに大別される。各インバータ回路部ＩＮ
ＶＵ〜ＩＮＶＷは、三相交流モータＭの各コイルないし
各インダクタンス成分ＬＵ，ＬＶ，ＬＷに接続された出
力端子Ｕ，Ｖ，Ｗを有しており、各回路部ＩＮＶＵ〜Ｉ
ＮＶＷ内の回路構成は同一である。そのため、図１で
は、便宜上、第１インバータ回路部ＩＮＶＵについての
み、その内部構成を示している。

【００３３】各インバータ回路部ＩＮＶＵ〜ＩＮＶＷの
内部構成は、対応する出力端子Ｕ（Ｖ，Ｗ）において互
いに接続された、高電位側のスイッチング素子としての
パワートランジスタ１Ａと、低電位側のスイッチング素
子としてのパワートランジスタ１とに対応して、２つの
過電流保護回路に大別される。尚、ここでは、パワート
ランジスタはいずれもＩＧＢＴであり、特に図１の例で
は、センス端子Ｓ付きのものである。上記の両保護回路
での相違点は、ＩＧＢＴ１のコレクタ端子Ｃが出力端子
Ｕを介してモータＭ側のインダクタンス成分（Ｌ）とフ
リーホイールダイオード２３とに接続されているのに対
して、他のＩＧＢＴ１Ａの方では、そのエミッタ端子Ｅ
が出力端子Ｕを介してモータＭ側のインダクタンス成分
（Ｌ’）とフリーホイールダイオード２３Ａとに接続さ
れている点にあり、それ以外の点は両保護回路では同一
である。そこで、以下では、過電流からＩＧＢＴ１を保
護するための保護回路２０について、その構成とその動
作を後述する図２以下の図面において説明することと
し、ＩＧＢＴ１Ａの保護回路内の各要素は、同回路２０
内の対応する各要素の符号の右側に記号Ａを付すること
で表わしている。

【００３４】保護回路２０（２０Ａ）は、入力端子６
（６Ａ）とエラー出力端子９（９Ａ）とを有しており、
マイクロコンピュータ２２、主としてその制御部２２
（ＣＰＵ等より成る）より出力される入力信号ＶＩＮ１
（ＶＩＮ１Ａ）を、その入力端子６（６Ａ）において受
信する。又、そのエラー出力端子９（９Ａ）より、保護
回路２０は、パルス信号であるエラー検出信号ＶＯ１
（ＶＯ１Ａ）を出力する。ここでは、同検出信号ＶＯ１
（ＶＯ１Ａ）は一旦タイマ２４に入力され、タイマ２４
は、信号ＶＯ１（ＶＯ１Ａ）のパルスのduration time
を適切な値に調節した上で、再びそれをエラー検出信号
ＶＯ１１（ＶＯ１Ａ１）として制御部２２へ出力する。

【００３５】このエラー検出信号ＶＯ１１（ＶＯ１Ａ
１）の入力を受けて、制御部２２は、ＩＧＢＴ１及びそ
れ以外の他のＩＧＢＴのゲートを遮断してそれ以降、こ
れらのＩＧＢＴを全てオフ状態に固定すべく、それらの
ＩＧＢＴ（１，１Ａ，…）を駆動している各インバータ
回路部内のＩＧＢＴ駆動回路７（７Ａ）に対して、オフ
信号レベル（”Ｌ”）に固定された入力信号ＶＩＮ１〜
ＶＩＮ３Ａを直ちに出力する。

【００３６】各保護回路のＩＧＢＴの負荷の値は、全て
のＩＧＢＴの駆動制御いかんによって定まり、インダク
タンス成分ＬＵ，ＬＶ，ＬＷに基づき個々に定まる。そ
して、各ＩＧＢＴ１（１Ａ）の負荷とそれに並列接続さ
れるフリーホイールダイオード２３（２３Ａ）との存在
によって、各ＩＧＢＴ１（１Ａ）がオフ状態となって
も、再びＩＧＢＴ１（１Ａ）がオン状態に戻るまでの期
間中は、主電流が各ＩＧＢＴ１（１Ａ）とそれに対応す
るフリーホイールダイオード２３（２３Ａ）とで構成さ
れる閉ループ内を流れ続けることになるので、再び各Ｉ
ＧＢＴ１（１Ａ）がオン状態になると、理想的には、オ
フ状態中に上記閉ループ内を流れていたときの電流値の
レベルを出発点として（実際には多少レベルが下が
る）、主電流が増加することになる（図７（ｃ）参
照）。このため、各ＩＧＢＴ１（１Ａ）に流れる主電流
は、入力信号がオン，オフを繰り返す毎に増大すること
となり、やがては主電流のレベルが過電流検出レベルを
越えるという状態が発生する。

【００３７】そこで、この状態をその発生タイミングに
できる限り近いタイミングで検出し（理想的には同
時）、かつ、この情報を直ちにマイクロコンピュータ２
１へ伝えて各ＩＧＢＴを出来る限り早いタイミングで遮
断してしまうことが、過電流状態となった当該ＩＧＢＴ
１の保護のため及び、当該ＩＧＢＴ１（１Ａ）における
ターンオフ時のサージ電圧の低減化という観点から、必
要となる。この要求を、図１の保護回路２０は次に述べ
る通り実現している。

【００３８】図２において、主たる参照符号はそれぞれ
次のものを示す。即ち、１はパワートランジスタである
ＩＧＢＴ、２は電流検出回路、３は過電流検出回路、４
は過電流判定回路、５はＩＧＢＴ１の制御電極であるゲ
ートＧに印加される電圧を検出するゲート電圧検出回
路、６は入力端子、７はＩＧＢＴ駆動回路、８はゲート
抵抗、９はエラー出力端子、１０は判定回路、１２は入
力信号線、１９は出力信号線である。

【００３９】図２に示すパワートランジスタの過電流保
護回路２０のより詳細な構成は、次の通りである。

【００４０】先ず、パワートランジスタであるＩＧＢＴ
１のコレクタ端子Ｃは、図１に示したフリーホイールダ
イオード２３と並列に接続された負荷、即ちインダクタ
ンスＬの一端に接続されている。インダクタンスＬの他
端は電源電圧ＶＣＣの直流電源に接続されている。この
インダクタンスＬは、図１に示す三相モータＭの各コイ
ルの励磁状態に基づき（それは、既述した第１〜第３イ
ンバータ回路部ＩＮＶＵ〜ＩＮＶＷ内の各パワートラン
ジスタのＯＮ，ＯＦＦ状態に依存する）、従ってインダ
クタンス成分ＬＵ，ＬＶ，ＬＷに基づき定まる負荷であ
る。他方、ＩＧＢＴ１のエミッタ端子Ｅは、図１に示す
通りに、接地されている。又、ＩＧＢＴ１のゲートＧ
は、ＩＧＢＴ駆動回路７の出力端子Ｎ１に接続されてい
る。このゲートＧに印加される制御電圧のレベルに応じ
て、ＩＧＢＴ１のオン・オフ動作は制御される。即ち、
制御電圧がＩＧＢＴ１のしきい値電圧以上のときにはＩ
ＧＢＴ１の動作はオン状態となり、そのコレクタＣ−エ
ミッタＥ間に主電流が流れる。ここでは、ＩＧＢＴ１は
センス端子Ｓを有しているため、センス端子Ｓを介して
主電流のレベルを検出することが可能である。

【００４１】以上の通り、図２の回路２０では、ＩＧＢ
Ｔ１のコレクタ端子ないしコレクタ電極Ｃが「第１主電
極」に、ゲートＧが「制御電極」に、エミッタ端子ない
しエミッタ電極Ｅが「第２電極」に、それぞれ該当す
る。

【００４２】ＩＧＢＴ駆動回路７の構成は次の通りであ
る。即ち、入力端子６にその一端が接続された入力信号
線１２の他端が、同回路７の入力端をなすインバータ７
ａの入力端に接続されている。ここで、入力信号線１２
は、入力端子６で受信した、交互に周期的にオン信号レ
ベル（“Ｈ”レベル）とオフ信号レベル（“Ｌ”レベ
ル）との間でレベル変動を行う入力信号ＶＩＮ１（図
１）を本回路２０内に入力して、ＩＧＢＴ駆動回路７へ
伝送する。ＩＧＢＴ駆動回路７のインバータ７ａの出力
端は、ＮＯＲ回路７ｂの第１入力端に接続される。ＮＯ
Ｒ回路７ｂの第２入力端は、後述する判定回路１０の出
力端であるノードＮ２にその一端が接続された第２出力
信号線１３の他端に接続されている。更にＮＯＲ回路７
ｂの出力端は、ＮＰＮトランジスタ７ｃとＰＮＰトラン
ジスタ７ｄとから成るバッファ回路の入力端（各トラン
ジスタ７ｃ，７ｄのベース）に接続され、バッファ回路
の出力端はゲート抵抗８を介してＩＧＢＴ１のゲートＧ
ないしノードＮ１に接続されている。ＩＧＢＴ駆動回路
７は、入力信号ＶＩＮ１が“Ｌ”レベルから”Ｈ”レベ
ルに立上がったときには、その立上がりタイミングから
オン遅延時間だけ経過した時点で、“Ｈ”レベルの制御
電圧をゲートＧに印加する。逆に、入力信号ＶＩＮ１
が”Ｈ”レベルから”Ｌ”レベルに立下がったときに
は、その立ち下がりタイミングからオフ遅延時間だけ経
過した時点で、同駆動回路７は制御電圧を“Ｌ”レベル
へと変化させる。

【００４３】尚、モータないし負荷側の定格容量の増大
に応じて駆動回路７のバッファ回路等の段数を増加させ
るときには、それに応じて上記オン遅延時間、オフ遅延
時間も増大する。通常、同回路７のバッファ回路等の段
数は１段から２段である。

【００４４】判定回路１０は、本保護回路２０の中核を
なす部分であり、その第１入力端はゲート電圧検出回路
５の入力端であり、その第２入力端は電流検出回路２の
入力端にあたる。即ち、ＩＧＢＴ１のセンス端子Ｓにそ
の一端が接続され、ＩＧＢＴ１の主電流を伝送する主電
流入力信号線（第２入力信号線）１４の他端は、電流検
出回路２の入力端に接続されており、ノードＮ１に一端
が接続され、制御電圧を与える信号を伝送するゲート電
圧入力信号線（第１入力信号線）１５の他端は、ゲート
電圧検出回路５の入力端（第１入力端）に接続されてい
る。そして、電流検出回路２の出力信号線１６は、過電
流検出回路３の入力端（第１入力端）に接続され、過電
流検出回路３の出力信号線１７及びゲート電圧検出回路
５の出力信号線１８は、ＡＮＤ回路より成る過電流判定
回路４の第１入力端及び第２入力端にそれぞれ接続され
ている。そして、過電流判定回路４、従って、判定回路
１０の出力端であるノードＮ２に一端が接続され、ＮＰ
Ｎトランジスタ１１を介して、その他端がエラー出力端
子９に接続された、第１出力信号線１９は、ＩＧＢＴ１
の過電流状態の判定結果を与えるエラー検出信号（図１
では、出力信号ＶＯ１，ＶＯ１Ａに該当）を伝送し、こ
れを外部へ出力する。又、出力端ノードＮ２において第
１出力信号線１９から分岐した第２出力信号線１３は、
前述の通り、ＮＯＲ回路７ｂの第２入力端へ過電流状態
の判定結果を伝送する。

【００４５】電流検出回路２は、図３に示す通り、その
一端が出力端をなし、その他端が接地された電流検出抵
抗Ｒより成る。この抵抗Ｒの値は、図１１の回路の場合
と同様に、抵抗Ｒでのパワーロスを低減させるという観
点から、出来るだけ小さい電圧を発生させるように、設
定されている。

【００４６】過電流検出回路３は、図４に示すように、
第２比較処理をなす第２比較器Ｃ２より成る。同比較器
Ｃ２の第１入力端は出力信号線１６に接続されており、
その第２入力端には、主電流が過電流の状態になったか
否かの判定基準としての、しきい値電流に相当する第２
しきい値電圧ＶＴＨ２（過電流検出レベル）が与えられ
ている。従って、第２比較器Ｃ２は、出力信号線１６の
電圧が第２しきい値電圧ＶＴＨ２以上のときに、過電流
状態の発生を与える、“Ｈ”レベルの出力信号を出力す
る（第２比較）。そうでないときは、第２比較器Ｃ２
は”Ｌ”レベルの出力信号を出力するのみである。

【００４７】ゲート電圧検出回路５は、図５に示すよう
に、第１入力端に上記信号線１５を入力し、その第２入
力端にＩＧＢＴ１のしきい値電圧に相当する第１しきい
値電圧ＶＴＨ１が印加された、第１比較器Ｃ１を有す
る。同比較器Ｃ１も、出力信号線１５の電圧が第１しき
い値電圧ＶＴＨ１以上のときにのみ、ＩＧＢＴ１の制御
電圧がＩＧＢＴ１のしきい値電圧以上にあること、即
ち、ＩＧＢＴ１が現にオン動作状態にあることを与え
る、“Ｈ”レベルの出力信号を出力する（第１比較）。

【００４８】尚、判定回路１０中、上記回路３〜５から
成る部分は、変形例として後述する図９や図１０の回路
においては、回路１０Ｐとして表示されている。

【００４９】一方、図６は、図１の各インバータ回路部
ＩＮＶＵ〜ＩＮＶＷに関して、対応する出力端子Ｕ、Ｖ
又はＷにおいてＩＧＢＴ１に接続された他のＩＧＢＴ１
Ａ用の、過電流に対する保護回路２０Ａを示すブロック
図である。同回路２０Ａの場合には、他のＩＧＢＴ１Ａ
はＩＧＢＴ１に対して高電位側のスイッチング素子をな
しているので、そのエミッタ端子ないしエミッタ電極Ｅ
が負荷Ｌ’に接続された「第１主電極」をなし、そのコ
レクタ端子ないしコレクタ電極Ｃが「第２主電極」に該
当する。この定義は、図２のＩＧＢＴ１のそれとは逆の
関係となる。図６中では、図２の対応する回路の符号の
右側に記号Ａを付けて、各回路を表わしている。

【００５０】以上のように、同回路２０Ａは、図２の回
路２０と比較して、負荷とＩＧＢＴとの接続関係が変わ
っているだけなので、回路２０と同一の作用・機能を発
揮する。そこで、以下では、図２の回路について、その
動作を説明することとする。

【００５１】(1) オン動作からオフ動作への移行中に
過電流が流れる場合 このときの動作を図７（ａ）〜図７（ｈ）のタイミング
チャートに示す。

【００５２】入力端子６にオン信号レベルである”Ｈ”
レベルの入力信号ＶＩＮ１が入力されると、オン遅延時
間経過後に制御電圧は“Ｈ”レベルに立上がり、ＩＧＢ
Ｔ１がオン状態になり、ＩＧＢＴ１に主電流が流れる。
そして、その主電流のレベルを電流検出回路２は監視し
ている。

【００５３】ここで、入力端子６にオフ信号レベルであ
る”Ｌ”レベルの入力信号ＶＩＮ１が入力され、その
後、ＩＧＢＴ１がオフ状態となるまでのオフ遅延時間Ｏ
ＦＤが経過する前の時刻Ｔ１において、ＩＧＢＴ１に流
れている主電流のレベルが過電流検出レベルに至る場合
を考える。このとき、過電流検出回路３が過電流を検
出し、“Ｈ”レベルの出力信号を出力する。しかも、
ＩＧＢＴ１のゲートＧに印加されている制御電圧は、時
刻Ｔ１においてもＩＧＢＴ１のしきい値電圧より大きい
状態にあるので、この状態をゲート電圧検出回路９が検
出して”Ｈ”レベルの出力信号を出力する。その結果、
過電流判定回路４は”Ｈ”レベルの出力信号を出力し、
その出力信号は、トランジスタ１１によってレベル的に
反転された上で、過電流状態の発生を与えるエラー検出
信号として、エラー出力端子９より外部のマイクロコン
ピュータ側へと送信され、マイクロコンピュータ２１
（図１）に、ＩＧＢＴ１が過電流状態にあるという情報
が、時刻Ｔ１近傍のタイミングにおいて知らされる。

【００５４】これを受けて、図１のマイクロコンピュー
タ２１（ないし制御部２２）は、ＩＧＢＴ駆動回路７及
び他の全てのパワートランジスタの駆動回路へ、オフ信
号レベルにそのレベルが固定された入力信号ＶＩＮ１，
ＶＩＮ１Ａ，ＶＩＮ２，ＶＩＮ２Ａ，ＶＩＮ３，ＶＩＮ
３Ａをそれぞれ出力して、これらのパワートランジスタ
の全てを直ちにターンオフ状態へと遮断し、かつその遮
断状態を維持する。但し、パワートランジスタ１は、時
刻（Ｔ１＋ｔ１）の時点で既にオフ状態にある。

【００５５】この場合、ＩＧＢＴ駆動回路７のＮＯＲ回
路７ｂの出力レベルは、入力信号ＶＩＮ１，従ってイン
バータ７ａの出力レベルによって“Ｌ”レベルに確定さ
れているので、第２出力信号線１３上の電圧が過電流状
態の検出によって“Ｌ”レベルから“Ｈ”レベルへと変
わっても、その変動はＩＧＢＴ駆動回路７に対しては何
ら影響を及ぼさない。つまり、ＩＧＢＴ１は、オフ信号
レベルの入力信号ＶＩＮ１の入力後、オフ遅延時間ＯＦ
Ｄが経過した時点で、従って、時刻Ｔ１から時刻ｔ１だ
け経過した時点でオフ状態となり、以後、エラー検出信
号ＶＯ１１を受けた制御部２２によって入力信号ＶＩＮ
１が”Ｌ”レベルに固定され続けるので、主電流は流れ
なくなる。その際、エラー検出信号ＶＯ１のパルスのdu
ration timeは図７（ｇ）に示すように短くなるため、
マイクロコンピュータ２１側で検出可能となるように、
図１に示したようにタイマ２４を設けて、エラー検出信
号ＶＯ１のパルスのduration timeを長く設定している
点は、既述した通りである。

【００５６】このように、本回路２０によれば、従来の
技術では得られなかった作用・効果が得られる。即ち、
本回路２０は、入力信号がオン信号レベルからオフ信号
レベルへと変化した後、オフ遅延時間の経過前にＩＧＢ
Ｔ１が過電流状態になったときには、その発生と同一の
タイミングで当該過電流状態を即座にかつ確実に検出す
ることができる。そして、本回路２０は、その検出結果
を直ちに外部のマイクロコンピュータ２１側へ出力し
て、過電流状態の発生後、より早いタイミングにおいて
（そのタイミングは入力信号ＶＩＮ１が再びオン信号レ
ベルへと変化する前である）、当該ＩＧＢＴ１において
過電流状態が発生したことを外部のマイクロコンピュー
タ２１に知らせることができる。これにより、外部のマ
イクロコンピュータ２１側ないし制御部２２は、入力信
号ＶＩＮ１が再びオン信号レベルへと変化する前にＩＧ
ＢＴ１を遮断させるべく、直ちに入力信号ＶＩＮ１のレ
ベルをオフ信号レベル（”Ｌ”）に固定して、時刻（Ｔ
１＋ｔ１）におけるＩＧＢＴ１の主電流（それは過電流
検出レベルよりも少し大きい）以上の主電流がＩＧＢＴ
１に流れないようにすることができる。即ち、ＩＧＢＴ
１を過電流状態からより早い時期に保護し、かつターン
オフ時のサージ電圧の増大化を防止することができる。
且つ、マイクロコンピュータ２１は、三相モータＭの駆
動に用いられている他のＩＧＢＴの遮断をも同一タイミ
ングで行うことができ、ＩＧＢＴ１の過電流状態の発生
の検出後、より早い時期において他のＩＧＢＴを確実に
遮断することができる。

【００５７】加えて、本回路２０では、ＩＧＢＴ１がオ
フ動作状態にあるときに、ノイズ信号の入力により
“Ｈ”レベルの出力信号が出力信号線１７上に生じて
も、出力信号線１８上の電圧レベルは”Ｌ”レベルのま
まであるため、エラー検出信号ＶＯ１は“Ｈ”レベルの
ままである。即ち、オフ時のノイズに起因した過判定発
生の防止という、図１１の回路でも実現されていた機能
が、ここでもそのまま実現されている。

【００５８】(2) オン動作時に過電流状態が発生した
場合 この場合の本回路２０の動作を図８（ａ）〜（ｈ）のタ
イミングチャートに示す。

【００５９】同図８（ａ）〜（ｈ）に示されている通
り、本回路２０によっても、図１１の回路と同様の機能
が実現されている。即ち、この場合には、図２の判定回
路１０は、(イ)ＩＧＢＴ１がオン状態にある間に、上昇
し続けるＩＧＢＴ１の主電流が過電流検出レベルにまで
到達した時刻Ｔ１のタイミングにおいて過電流状態の発
生を検出し、その判定結果を外部へエラー検出信号ＶＯ
１として出力するのみならず、(ロ)第２出力信号線１３
上の信号を”Ｈ”レベルへと立上げてそれをＩＧＢＴ駆
動回路７のＮＯＲ回路７ｂに入力することで、更に遅延
時間ｔ１の経過後の、主電流が過電流検出レベルからわ
ずかしか上昇していないタイミングにおいて、オン動作
にあるＩＧＢＴ１自身を強制的にオフ動作に制御して過
電流を遮断し、これにより、より早いタイミングでＩＧ
ＢＴ１を保護するという機能をも発揮する。

【００６０】そして、マイクロコンピュータ２１（ない
し制御部２２）は、時刻Ｔ１から、入力信号ＶＩＮ１が
再び立上がる時刻Ｔ２までの間に、エラー検出信号ＶＯ
１１（図１）に応じて、入力信号ＶＩＮ１のレベルを”
Ｌ”レベルに固定する。これにより、時刻Ｔ２以降、Ｉ
ＧＢＴ１は遮断され続ける。又、マイクロコンピュータ
２１によって他のＩＧＢＴ用の入力信号のレベルも全て
同一タイミング時に“Ｌ”レベルに設定され、時刻Ｔ２
以降、他のＩＧＢＴも同様に遮断され続ける。

【００６１】この様に、本回路２０は、従来技術で実現
されていた機能の全てをも有しているのである。

【００６２】以上の(1)，(2)で述べた動作と図１，図６
の回路構成とから本発明の判定回路１０を定義付けるな
らば、次の通りに定義付けできる。即ち、判定回路１０
は、パワートランジスタの主電流とその制御電圧とをそ
の入力信号として受け取り、(i)制御電圧が当該パワー
のしきい値電圧以上にあり（第１比較）、かつ、(ii)主
電流が所定のしきい値電流（過電流検出レベル）以上で
ある（第２比較）ことを検出したときに（論理積）、当
該パワートランジスタが過電流状態にあると判定して、
その判定結果をエラー検出信号として出力信号線１９を
介して外部の制御系（２１，２２）へ出力する回路であ
る。そして、判定回路１０の出力端は、ＩＧＢＴ駆動回
路９にも接続されており、入力信号ＶＩＮ１のレベルが
オン信号レベル（”Ｈ”）にあるときにＩＧＢＴ１の過
電流状態の発生を検出したときには、ＩＧＢＴ１のしき
い値電圧以上にある制御電圧をしきい値電圧未満の電圧
に変更する様に、ＩＧＢＴ駆動回路７を制御する機能を
も有している。

【００６３】以上のように、本実施の形態に係るパワー
トランジスタの過電流保護回路は、 パワートランジスタの制御電圧がそのパワートランジ
スタのしきい値電圧以上であり、かつ、過電流検出器
が過電流状態を検出したときに（つまり、両条件，
が共に満たされたタイミング時に）、パワートランジス
タが過電流状態であると判定し、かつその判定結果を外
部に知らせるという、動作を行う。これにより、マイク
ロコンピュータは、当該過電流状態発生タイミングにで
きる限り近いタイミングで各入力信号ＶＩＮ１〜ＶＩＮ
３Ａ（図１）のレベルをオフ信号レベルに固定すること
ができ、当該パワートランジスタ及び他のモータ駆動用
パワートランジスタの全てをターンオフへと強制的に制
御することが可能となり、従来よりも小さい値の主電流
が流れている状態で各パワートランジスタが遮断される
ので、ターンオフ時のサージ電圧を従来よりも格段に小
さくすることが可能となる。

【００６４】（変形例１）実施の形態１では、図１〜図
２及び図６に示したように、ＩＧＢＴ１はセンス端子Ｓ
を有するものであったが、本発明の半導体回路における
パワートランジスタはこのようなセンス付ＩＧＢＴに限
定されるものではない。例えば、センス端子のないＩＧ
ＢＴをパワートランジスタとして用いて、パワートラン
ジスタの過電流保護回路を図２と同様に構成することも
できる。

【００６５】そのような一例を図９に例示する。図９で
は、便宜上、図１に示した第１インバータ回路部ＩＮＶ
Ｕに関する変形例を示しているが、図９に示した回路Ｉ
ＮＶＵ１の構成は同様に図１の第２，第３インバータ回
路部ＩＮＶＶ，ＩＮＶＷにも適用される。

【００６６】この変形例においても、実施の形態１で述
べた作用・効果が同様に得られることは言うまでもな
い。

【００６７】（変形例２）実施の形態１及びその変形例
１では、負荷は図１のモータＭの各コイルＬＵ〜ＬＷに
基づき定まるインダクタンスＬであったが、負荷は例え
ば図１０に示すように抵抗２５であっても良い。負荷が
抵抗２５である場合には、ＩＧＢＴ１がオン時には抵抗
２５に流れる主電流は単調に増加するのみで、ＩＧＢＴ
１がオフ時には主電流は流れなくなるので、再びＩＧＢ
Ｔ１がオンとなったときには、負荷がインダクタンスの
場合のような主電流の累積的な上昇を生じない。しか
し、この場合においても、ノイズ信号や外部電圧の変動
等による影響を受けて、ＩＧＢＴ１がオン時のみなら
ず、オン状態からオフ状態へ移行する時においても過電
流が流れる場合がありうるので、負荷が抵抗である場合
にも、本発明の半導体回路の適用により実施の形態１と
同様な作用・効果が得られ、有益なパワートランジスタ
の過電流保護回路を構成することができる。

【００６８】尚、図１０に例示した回路は図２に対応す
るものであり、同一符号のものは同一のものを示す。

【００６９】（変形例３）パワートランジスタとしては
ＩＧＢＴに限定されるものではなく、例えばパワーＭＯ
ＳＦＥＴ等の絶縁ゲート型スイッチング素子をパワート
ランジスタとして用いることができる。

【００７０】（変形例４）図１の例では、各インバータ
部ＩＮＶＵ〜ＩＮＶＷ毎に個別の入力信号をマイクロコ
ンピュータ２１側から出力していたが、各インバータ部
への入力信号を全て同一の入力信号とすることもできる
し（この場合、入力信号ＶＩＮ１とその他の入力信号Ｖ
ＩＮ１Ａ〜ＶＩＮ３Ａとは同一信号となる）、複数のイ
ンバータ部への入力信号のみを同一の入力信号とし、そ
の他の入力信号は個別に設定するようにしても良い。こ
の意味で、「他の入力信号」とは「入力信号」と同一信
号となるケースを含む概念として定義される。

【００７１】

【発明の効果】請求項１に係る発明によれば、次のよう
な作用・効果が得られる。

【００７２】オン信号レベルの入力信号が入力される
と、当該入力後からオン遅延時間だけ経過したときにパ
ワートランジスタはオン動作状態となり、主電流が負荷
を介して流れ出し、主電流は増大する。その後、入力信
号のレベルがオン信号レベルからオフ信号レベルに変動
すると、その変動時からオフ遅延時間だけ経過したタイ
ミングでパワートランジスタはオフ動作状態となり、主
電流は流れなくなり、その後、再び入力信号レベルがオ
ン信号レベルへと変動すると、その時からオン遅延時間
だけ経過したタイミングで更に大きな電流値の主電流が
流れ始め、このような状態が交互に繰り返されることと
なる。

【００７３】今、入力信号のレベルがオン信号レベルか
らオフ信号レベルに変動して、そのときからオフ遅延時
間だけ経過する前の第１タイミングで、主電流の電流値
がしきい値電流以上の値に達しているものとする。この
とき、駆動回路が出力する制御電圧は、いまだ、しきい
値電圧以上にあり、主電流は流れているので、判定回路
は、当該タイミングにおいて、パワートランジスタが過
電流状態にあることを検出する。その後、オフ遅延時間
だけ経過した第２タイミングにおいて、制御電圧はしき
い値未満となり、パワートランジスタはオフ状態とな
る。

【００７４】このように、本発明によれば、外部から供
給される入力信号のレベルがオン信号レベルからオフ信
号レベルに変化した後、オフ遅延時間だけ経過する前に
主電流が過電流レベル以上に達したことを、その到達時
点（上記第１タイミング）において、即座にかつ正確に
検出することができるという効果がある。

【００７５】他方、本発明によれば、オン信号レベルに
ある入力信号の入力状態中に、増大する主電流が過電流
レベル以上に到達したときにも、判定回路は、その到達
タイミングにおいて、即座にかつ確実に過電流状態の発
生を検出することができる。

【００７６】特に請求項２に係る発明によれば、判定回
路は第１及び第２比較処理を通じてかかる判定を実行し
ているので、比較回路を用いて判定回路を形成すること
ができ、簡単で実用的な回路で以て、本回路を構成する
ことができる。

【００７７】更に請求項３に係る発明によれば、増大す
る主電流のレベルが過電流レベルに到達した場合、それ
がオン状態中に生じた場合のみならず、オフ遅延時間経
過前に生じた場合においても、各到達タイミングにおい
て、確実に当該パワートランジスタの過電流状態の発生
をエラーとして外部へ出力することができ、外部側で
は、このエラー検出信号の出力タイミングに基づいて様
々な処理、例えばパワートランジスタを完全にオフ状態
へと遮断してパワートランジスタを過電流からより早い
時期に保護するという処理を実行することが可能とな
る。

【００７８】請求項４に係る発明によれば、エラー検出
信号を受けて制御回路は入力信号のレベルをオフ信号レ
ベルに固定するので、以後、パワートランジスタはオフ
状態に固定され続ける。このように、エラー検出信号の
出力タイミング以後、より早い時期にパワートランジス
タを強制的に遮断することができるので、従来のよう
に、より大きな主電流が流れる状態となっている、当該
過電流状態発生後の次のオン状態でパワートランジスタ
を強制的に遮断してしまうという事態を防止することが
でき、パワートランジスタのターンオフサージ電圧をよ
り低減化することができ、且つパワートランジスタを大
きな過電流から確実に保護することができる。

【００７９】特に請求項５に係る発明によれば、主電流
が過電流レベルに達したタイミングに応じて、制御回路
は入力信号のレベルと共に他の入力信号のレベルをもオ
フ信号レベルに固定するため、その後、他のパワートラ
ンジスタも同一タイミングでオフ状態に遮断されること
となる。即ち、パワートランジスタが過電流状態に達し
たタイミング後、より早いタイミングで、従って、流れ
ている主電流が比較的小さい状態において、他のパワー
トランジスタの動作をも強制的にオフ状態に固定するこ
とができ、これにより、より一層大きな主電流が流れる
こととなる、当該エラー検出信号出力タイミング後のオ
ン状態にある別のタイミングで他のパワートランジスタ
を遮断してしまうという事態の発生をも確実に防止する
ことが可能となり、他のパワートランジスタ側のターン
オフ時においても、大きなサージ電圧の発生を防止する
ことができる。

【００８０】更に、請求項６に係る発明によれば、入力
信号がオン信号レベルの状態にあるときに主電流が過電
流レベルに到達したときに、オン状態にある当該パワー
トランジスタを強制的にオフ状態に制御することがで
き、より早い時期にパワートランジスタを過電流から保
護することができる。

【００８１】請求項７に係る発明によれば、主電流のレ
ベルのみならず、制御電圧のレベルをも用いて過電流状
態の発生を検出しているので、過電流状態の発生を、そ
れがいかなる場合に発生しようとも、誤判定なく正確に
検出することができる。しかも、その検出タイミング時
にその結果を外部へ出力しているので、外部側では、そ
の出力タイミングに応じてより早いタイミングでパワー
トランジスタを遮断する処理をとることが可能となり、
大きなサージ電圧の発生を防止してパワートランジスタ
を過電流から保護することができる。

【図面の簡単な説明】

【図１】 この発明の半導体回路に係る、実施の形態１
のシステム構成を示すブロック図である。

【図２】 図１の回路におけるパワートランジスタの過
電流保護回路に該当する一部分を示す図である。

【図３】 図２の電流検出回路の構成例を示す図であ
る。

【図４】 図２の過電流検出回路の構成例を示す図であ
る。

【図５】 図２のゲート電圧検出回路の構成例を示す図
である。

【図６】 図１の回路におけるパワートランジスタの過
電流保護回路にあたる一部分の他の例を示す図である。

【図７】 この発明の実施の形態１によるパワートラン
ジスタの過電流保護回路を用いた場合の過電流保護のタ
イミングチャートである。

【図８】 この発明の実施の形態１によるパワートラン
ジスタの過電流保護回路を用いた場合の過電流保護のタ
イミングチャートである。

【図９】 実施の形態１の変形例１を示す図である。

【図１０】 実施の形態１の変形例２を示す図である。

【図１１】 従来のパワートランジスタの過電流保護回
路を示す図である。

【図１２】 従来のパワートランジスタの過電流保護回
路を用いた場合の過電流保護のタイミングチャートであ
る。

【図１３】 従来のパワートランジスタの過電流保護回
路を用いた場合の問題点を示すタイミングチャートであ
る。

【符号の説明】

１ ＩＧＢＴ、２ 電流検出回路、３ 過電流検出回
路、４ 過電流判定回路、５ ゲート電圧検出回路、６
入力端子、７ ＩＧＢＴ駆動回路、８ ゲート抵抗、
９ エラー出力端子。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 負荷に接続された第１主電極と、第２主
   電極と、制御電極とを備え、前記制御電極に印加される
   制御電圧がしきい値電圧以上のときに前記第１主電極と
   前記第２主電極との間に主電流を流すパワートランジス
   タと、 交互に周期的に変動するオン信号レベルとオフ信号レベ
   ルとを有する入力信号を受信して伝達する入力信号線
   と、 前記入力信号線に接続された入力端と前記パワートラン
   ジスタの前記制御電極に接続された出力端とを備え、前
   記入力信号のレベルが前記オン信号レベルのときには前
   記入力信号の入力時からオン遅延時間だけ遅延した後に
   前記しきい値電圧以上の前記制御電圧を前記出力端より
   出力し、前記入力信号の前記レベルが前記オフ信号レベ
   ルのときには前記入力信号の入力時からオフ遅延時間だ
   け遅延した後に前記しきい値電圧未満の前記制御電圧を
   前記出力端より出力する、駆動回路と、 前記パワートランジスタの前記主電流と前記制御電圧と
   をその入力信号として受信して、前記制御電圧が前記し
   きい値電圧以上であり、且つ前記主電流が所定のしきい
   値電流以上にあることを検出したときに前記パワートラ
   ンジスタが過電流状態にあると判定する判定回路とを備
   える、半導体回路。
2. 【請求項２】 請求項１記載の半導体回路において、 前記判定回路は、 前記制御電圧と前記しきい値電圧との第１比較、及び前
   記主電流と前記しきい値電流との第２比較を実行し、前
   記第１比較の結果と前記第２比較の結果とに基づいて前
   記過電流状態の発生を判定することを特徴とする、半導
   体回路。
3. 【請求項３】 請求項１又は２記載の半導体回路におい
   て、 前記判定回路の出力端に接続され、前記判定回路の判定
   結果を与える出力信号をエラー検出信号として出力する
   出力信号線を更に備える、 半導体回路。
4. 【請求項４】 請求項３に記載の半導体回路において、 前記入力信号線と前記出力信号線とに接続され、前記エ
   ラー検出信号が前記パワートランジスタが前記過電流状
   態にあることを示すときには、前記エラー検出信号の入
   力タイミングに応じて、前記入力信号のレベルを前記オ
   フ信号レベルに固定する制御回路とを更に備える、半導
   体回路。
5. 【請求項５】 請求項４に記載の半導体回路において、 前記パワートランジスタと共に外部の負荷装置を駆動す
   るための他のパワートランジスタと、 前記制御回路にその入力端が接続され、前記制御回路が
   出力する、前記オン信号レベルと前記オフ信号レベルと
   を交互に変動する、他の入力信号を受けて、前記他のパ
   ワートランジスタを駆動する他の駆動回路とを更に備
   え、 前記制御回路は、前記エラー検出信号が前記パワートラ
   ンジスタが前記過電流状態にあることを示すときには、
   前記エラー検出信号の入力タイミングに応じて、前記他
   の入力信号のレベルを前記オフ信号レベルに固定するこ
   とを特徴とする、半導体回路。
6. 【請求項６】 請求項１乃至５の何れかに記載の半導体
   回路において、 前記駆動回路は前記判定回路の前記出力端にも接続され
   ており、前記入力信号の前記レベルが前記オン信号レベ
   ルにあり且つ前記判定回路の前記判定結果が前記過電流
   状態の検出を与えるときには、前記しきい値電圧以上に
   ある前記制御電圧を前記しきい値電圧未満の電圧に変更
   することを特徴とする、半導体回路。
7. 【請求項７】 負荷に接続されたパワートランジスタを
   過電流状態から保護する回路であって、 前記パワートランジスタの制御電圧を示す第１入力信号
   と前記パワートランジスタに流れる主電流を示す第２入
   力信号とに基づいて、前記主電流が前記過電流状態にあ
   ることを検出し、その検出結果を外部へ出力することを
   特徴とする、パワートランジスタ保護回路。