JPH07183781A - 半導体装置とその駆動装置 - Google Patents
半導体装置とその駆動装置Info
- Publication number
- JPH07183781A JPH07183781A JP32296693A JP32296693A JPH07183781A JP H07183781 A JPH07183781 A JP H07183781A JP 32296693 A JP32296693 A JP 32296693A JP 32296693 A JP32296693 A JP 32296693A JP H07183781 A JPH07183781 A JP H07183781A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- overcurrent
- sense
- switching element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体装置側に応答性の高い過電流遮断機能を
持たせることにより、駆動装置の回路構成を簡素化す
る。 【構成】半導体装置３０が、センス付絶縁ゲ−ト型スイ
ッチング素子１およびゲ−ト直列抵抗５を含み、図示し
ない駆動装置からの駆動信号Ｖinをゲ−ト直列抵抗を介
して受けてセンス付絶縁ゲ−ト型スイッチング素子１が
スイッチング動作するものにおいて、このセンス付絶縁
ゲ−ト型スイッチング素子に流れる電流Ｉc をセンス側
で検出する電流検出抵抗２３と、センス付絶縁ゲ−ト型
スイッチング素子に流れる過電流を検出抵抗の電圧降下
の変化により検知してオン状態となりセンス付絶縁ゲ−
ト型スイッチング素子にタ−ンオフを指令する非自己消
弧形のゲ−ト制御用素子（サイリスタ）２２とを含む過
電流保護回路２１を備える。
持たせることにより、駆動装置の回路構成を簡素化す
る。 【構成】半導体装置３０が、センス付絶縁ゲ−ト型スイ
ッチング素子１およびゲ−ト直列抵抗５を含み、図示し
ない駆動装置からの駆動信号Ｖinをゲ−ト直列抵抗を介
して受けてセンス付絶縁ゲ−ト型スイッチング素子１が
スイッチング動作するものにおいて、このセンス付絶縁
ゲ−ト型スイッチング素子に流れる電流Ｉc をセンス側
で検出する電流検出抵抗２３と、センス付絶縁ゲ−ト型
スイッチング素子に流れる過電流を検出抵抗の電圧降下
の変化により検知してオン状態となりセンス付絶縁ゲ−
ト型スイッチング素子にタ−ンオフを指令する非自己消
弧形のゲ−ト制御用素子（サイリスタ）２２とを含む過
電流保護回路２１を備える。
Description
【０００１】
【産業上の利用分野】この発明は、センス付ＩＧＢＴ，
センス付ＭＯＳＦＥＴなどのセンス付絶縁ゲ−ト型スイ
ッチング素子を用いた半導体装置とその駆動装置、こと
にスイッチング素子を過電流から保護する過電流保護回
路を備えた半導体装置およびその駆動装置に関する。
センス付ＭＯＳＦＥＴなどのセンス付絶縁ゲ−ト型スイ
ッチング素子を用いた半導体装置とその駆動装置、こと
にスイッチング素子を過電流から保護する過電流保護回
路を備えた半導体装置およびその駆動装置に関する。
【０００２】
【従来の技術】図５は過電流制限回路を有する従来の半
導体装置の構成を簡略化して示す接続図であり、センス
付絶縁ゲ−ト型スイッチング素子としてセンス付ＩＧＢ
Ｔ１を用いた場合を例に示してある。図において、半導
体装置１０はセンス付ＩＧＢＴ１と過電流制限回路２と
を一体化した例えばＩＧＢＴモジュ−ルとして構成され
る。センス付ＩＧＢＴ１はそのコレクタＣがコレクタ端
子Ｃｐに，エミッタＥがエミッタ端子Ｅｐに，ゲ−トＧ
がゲ−ト直列抵抗５を介してゲ−ト端子Ｇｐにそれぞれ
接続される。また、センス付ＩＧＢＴ１は主ＩＧＢＴに
付随して作り込まれた電流センス用エミッタ（以下セン
スと略称する）Ｓを備える。過電流制限回路２はセンス
付ＩＧＢＴ１のコレクタＣ−エミッタＥ間に接続された
電流検出抵抗３、ゲ−ト制御用素子としてのＭＯＳＦＥ
Ｔ４、および電圧制御用の抵抗６で構成され、ＭＯＳＦ
ＥＴ４のドレインｄは電圧制御用の抵抗６を介してセン
ス付ＩＧＢＴ１のゲ−トＧに接続され、ゲ−トｇおよび
ソ−スｓは電流検出抵抗３の両端にゲ−トｇを上流側に
して接続される。なお、電圧制御用の抵抗６の代わりに
ダイオ−ド，ツェナ−ダイオ−ドなどを用いたものも知
られている。
導体装置の構成を簡略化して示す接続図であり、センス
付絶縁ゲ−ト型スイッチング素子としてセンス付ＩＧＢ
Ｔ１を用いた場合を例に示してある。図において、半導
体装置１０はセンス付ＩＧＢＴ１と過電流制限回路２と
を一体化した例えばＩＧＢＴモジュ−ルとして構成され
る。センス付ＩＧＢＴ１はそのコレクタＣがコレクタ端
子Ｃｐに，エミッタＥがエミッタ端子Ｅｐに，ゲ−トＧ
がゲ−ト直列抵抗５を介してゲ−ト端子Ｇｐにそれぞれ
接続される。また、センス付ＩＧＢＴ１は主ＩＧＢＴに
付随して作り込まれた電流センス用エミッタ（以下セン
スと略称する）Ｓを備える。過電流制限回路２はセンス
付ＩＧＢＴ１のコレクタＣ−エミッタＥ間に接続された
電流検出抵抗３、ゲ−ト制御用素子としてのＭＯＳＦＥ
Ｔ４、および電圧制御用の抵抗６で構成され、ＭＯＳＦ
ＥＴ４のドレインｄは電圧制御用の抵抗６を介してセン
ス付ＩＧＢＴ１のゲ−トＧに接続され、ゲ−トｇおよび
ソ−スｓは電流検出抵抗３の両端にゲ−トｇを上流側に
して接続される。なお、電圧制御用の抵抗６の代わりに
ダイオ−ド，ツェナ−ダイオ−ドなどを用いたものも知
られている。
【０００３】図６は従来の半導体装置の動作を示すタイ
ムチャ−トであり、半導体装置１０の端子Ｇp-Ｅp 間に
図示しない駆動回路から印加される駆動電圧Ｖinが時刻
ｔ1−ｔ2 間でＨigh レベルの電圧Ｖonに上昇すると、
ＭＯＳＦＥＴ１のゲ−トＧにはゲ−ト直列抵抗５を介し
てゲ−ト電圧ＶG が印加され、ＭＯＳＦＥＴ１が導通状
態となってコレクタ−エミッタ間電圧Ｖceが低下すると
ともに、図示しない負荷回路のインピ−ダンスに対応し
たコレクタ電流Ｉc が流れる。このとき、電流検出抵抗
３の電圧降下がＭＯＳＦＥＴ４のゲ−トしきい値を越え
ないよう設定しておけば、ＭＯＳＦＥＴ４はオフ状態と
なり、過電流制限回路１０は動作せず、負荷電流Ｉc の
スイッチングが行われる。このような状態で、負荷回路
の故障などによってコレクタＣに過電流が発生すると、
これに比例してセンスＳに流れる電流が急増し、これに
伴って電流検出抵抗３の電圧降下が急増するため、この
電圧降下がＭＯＳＦＥＴ４のゲ−トしきい値を越えた時
点でＭＯＳＦＥＴ４がオンするので、ＭＯＳＦＥＴ１の
ゲ−ト電圧Ｖg は、ゲ−トオン電圧Ｖonをゲ−ト直列抵
抗値Ｒg と電圧制御用抵抗値Ｒc とで分圧したゲ−ト電
圧Ｖg ＝Ｖon（Ｒc／Ｒg ＋Ｒc ）に低下することにな
り、これに伴ってＭＯＳＦＥＴ１に流れる過電流Ｉcoが
許容レベルに制限される。
ムチャ−トであり、半導体装置１０の端子Ｇp-Ｅp 間に
図示しない駆動回路から印加される駆動電圧Ｖinが時刻
ｔ1−ｔ2 間でＨigh レベルの電圧Ｖonに上昇すると、
ＭＯＳＦＥＴ１のゲ−トＧにはゲ−ト直列抵抗５を介し
てゲ−ト電圧ＶG が印加され、ＭＯＳＦＥＴ１が導通状
態となってコレクタ−エミッタ間電圧Ｖceが低下すると
ともに、図示しない負荷回路のインピ−ダンスに対応し
たコレクタ電流Ｉc が流れる。このとき、電流検出抵抗
３の電圧降下がＭＯＳＦＥＴ４のゲ−トしきい値を越え
ないよう設定しておけば、ＭＯＳＦＥＴ４はオフ状態と
なり、過電流制限回路１０は動作せず、負荷電流Ｉc の
スイッチングが行われる。このような状態で、負荷回路
の故障などによってコレクタＣに過電流が発生すると、
これに比例してセンスＳに流れる電流が急増し、これに
伴って電流検出抵抗３の電圧降下が急増するため、この
電圧降下がＭＯＳＦＥＴ４のゲ−トしきい値を越えた時
点でＭＯＳＦＥＴ４がオンするので、ＭＯＳＦＥＴ１の
ゲ−ト電圧Ｖg は、ゲ−トオン電圧Ｖonをゲ−ト直列抵
抗値Ｒg と電圧制御用抵抗値Ｒc とで分圧したゲ−ト電
圧Ｖg ＝Ｖon（Ｒc／Ｒg ＋Ｒc ）に低下することにな
り、これに伴ってＭＯＳＦＥＴ１に流れる過電流Ｉcoが
許容レベルに制限される。
【０００４】図７は従来の半導体装置とその駆動装置の
構成を簡略化して示す接続図であり、駆動装置２０は半
導体装置１０と別体に形成されて端子Ｇp およびＥp を
介して半導体装置１０に接続される。駆動装置２０は、
ＡＮＤゲ−ト１１Ａ，スイッチング素子１１Ｂ，および
出力用ホトカプラ１１Ｃからなる入力回路１１、および
出力用ホトカプラ１１Ｃによって入力回路１１と電気的
に絶縁されて駆動電圧Ｖinを発生するゲ−ト駆動回路１
２とで構成されるＭＯＳＦＥＴ１の駆動回路部と、過電
流検出回路１３，ラッチ回路１４，および遮断指令回路
１５からなり、過電流制限回路２の動作時にＭＯＳＦＥ
Ｔ１に生ずるゲ−ト電圧ＶG の低下を過電流検出回路１
３で検出し、ラッチ回路１４でこの信号を保持し、保持
した出力信号によって遮断指令回路１５のｎｐｎトラン
ジスタ１５Ａをオンし、センス付ＩＧＢＴのゲ−ト電圧
ＶG をそのしきい値以下に強制的に低下させて過電流の
遮断を指令する過電流遮断回路部分とを備え、かつ、ラ
ッチ回路１４の出力保持信号を抵抗１６Ａを介して受け
てアラ−ム信号Ａrmをホトカプラ１６Ｂの二次側に出力
するアラ−ム発生回路１６を備え、アラ−ム信号をノッ
トゲ−ト１６Ｃで反転して入力回路１１のＡＮＤゲ−ト
１１Ａに加えることにより、過電流の遮断と併せて入力
回路１１への制御信号の入力をも阻止するよう構成され
る。
構成を簡略化して示す接続図であり、駆動装置２０は半
導体装置１０と別体に形成されて端子Ｇp およびＥp を
介して半導体装置１０に接続される。駆動装置２０は、
ＡＮＤゲ−ト１１Ａ，スイッチング素子１１Ｂ，および
出力用ホトカプラ１１Ｃからなる入力回路１１、および
出力用ホトカプラ１１Ｃによって入力回路１１と電気的
に絶縁されて駆動電圧Ｖinを発生するゲ−ト駆動回路１
２とで構成されるＭＯＳＦＥＴ１の駆動回路部と、過電
流検出回路１３，ラッチ回路１４，および遮断指令回路
１５からなり、過電流制限回路２の動作時にＭＯＳＦＥ
Ｔ１に生ずるゲ−ト電圧ＶG の低下を過電流検出回路１
３で検出し、ラッチ回路１４でこの信号を保持し、保持
した出力信号によって遮断指令回路１５のｎｐｎトラン
ジスタ１５Ａをオンし、センス付ＩＧＢＴのゲ−ト電圧
ＶG をそのしきい値以下に強制的に低下させて過電流の
遮断を指令する過電流遮断回路部分とを備え、かつ、ラ
ッチ回路１４の出力保持信号を抵抗１６Ａを介して受け
てアラ−ム信号Ａrmをホトカプラ１６Ｂの二次側に出力
するアラ−ム発生回路１６を備え、アラ−ム信号をノッ
トゲ−ト１６Ｃで反転して入力回路１１のＡＮＤゲ−ト
１１Ａに加えることにより、過電流の遮断と併せて入力
回路１１への制御信号の入力をも阻止するよう構成され
る。
【０００５】
【発明が解決しようとする課題】従来の半導体装置１０
において、過電流制限回路２によってゲ−ト電圧ＶG を
センス付ＩＧＢＴ１のゲ−トしきい値以下に強制的に下
げて過電流を遮断したと仮定する。このとき、センス付
ＩＧＢＴ１が過電流を遮断する際、そのＣ−Ｅ間に過電
圧Ｖcep が発生し、この過電圧が回路の浮遊インダクタ
ンスとの共振によって振動するため、過電流Ｉcoにも脈
動が発生し、これに伴って電流検出抵抗３の電圧降下も
脈動する。その結果、この電圧降下の脈動を検知したＭ
ＯＳＦＥＴ４がそのしきい値を越える度に動作し、セン
ス付ＩＧＢＴ１が過電流の遮断を繰り返すことになり、
その都度過電圧サ−ジＶcep が発生してＭＯＳＦＥＴ１
を損傷する危険性が高まるという問題がある。そこで、
上記問題を回避するため従来の過電流制限回路２では過
電流の抑制のみを行い、駆動装置２０側に過電流検出回
路１３，ラッチ回路１４，および遮断指令回路１５から
なる過電流遮断制御部を設け、過電流の発生を瞬間的に
ラッチして、電流検出抵抗３の電圧降下の脈動に関係な
く過電流を短時間のうちに遮断し、センス付ＩＧＢＴ１
の過電流保護を行うよう構成されている。このため、駆
動装置２０は過電流検出回路１３，ラッチ回路１４，お
よび遮断指令回路１５からなる過電流遮断制御部を必要
とすることになり、駆動装置２０の回路構成の複雑化を
招くという問題がある。
において、過電流制限回路２によってゲ−ト電圧ＶG を
センス付ＩＧＢＴ１のゲ−トしきい値以下に強制的に下
げて過電流を遮断したと仮定する。このとき、センス付
ＩＧＢＴ１が過電流を遮断する際、そのＣ−Ｅ間に過電
圧Ｖcep が発生し、この過電圧が回路の浮遊インダクタ
ンスとの共振によって振動するため、過電流Ｉcoにも脈
動が発生し、これに伴って電流検出抵抗３の電圧降下も
脈動する。その結果、この電圧降下の脈動を検知したＭ
ＯＳＦＥＴ４がそのしきい値を越える度に動作し、セン
ス付ＩＧＢＴ１が過電流の遮断を繰り返すことになり、
その都度過電圧サ−ジＶcep が発生してＭＯＳＦＥＴ１
を損傷する危険性が高まるという問題がある。そこで、
上記問題を回避するため従来の過電流制限回路２では過
電流の抑制のみを行い、駆動装置２０側に過電流検出回
路１３，ラッチ回路１４，および遮断指令回路１５から
なる過電流遮断制御部を設け、過電流の発生を瞬間的に
ラッチして、電流検出抵抗３の電圧降下の脈動に関係な
く過電流を短時間のうちに遮断し、センス付ＩＧＢＴ１
の過電流保護を行うよう構成されている。このため、駆
動装置２０は過電流検出回路１３，ラッチ回路１４，お
よび遮断指令回路１５からなる過電流遮断制御部を必要
とすることになり、駆動装置２０の回路構成の複雑化を
招くという問題がある。
【０００６】この発明の目的は、半導体装置側に応答性
の高い過電流遮断機能を持たせることにより、駆動装置
の回路構成を簡素化することにある。
の高い過電流遮断機能を持たせることにより、駆動装置
の回路構成を簡素化することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、この発明によれば、センス付絶縁ゲ−ト型スイッチ
ング素子、およびゲ−ト直列抵抗を含み、駆動装置から
のオンオフ駆動信号をゲ−ト直列抵抗を介して受けて前
記センス付絶縁ゲ−ト型スイッチング素子がスイッチン
グ動作するものにおいて、このセンス付絶縁ゲ−ト型ス
イッチング素子に流れる電流をセンス側で検出する電流
検出抵抗と、前記センス付絶縁ゲ−ト型スイッチング素
子に流れる過電流を前記検出抵抗の電圧降下の変化によ
り検知してオン状態となりセンス付絶縁ゲ−ト型スイッ
チング素子にタ−ンオフを指令する非自己消弧形のゲ−
ト制御用素子とを含む過電流保護回路を備えてなるもの
とする。
に、この発明によれば、センス付絶縁ゲ−ト型スイッチ
ング素子、およびゲ−ト直列抵抗を含み、駆動装置から
のオンオフ駆動信号をゲ−ト直列抵抗を介して受けて前
記センス付絶縁ゲ−ト型スイッチング素子がスイッチン
グ動作するものにおいて、このセンス付絶縁ゲ−ト型ス
イッチング素子に流れる電流をセンス側で検出する電流
検出抵抗と、前記センス付絶縁ゲ−ト型スイッチング素
子に流れる過電流を前記検出抵抗の電圧降下の変化によ
り検知してオン状態となりセンス付絶縁ゲ−ト型スイッ
チング素子にタ−ンオフを指令する非自己消弧形のゲ−
ト制御用素子とを含む過電流保護回路を備えてなるもの
とする。
【０００８】非自己消弧形のゲ−ト制御用素子がサイリ
スタからなり、そのアノ−ドをセンス付絶縁ゲ−ト型ス
イッチング素子のゲ−ト電極側に，そのゲ−トを入力抵
抗を介して電流検出抵抗の上流側に，そのカソ−ドを電
流検出抵抗の下流側にそれぞれ接続してなるものとす
る。過電流保護回路がセンス付絶縁ゲ−ト型スイッチン
グ素子のゲ−ト電極とゲ−ト制御用素子との間に電流制
限手段を備えてなるものとする。
スタからなり、そのアノ−ドをセンス付絶縁ゲ−ト型ス
イッチング素子のゲ−ト電極側に，そのゲ−トを入力抵
抗を介して電流検出抵抗の上流側に，そのカソ−ドを電
流検出抵抗の下流側にそれぞれ接続してなるものとす
る。過電流保護回路がセンス付絶縁ゲ−ト型スイッチン
グ素子のゲ−ト電極とゲ−ト制御用素子との間に電流制
限手段を備えてなるものとする。
【０００９】過電流保護回路が過電流を検知してゲ−ト
制御用素子がオン状態となったことを報知するＬowレベ
ルの自己保持信号の出力端子を備えてなるものとする。
半導体装置の自己保持信号の出力端子を介してＬowレベ
ルの自己保持信号を受け、Ｈレベルのアラ−ム信号を発
するアラ−ム信号発生回路を駆動装置側に備えてなるも
のとする。
制御用素子がオン状態となったことを報知するＬowレベ
ルの自己保持信号の出力端子を備えてなるものとする。
半導体装置の自己保持信号の出力端子を介してＬowレベ
ルの自己保持信号を受け、Ｈレベルのアラ−ム信号を発
するアラ−ム信号発生回路を駆動装置側に備えてなるも
のとする。
【００１０】
【作用】この発明において、非自己消弧形のゲ−ト制御
用素子が、センス付絶縁ゲ−ト型スイッチング素子に生
じた過電流を、そのセンス側に設けた電流検出抵抗の電
圧降下の急増により検知してオン状態となり、センス付
絶縁ゲ−ト型スイッチング素子にタ−ンオフを指令する
よう構成したことにより、電流検出抵抗の電圧降下の急
増により一旦オン状態となった非自己消弧形のゲ−ト制
御用素子は、このオン状態を自己保持（ラッチ）し、例
えばセンス付絶縁ゲ−ト型スイッチング素子のゲ−ト電
圧をそのしきい値以下に低減してタ−ンオフする指令を
持続して発生するので、センス付絶縁ゲ−ト型スイッチ
ング素子に生じた過電流をその脈動に関係なく即時に遮
断し、センス付絶縁ゲ−ト型スイッチング素子を過電流
から保護する機能が得られる。その結果、駆動装置側に
従来必要とした過電流検出回路，ラッチ回路，および遮
断指令回路などの過電流遮断回路部が不要になり、駆動
装置の構成を簡素化する機能が得られる。
用素子が、センス付絶縁ゲ−ト型スイッチング素子に生
じた過電流を、そのセンス側に設けた電流検出抵抗の電
圧降下の急増により検知してオン状態となり、センス付
絶縁ゲ−ト型スイッチング素子にタ−ンオフを指令する
よう構成したことにより、電流検出抵抗の電圧降下の急
増により一旦オン状態となった非自己消弧形のゲ−ト制
御用素子は、このオン状態を自己保持（ラッチ）し、例
えばセンス付絶縁ゲ−ト型スイッチング素子のゲ−ト電
圧をそのしきい値以下に低減してタ−ンオフする指令を
持続して発生するので、センス付絶縁ゲ−ト型スイッチ
ング素子に生じた過電流をその脈動に関係なく即時に遮
断し、センス付絶縁ゲ−ト型スイッチング素子を過電流
から保護する機能が得られる。その結果、駆動装置側に
従来必要とした過電流検出回路，ラッチ回路，および遮
断指令回路などの過電流遮断回路部が不要になり、駆動
装置の構成を簡素化する機能が得られる。
【００１１】また、非自己消弧形のゲ−ト制御用素子と
して自己消弧形を持たないサイリスタを用い、そのアノ
−ドをセンス付絶縁ゲ−ト型スイッチング素子のゲ−ト
電極側に，そのゲ−トを入力抵抗を介して電流検出抵抗
の上流側に，そのカソ−ドを電流検出抵抗の下流側にそ
れぞれ接続するよう構成すれば、サイリスタの持つオン
状態の自己保持機能を利用して、センス付絶縁ゲ−ト型
スイッチング素子のゲ−ト電圧をそのしきい値以下に低
減し、この状態を安定して保持できるので、センス付絶
縁ゲ−ト型スイッチング素子に生じた過電流をその脈動
に関係なく遮断する機能を有する半導体装置を得ること
ができる。
して自己消弧形を持たないサイリスタを用い、そのアノ
−ドをセンス付絶縁ゲ−ト型スイッチング素子のゲ−ト
電極側に，そのゲ−トを入力抵抗を介して電流検出抵抗
の上流側に，そのカソ−ドを電流検出抵抗の下流側にそ
れぞれ接続するよう構成すれば、サイリスタの持つオン
状態の自己保持機能を利用して、センス付絶縁ゲ−ト型
スイッチング素子のゲ−ト電圧をそのしきい値以下に低
減し、この状態を安定して保持できるので、センス付絶
縁ゲ−ト型スイッチング素子に生じた過電流をその脈動
に関係なく遮断する機能を有する半導体装置を得ること
ができる。
【００１２】さらに、過電流保護回路がセンス付絶縁ゲ
−ト型スイッチング素子のゲ−ト電極とゲ−ト制御用素
子としてのサイリスタのアノ−ドとの間に電流制限手段
を備えるよう構成すれば、ゲ−ト制御用素子が過電流を
感知してオンしたとき、センス付絶縁ゲ−ト型スイッチ
ング素子のゲ−ト電極からゲ−ト制御用素子に向けて流
れる電流を抑制し、ゲ−ト電圧の低下速度を緩慢にする
ことになり、センス付絶縁ゲ−ト型スイッチング素子に
よる過電流の減少速度を緩和するので、過電流を遮断す
ることによってスイッチング素子に生ずる過電圧サ−ジ
を抑制し、過電圧サ−ジによる素子破壊の危険性を回避
する機能が得られる。
−ト型スイッチング素子のゲ−ト電極とゲ−ト制御用素
子としてのサイリスタのアノ−ドとの間に電流制限手段
を備えるよう構成すれば、ゲ−ト制御用素子が過電流を
感知してオンしたとき、センス付絶縁ゲ−ト型スイッチ
ング素子のゲ−ト電極からゲ−ト制御用素子に向けて流
れる電流を抑制し、ゲ−ト電圧の低下速度を緩慢にする
ことになり、センス付絶縁ゲ−ト型スイッチング素子に
よる過電流の減少速度を緩和するので、過電流を遮断す
ることによってスイッチング素子に生ずる過電圧サ−ジ
を抑制し、過電圧サ−ジによる素子破壊の危険性を回避
する機能が得られる。
【００１３】さらにまた、過電流保護回路が過電流を検
知してゲ−ト制御用素子がオン状態となったことを報知
するＬowレベルの自己保持信号の出力端子を半導体装置
が側に備え、かつ、この出力端子を介してＬowレベルの
自己保持信号を受け、Ｈighレベルのアラ−ム信号を発
するアラ−ム信号発生回路を駆動装置側に備えるよう構
成すれば、このアラ−ム信号を報知信号およびトリップ
信号として半導体装置を含む電気系統の保護処置を行う
ことができる。
知してゲ−ト制御用素子がオン状態となったことを報知
するＬowレベルの自己保持信号の出力端子を半導体装置
が側に備え、かつ、この出力端子を介してＬowレベルの
自己保持信号を受け、Ｈighレベルのアラ−ム信号を発
するアラ−ム信号発生回路を駆動装置側に備えるよう構
成すれば、このアラ−ム信号を報知信号およびトリップ
信号として半導体装置を含む電気系統の保護処置を行う
ことができる。
【００１４】
【実施例】以下、この発明を実施例に基づいて説明す
る。図１はこの発明の実施例になる半導体装置の構成を
簡略化して示す接続図であり、従来技術と同じ構成部分
には同一参照符号を付すことにより、重複した説明を省
略する。図において、半導体装置３０はセンス付絶縁ゲ
−ト型スイッチング素子としてのセンス付ＩＧＢＴ１の
過電流保護回路２１として、センスＳ−エミッタＥ間に
接続された電流検出抵抗２３と、非自己消弧形のゲ−ト
制御用素子としてのサイリスタ２２とを備え、サイリス
タ２２のアノ−ドをセンス付ＩＧＢＴ１のゲ−ト電極Ｇ
側に，そのゲ−トｇを入力抵抗２４を介して電流検出抵
抗２３の上流側（センスＳ側）に，そのカソ−ドを電流
検出抵抗２３の下流側（エミッタＥ側）にそれぞれ接続
するとともに、サイリスタ２２のアノ−ドを自己保持信
号の出力端子２５に接続するよう構成される。
る。図１はこの発明の実施例になる半導体装置の構成を
簡略化して示す接続図であり、従来技術と同じ構成部分
には同一参照符号を付すことにより、重複した説明を省
略する。図において、半導体装置３０はセンス付絶縁ゲ
−ト型スイッチング素子としてのセンス付ＩＧＢＴ１の
過電流保護回路２１として、センスＳ−エミッタＥ間に
接続された電流検出抵抗２３と、非自己消弧形のゲ−ト
制御用素子としてのサイリスタ２２とを備え、サイリス
タ２２のアノ−ドをセンス付ＩＧＢＴ１のゲ−ト電極Ｇ
側に，そのゲ−トｇを入力抵抗２４を介して電流検出抵
抗２３の上流側（センスＳ側）に，そのカソ−ドを電流
検出抵抗２３の下流側（エミッタＥ側）にそれぞれ接続
するとともに、サイリスタ２２のアノ−ドを自己保持信
号の出力端子２５に接続するよう構成される。
【００１５】このような過電流保護回路２１を備えた半
導体装置３０において、センス付ＩＧＢＴ１に流れる負
荷電流Ｉc は電流検出抵抗２３の電圧降下としてサイリ
スタ２２によって監視される。過電流Ｉcoが発生して電
流検出抵抗２３の電圧降下がサイリスタ２２のゲ−ト電
圧のしきい値を越えると、サイリスタ２２はタ−ンオン
し、自己保持機能により導通状態を持続するので、セン
ス付ＩＧＢＴ１のゲ−ト電圧ＶG が低下し、ゲ−ト電圧
ＶG がセンス付ＩＧＢＴ１のゲ−ト電圧ＶG のしきい値
以下に低下するとセンス付ＩＧＢＴ１はタ−ンオフし、
過電流Ｉcoを遮断する。また、浮遊インダクタンスとの
共振によって過電流Ｉcoに脈動が発生しても、電流検出
抵抗２３の電圧降下によって過電流Ｉcoの脈動を検知し
たサイリスタ２２はそのオン状態を自己保持機能によっ
て保持するので、従来の過電流制限回路２で問題になっ
た過電流Ｉcoの脈動がＭＯＳＦＥＴのしきい値を越える
度に動作して過電流の遮断を繰り返し、その都度過電圧
サ−ジが発生する事態を回避できる。このため、過電流
の遮断機能を半導体装置３０に持たせることが可能とな
り、これを回避するために駆動装置側に従来設けた過電
流検出回路，ラッチ回路，および遮断指令回路などの過
電流遮断回路部が不要になり、駆動装置の構成を簡素化
し，小型化できる利点が得られる。
導体装置３０において、センス付ＩＧＢＴ１に流れる負
荷電流Ｉc は電流検出抵抗２３の電圧降下としてサイリ
スタ２２によって監視される。過電流Ｉcoが発生して電
流検出抵抗２３の電圧降下がサイリスタ２２のゲ−ト電
圧のしきい値を越えると、サイリスタ２２はタ−ンオン
し、自己保持機能により導通状態を持続するので、セン
ス付ＩＧＢＴ１のゲ−ト電圧ＶG が低下し、ゲ−ト電圧
ＶG がセンス付ＩＧＢＴ１のゲ−ト電圧ＶG のしきい値
以下に低下するとセンス付ＩＧＢＴ１はタ−ンオフし、
過電流Ｉcoを遮断する。また、浮遊インダクタンスとの
共振によって過電流Ｉcoに脈動が発生しても、電流検出
抵抗２３の電圧降下によって過電流Ｉcoの脈動を検知し
たサイリスタ２２はそのオン状態を自己保持機能によっ
て保持するので、従来の過電流制限回路２で問題になっ
た過電流Ｉcoの脈動がＭＯＳＦＥＴのしきい値を越える
度に動作して過電流の遮断を繰り返し、その都度過電圧
サ−ジが発生する事態を回避できる。このため、過電流
の遮断機能を半導体装置３０に持たせることが可能とな
り、これを回避するために駆動装置側に従来設けた過電
流検出回路，ラッチ回路，および遮断指令回路などの過
電流遮断回路部が不要になり、駆動装置の構成を簡素化
し，小型化できる利点が得られる。
【００１６】図２はこの発明の異なる実施例になる半導
体装置の構成を簡略化して示す接続図であり、半導体装
置４０の過電流保護回路３１がセンス付ＩＧＢＴ１のゲ
−トＧとゲ−ト制御用素子としてのサイリスタ２２のア
ノ−ドとの間に、直列抵抗３２および３３からなる電流
制限手段３４を備えた点が前述の過電流保護回路２１と
異なっている。このように構成された過電流保護回路３
１を備えた半導体装置４０においては、ゲ−ト制御用素
子としてのサイリスタ２２が過電流を感知してオンした
とき、センス付ＩＧＢＴ１のゲ−トＧからサイリスタ２
２のアノ−ドに向けて流れる電流を電流制限手段３４が
抑制し、ゲ−ト電圧ＶG の低下速度を緩慢にすることに
なり、センス付ＩＧＢＴ１による過電流の減少速度を緩
和するので、過電流を遮断することによってスイッチン
グ素子に生ずる過電圧サ−ジを抑制し、過電圧サ−ジに
よる素子破壊の危険性を回避できる利点が得られる。
体装置の構成を簡略化して示す接続図であり、半導体装
置４０の過電流保護回路３１がセンス付ＩＧＢＴ１のゲ
−トＧとゲ−ト制御用素子としてのサイリスタ２２のア
ノ−ドとの間に、直列抵抗３２および３３からなる電流
制限手段３４を備えた点が前述の過電流保護回路２１と
異なっている。このように構成された過電流保護回路３
１を備えた半導体装置４０においては、ゲ−ト制御用素
子としてのサイリスタ２２が過電流を感知してオンした
とき、センス付ＩＧＢＴ１のゲ−トＧからサイリスタ２
２のアノ−ドに向けて流れる電流を電流制限手段３４が
抑制し、ゲ−ト電圧ＶG の低下速度を緩慢にすることに
なり、センス付ＩＧＢＴ１による過電流の減少速度を緩
和するので、過電流を遮断することによってスイッチン
グ素子に生ずる過電圧サ−ジを抑制し、過電圧サ−ジに
よる素子破壊の危険性を回避できる利点が得られる。
【００１７】図３はこの発明の実施例における過電流の
遮断状況を示すタイムチャ−トであり、半導体装置３０
を実施例１として図中実線波形で、半導体装置４０を実
施例２として図中破線波形でそれぞれ過電流の遮断状況
を示している。図において、駆動装置からの駆動信号Ｖ
inが時刻ｔ1 でＨigh レベルのＶonとなり、ゲ−ト直列
抵抗５を介してセンス付ＩＧＢＴ１のゲ−トにしきい値
を越えるゲ−ト電圧ＶG が印加され、センス付ＩＧＢＴ
１がオンしてそのコレクタ−エミッタ間電圧Ｖceが零近
くに低下すると同時に、過電流Ｉcoが発生したと仮定す
る。実施例１，２ともに過電流Ｉcoは電流検出抵抗２３
によって検出され、その電圧降下がサイリスタ２２のタ
−ンオン電圧を越えた時点でサイリスタ２２がオンし、
ゲ−ト電圧ＶG が低下する。このとき、電流制限手段を
持たない実施例１ではゲ−ト電圧ＶG の低下が急速であ
り、時刻ｔ1 でゲ−ト電圧ＶG がしきい値に低下してセ
ンス付ＩＧＢＴ１がオフして過電流を遮断する。これに
対して電流制限手段３４を有する実施例２においては、
ゲ−ト電圧ＶG がしきい値に低下する時刻をｔ3 時点ま
で遅延できるので、ｔ3 時点でセンス付ＩＧＢＴ１が遮
断する過電流の大きさが小さくなり、過電流の遮断時に
センス付ＩＧＢＴ１のコレクタ−エミッタ間に生ずる過
電圧Ｖcep が実施例１に比べて大幅に低減され、過電圧
サ−ジによる素子破壊の危険性を回避することができ
る。
遮断状況を示すタイムチャ−トであり、半導体装置３０
を実施例１として図中実線波形で、半導体装置４０を実
施例２として図中破線波形でそれぞれ過電流の遮断状況
を示している。図において、駆動装置からの駆動信号Ｖ
inが時刻ｔ1 でＨigh レベルのＶonとなり、ゲ−ト直列
抵抗５を介してセンス付ＩＧＢＴ１のゲ−トにしきい値
を越えるゲ−ト電圧ＶG が印加され、センス付ＩＧＢＴ
１がオンしてそのコレクタ−エミッタ間電圧Ｖceが零近
くに低下すると同時に、過電流Ｉcoが発生したと仮定す
る。実施例１，２ともに過電流Ｉcoは電流検出抵抗２３
によって検出され、その電圧降下がサイリスタ２２のタ
−ンオン電圧を越えた時点でサイリスタ２２がオンし、
ゲ−ト電圧ＶG が低下する。このとき、電流制限手段を
持たない実施例１ではゲ−ト電圧ＶG の低下が急速であ
り、時刻ｔ1 でゲ−ト電圧ＶG がしきい値に低下してセ
ンス付ＩＧＢＴ１がオフして過電流を遮断する。これに
対して電流制限手段３４を有する実施例２においては、
ゲ−ト電圧ＶG がしきい値に低下する時刻をｔ3 時点ま
で遅延できるので、ｔ3 時点でセンス付ＩＧＢＴ１が遮
断する過電流の大きさが小さくなり、過電流の遮断時に
センス付ＩＧＢＴ１のコレクタ−エミッタ間に生ずる過
電圧Ｖcep が実施例１に比べて大幅に低減され、過電圧
サ−ジによる素子破壊の危険性を回避することができ
る。
【００１８】図４はこの発明の他の実施例になる半導体
装置の駆動装置の構成を簡略化して示す接続図であり、
半導体装置３０または４０が過電流を遮断するセンス付
ＩＧＢＴの過電流保護回路２１または３１を有すること
により、従来の駆動装置２０で必要とした過電流検出回
路１３，ラッチ回路１４，およびオフ指令回路１５など
の過電流遮断回路部が不要になり、駆動装置５０を制御
信号の入力回路１１と、ゲ−ト駆動回路１２だけの回路
構成に簡素化することができる。
装置の駆動装置の構成を簡略化して示す接続図であり、
半導体装置３０または４０が過電流を遮断するセンス付
ＩＧＢＴの過電流保護回路２１または３１を有すること
により、従来の駆動装置２０で必要とした過電流検出回
路１３，ラッチ回路１４，およびオフ指令回路１５など
の過電流遮断回路部が不要になり、駆動装置５０を制御
信号の入力回路１１と、ゲ−ト駆動回路１２だけの回路
構成に簡素化することができる。
【００１９】また、過電流保護回路２１または３１が過
電流を検知してサイリスタ２２がオン状態となったこと
を報知するＬowレベルの自己保持信号の出力端子２５を
半導体装置３０または４０側に設け、かつ、この出力端
子２５を介してＬowレベルの自己保持信号をｐｎｐトラ
ンジスタ５２のベ−ス側に受け、Ｈigh レベルのアラ−
ム信号をホトカプラ５４の二次側に発生するアラ−ム信
号発生回路５６を駆動装置側に備えるよう構成すれば、
過電流保護回路のサイリスタ２２が過電流を感知して発
するＬowレベルの自己保持信号により、アラ−ム信号発
生回路５６を直接駆動してアラ−ムを発生することが可
能になる。
電流を検知してサイリスタ２２がオン状態となったこと
を報知するＬowレベルの自己保持信号の出力端子２５を
半導体装置３０または４０側に設け、かつ、この出力端
子２５を介してＬowレベルの自己保持信号をｐｎｐトラ
ンジスタ５２のベ−ス側に受け、Ｈigh レベルのアラ−
ム信号をホトカプラ５４の二次側に発生するアラ−ム信
号発生回路５６を駆動装置側に備えるよう構成すれば、
過電流保護回路のサイリスタ２２が過電流を感知して発
するＬowレベルの自己保持信号により、アラ−ム信号発
生回路５６を直接駆動してアラ−ムを発生することが可
能になる。
【００２０】このように、制御信号の入力回路１１，ゲ
−ト駆動回路１２，およびアラ−ム信号発生回路５６で
構成される駆動装置５０、および過電流保護回路を備え
た半導体装置３０または４０は、回路の構成が簡素で素
子数が少なく，回路の集積化（ＩＣ化）が容易であり、
この集積回路を用いてインテリジェント・パワ−モジュ
−ル（ＩＰＭ）を構成することを容易化できる利点が得
られる。
−ト駆動回路１２，およびアラ−ム信号発生回路５６で
構成される駆動装置５０、および過電流保護回路を備え
た半導体装置３０または４０は、回路の構成が簡素で素
子数が少なく，回路の集積化（ＩＣ化）が容易であり、
この集積回路を用いてインテリジェント・パワ−モジュ
−ル（ＩＰＭ）を構成することを容易化できる利点が得
られる。
【００２１】なお、センス付絶縁ゲ−ト型スイッチング
素子として、センス付ＩＧＢＴの他にセンスＭＯＳＦＥ
Ｔを用いることが可能であり、また、非自己消弧形ゲ−
ト制御素子２２にはサイリスタの他にラッチ機能を持つ
半導体素子を用いてもよい。さらに、この発明の実施例
になる半導体装置３０または４０を１チップ化するよう
構成すれば、過電流保護機能および報知信号出力付きの
ＩＧＢＴモジュ−ルとして構成できる利点が得られる。
素子として、センス付ＩＧＢＴの他にセンスＭＯＳＦＥ
Ｔを用いることが可能であり、また、非自己消弧形ゲ−
ト制御素子２２にはサイリスタの他にラッチ機能を持つ
半導体素子を用いてもよい。さらに、この発明の実施例
になる半導体装置３０または４０を１チップ化するよう
構成すれば、過電流保護機能および報知信号出力付きの
ＩＧＢＴモジュ−ルとして構成できる利点が得られる。
【００２２】
【発明の効果】この発明は前述のように、センス付絶縁
ゲ−ト型スイッチング素子の過電流保護回路を、センス
に接続されて過電流を検出する電流検出抵抗と、この電
流検出抵抗の電圧降下の変化により過電流を検知してオ
ン状態となりセンス付絶縁ゲ−ト型スイッチング素子に
タ−ンオフを指令する非自己消弧形のゲ−ト制御用素
子，例えばサイリスタとで構成した。その結果、例えば
サイリスタのオン状態の自己保持機能を利用し、過電流
の脈動などに係わりなく短時間で過電流を遮断してセン
ス付絶縁ゲ−ト型スイッチング素子の過電流保護を行え
るとともに、電流制限手段を付加することによって過電
圧サ−ジの抑制機能を持ち、かつサイリスタのオンオフ
を信号源とする過電流報知機能を有する半導体装置を提
供することができる。また、半導体装置に過電流の遮断
機能を持たせることが可能になったことにより、従来駆
動装置側に必要とした過電流検出回路，ラッチ回路，お
よび遮断指令回路が不要となり、駆動装置の構成を大幅
に簡素化できるので、半導体装置およびその駆動装置を
経済的にも有利に提供できる利点が得られる。さらに、
回路構成の簡素化により駆動装置，および過電流保護回
路を含む半導体装置の集積化を容易化できるので、これ
らの集積回路を用いてインテリジェント・パワ−モジュ
−ルを構成することを可能にする利点が得られる。
ゲ−ト型スイッチング素子の過電流保護回路を、センス
に接続されて過電流を検出する電流検出抵抗と、この電
流検出抵抗の電圧降下の変化により過電流を検知してオ
ン状態となりセンス付絶縁ゲ−ト型スイッチング素子に
タ−ンオフを指令する非自己消弧形のゲ−ト制御用素
子，例えばサイリスタとで構成した。その結果、例えば
サイリスタのオン状態の自己保持機能を利用し、過電流
の脈動などに係わりなく短時間で過電流を遮断してセン
ス付絶縁ゲ−ト型スイッチング素子の過電流保護を行え
るとともに、電流制限手段を付加することによって過電
圧サ−ジの抑制機能を持ち、かつサイリスタのオンオフ
を信号源とする過電流報知機能を有する半導体装置を提
供することができる。また、半導体装置に過電流の遮断
機能を持たせることが可能になったことにより、従来駆
動装置側に必要とした過電流検出回路，ラッチ回路，お
よび遮断指令回路が不要となり、駆動装置の構成を大幅
に簡素化できるので、半導体装置およびその駆動装置を
経済的にも有利に提供できる利点が得られる。さらに、
回路構成の簡素化により駆動装置，および過電流保護回
路を含む半導体装置の集積化を容易化できるので、これ
らの集積回路を用いてインテリジェント・パワ−モジュ
−ルを構成することを可能にする利点が得られる。
【図１】この発明の実施例になる半導体装置の構成を簡
略化して示す接続図
略化して示す接続図
【図２】この発明の異なる実施例になる半導体装置の構
成を簡略化して示す接続図
成を簡略化して示す接続図
【図３】この発明の実施例における過電流の遮断状況を
示すタイムチャ−ト
示すタイムチャ−ト
【図４】この発明の他の実施例になる半導体装置の駆動
装置の構成を簡略化して示す接続図
装置の構成を簡略化して示す接続図
【図５】過電流制限回路を有する従来の半導体装置の構
成を簡略化して示す接続図
成を簡略化して示す接続図
【図６】従来の半導体装置の動作を示すタイムチャ−ト
【図７】従来の半導体装置とその駆動装置の構成を簡略
化して示す接続図
化して示す接続図
１ センス付絶縁ゲ−ト型スイッチング素子（センス
付ＩＧＢＴ） ２ 過電流制限回路 ３ 電流検出抵抗 ４ ゲ−ト制御用素子（ＭＯＳＦＥＴ） ５ ゲ−ト直列抵抗 １０ 半導体装置 １１ 入力回路 １２ ゲ−ト駆動回路 １３ 過電流検出回路 １４ ラッチ回路 １５ 遮断指令回路 １６ アラ−ム発生回路 ２０ 駆動装置 ２１ 過電流保護回路 ２２ 非自己消弧形ゲ−ト制御素子（サイリスタ） ２３ 電流検出抵抗 ２４ 入力抵抗 ２５ 自己保持信号出力端子 ３０ 半導体装置 ３１ 過電流保護回路 ３４ 電流制限手段 ４０ 半導体装置 ５０ 駆動装置 ５２ ｐｎｐトランジスタ ５４ ホトカプラ ５６ アラ−ム発生回路 Ｖin 入力電圧 ＶG ゲ−ト電圧 ＶCE コレクタ−エミッタ間電圧 ＶCEP 過電圧サ−ジ ＩC コレクタ電流（負荷電流） Ｉco 過電流 ＣP コレクタ端子 ＥP エミッタ端子 ＧP ゲ−ト端子
付ＩＧＢＴ） ２ 過電流制限回路 ３ 電流検出抵抗 ４ ゲ−ト制御用素子（ＭＯＳＦＥＴ） ５ ゲ−ト直列抵抗 １０ 半導体装置 １１ 入力回路 １２ ゲ−ト駆動回路 １３ 過電流検出回路 １４ ラッチ回路 １５ 遮断指令回路 １６ アラ−ム発生回路 ２０ 駆動装置 ２１ 過電流保護回路 ２２ 非自己消弧形ゲ−ト制御素子（サイリスタ） ２３ 電流検出抵抗 ２４ 入力抵抗 ２５ 自己保持信号出力端子 ３０ 半導体装置 ３１ 過電流保護回路 ３４ 電流制限手段 ４０ 半導体装置 ５０ 駆動装置 ５２ ｐｎｐトランジスタ ５４ ホトカプラ ５６ アラ−ム発生回路 Ｖin 入力電圧 ＶG ゲ−ト電圧 ＶCE コレクタ−エミッタ間電圧 ＶCEP 過電圧サ−ジ ＩC コレクタ電流（負荷電流） Ｉco 過電流 ＣP コレクタ端子 ＥP エミッタ端子 ＧP ゲ−ト端子
Claims (5)
- 【請求項１】センス付絶縁ゲ−ト型スイッチング素子、
およびゲ−ト直列抵抗を含み、駆動装置からのオンオフ
駆動信号をゲ−ト直列抵抗を介して受けて前記センス付
絶縁ゲ−ト型スイッチング素子がスイッチング動作する
ものにおいて、このセンス付絶縁ゲ−ト型スイッチング
素子に流れる電流をセンス側で検出する電流検出抵抗
と、前記センス付絶縁ゲ−ト型スイッチング素子に流れ
る過電流を前記電流検出抵抗の電圧降下の変化により検
知してオン状態となりセンス付絶縁ゲ−ト型スイッチン
グ素子にタ−ンオフを指令する非自己消弧形のゲ−ト制
御用素子とを含む過電流保護回路を備えてなることを特
徴とする半導体装置。 - 【請求項２】非自己消弧形のゲ−ト制御用素子がサイリ
スタからなり、そのアノ−ドをセンス付絶縁ゲ−ト型ス
イッチング素子のゲ−ト電極側に，そのゲ−トを入力抵
抗を介して電流検出抵抗の上流側に，そのカソ−ドを電
流検出抵抗の下流側にそれぞれ接続してなることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】過電流保護回路がセンス付絶縁ゲ−ト型ス
イッチング素子のゲ−ト電極とゲ−ト制御用素子との間
に電流制限手段を備えてなることを特徴とする請求項１
または請求項２のいずれかに記載の半導体装置。 - 【請求項４】過電流保護回路が過電流を検知してゲ−ト
制御用素子がオン状態となったことを報知するＬowレベ
ルの自己保持信号の出力端子を備えてなることを特徴と
する請求項１記載の半導体装置。 - 【請求項５】半導体装置の自己保持信号の出力端子を介
してＬowレベルの自己保持信号を受け、Ｈレベルのアラ
−ム信号を発するアラ−ム発生回路を備えてなることを
特徴とする請求項１または請求項４のいずれかに記載の
半導体装置の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32296693A JPH07183781A (ja) | 1993-12-22 | 1993-12-22 | 半導体装置とその駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32296693A JPH07183781A (ja) | 1993-12-22 | 1993-12-22 | 半導体装置とその駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183781A true JPH07183781A (ja) | 1995-07-21 |
Family
ID=18149643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32296693A Pending JPH07183781A (ja) | 1993-12-22 | 1993-12-22 | 半導体装置とその駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183781A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766395A2 (de) * | 1995-09-27 | 1997-04-02 | Siemens Aktiengesellschaft | Leistungstransistor mit Kurzschlussschutz |
| JPH10135804A (ja) * | 1996-08-19 | 1998-05-22 | Siemens Ag | 電界効果により制御される半導体デバイス用駆動回路装置 |
| WO1998059412A1 (fr) * | 1997-06-20 | 1998-12-30 | Kabushiki Kaisha Toshiba | Dispositif de commande d'un element de puissance de type a auto-extinction d'arc |
| DE19825211C2 (de) * | 1997-10-02 | 2001-09-13 | Mitsubishi Electric Corp | Halbleiterschaltung |
| JP2001274402A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | パワー半導体装置 |
| JP2002300017A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| US6891707B2 (en) | 2001-05-28 | 2005-05-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor protection circuit |
| CN109917179A (zh) * | 2019-03-20 | 2019-06-21 | 中国科学院上海微系统与信息技术研究所 | 基于功率器件寄生电感的电流检测系统及电流检测方法 |
| CN111954960A (zh) * | 2018-04-03 | 2020-11-17 | 索尼公司 | 过电流判定电路及发光控制装置 |
-
1993
- 1993-12-22 JP JP32296693A patent/JPH07183781A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766395A2 (de) * | 1995-09-27 | 1997-04-02 | Siemens Aktiengesellschaft | Leistungstransistor mit Kurzschlussschutz |
| JPH10135804A (ja) * | 1996-08-19 | 1998-05-22 | Siemens Ag | 電界効果により制御される半導体デバイス用駆動回路装置 |
| WO1998059412A1 (fr) * | 1997-06-20 | 1998-12-30 | Kabushiki Kaisha Toshiba | Dispositif de commande d'un element de puissance de type a auto-extinction d'arc |
| DE19825211C2 (de) * | 1997-10-02 | 2001-09-13 | Mitsubishi Electric Corp | Halbleiterschaltung |
| JP2001274402A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | パワー半導体装置 |
| JP2002300017A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| US6680835B2 (en) | 2001-04-03 | 2004-01-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| DE10159175B4 (de) * | 2001-04-03 | 2014-01-23 | Mitsubishi Denki K.K. | Halbleiterbauelement mit einem Fühlemitter und einer Schutzvorrichtung |
| US6891707B2 (en) | 2001-05-28 | 2005-05-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor protection circuit |
| CN111954960A (zh) * | 2018-04-03 | 2020-11-17 | 索尼公司 | 过电流判定电路及发光控制装置 |
| US11962126B2 (en) | 2018-04-03 | 2024-04-16 | Sony Corporation | Overcurrent determination circuit and light emission control apparatus |
| CN109917179A (zh) * | 2019-03-20 | 2019-06-21 | 中国科学院上海微系统与信息技术研究所 | 基于功率器件寄生电感的电流检测系统及电流检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP3448340B2 (ja) | Ｉｇｂｔ障害電流制限回路及び方法 | |
| JP3040342B2 (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| JP4144541B2 (ja) | 電圧駆動型半導体素子用駆動回路 | |
| KR101407245B1 (ko) | 절연 게이트 바이폴라 트랜지스터 폴트 보호 시스템 | |
| JP2881755B2 (ja) | パワー素子駆動回路 | |
| CN112769425A (zh) | 一种抑制igbt电压应力的装置 | |
| JPH07183781A (ja) | 半導体装置とその駆動装置 | |
| KR920002686B1 (ko) | 정전유도형 자기소호소자의 과전류보호회로 | |
| JPH0767073B2 (ja) | 絶縁ゲート素子の駆動回路 | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| KR100429079B1 (ko) | 아이지비티소자를 보호하기 위한 게이트 드라이브를 갖는전기적 관성부하 제어장치 | |
| JP3052619B2 (ja) | カレントセンシング機能付半導体装置の制御回路装置 | |
| CN118300582A (zh) | Ipm及其电流保护方法、ipm控制系统 | |
| JP3649154B2 (ja) | 過電流保護装置 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| JP2002368593A (ja) | 半導体回路 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
| WO2022123977A1 (ja) | 電圧制御型半導体素子の駆動装置 | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JP3918778B2 (ja) | 保護回路 | |
| JP3764259B2 (ja) | インバータ装置 |