JPH11112689A - ホスト信号処理通信システム用ウエイクアップオンリング電力節約 - Google Patents

ホスト信号処理通信システム用ウエイクアップオンリング電力節約

Info

Publication number
JPH11112689A
JPH11112689A JP10170204A JP17020498A JPH11112689A JP H11112689 A JPH11112689 A JP H11112689A JP 10170204 A JP10170204 A JP 10170204A JP 17020498 A JP17020498 A JP 17020498A JP H11112689 A JPH11112689 A JP H11112689A
Authority
JP
Japan
Prior art keywords
interrupt
signal
host processor
mode
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10170204A
Other languages
English (en)
Other versions
JP3805894B2 (ja
Inventor
T J Hsu
ツウ ティー．ジェイ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PCTel Inc
Original Assignee
PCTel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25369317&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH11112689(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by PCTel Inc filed Critical PCTel Inc
Publication of JPH11112689A publication Critical patent/JPH11112689A/ja
Application granted granted Critical
Publication of JP3805894B2 publication Critical patent/JP3805894B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Telephonic Communication Services (AREA)
  • Power Sources (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ホスト信号処理モデムを実行している間に電
力節約モードへコンピュータが入ることを可能とする技
術を提供する。 【解決手段】 ホストコンピュータと通信線及びホスト
コンピュータ内のホストプロセサへ結合している装置を
有しているホスト信号処理モデムにおいて、通常動作モ
ードの場合、周期的なインタラプトを発生してホストプ
ロセサを通信システムのソフトウエア部分を実行させ
る。ソフトウエア部分は通信線を介してリモートシステ
ムと通信を維持するのに必要なプロトコルを実施する。
待機モードの場合ホストプロセサへのインタラプトが中
断され選択論理がホストプロセサに対するインタラプト
として電話線からのリング信号等の通信信号を選択す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力管理システム
を使用するコンピュータに関するものであって、更に詳
細には、ホスト信号処理モデムを実行しながら電力節約
モードへコンピュータが入ることを可能とする回路及び
方法に関するものである。
【０００２】
【従来の技術】ホスト信号処理（ＨＳＰ）モデムは、モ
デムハードウエアにおいて専用のデジタル信号プロセサ
（ＤＳＰ）を設ける代わりにホストコンピュータの中央
処理装置（ＣＰＵ）の処理パワーを使用することによっ
てコンピュータシステムに対してモデム機能を与える場
合のコストを減少させる。例えば、典型的なＨＳＰモデ
ムハードウエアは、電話線へ接続するためのインターフ
ェースと、デジタル・アナログ変換器（ＤＡＣ）と、ア
ナログ・デジタル変換器（ＡＤＣ）と、電話線を介して
送信及び受信された信号を表わすサンプルの一時的な格
納のためのバッファと、ホストコンピュータへ接続する
ためのインターフェースとを有している。電話線を介し
てアクティブな接続での動作期間中に、ＨＳＰモデムハ
ードウエアは、周期的にホストＣＰＵをインタラプト
し、それは、応答して、ＨＳＰモデムソフトウエアを実
行する。ＨＳＰモデムソフトウエアはＨＳＰモデムハー
ドウエアから受取ったサンプルを検索し且つ受取ったサ
ンプルを通信適用のためのデータへ変換させる。ＨＳＰ
モデムソフトウエアは、更に、通信アプリケーションか
らのデータを検索し、該データを電話線を介して送信さ
れるべき信号を表わすサンプルへ変換し、且つこれらの
サンプルをＨＳＰモデムハードウエアへ書込む。ＨＳＰ
モデムの１つの欠点は、ＨＳＰモデムと例えばポータブ
ルコンピュータにおいてバッテリパワーを節約するため
にしばしば使用されるような電力管理システムとの相互
作用から発生する場合がある。１つのタイプの電力管理
システムは、コンピュータの活動をトラッキングし、且
つコンピュータが所定期間の間非アクティブ即ち活性状
態にない場合に、該コンピュータを省エネ（スリープ）
モードとさせ、その場合に中央処理装置（ＣＰＵ）に対
するシステムクロックは低速化又は停止される。該電力
管理システムは、システムクロックの周波数をターンオ
ン又は増加させて、該コンピュータが活動を再開する場
合に該コンピュータを通常動作モードとさせる。ＨＳＰ
モデムはメインのＣＰＵに対して周期的なインタラプト
を維持することにより、電力管理システムを実効的にデ
ィスエーブル即ち動作不能状態とさせることが可能であ
る。該電力管理システムは、システム活動として該周期
的なインタラプトを検知し且つ該コンピュータを通常動
作モードに維持する。このことはアクティブ即ち活性状
態にある電話接続期間中は適切なものである。何故なら
ば、該システムは積極的に情報を処理し、且つ、多分、
電力節約即ち省エネモードとなるべきではないからであ
る。然しながら、アクティブなモデム接続が存在しない
場合には、ＨＳＰモデム及びコンピュータシステムは何
等有用な活動を行なうものではない場合があり、且つ該
コンピュータはパワー即ち電力を節約するために省エネ
モードとされるべきである。ＨＳＰモデムは、周期的な
インタラプトを停止させ且つ本システムがスリープモー
ドへエンターすることを可能とするためにターンオフす
ることが可能であるが、このことはモデムの機能を喪失
するという犠牲を払うこととなる。例えば、アクティブ
な接続が存在しない間は、ＨＳＰモデムはリモート装置
がコールインし且つ接続を確立することを待機する場合
がある。ＨＳＰモデムをターンオフさせることは、入力
して来るコール即ち発呼を取扱う能力を動作不能状態と
させる。従って、電力管理システムがアクティブな接続
が存在しない場合にコンピュータを省エネモードとさせ
ることが可能であるが、尚且つ、省エネモードにおいて
受取られた入力されて来るコール（発呼）に対して応答
することが可能であるようなＨＳＰモデムシステムが望
まれている。
【０００３】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良した電力管理システム及び通信システ
ム動作モードを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明によれば、ＨＳＰ
モデム又はその他のＨＳＰ通信システムが、電話線又は
その他の通信線へ接続し且つ通常モードと待機モードと
で動作可能な装置を有している。通常モードにおいて、
該装置は、ホストプロセサの周期的なインタラプトを発
生し、且つ周期的なインタラプトに応答して、ホストＣ
ＰＵは該装置を介して転送されて来た情報を処理するソ
フトウエアを実行する。待機モードにおいてホストＣＰ
Ｕに対する周期的なインタラプトは中断されるが、例え
ばＤＡＡ（デジタル／アナログアダプタ）回路等の通信
インターフェースはアクティブ即ち活性状態にあり且つ
通信線を介して入力して来る信号に対してホストコンピ
ュータをインタラプトさせる。従って、待機モードにあ
る間に、該装置は周期的なインタラプトを発生する活動
を行なうものではなく、且つ電力管理システムがホスト
ＣＰＵを電力節約（省エネ）モードとさせ、一方入力し
て来る通信信号に対して待機状態となる。入力して来る
信号に応答して、該装置は通常モードへスイッチし、そ
の場合に、該装置はホストＣＰＵに対して周期的なイン
タラプトを発生し、新たに形成されたモデム接続を介し
て転送されて来る情報を処理する。該インタラプトは、
ホストＣＰＵが電力節約即ち省エネモードで動作してい
た場合には、該電力管理システムをしてホストＣＰＵを
通常動作モードへ復帰させる。従って、コンピュータシ
ステムは、入力して来るリング信号を待機しながら電力
節約即ち省エネモードとすることが可能であり、尚且
つ、リング信号に応答してモデム接続を確立することが
可能である。
【０００５】本発明に基づく１つのＨＳＰモデムシステ
ムは、マルチプレクサ及びＨＳＰモデム集積回路（Ｉ
Ｃ）を使用して実現される。ＨＳＰモデムＩＣからのイ
ンタラプト信号及びＤＡＡ回路からのリング信号が該マ
ルチプレクサに対しての入力信号を与える。該マルチプ
レクサの出力端子はホストプロセサのインタラプトライ
ンへ結合されている。ＨＳＰモデムハードウエアを待機
モードとさせるために、ＨＳＰモデムＩＣがシャットオ
フ即ちアイドル状態とされ、且つ該マルチプレクサはホ
ストプロセサに対するインタラプトとして該リング信号
を選択する。ＨＳＰモデムＩＣをシャットオフすること
は、ホストプロセサに対する周期的なインタラプトを停
止させ且つ電力節約システムがホストプロセサを電力節
約（省エネ）モードへスイッチさせることを可能とす
る。待機モードにおいて、リング信号がホストプロセサ
をインタラプトし、ホストプロセサをしてＨＳＰモデム
ソフトウエアを実行させる。ＨＳＰモデムソフトウエア
はＨＳＰモデムＩＣをターンオンさせ且つ該マルチプレ
クサをしてＨＳＰモデムＩＣからのインタラプトをホス
トプロセサへ供給させる。
【０００６】本発明の実施例に基づくＨＳＰモデム又は
通信システムは、更に、ソフトウエアの形態か又はハー
ドウエアの形態でのタイムアウトカウンタを有すること
が可能であり、それは通信線から入力されて来る信号が
なく且つ通信アプリケーションからサービス要求がない
所定期間の後にＨＰＳモデムハードウエアを待機モード
とさせる。ＨＳＰモデムハードウエアは、入力して来る
コール（発呼）に対するリング信号に応答して又はホス
トコンピュータがモデム接続を開始する場合にホストコ
ンピュータがコンフィギュレーション（形態）レジスタ
へ書込を行なうことに応答して再度活性状態となる。
【０００７】
【発明の実施の形態】本発明の１側面によれば、ホスト
信号処理（ＨＳＰ）モデムを待機状態とさせて、ＨＳＰ
モデムハードウエアからホストコンピュータへのインタ
ラプトを抑圧させることが可能であり、従ってＨＳＰモ
デムが入力して来るコール（発呼）を待機しながらホス
トコンピュータが電力節約（省エネ）モードとなること
を可能としている。入力して来る信号に対するリング信
号が接続されて、入力して来るコール（発呼）が受取ら
れる場合に、ホストコンピュータをインタラプトさせ
る。次いで、該リング信号に応答するか、又はホストコ
ンピュータがＨＳＰモデムが通常の動作を再開すること
の指示を与えることに応答して、ＨＳＰモデムは通常モ
ードへスイッチバックすることが可能である。
【０００８】図１はコンピュータシステム１００を示し
ており、それは、本発明の好適実施例に基づくホスト信
号処理（ＨＳＰ）モデムを有している。コンピュータシ
ステム１００は、装置バス１１５を介してＨＳＰモデム
ハードウエア１２０へ接続しているメイン即ちホストプ
ロセサ１１０を有している。本発明の例示的な実施例に
おいては、コンピュータ１００はＩＢＭコンパチパソコ
ンであり、ホストプロセサ１１０はペンチアム（ＰＥＮ
ＴＩＵＭ）（インテルコーポレイションの商標）等のｘ
８６コンパチマイクロプロセサであり、且つ装置バス１
１５はホストプロセサ１１０とメインメモリ１５０とを
包含するマザーボードによって実現されるＩＳＡバスで
ある。メインメモリ１５０内には例えば通信アプリケー
ション１７０等のアプリケーションとモデムドライバ１
８０等のデバイスドライバを包含するソフトウエア用の
オペレーティング環境１６０が常駐しており且つホスト
プロセサ１１０によって実行される。該実施例において
は、オペレーティング環境１６０はＷＩＮＤＯＷＳ９５
（マイクロソフトインコーポレイテッドの商標）オペレ
ーティングシステムであり、且つモデムドライバ１８０
はそのオペレーティングシステム用のＣＯＭドライバで
ある。
【０００９】ＨＳＰモデムハードウエア１２０は、デジ
タル／アナログアダプタ（ＤＡＡ）回路１３２、変換器
１３４、バッファ１３６、ホストインターフェース１３
８、選択論理１４０を有している。ＤＡＡ回路１３２は
通信線（例えば電話線）１２５と変換器１３４との間で
あり且つライン１２５を介してアナログ信号の受信及び
送信のためのインターフェースを与えている。電話線の
場合には、ＤＡＡ回路１３２はリング検知及びライン接
続及びハングアップを取扱う。変換器１３４は、ＤＡＡ
回路１３２からのアナログ信号をバッファ１３６内に格
納する入力デジタルサンプルへ変換し且つバッファ１３
６からのデジタルサンプルをＤＡＡ回路１３２を介して
ライン１２５を介して送信するためのアナログ信号へ変
換する。本発明の例示的実施例においては、バッファ１
３６は、例えば、本願出願人の出願に関わる米国特許出
願第０８／５２７，６６８号「信号維持手順のミスした
実行を補償するホスト信号処理通信システム（Ｈｏｓｔ
Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｃｏｍｍｕｎ
ｉｃａｔｉｏｎ Ｓｙｓｔｅｍ ｔｈａｔ Ｃｏｍｐｅ
ｎｓａｔｅｓ ｆｏｒ Ｍｉｓｓｅｄ Ｅｘｃｕｔｉｏ
ｎ ｏｆ Ｓｉｇｎａｌ Ｍａｉｎｔｅｎａｎｃｅ Ｐ
ｒｏｃｅｄｕｒｅｓ）」、に記載されているような円形
状のバッファであり、尚該特許出願は引用によって本明
細書に取込む。円形状のバッファの場合、新たな出力デ
ジタルサンプルが使用可能でない場合であっても、適宜
のキャリア信号を維持するために変換器１３４は同一の
出力デジタルサンプルを繰返し変換することが可能であ
る。従って、ＨＳＰモデムハードウエア１２０は、ＨＳ
Ｐモデムソフトウエア１８５が所要の出力サンプルを供
給することが不可能な場合であっても、リモート装置が
切断することを防止することが可能である。
【００１０】ホストインターフェース１３８がバッファ
１３６へ結合しており且つホストプロセサ１１０がバッ
ファ１３６から入力デジタルサンプルを読取り且つそれ
へ出力デジタルサンプルを書込むことを可能とするイン
ターフェースを提供している。通常動作モード期間中、
ホストインターフェース１３８は、周期的にホストプロ
セサ１１０に対してインタラプトを発生し、且つホスト
プロセサ１１０は、モデムドライバ１８０におけるＨＳ
Ｐソフトウエア１８５からのインタラプトルーチンを実
行することによって、インタラプトに応答する。例え
ば、例示的実施例においては、このようなインタラプト
は３．３ミリ秒毎に発生され、且つ各インタラプト期間
中、ＨＳＰモデムソフトウエアはバッファ１３６から２
４個の入力サンプルを読取り且つバッファ１３６へ２４
個の出力サンプルを書込む。より一般的に説明するとイ
ンタラプト当たりに読取られるか又は書込まれるサンプ
ル数は、約インタラプトの期間と変換器１３４によって
使用されるサンプリング周波数との積に等しい。
【００１１】モデムドライバ１８０はＨＳＰモデムソフ
トウエア１８５を包含しており且つ、更に、例えば１９
９５年４月２５日付で出願した米国特許出願第０８／４
２８，９３５号「ＵＡＲＴのソフトウエアシミュレーシ
ョンを使用した通信インターフェース及び競合回避（Ｃ
ｏｍｍｕｎｉｃａｔｉｏｎｓ Ｉｎｔｅｒｆａｃｅａｎ
ｄ Ｃｏｎｆｌｉｃｔ Ａｖｏｉｄａｎｃｅ Ｕｓｉｎ
ｇ ａ Ｓｏｆｔｗａｒｅ Ｓｉｍｕｌａｔｉｏｎ ｏ
ｆ ａ ＵＡＲＴ）」に記載されているようなＵＡＲＴ
エミュレーションを有することが可能であり、尚前述し
た米国特許出願は引用によって本明細書に取組む。ＵＡ
ＲＴエミュレーションは、動作環境１６０と通信するＵ
ＡＲＴに対して必要とされるレジスタセット及びタイミ
ング応答をエミュレーションし且つ動作環境１６０とホ
ストインターフェース１３８との間で情報を転送するた
めに必要とされる情報フォーマットを変換する。ＵＡＲ
Ｔエミュレーションの場合には、ホストインターフェー
ス１３８がＨＳＰモデムハードウエア１２０に適した任
意の所望のインターフェースを有することが可能であり
且つ動作環境１６０が通常ＵＡＲＴコンパチインターフ
ェース及びレジスタセットを具備する装置に対してリザ
ーブ即ち予約するＩ／Ｏスロットを占有することが可能
である。
【００１２】本発明の１側面によれば、ＨＳＰモデムハ
ードウエア１２０が待機状態とされると、ホストインタ
ーフェース１３８はアイドル状態であり且つ論理１４０
はＤＡＡ回路１３２を介してライン１２５からの入力し
て来るリング信号ＲＩＮＧ＿ＩＮをインタラプトとして
ホストプロセサ１１０へ供給する。ＨＳＰモデムハード
ウエア１２０を待機状態とさせるためには、ＨＳＰモデ
ムソフトウエア１８５がホストインターフェース１３８
におけるコンフィギュレーション（形態）レジスタへ書
込み、且つそれに応答して、ホストインターフェース１
３８が周期的なインタラプトの発生を停止し且つ信号Ｉ
ＤＬＥを論理１４０に対してアサート即ち活性状態とさ
せる。ＤＡＡ回路１３２は待機モードにおいてアクティ
ブの状態に止まり、それは、ハードウエア１２０がパワ
ーダウンされるオフ状態とは異なる。信号ＩＤＬＥは、
論理１４０をして、信号ＲＩＮＧ＿ＩＮを装置バス１１
５のインタラプトラインを介してホストプロセサ１１０
へ通過させる。ＨＳＰハードウエア１２０はホストプロ
セサ１１０を周期的にインタラプトしていないので、コ
ンピュータシステム１００は、それが充分な時間期間に
わたり非アクティブ状態でない限り、電力節約モード即
ちスリープモードで入ることが可能である。然しなが
ら、ライン１２５からの入力して来るリング信号がホス
トプロセサ１１０をインタラプトし且つホストプロセサ
１１０をしてＨＳＴモデムソフトウエア１８５における
ルーチンを実行し、従って、ＨＳＰモデムハードウエア
１２０は再度活性状態とさせることが可能であり且つ入
力して来るコール（発呼）を取扱うことが可能である。
ＨＳＰモデムハードウエア１２０が待機モードにある間
に、通信アプリケーション１７０がモデムドライバ１８
０に対してライン１２５を介して接続を開始すべく指示
する場合には、ＨＳＰモデムソフトウエア１８５は、周
期的なインタラプトを再開始させ且つインタラプトライ
ンからホストプロセサ１１０への信号ＲＩＮＧ＿ＩＮを
切断させるためにホストインターフェース１３８をリコ
ンフィギュア即ち形態を再特定させる。従って、ＨＳＰ
モデムハードウエア１２０の待機モードはライン１２５
を介して新たな接続を受取るか又は開始するためのＨＳ
Ｐモデムの能力を喪失することなしに、コンピュータシ
ステム１００が電力節約モードへエンターすることを可
能としている。
【００１３】本発明の別の側面によれば、ＨＳＰモデム
ソフトウエア１８５において実現されているアイドル時
間カウンタが、ライン１２５を介して通信信号が送られ
ることも受取られることもなく（即ち、接続なし）且つ
通信アプリケーション１７０からデータもコマンドも受
取られることがない期間中の時間の長さ（例えば、ＨＳ
Ｐモデムハードウエア１２０からのインタラプトの数）
を測定する。一方、該アイドル時間カウンタは、ハード
ウエア１２０において実現することも可能である。該ア
イドル時間カウンタがスレッシュホールドカウントに到
達すると、ＨＳＰモデムソフトウエア１８５は、周期的
なインタラプトを停止させ且つホストプロセサ１１０へ
のインタラプトとして信号ＲＩＮＧ＿ＩＮを選択するた
めにホストインターフェース１３８をコンフィギュア即
ち形態特定する。アイドル時間カウンタに対するスレッ
シュホールドカウントは、例えば、スタンダードのモデ
ムＡＴコマンド（例えば、モデムレジスタ番号５０内に
値１０を格納するＡＴＳ５０＝１０）を介してユーザが
プログラムすることが可能であり、該コマンドは通信ア
プリケーション１７０からモデムドライバ１８０及びソ
フトウエア１８５へ入力される。ＨＳＰモデムソフトウ
エア１８５は、ハードウエア１２０が待機モードとされ
る前にユーザが所望の遅延を設定することを可能とする
ソフトウエアレジスタを形成するためにメインメモリ１
５０内の格納状態の割当てを行なう。本発明の１つの特
定の実施例においては、ホストインターフェース１３８
及びバッファ１３６が、例えばカリフォルニア州ミルピ
タスのＰＣ−ｔｅｌインコーポレイテッドから入手可能
なＰＣＴ２８８Ｉのような単一の集積回路（ＡＳＩＣ）
１３０の一部である。変換器１３４は、ＳＧＳトムソン
社から入手可能なＳＴ７５４６のようなｃｏｄｅｃＩＣ
であり、ＤＡＡ回路１３２はハードウエア１２０の残部
をライン１２５上の高電圧から分離するスタンダードの
電話線インターフェースである。選択論理１４０はＡＳ
ＩＣ１３０のＩＤＬＥモード選択端子及びＤＡＡ回路１
３２からのリングパルスラインへ結合されている入力端
子を具備するＡＮＤゲート１４２を有している。ＡＳＩ
Ｃ１３０がアイドル状態である場合には、信号ＲＩＮＧ
＿ＩＮはＡＮＤゲート１４２及びＯＲゲート１４４を介
してインタラプトホストＣＰＵ１１０へ通過する。ＡＳ
ＩＣ１３０がアイドル状態でない場合には、ＡＮＤゲー
ト１４２からの出力信号は常に低状態であり且つＯＲゲ
ート１４４はホストプロセサ１１０をインタラプトさせ
るためにＡＳＩＣ１３８のＩＲＱ端子からのインタラプ
ト信号を通過させる。一方、論理１４０はＡＳＩＣ１３
０内に組込むことが可能である。
【００１４】ＨＳＰモデムの動作モードについて更に説
明するために、図２はシステム２００を示しており、そ
の場合に、動作環境は電力管理マネージャー２２２とイ
ンタラプトマネージャー２３０とを具備するカーネル２
１０を有している。システム２００が動作しており且つ
ＨＳＰモデムハードウエア１２０が通常モードで動作し
ている場合には、ＨＳＰモデムハードウエア１２０から
のインタラプトは、インタラプトマネージャー２３０を
してＨＳＰモデムソフトウエア１８５におけるインタラ
プトルーチン２５０の実行を開始させる。インタラプト
ルーチン２５０はアイドル時間カウンタ２５４とソフト
ウエアレジスタ２５２とを有している。アイドル時間カ
ウンタ２５４は、アクティブなモデム接続なしで且つ通
信アプリケーションからの中間のデータ又はコマンドな
しで、サービスされるインタラプトの数をカウントす
る。ソフトウエアレジスタ２５２は通信アプリケーショ
ンからＡＴ型モデム制御コマンドを介してユーザがプロ
グラムすることが可能であり且つスレッシュホールドカ
ウントを保持する。アイドル時間カウンタ２５４がソフ
トウエアレジスタ２５２に保持されているスレッシュホ
ールドカウンタに到達すると、インタラプトルーチン２
５０はコンフィギュレーション（形態）レジスタへ書込
むことによりハードウエア１２０を待機モードとさせ、
次いで、ハードウエア１２０が待機モードにあることを
表わすべくセマホー２４５を設定する。システム２００
は、典型的に、ＨＳＰモデムハードウエア１２０が待機
モードとされる場合に通常動作モードにあり、且つシス
テム２００は、システムの活動が存在する場合に通常モ
ードに止まる。
【００１５】ＨＳＰモデムハードウエア１２０が待機モ
ードにあり且つＨＳＰモデムハードウエア１２０がライ
ン１２５からリングパルスを受取る場合にシステム２０
０が通常モードにある場合には、該リングパルスはイン
タラプトとなり、それはインタラプトマネージャー２３
０をしてインタラプトルーチン２５０の実行を開始させ
る。インタラプトルーチン２５０はセマホー２４０か
ら、ＨＳＰモデムハードウエア１２０が待機状態にある
ことを判別し、ＨＳＰモデムハードウエア１２０を通常
モード動作に対してリコンフィギュア即ち再度形態特定
し、且つセマホー２４５をクリアする。システム２００
及びＨＳＰモデムハードウエア１２０は、次いで、両方
とも、通常モードで動作し、且つモデム接続をネゴシエ
ート即ち交渉することが可能である。
【００１６】ＨＳＰモデム１２０が待機モードにある間
にシステム２００がアイドル状態に止まる場合には、電
力管理マネージャー２２０がシステム２００をスリープ
モードとさせることが可能である。ＨＳＰモデムハード
ウエア１２０が待機モードにあり且つシステム２００が
スリープモードにある場合には、リングパルスがインタ
ラプトとなり、それは電力管理マネージャー２２０がイ
ンターセプトするインタラプトとなる。そのインタラプ
トに応答して、電力管理マネージャー２２０はシステム
２００全体にわたりウエイクアップ信号を送信してシス
テム２００を通常動作モードとさせる。ＨＳＰモデムソ
フトウエア１８５における電力管理ルーチン２４０が該
ウエイクアップ信号を受取る。該ウエイクアップ信号を
発生するインタラプトはＨＳＰモデムハードウエア１２
０からのリング信号であるので、電力管理ルーチン２４
０はセマホー２４５をクリアし且つＨＳＰモデムハード
ウエア１２０を通常モードとさせる。従って、システム
２００及びＨＳＰモデムハードウエア１２０は、両方と
も、通常モードにあり且つモデム接続を確立することが
可能である。該ウエイクアップがＨＳＰモデムハードウ
エア１２０以外の供給源から発生したものである場合に
は、ＨＳＰモデムハードウエア１２０は待機モードのま
まとさせることが可能であり、一方システム２００は通
常動作モードへ復帰する。
【００１７】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、本発明の例示的な実施例では電力節約待機
モードにある間に入力して来るコール即ち発呼に応答す
ることが可能なＨＳＰモデムであるが、同様の能力は、
例えば、スピーカホン、ビデオホン、又は留守番電話機
能等を実現するシステム等のその他のタイプの通信シス
テム用のホストプロセサの処理能力を使用するコンピュ
ータシステムにおいても使用することが可能である。こ
のような通信システムにおいては、アクティブな通信リ
ンクが存在しない場合にはホストプロセサに対する周期
的なインタラプトを抑圧することが望ましいが、尚且
つ、例えば、リングシグナルによって知らされる入力し
て来る通信に対して応答することが可能であることが望
ましい。本発明の１側面によれば、該リング信号は通信
ハードウエアがアイドル状態にある場合には、ホストプ
ロセサをウエイクアップさせるか又はインタラプトする
ために供給することが可能である。
【図面の簡単な説明】
【図１】 本発明の１実施例に基づくホスト信号処理モ
デムを有するコンピュータシステムを示した概略図。
【図２】 システムに対して通常モードと電力節約モー
ドとを具備すると共にＨＳＰモデムハードウエアに対し
て通常モードと待機モードとを具備する本発明の１実施
例におけるインタラプトの処理を示した概略図。
【符号の説明】 １００ コンピュータシステム １１０ ホストプロセサ １１５ 装置バス １２０ ＨＳＰモデムハードウエア １２５ 通信（電話）線 １３２ デジタル／アナログアダプタ（ＤＡＡ）回路 １３４ 変換器 １３６ バッファ １３８ ホストインターフェース １４０ 選択論理 １５０ メインメモリ １６０ 動作環境 １７０ 通信アプリケーション １８０ モデムドライバ １８５ ＨＳＰモデムソフトウエア

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ホスト信号処理通信システムにおいて、 ホストプロセサ、 通信線へ接続するための装置であって、第一モードと第
    二モードとで動作可能であり、前記第一モードで動作し
    ている間に周期的に第一信号をアサートする通信線への
    接続用装置、 前記通信線及び前記装置を介して転送される情報を処理
    するソフトウエアであって、インタラプト信号に応答し
    て前記ホストプロセサによって実行されるソフトウエ
    ア、 前記装置と前記ホストプロセサとの間に結合されている
    選択論理であって、前記ホストプロセサへ供給されるイ
    ンタラプト信号を選択すべく結合されており、前記装置
    が前記第一モードで動作している場合に前記第一信号を
    選択し且つ前記装置が前記第二モードで動作している場
    合に前記通信線から第二信号を選択する選択論理、を有
    することを特徴とするシステム。
  2. 【請求項２】 請求項１において、前記通信線が電話線
    であり且つ前記第二信号が前記電話線へ結合されている
    アダプタからのリング信号であることを特徴とするシス
    テム。
  3. 【請求項３】 請求項２において、本システムがホスト
    信号処理モデムを有していることを特徴とするシステ
    ム。
  4. 【請求項４】 請求項１において、更に、プロセサ活動
    のインジケータとして前記ホストプロセサへのインタラ
    プトをモニタし、且つプロセサ活動の欠如に応答して本
    システムを電力節約モードへスイッチさせる電力管理シ
    ステムを有していることを特徴とするシステム。
  5. 【請求項５】 請求項１において、更に、 前記通信線が非動作状態であり且つ前記ソフトウエアへ
    情報が転送されることのない期間中の時間のカウントを
    維持する手段、 前記カウントがカットオフ値に到達することに応答して
    前記装置を前記第二モードへスイッチさせる手段、を有
    することを特徴とするシステム。
  6. 【請求項６】 請求項５において、前記ソフトウエアが
    前記カウントを維持する手段を実現していることを特徴
    とするシステム。
  7. 【請求項７】 請求項１において、前記装置が、 バッファ、 前記バッファへ結合されている変換器であって、前記通
    信線上で受取った第一アナログ信号を第一組のデジタル
    サンプルへ変換し且つ前記第一組のデジタルサンプルを
    前記バッファ内に書込み且つ前記バッファ内の第二組の
    デジタルサンプルを前記通信線上で送信される第二アナ
    ログ信号へ変換する変換器、 前記バッファ及びホストプロセサへ結合されているホス
    トインターフェースであって、前記第一組のデジタルサ
    ンプルを前記バッファから読取り且つ前記第二組のデジ
    タルサンプルを前記バッファへ書込むために前記ホスト
    インターフェースにおいて前記ホストプロセサに対する
    アクセスを与えるホストインターフェース、を有するこ
    とを特徴とするシステム。
  8. 【請求項８】 通信システムの動作方法において、 ホストプロセサへ周期的なインタラプトを発生し、通信
    線へ接続している装置が通信リンクが前記通信線に関し
    てアクティブである間に周期的なインタラプトを発生
    し、 前記装置からのインタラプトに応答して前記通信システ
    ムのソフトウエア部分を実行し、前記ソフトウエア部分
    は前記活性な通信リンクを介して転送されてくる情報を
    処理し、 前記通信線上で通信リンクがアクティブでない場合に前
    記装置からのインタラプトを抑圧し、 前記通信線からの信号を前記ホストコンピュータへのイ
    ンタラプトとして接続する一方、前記装置からのインタ
    ラプトを抑圧する、ことを特徴とする方法。
  9. 【請求項９】 請求項８において、更に、 前記ホストプロセサに対するインタラプトなしである期
    間を検知することに応答して前記ホストプロセサを通常
    動作モードから電力節約モードへスイッチし、 前記通信線からの信号が前記ホストプロセサをインタラ
    プトすることに応答して前記ホストプロセサが前記通常
    動作モードへスイッチバックする、ことを特徴とする方
    法。
  10. 【請求項１０】 請求項９において、更に、前記通信線
    からの信号が前記ホストプロセサをインタラプトするこ
    とに応答して前記装置からの周期的なインタラプトの発
    生を再開させることを特徴とする方法。
  11. 【請求項１１】 請求項８において、更に、前記通信線
    からの信号が前記ホストプロセサをインタラプトするこ
    とに応答して前記装置からの周期的なインタラプトの発
    生を再開させることを特徴とする方法。
  12. 【請求項１２】 請求項８において、前記通信線からの
    信号を前記ホストコンピュターに対してインタラプトと
    して接続させる場合に、前記インタラプトとしてリング
    信号を接続し、電話線へ結合しているアダプタが前記リ
    ング信号を発生することを特徴とする方法。
JP17020498A 1997-06-17 1998-06-17 ホスト信号処理通信システム用ウエイクアップオンリング電力節約 Expired - Fee Related JP3805894B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/877,129 US5931950A (en) 1997-06-17 1997-06-17 Wake-up-on-ring power conservation for host signal processing communication system
US08/877129 1997-06-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006038385A Division JP2006246458A (ja) 1997-06-17 2006-02-15 ホスト信号処理通信システム用ウエイクアップオンリング電力節約

Publications (2)

Publication Number Publication Date
JPH11112689A true JPH11112689A (ja) 1999-04-23
JP3805894B2 JP3805894B2 (ja) 2006-08-09

Family

ID=25369317

Family Applications (2)

Application Number Title Priority Date Filing Date
JP17020498A Expired - Fee Related JP3805894B2 (ja) 1997-06-17 1998-06-17 ホスト信号処理通信システム用ウエイクアップオンリング電力節約
JP2006038385A Pending JP2006246458A (ja) 1997-06-17 2006-02-15 ホスト信号処理通信システム用ウエイクアップオンリング電力節約

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006038385A Pending JP2006246458A (ja) 1997-06-17 2006-02-15 ホスト信号処理通信システム用ウエイクアップオンリング電力節約

Country Status (4)

Country Link
US (2) US5931950A (ja)
EP (1) EP0886427A3 (ja)
JP (2) JP3805894B2 (ja)
DE (1) DE886427T1 (ja)

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018755A (en) 1996-11-14 2000-01-25 Altocom, Inc. Efficient implementation of an FIR filter on a general purpose processor
US5931950A (en) * 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US6252900B1 (en) 1997-06-30 2001-06-26 Integrated Telecom Express, Inc. Forward compatible and expandable high speed communications system and method of operation
US6400759B1 (en) 1997-06-30 2002-06-04 Integrated Telecom Express, Inc. Device driver for rate adaptable modem with forward compatible and expandable functionality
JP3943665B2 (ja) * 1997-09-01 2007-07-11 株式会社東芝 スリープ制御方法、およびイベント通知方法
US6138190A (en) * 1997-09-16 2000-10-24 Cirrus Logic, Inc. Analog front end and digital signal processing device and method
JPH11143571A (ja) * 1997-11-05 1999-05-28 Mitsubishi Electric Corp データ処理装置
US7200168B1 (en) 1997-11-13 2007-04-03 Surf Communication Solutions Ltd. Stable operation of media gateway
IL132888A0 (en) 1999-11-11 2001-03-19 Surf Comm Solutions Ltd Channel load balancing
US6792039B1 (en) * 1997-11-13 2004-09-14 Surf Communication Solutions Ltd. Method for controlled reducing of processor utilization by a soft modem and a soft modem with controlled different processor utilization modes
US6434161B1 (en) * 1998-02-25 2002-08-13 3Com Corporation UART with direct memory access buffering of data and method therefor
US6167078A (en) 1998-03-30 2000-12-26 Motorola Conservation of power in a serial modem
US6408351B1 (en) * 1998-03-31 2002-06-18 Compaq Computer Corporation Host modem having a peripheral codec powered by a peripheral bus
US6295314B1 (en) * 1998-11-16 2001-09-25 Advanced Micro Devices, Inc. Method and apparatus for partitioning a modem between non-real-time and real-time processing environments
EP1059585A3 (en) * 1999-06-03 2004-05-06 PC-Tel, Inc. Virtual 16550 uart
IL130540A (en) * 1999-06-17 2003-07-31 Tadiran Telecom Business Syste System having a port with two operating modes
US6658576B1 (en) * 1999-09-29 2003-12-02 Smartpower Corporation Energy-conserving communication apparatus selectively switching between a main processor with main operating instructions and keep-alive processor with keep-alive operating instruction
US7257642B1 (en) 1999-11-11 2007-08-14 Surp Communication Solutions Ltd. Channel load balancing
US20030014484A1 (en) * 2000-11-09 2003-01-16 Arnon Netzer Scheduling in a remote-access server
US6665752B1 (en) * 2000-02-17 2003-12-16 Conexant Systems, Inc. Interrupt driven interface coupling a programmable media access controller and a process controller
US7490328B2 (en) * 2000-05-09 2009-02-10 Surf Communication Solutions, Ltd. Method and apparatus for allocating processor pool resources for handling mobile data connections
US6968392B1 (en) * 2000-06-29 2005-11-22 Cisco Technology, Inc. Method and apparatus providing improved statistics collection for high bandwidth interfaces supporting multiple connections
US20020035702A1 (en) * 2000-09-21 2002-03-21 Su-Fang Chu Method for automatically wake up a computer system to receive message transmitted via the communication protocol and to make the computer system enter into the suspend mode
DE10059014B4 (de) * 2000-11-28 2004-03-25 Winbond Electronics Corp Vorrichtung und Verfahren zur Fernaktivierung eines im Wartezustand befindlichen Computers
US20020178386A1 (en) * 2001-05-22 2002-11-28 Su-Chen Wang Modem and a controller thereof
KR20040043362A (ko) * 2002-11-18 2004-05-24 삼성전자주식회사 원격전원 제어장치 및 그 제어방법
KR100541436B1 (ko) * 2003-05-09 2006-01-10 삼성전자주식회사 공중전화망을 통한 원격 전원 제어가 가능한 컴퓨터
US7424003B2 (en) * 2004-03-08 2008-09-09 Surf Communication Solutions Multi-parameter scheduling in communication systems
TW200602974A (en) 2004-05-19 2006-01-16 Arc Internat Uk Ltd Microprocessor architecture
JP4333485B2 (ja) * 2004-06-02 2009-09-16 船井電機株式会社 光ディスク装置内蔵型テレビジョン装置
US8799687B2 (en) 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
JP4898225B2 (ja) * 2006-01-06 2012-03-14 キヤノン株式会社 アプリケーション装置及びアプリケーション装置の電力の復帰方法
US8009743B2 (en) * 2006-01-19 2011-08-30 Sensormatic Electronics, LLC Method and system for powering a device using a data communications signal line
US7650433B2 (en) 2007-01-05 2010-01-19 Microsoft Corporation Power management for multi-interface device clusters
US8189560B1 (en) * 2007-06-01 2012-05-29 The United States Of America As Represented By The Secretary Of The Navy Retransmission switch box
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US8340721B2 (en) * 2008-03-19 2012-12-25 Google Inc. Notebook computer and cell phone assembly
JP2011170709A (ja) * 2010-02-19 2011-09-01 Ricoh Co Ltd ネットワーク制御装置、画像形成装置、画像形成システム、省エネ制御方法、及び省エネ制御プログラム
US8392732B2 (en) 2010-04-16 2013-03-05 Comcast Cable Communications, Llc Systems, apparatuses, and methods to monitor signals received by a paging monitor to detect an activity trigger
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US9069555B2 (en) 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
US8793515B2 (en) 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8688883B2 (en) 2011-09-08 2014-04-01 Intel Corporation Increasing turbo mode residency of a processor
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8914650B2 (en) 2011-09-28 2014-12-16 Intel Corporation Dynamically adjusting power of non-core processor circuitry including buffer circuitry
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US8972763B2 (en) 2011-12-05 2015-03-03 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
US9239611B2 (en) 2011-12-05 2016-01-19 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including balancing power among multi-frequency domains of a processor based on efficiency rating scheme
US9052901B2 (en) 2011-12-14 2015-06-09 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including configurable maximum processor current
US9372524B2 (en) 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization
US9098261B2 (en) 2011-12-15 2015-08-04 Intel Corporation User level control of power management policies
US9323316B2 (en) 2012-03-13 2016-04-26 Intel Corporation Dynamically controlling interconnect frequency in a processor
US9436245B2 (en) 2012-03-13 2016-09-06 Intel Corporation Dynamically computing an electrical design point (EDP) for a multicore processor
US9354689B2 (en) 2012-03-13 2016-05-31 Intel Corporation Providing energy efficient turbo operation of a processor
US9547027B2 (en) 2012-03-30 2017-01-17 Intel Corporation Dynamically measuring power consumption in a processor
WO2013162589A1 (en) 2012-04-27 2013-10-31 Intel Corporation Migrating tasks between asymmetric computing elements of a multi-core processor
US9063727B2 (en) 2012-08-31 2015-06-23 Intel Corporation Performing cross-domain thermal control in a processor
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9342122B2 (en) 2012-09-17 2016-05-17 Intel Corporation Distributing power to heterogeneous compute elements of a processor
US9423858B2 (en) 2012-09-27 2016-08-23 Intel Corporation Sharing power between domains in a processor package using encoded power consumption information from a second domain to calculate an available power budget for a first domain
US9250685B2 (en) 2012-11-05 2016-02-02 Comcast Cable Communications, Llc Remotely waking a sleeping device using a wake configuration file
US9575543B2 (en) 2012-11-27 2017-02-21 Intel Corporation Providing an inter-arrival access timer in a processor
US9183144B2 (en) 2012-12-14 2015-11-10 Intel Corporation Power gating a portion of a cache memory
US9292468B2 (en) 2012-12-17 2016-03-22 Intel Corporation Performing frequency coordination in a multiprocessor system based on response timing optimization
US9405351B2 (en) 2012-12-17 2016-08-02 Intel Corporation Performing frequency coordination in a multiprocessor system
US9075556B2 (en) 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9235252B2 (en) 2012-12-21 2016-01-12 Intel Corporation Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9081577B2 (en) 2012-12-28 2015-07-14 Intel Corporation Independent control of processor core retention states
US9164565B2 (en) 2012-12-28 2015-10-20 Intel Corporation Apparatus and method to manage energy usage of a processor
US9335803B2 (en) 2013-02-15 2016-05-10 Intel Corporation Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US9367114B2 (en) 2013-03-11 2016-06-14 Intel Corporation Controlling operating voltage of a processor
US9395784B2 (en) 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
US9377841B2 (en) 2013-05-08 2016-06-28 Intel Corporation Adaptively limiting a maximum operating frequency in a multicore processor
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US9348401B2 (en) 2013-06-25 2016-05-24 Intel Corporation Mapping a performance request to an operating frequency in a processor
US9471088B2 (en) 2013-06-25 2016-10-18 Intel Corporation Restricting clock signal delivery in a processor
US9348407B2 (en) 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US9377836B2 (en) 2013-07-26 2016-06-28 Intel Corporation Restricting clock signal delivery based on activity in a processor
US9495001B2 (en) 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US10386900B2 (en) 2013-09-24 2019-08-20 Intel Corporation Thread aware power management
US9405345B2 (en) 2013-09-27 2016-08-02 Intel Corporation Constraining processor operation based on power envelope information
US9594560B2 (en) 2013-09-27 2017-03-14 Intel Corporation Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain
US9494998B2 (en) 2013-12-17 2016-11-15 Intel Corporation Rescheduling workloads to enforce and maintain a duty cycle
US9459689B2 (en) 2013-12-23 2016-10-04 Intel Corporation Dyanamically adapting a voltage of a clock generation circuit
US9323525B2 (en) 2014-02-26 2016-04-26 Intel Corporation Monitoring vector lane duty cycle for dynamic optimization
US10108454B2 (en) 2014-03-21 2018-10-23 Intel Corporation Managing dynamic capacitance using code scheduling
US9665153B2 (en) 2014-03-21 2017-05-30 Intel Corporation Selecting a low power state based on cache flush latency determination
US10417149B2 (en) 2014-06-06 2019-09-17 Intel Corporation Self-aligning a processor duty cycle with interrupts
US9760158B2 (en) 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state
US9513689B2 (en) 2014-06-30 2016-12-06 Intel Corporation Controlling processor performance scaling based on context
US9606602B2 (en) 2014-06-30 2017-03-28 Intel Corporation Method and apparatus to prevent voltage droop in a computer
US9575537B2 (en) 2014-07-25 2017-02-21 Intel Corporation Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states
US9760136B2 (en) 2014-08-15 2017-09-12 Intel Corporation Controlling temperature of a system memory
US9671853B2 (en) 2014-09-12 2017-06-06 Intel Corporation Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency
US10339023B2 (en) 2014-09-25 2019-07-02 Intel Corporation Cache-aware adaptive thread scheduling and migration
US9977477B2 (en) 2014-09-26 2018-05-22 Intel Corporation Adapting operating parameters of an input/output (IO) interface circuit of a processor
US9684360B2 (en) 2014-10-30 2017-06-20 Intel Corporation Dynamically controlling power management of an on-die memory of a processor
US9703358B2 (en) 2014-11-24 2017-07-11 Intel Corporation Controlling turbo mode frequency operation in a processor
US9710043B2 (en) 2014-11-26 2017-07-18 Intel Corporation Controlling a guaranteed frequency of a processor
US20160147280A1 (en) 2014-11-26 2016-05-26 Tessil Thomas Controlling average power limits of a processor
US10048744B2 (en) 2014-11-26 2018-08-14 Intel Corporation Apparatus and method for thermal management in a multi-chip package
US10877530B2 (en) 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
US20160224098A1 (en) 2015-01-30 2016-08-04 Alexander Gendler Communicating via a mailbox interface of a processor
US9639134B2 (en) 2015-02-05 2017-05-02 Intel Corporation Method and apparatus to provide telemetry data to a power controller of a processor
US9910481B2 (en) 2015-02-13 2018-03-06 Intel Corporation Performing power management in a multicore processor
US10234930B2 (en) 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor
US9874922B2 (en) 2015-02-17 2018-01-23 Intel Corporation Performing dynamic power control of platform devices
US9842082B2 (en) 2015-02-27 2017-12-12 Intel Corporation Dynamically updating logical identifiers of cores of a processor
US9710054B2 (en) 2015-02-28 2017-07-18 Intel Corporation Programmable power management agent
US9760160B2 (en) 2015-05-27 2017-09-12 Intel Corporation Controlling performance states of processing engines of a processor
US9710041B2 (en) 2015-07-29 2017-07-18 Intel Corporation Masking a power state of a core of a processor
US10001822B2 (en) 2015-09-22 2018-06-19 Intel Corporation Integrating a power arbiter in a processor
US9983644B2 (en) 2015-11-10 2018-05-29 Intel Corporation Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance
US9910470B2 (en) 2015-12-16 2018-03-06 Intel Corporation Controlling telemetry data communication in a processor
EP3394702B1 (en) * 2015-12-22 2021-03-10 Intel IP Corporation Power saving host-modem interaction in a communication device
US10146286B2 (en) 2016-01-14 2018-12-04 Intel Corporation Dynamically updating a power management policy of a processor
US10289188B2 (en) 2016-06-21 2019-05-14 Intel Corporation Processor having concurrent core and fabric exit from a low power state
US10324519B2 (en) 2016-06-23 2019-06-18 Intel Corporation Controlling forced idle state operation in a processor
US10281975B2 (en) 2016-06-23 2019-05-07 Intel Corporation Processor having accelerated user responsiveness in constrained environment
US10379596B2 (en) 2016-08-03 2019-08-13 Intel Corporation Providing an interface for demotion control information in a processor
US10379904B2 (en) 2016-08-31 2019-08-13 Intel Corporation Controlling a performance state of a processor using a combination of package and thread hint information
US10234920B2 (en) 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US10423206B2 (en) 2016-08-31 2019-09-24 Intel Corporation Processor to pre-empt voltage ramps for exit latency reductions
US10168758B2 (en) 2016-09-29 2019-01-01 Intel Corporation Techniques to enable communication between a processor and voltage regulator
US10429919B2 (en) 2017-06-28 2019-10-01 Intel Corporation System, apparatus and method for loose lock-step redundancy power management
WO2019040054A1 (en) 2017-08-23 2019-02-28 Intel Corporation SYSTEM, APPARATUS, AND METHOD FOR ADAPTIVE OPERATING VOLTAGE IN A USER-PROGRAMMED (FPGA) PREDIFFUSED NETWORK
US10620266B2 (en) 2017-11-29 2020-04-14 Intel Corporation System, apparatus and method for in-field self testing in a diagnostic sleep state
US10620682B2 (en) 2017-12-21 2020-04-14 Intel Corporation System, apparatus and method for processor-external override of hardware performance state control of a processor
US10620969B2 (en) 2018-03-27 2020-04-14 Intel Corporation System, apparatus and method for providing hardware feedback information in a processor
US10739844B2 (en) 2018-05-02 2020-08-11 Intel Corporation System, apparatus and method for optimized throttling of a processor
US10955899B2 (en) 2018-06-20 2021-03-23 Intel Corporation System, apparatus and method for responsive autonomous hardware performance state control of a processor
US10976801B2 (en) 2018-09-20 2021-04-13 Intel Corporation System, apparatus and method for power budget distribution for a plurality of virtual machines to execute on a processor
US10860083B2 (en) 2018-09-26 2020-12-08 Intel Corporation System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US11656676B2 (en) 2018-12-12 2023-05-23 Intel Corporation System, apparatus and method for dynamic thermal distribution of a system on chip
US11256657B2 (en) 2019-03-26 2022-02-22 Intel Corporation System, apparatus and method for adaptive interconnect routing
US11442529B2 (en) 2019-05-15 2022-09-13 Intel Corporation System, apparatus and method for dynamically controlling current consumption of processing circuits of a processor
US11698812B2 (en) 2019-08-29 2023-07-11 Intel Corporation System, apparatus and method for providing hardware state feedback to an operating system in a heterogeneous processor
US11366506B2 (en) 2019-11-22 2022-06-21 Intel Corporation System, apparatus and method for globally aware reactive local power control in a processor
US11132201B2 (en) 2019-12-23 2021-09-28 Intel Corporation System, apparatus and method for dynamic pipeline stage control of data path dominant circuitry of an integrated circuit
US20220011852A1 (en) * 2021-09-24 2022-01-13 Venkateshan Udhayan Methods and apparatus to align network traffic to improve power consumption
US11921564B2 (en) 2022-02-28 2024-03-05 Intel Corporation Saving and restoring configuration and status information with reduced latency

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181941A (en) 1978-03-27 1980-01-01 Godsey Ernest E Interrupt system and method
US4620294A (en) 1983-09-09 1986-10-28 Cts Corporation Digital signal processor modem
US4780843A (en) 1983-11-07 1988-10-25 Motorola, Inc. Wait mode power reduction system and method for data processor
US4656318A (en) * 1985-05-09 1987-04-07 Hewlett-Packard Company Modem with power-off ring detection
US5025387A (en) 1988-09-06 1991-06-18 Motorola, Inc. Power saving arrangement for a clocked digital circuit
US4951309A (en) * 1988-10-14 1990-08-21 Compag Computer Corporation Power-down modem
US4965641A (en) * 1989-02-21 1990-10-23 Motorola, Inc. Processor modem
US5237692A (en) 1990-11-09 1993-08-17 Ast Research Inc. Internal interrupt controller for a peripheral controller
US5410713A (en) * 1992-01-02 1995-04-25 Smith Corona/Acer Power-management system for a computer
US5408614A (en) 1993-12-17 1995-04-18 Xircom, Inc. Modem adapter for use with standard PC parallel port
EP0662652B1 (en) 1994-01-10 2000-07-05 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer system
US5678059A (en) * 1994-02-18 1997-10-14 Lucent Technologies Inc. Technique for time-sharing a microprocessor between a computer and a modem
US5511069A (en) 1994-06-30 1996-04-23 Intel Corporation Method and apparatus for controlling a communication device through a modem processor
US5530879A (en) * 1994-09-07 1996-06-25 International Business Machines Corporation Computer system having power management processor for switching power supply from one state to another responsive to a closure of a switch, a detected ring or an expiration of a timer
JP3224715B2 (ja) 1994-09-07 2001-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムをウェイクさせる低電力リング検出
US5631952A (en) 1994-10-18 1997-05-20 Motorola, Inc. Apparatus and method for modem wake-up with autobaud function
KR970002370B1 (ko) * 1994-10-27 1997-03-03 삼성전자 주식회사 절전기능을 구비한 모뎀장치
US5909488A (en) 1995-08-22 1999-06-01 Canon Kabushiki Kaisha Communication apparatus having a non-ringing call receiving mode and an energy-saving stand-by mode
US5721830A (en) * 1995-09-12 1998-02-24 Pc-Tel, Inc. Host signal processing communication system that compensates for missed execution of signal maintenance procedures
US5974552A (en) 1995-12-29 1999-10-26 Samsung Electronics Co., Ltd. Method and apparatus for executing a scheduled operation after wake up from power off state
JP3191910B2 (ja) 1996-01-23 2001-07-23 キヤノン株式会社 機器制御装置及び方法
US5802153A (en) 1996-02-28 1998-09-01 Motorola, Inc. Apparatus and method for interfacing between a communications channel and a processor for data transmission and reception
US5765021A (en) * 1996-03-27 1998-06-09 Pc-Tel, Inc. Computer system having second program for transferring data between second port connected to a first port and the software portion of a modem
US5940459A (en) 1996-07-09 1999-08-17 Pc-Tel, Inc. Host signal processor modem and telephone
US5848281A (en) 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US5982814A (en) 1996-08-01 1999-11-09 Pc-Tel, Inc. Dynamic control of processor utilization by a host signal processing modem
US5790895A (en) 1996-10-18 1998-08-04 Compaq Computer Corporation Modem sharing
US5995540A (en) 1997-01-08 1999-11-30 Altocom, Inc. System and method for reducing processing requirements of modem during idle receive time
US5931950A (en) * 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system

Also Published As

Publication number Publication date
JP3805894B2 (ja) 2006-08-09
JP2006246458A (ja) 2006-09-14
DE886427T1 (de) 1999-10-07
EP0886427A3 (en) 1999-07-28
US20010052044A1 (en) 2001-12-13
US5931950A (en) 1999-08-03
EP0886427A2 (en) 1998-12-23
US6493780B2 (en) 2002-12-10

Similar Documents

Publication Publication Date Title
JP3805894B2 (ja) ホスト信号処理通信システム用ウエイクアップオンリング電力節約
EP0366250B1 (en) Power-down modem
CN102124454B (zh) 通用串行总线(usb)远程唤醒
US6311282B1 (en) Method and apparatus for computing device with status display
US5721934A (en) Retrofit external power saving system and method for use
US6105142A (en) Intelligent power management interface for computer system hardware
US6360327B1 (en) System with control registers for managing computer legacy peripheral devices using an advanced configuration power interface software power management system
US5805910A (en) Computer hibernation system for transmitting data and command words between host and controller
JPS62169219A (ja) 情報処理システム
US20020124197A1 (en) Method to associate and respond to a requirement for high performance operation of a notebook computer
EP2395426A1 (en) A mobile computer system with a robust expansion capability
EP0479887A1 (en) Computer power management system
JP2608532B2 (ja) コンピュータシステムにおけるユーザ入力デバイス存在のエミュレート方法
JPH01293742A (ja) 移動電話端末
EP1356366A2 (en) Computer peripheral device that remains operable when central processor operations are suspended
US5958055A (en) Power management system for a computer
JP2001251333A (ja) ユニバーサルシリアルバスを備えたコンピュータのワイヤレス入力装置の通信システムおよびその方法
US6477655B1 (en) System and method to set PME—status bit and wake up the system, and selectively load device driver by searching who set the bit without requiring clock
US5867718A (en) Method and apparatus for waking up a computer system via a parallel port
US20060041611A1 (en) Data transfer control system, electronic apparatus, and program
JP3558404B2 (ja) データバッファ
US6021179A (en) Computer system with an automatic answering device and an automatic answering method
HK1017197A (en) Host signal processing communication system
US5666539A (en) Reducing I/O activity to allow a host based printing system to activate power management functions
JPH05189100A (ja) 情報処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060207

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees