JPH11112931A - 画像情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 最小限の記憶容量でＤＶＤ規格の副映像の符
号化列を効率的にデコードして副映像情報を得る。 【解決手段】 外部メモリ１０から供給される副映像の
１ユニットＳＰＵの画素データＰＸＤと表示制御シーケ
ンス情報ＳＰ＿ＤＣＳＱＴとを共に格納可能な単一のデ
コーダバッファ１４とバッファ分割制御手段を有する。
この分割制御手段は、ＳＰＵの先頭の副映像ヘッダ情報
ＳＰＵＨから得られるＳＰ＿ＤＣＳＱＴの大きさに基づ
きデコーダバッファ１４内のＰＸＤ格納領域（ａ）とＳ
Ｐ＿ＤＣＳＱＴ格納領域（ｂ）の割合を可変制御する。
更に、ＳＰ＿ＤＣＳＱＴを先に所定量ずつデコードして
から対応する範囲のＰＸＤをデコードする。ＳＰ＿ＤＣ
ＳＱＴ内にＣＨＧ＿ＣＯＬＣＯＮがある場合は、１画素
制御データＰＸＣＤをデコードする度にＰＸＤのデコー
ドを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、符号化された符
号化列から主映像とともに再生される字幕などの副映像
の画像情報をデコードする装置、例えばＤＶＤ（digita
l video disc）規格の副映像符号化列から副映像データ
をデコードする装置に関する。

【０００２】

【従来の技術】画像圧縮符号化方式として知られている
ＪＰＥＧ、ＭＰＥＧ１、ＭＰＥＧ２ビデオ規格などによ
って作成された可変長符号データをデコードする場合、
可変長符号データの符号化列（ビットストリーム）を先
頭から順に読み出して可変長符号を切り出し、これを順
次デコードしていく。例えば、「１１０ＭＨｚ ＭＰＥ
Ｇ２ 対応可変長符号の復号化ＬＳＩの開発」（信学技
報 ICD94-86(1994-08)）では、可変長符号の復号化処
理速度の向上のために、可変長符号の切り出し部で次の
可変長符号を切り出している間、既に切り出されている
可変長符号に対して復号処理を施すといった構成が提案
されている。この文献に示されるように、可変長符号の
復号化の並列処理などが提案されているが、基本的に、
ＭＰＥＧ規格などに基づく可変長符号データの復号化
は、ビットストリームの先頭から行うことで、ディスプ
レイ上に表示可能な画像信号を得ることができる。

【０００３】従って、ＭＰＥＧ２ビデオデコーダなどで
用いられるデコーダバッファの構成や、このデコーダバ
ッファの制御自体は、それほど複雑ではなく、次のタイ
ミングでデコーダバッファからデコーダに供給する符号
データと、現在までデコーダで使用していた符号データ
とが重複してしまわないように制御が行われているだけ
である。

【０００４】

【発明が解決しようとする課題】しかしながら、ＤＶＤ
規格において主映像に重ねて表示される字幕等の文字等
を表す画素データ及びその色・コントラスト情報などの
表示制御情報を備える副映像のビットストリームの１ユ
ニットは、１ユニットのストリーム中で副映像の画素デ
ータと表示制御情報とがこの順に並んで構成され、上述
のＭＰＥＧ２などのように比較的簡単な構成でかつ簡単
な制御でストリーム先頭からデコードすることが難し
い。

【０００５】図６に示すように、ＤＶＤ規格のサブピク
チャのビットストリームの１ユニットＳＰＵは、固定長
の副映像ヘッダ情報ＳＰＵＨと、副映像の画素データＰ
ＸＤ、副映像の表示制御シーケンス情報ＳＰ＿ＤＣＳＱ
Ｔとから構成されている。先頭の副映像ヘッダ情報ＳＰ
ＵＨは４バイトの固定長（４バイト）であり、最初の２
バイトがビットストリームの１ユニットＳＰＵのサイズ
（ＳＰＵ＿ＳＺ）、続く２バイトが表示制御シーケンス
情報の開始位置（ＳＰ＿ＤＣＳＱＴ＿ＳＡ）を示してい
る。ＳＰＵＨの後ろに続く画素データＰＸＤは、ランレ
ングス圧縮符号化されたデータであり、top fieldとbot
tom fieldとからなる。画素データＰＸＤの後ろに続く
表示制御シーケンス情報ＳＰ＿ＤＣＳＱＴは、複数のＳ
Ｐ＿ＤＣＳＱよりなり、各ＳＰ＿ＤＣＳＱは画面中での
副映像の画素データのスタート位置や、色、コントラス
トなどの表示制御コマンド、パラメータより構成されて
いる。また、ＳＰＵは、その長さｍが、最大で約５２Ｋ
バイト（正確には５３．２２０Ｋバイト）に定義されて
おり、その内、表示制御シーケンス情報ＳＰ＿ＤＣＳＱ
Ｔの長さは、ｍ／２以下であることが定義されている。

【０００６】このようなＤＶＤ規格のビットストリーム
をデコードする際に、例えば、ＳＰＵを単に先頭から読
み出してデコードしていくと、表示制御シーケンス情報
ＳＰ＿ＤＣＳＱＴのデコードが完了するまでの期間、先
に読み出してデコードした副映像の画素データＰＸＤを
格納しておかなければならず、そのため最大１フレーム
分（７２０×４８０又は７２０×５２５画素分）という
大容量のメモリ容量が必要となる。

【０００７】また、先に全てのＳＰ＿ＤＣＳＱＴを読み
出してデコードすれば、画素データのための上記１フレ
ーム分のメモリは必要なくなるが、ＳＰ＿ＤＣＳＱＴの
デコード結果を蓄積しておくため、ＳＰ＿ＤＣＳＱＴの
とりうる最大長／２、つまり２６Ｋバイト程度のメモリ
やフリップフロップ等の記憶手段が必要となってしま
う。

【０００８】上記課題を解決するために、この発明で
は、最小限の記憶容量で符号化列を効率的にデコードし
て副映像情報を得るための装置を提供することを目的と
する。

【０００９】

【課題を解決するための手段】上記目的を達成するため
にこの発明は、以下のような特徴を有する。

【００１０】まず、この発明は、符号化された副映像の
画素データ（ＰＸＤ）と該副映像の表示制御シーケンス
情報（ＳＰ＿ＤＣＳＱＴ）とがこの順に並んだ１ユニッ
トの符号化列（ＳＰＵ）を読み込み、前記表示制御シー
ケンス情報と前記画素データを交互にデコードして、主
映像と同時に表示可能な副映像情報を得るための画像情
報処理装置であり、前記画素データの後ろに位置する前
記表示制御シーケンス情報を先に読み込んで所定量デコ
ードしてから、該デコードされた前記表示制御シーケン
ス情報の示す副映像の有効表示領域に相当する前記画素
データをデコードすることを特徴とするものである。

【００１１】ビットストリームを構成する画素データと
表示制御シーケンス情報のいずれか一方の全てを先にデ
コードしてから、他方のデコードを実行すると、他方の
デコードが終了するまで多量のデコード済みデータを保
持しなければならないが、通常データ量の少ない表示制
御シーケンス情報の所定量のデコードと、対応する範囲
の画素データのデコードとをこの順に実行することで、
画素データのデコード終了まで保持するデコード済みデ
ータ量を格段に少なくでき、最小限の容量の格納手段を
利用して効率的なデコード処理が可能となる。

【００１２】また、この発明は、符号化された副映像の
画素データ（ＰＸＤ）と該副映像の表示制御シーケンス
情報（ＳＰ＿ＤＣＳＱＴ）とがこの順に並んだ１ユニッ
トの符号化列（ＳＰＵ）をデコードし、主映像と同時に
表示可能な副映像情報を得るための画像情報処理装置で
あって、前記１ユニットの符号化列の内の前記画素デー
タと前記表示制御シーケンス情報とをそれぞれ異なる格
納領域に一時的に蓄える単一のバッファと、前記１ユニ
ットの符号化列のサイズと前記１ユニット中での前記表
示制御シーケンス情報の開始位置とを示す副映像ヘッダ
情報（ＳＰＵＨ）をデコードする副映像ヘッダ情報デコ
ーダと、前記副映像ヘッダ情報のデコード結果に基づい
て、前記画素データ及び前記表示制御シーケンス情報の
前記バッファへの各格納領域の大きさを決定して該バッ
ファを制御するバッファ分割制御手段と、分割制御され
た前記バッファの表示制御シーケンス情報格納領域から
前記表示制御シーケンス情報を読み出してデコードする
表示制御シーケンス情報デコーダと、分割制御された前
記バッファの前記画素データ格納領域から前記画素デー
タを読み出して前記画素データをデコードする画素デー
タデコーダと、を備え、分割制御された前記バッファの
表示制御シーケンス情報格納領域に、前記画素データの
後ろに位置する前記表示制御シーケンス情報を蓄積し、
前記表示制御シーケンス情報デコーダが所定量の前記表
示制御シーケンス情報をデコードし、その後、前記バッ
ファの画素データ格納領域に前記画素データを蓄積し、
前記デコードされた前記表示制御シーケンス情報が示す
有効表示領域に相当する前記画素データを前記画素デー
タデコーダがデコードすることを特徴とする。

【００１３】１ユニット毎に画素データのデータ量と表
示制御シーケンス情報のデータ量は異なることが多い
が、１ユニット毎に副映像ヘッダ情報をデコードするこ
とでそのユニットでの画素データ及び表示制御シーケン
ス情報のデータ量を求め、結果に応じてバッファの画素
データ格納領域と表示制御シーケンス情報格納領域との
割合を決定する。よって、最小限の容量のバッファであ
っても適切な割合で確実にこれらを格納することができ
る。

【００１４】バッファの記憶容量が、書き込むべきデー
タ量に対して小さすぎると、バッファへの書き込み回数
を多くせざるを得ず、副映像の符号化列が格納されてい
る例えば外部メモリなどに対するアクセス回数が過大と
なり、他のデータ処理の妨げとなったり、デコードに必
要なときにアクセスが拒否されてビットストリームを得
ることができないというような問題が発生する可能性が
ある。これに対し、上述のように、バッファの格納領域
をビットストリームの１ユニット内の画素データと表示
制御シーケンス情報との割合に応じて適切な割合に設定
することで、例えば、表示制御シーケンス情報のデータ
量が非常に多い場合ユニットのデコードに際しても、外
部メモリから表示制御シーケンス情報格納領域へのデー
タ書き込み回数が過大になってしまうことが緩和され
る。

【００１５】更に、バッファに表示制御シーケンス情報
を所定量書き込んでこれをデコードし、その後同一のバ
ッファに画素データを書き込んでこれをデコードすると
いうように交互にデコード処理を行うので、バッファの
容量及びデコード済みのデータを格納するための格納手
段を大きくする必要がない。

【００１６】また、この発明では、上述のような装置に
おいて、前記表示制御シーケンス情報ＳＰ＿ＤＣＳＱＴ
内の表示制御コマンドＳＰ＿ＤＣＣＭＤの中に、前記副
映像の画素データの色又はコントラストの変化を指示す
る変化コマンドＣＨＧ＿ＣＯＬＣＯＮが存在するかどう
か検出し、前記変化コマンドが存在する場合には、前記
変化コマンドに含まれる前記画素データの色又はコント
ラストに変化がある行範囲を示す行制御情報ＬＮ＿ＣＴ
ＬＩと、前記行制御情報が示す行についてその色又はコ
ントラストに変化が生じた画素の位置を示す画素制御情
報ＰＸ＿ＣＴＬＩとをデコードし、その後、前記行制御
情報が示す前記行範囲に相当する前記画素データＰＸＤ
をデコードする。前記変化コマンドがない場合には、前
記表示制御コマンドをデコードした後、前記表示制御コ
マンドの有効範囲に相当する前記画素データをデコード
する。

【００１７】ＤＶＤ規格の副映像ビットストリームの表
示制御シーケンス情報ＳＰ＿ＤＣＳＱＴ内において、上
記色又はコントラストの変化を指示する変化コマンドＣ
ＨＧ＿ＣＯＬＣＯＮは、例えば、１画面内で各表示ライ
ン毎に多数の色・コントラストが頻繁に変化するような
場合、そのデータ量が非常に多くなる。しかし、変化コ
マンドＣＨＧ＿ＣＯＬＣＯＮでは、行制御情報ＬＮ＿Ｃ
ＴＬＩが指定するライン毎に対応した画素情報ＰＸ＿Ｃ
ＴＬＩによって１つの画素制御データＰＸＣＤが構成さ
れており、対応するＬＮ＿ＣＴＬＩとＰＸ＿ＣＴＬＩと
をデコードし、対応する領域についての画素データＰＸ
Ｄをデコードすれば、これによりＬＮ＿ＣＴＬＩの指定
する範囲について副映像データを得ることができる。よ
って、変化コマンドが存在する場合にも、上述のように
ＬＮ＿ＣＴＬＩで指定される範囲毎に表示制御シーケン
ス情報のデコードと画像データのデコードとを交互に実
行することで、最小限の容量のデータ格納手段によって
効率的にデコード処理を実行することが可能となる。ま
た、変化コマンドが存在しなければ、表示制御コマンド
ＳＰ＿ＤＣＣＭＤの他の部分はそれほどデータ量が多く
ないので、この表示制御コマンドを一度にデコードして
もこれを対応する画素データＰＸＤのデコード終了後ま
で格納することは容易である。よって、デコードしたデ
ータを格納する格納手段として、必要最小限の容量のも
のを利用することができる。

【００１８】

【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。

【００１９】（装置構成）本実施形態の画像情報処理装
置は、主映像データと同時に表示される字幕などの副映
像のビットストリームを処理する装置である。つまり、
この装置は、図６に示すようなＤＶＤ規格の副映像のビ
ットストリームが外部メモリなどから供給されるとこれ
をデコードして副映像データを得て、表示装置などに供
給する。

【００２０】本実施形態に係る装置では、外部メモリか
ら供給される副映像のビットストリームの１ユニットＳ
ＰＵの画素データＰＸＤと表示制御シーケンス情報ＳＰ
＿ＤＣＳＱＴとを共に格納可能な単一のデコーダバッフ
ァを有する。また、バッファ分割制御手段を有し、この
手段は、ＳＰＵの先頭のサブピクチャユニットヘッダ情
報ＳＰＵＨから得られるＳＰ＿ＤＣＳＱＴの大きさに基
づいて、デコーダバッファ中の画素データ格納領域とシ
ーケンス情報格納領域の割合を可変制御する。また、こ
の装置では、ビットストリームの画素データＰＸＤの後
ろに位置するＳＰ＿ＤＣＳＱＴを先に所定量ずつデコー
ドしてから対応する範囲の画素データＰＸＤをデコード
するように制御している。

【００２１】図１は、本実施形態の画像情報処理装置の
概略構成を示している。図示するように、この装置は、
外部メモリ１０から外部メモリ制御回路１２の制御に基
づいて供給されるビットストリームを一旦蓄積する単一
のデコーダバッファ１４、そのリードライトを制御する
バッファリード／ライト制御回路１６、デコーダバッフ
ァ１４から読み出されるビットストリームを格納する格
納レジスタ（Ａ，Ｂ）１８、このレジスタを制御するレ
ジスタ制御回路２０を備える。

【００２２】デコーダバッファ１４は、ビットストリー
ムの画素データＰＸＤと表示制御シーケンス情報ＳＰ＿
ＤＣＳＱＴとを別々の領域に分割して格納可能であると
ともに、ＰＸＤ格納領域（ａ）と、ＳＰ＿ＤＣＳＱＴ格
納領域（ｂ）との割合が、バッファ分割制御手段によっ
て変更可能となっている。また、図４に示すように、分
割制御されるデコーダバッファ１４は、設定された各格
納領域（ａ）、（ｂ）がそれぞれ２等分（ａ１とａ２、
ｂ１とｂ２）される。そして、各領域（ａ），（ｂ）と
も、２等分された片方の領域に書き込みが行われている
時には、もう一方の半分の領域に書き込まれているデー
タのデコード処理を行うように制御されている。

【００２３】ビットストリーム格納レジスタ１８は、Ｐ
ＸＤ格納領域（ａ）からの画素データを格納するレジス
タＡと、ＳＰ＿ＤＣＳＱＴ格納領域（ｂ）からの表示制
御シーケンス情報のビットストリームを格納するレジス
タＢとを備える。バッファリード／ライト制御回路１６
は、この各レジスタＡ、Ｂに対するＰＸＤ、ＳＰ＿ＤＣ
ＳＱＴのビットストリームの供給が、既に供給されてデ
コードに用いられているストリームと、次にデコーダバ
ッファ１４から供給されるストリームとが重複しないよ
うに制御を行っている。また、レジスタ制御回路２０
は、レジスタＡ、Ｂより、後述する画素デコード部及び
シーケンスデコード部にそれぞれ最新の１６ビットのビ
ットストリームが供給できるように、レジスタ１８を制
御している。

【００２４】ビットストリーム格納レジスタＡの出力側
には、ＰＸＤをデコードする画素データデコーダとし
て、ラン・レングスデコーダ３４が設けられている。こ
のデコーダ３４は、ラン・レングス圧縮符号化されてい
る画素データから可変長符号を切り出して、画素データ
と、ランデータ（画素データと同じ値（例えば０）の続
く画素数）を表示制御回路３６に出力する。

【００２５】ビットストリーム格納レジスタＢの出力側
には、ビットストリームの１ユニットの先頭にある４バ
イトの副映像ヘッダ情報ＳＰＵＨをデコードするＳＰＵ
Ｈデコーダ２２と、デコーダバッファ１４の格納領域
（ａ）、（ｂ）を制御するバッファ分割制御手段と、更
に、副映像の表示制御シーケンス情報ＳＰ＿ＤＣＳＱＴ
をデコードするシーケンスデコーダ設けられている。

【００２６】バッファ分割制御手段は、ＳＰＵＨデコー
ダ２２からの出力側に設けられており、ＳＰＵＨのデコ
ード結果に基づいてデコーダバッファ１４の格納領域
（ａ）、（ｂ）の分割割合を計算する分割計算回路２４
と、計算結果に応じてデコーダバッファの格納領域
（ａ）、（ｂ）の割合を制御する分割制御回路２６とを
備えている。

【００２７】また、シーケンスデコーダは、ＳＰ＿ＤＣ
ＳＱＴを成す表示制御コマンドをデコードする表示コマ
ンド・パラメータデコーダ２８を有し、また各ＳＰ＿Ｄ
ＣＳＱ内の表示制御コマンドＳＰ＿ＤＣＣＭＤ中にＣＨ
Ｇ＿ＣＯＬＣＯＮコマンドが存在する場合に、これを別
途デコードするチェンジカラー・コントラストデコーダ
３０を有する。そして、デコード結果格納レジスタ３２
には、これらのデコーダによって得られたデコード結果
が格納される。

【００２８】表示制御回路３６は、上記デコード結果格
納レジスタ３２に格納された副映像の表示位置や、色、
コントラストなどの表示制御パラメータが示されたＳＰ
＿ＤＣＳＱＴデコード結果に従って、上記ラン・レング
スデコーダ３４から供給される画像データとランデータ
から、所望の輝度、色差信号を作成し、これを図示しな
い表示装置に供給する。表示装置は、別途デコードされ
た主映像データに、本実施形態の画像処理装置からの副
映像データに応じた輝度、色差信号を合成することによ
り、主映像に字幕などの副映像が重畳されて画像表示が
行われる。

【００２９】（デコード処理）以下、上記装置でのデコ
ード処理について、図２及図３に従って説明する。な
お、図２及び図３は、図６のＤＶＤ規格のサブピクチャ
の１ユニットＳＰＵをデコードする場合の処理を示して
いる。

【００３０】まず、ＳＰＵを格納する前に、デコーダバ
ッファ分割制御回路２６の制御により、デコーダバッフ
ァ１４のＰＸＤ格納領域（ａ）の大きさＸと、ＳＰ＿Ｄ
ＣＳＱＴ格納領域（ｂ）の大きさＹの割合をＸ：Ｙ＝
１：１となるように設定する（Ｓ１）。

【００３１】次に、外部メモリ制御回路１２の制御によ
って、外部メモリ１０から図６に示すような構成のビッ
トストリーム（ＳＰＵ）を読み出し、ＳＰＵの先頭４バ
イトだけをバッファリード／ライト制御回路１６の制御
によりデコーダバッファ１４のＳＰ＿ＤＣＳＱＴ格納領
域（ｂ）に書き込む（Ｓ２）。

【００３２】書き込まれたＳＰＵの先頭４バイトは、レ
ジスタ制御回路２０の制御によりビットストリーム格納
レジスタＢに格納され、ＳＰＵＨデコーダ２２に出力さ
れる。ＳＰＵＨデコーダ２２は、ＳＰＵの先頭４バイト
ＳＰＵＨから、これを構成する２バイトずつのＳＰＵ＿
ＳＺと、ＳＰ＿ＤＣＳＱＴ＿ＳＡを検出してデコード
し、ＳＰＵのサイズと、ビットストリーム中の画素デー
タＰＸＤに続く副映像の表示制御シーケンス情報ＳＰ＿
ＤＣＳＱＴのスタートアドレス情報を得る（Ｓ３）。

【００３３】得られたＳＰ＿ＤＣＳＱＴの大きさと、ス
タートアドレス情報はデコーダバッファ分割計算回路２
４に供給され、分割計算回路２４は、これらの情報に基
づいて次式（１）及び（２）を計算する（Ｓ４）。

【００３４】

【数１】 ＰＸＤ格納領域Ｘ＝ＳＰ＿ＤＣＳＱＴ＿ＳＡ−４バイト ・・（１）

【数２】 ＳＰ＿ＤＣＳＱＴ格納領域Ｙ ＝ＳＰＵ＿ＳＺ−ＳＰ＿ＤＣＳＱＴ＿ＳＡ ・・（２） 得られたＸ，Ｙに基づいて、デコーダバッファ分割制御
回路２６は、次に、ＸとＹが次式（３）

【数３】 Ｘ≧（Ｙ<<２） ・・（３） を満たすかどうか判断し（Ｓ５）、（ｉ）Ｘ≧（Ｙ<<
２）｛<<２は、２ビットシフト、つまり２²を意味す
る｝、即ち、Ｘ≧４Ｙであったら（Ｓ５，Ｙｅｓ）、格
納領域の割合Ｘ：Ｙが３：１となるように制御し（Ｓ
６）、（ii）Ｘ＜（Ｙ<<２）、即ち、Ｘ＜４Ｙであった
ら（Ｓ５，Ｎｏ）、格納領域の割合Ｘ：Ｙが１：１とな
るように制御する（Ｓ７）。

【００３５】このように、Ｘ，Ｙが上式（３）を満たす
かどうかによって、ＰＸＤ格納領域ＸとＳＰ＿ＤＣＳＱ
Ｔ格納領域Ｙとの分割割合を上記（ｉ）又は（ii）から
選択し、デコーダバッファ１４内のアドレスを上記割合
を満たすように割り当てることで、簡単にデコーダバッ
ファ１４の分割制御が行われる。例えば、デコーダバッ
ファ１４の全容量を３２ビット×１２８として、分割割
合Ｘ：Ｙを１：１とする場合には、デコーダバッファ１
４のＰＸＤ格納領域（ａ）についてのアドレスカウンタ
の初期値を０（使用領域０〜６３：領域ａ１は０〜３
１、領域ａ２は３２〜６３）、ＳＰ＿ＤＣＳＱＴ格納領
域（ｂ）についてのアドレスカウンタの初期値を６４
（使用領域６４〜１２７：領域ｂ１は６４〜９５、９６
〜１２７）とすればよい。また、図４に示すようにＸ：
Ｙを３：１とする場合にはＰＸＤ格納領域（ａ）は、ア
ドレスカウンタの使用範囲を０〜９５（領域ａ１は、０
〜４７、領域ａ２は４８〜９５）とし、ＳＰ＿ＤＣＳＱ
Ｔ格納領域（ｂ）は、アドレスカウンタの使用範囲を９
６〜１２７（領域ｂ１は９６〜１１１、領域ｂ２は１１
２〜１２７）に設定すればよい。なお、分割割合を上記
（ｉ）Ｘ：Ｙ＝１：１又は（ii）Ｘ：Ｙ＝３：１の何れ
かとすれば分割制御が容易になるものの、ＳＰＵＨから
得られた１ユニットＳＰＵの大きさとＳＰ＿ＤＣＳＱＴ
の大きさから最適な分割割合を計算してもよい。

【００３６】デコーダバッファ１４を分割制御した後、
ＳＰ＿ＤＣＳＱＴ＿ＳＡを先頭としてＳＰ＿ＤＣＳＱＴ
を分割制御されたＳＰ＿ＤＣＳＱＴ格納領域（ｂ）に書
き込む（Ｓ８）。まず、書き込まれたＳＰ＿ＤＣＳＱＴ
＿ＳＡは、格納レジスタＢを介して表示コマンド・パラ
メータデコーダ２８に供給される。表示コマンド・パラ
メータデコーダ２８は、このＳＰ＿ＤＣＳＱＴ＿ＳＡを
デコードして、表示制御シーケンス情報ＳＰ＿ＤＣＳＱ
Ｔのスタートアドレスを検出し、そのスタートアドレス
からＳＰ＿ＤＣＳＱＴのデコードを開始する。

【００３７】ここで、図６に示すようにＳＰ＿ＤＣＳＱ
Ｔは、複数のＳＰ＿ＤＣＳＱ＃１〜＃ｎから構成されて
おり、各ＳＰ＿ＤＣＳＱは図６（ｂ）のように、その先
頭から、各ＳＰ＿ＤＣＳＱＴの画素データにおけるスタ
ートタイミングを示すＳＰ＿ＤＣＳＱ＿ＳＴＭ、次のＳ
Ｐ＿ＤＣＳＱのスタートアドレスを示すＳＰ＿ＮＸＴ＿
ＤＣＳＱ＿ＳＡが配置され、その後ろには、複数の表示
制御コマンド（ＳＰ＿ＤＣＣＭＤ＃０〜＃ｎ）が並んで
いる。

【００３８】表示コマンド・パラメータデコーダ２８
は、検出したＳＰ＿ＤＣＳＱＴのスタートアドレスに基
づいて、先頭のＳＰ＿ＤＣＳＱ＃０からデコードを開始
する。そして、ＳＰ＿ＤＣＳＱ＃０の先頭にある上記Ｓ
Ｐ＿ＤＣＳＱ＿ＳＴＭと、続くＳＰ＿ＮＸＴ＿ＤＣＳＱ
＿ＳＡをデコードする（Ｓ９）。また、表示コマンド・
パラメータデコーダ２８は、ＳＰ＿ＮＸＴ＿ＤＣＳＱ＿
ＳＡの後ろに続くＳＰ＿ＤＣＣＭＤのデコードを開始す
る（Ｓ１０）。なお、デコードして順次得られる表示コ
マンドデータや、パラメータデータは、デコード結果格
納レジスタ３２に順次出力されてここに格納される。

【００３９】表示制御コマンドＳＰ＿ＤＣＣＭＤ（＃０
〜＃ｎ）は、図６に示すように、副映像の各画素の縁取
り、背景などの画素の色を設定する色設定コマンド（Ｓ
ＥＴ＿ＣＯＬＯＲ）、主映像に対する副映像のコントラ
ストを設定するコントラスト設定コマンド（ＳＥＴ＿Ｃ
ＯＮＴＲ）、副画像の画素データの表示範囲を示す表示
範囲設定コマンド（ＳＥＴ＿ＤＡＲＥＡ）、副映像中で
表示に使用すべきフィールドのスタートアドレスを指定
するアドレス指定コマンド（ＳＥＴ＿ＤＳＰＸＡ）や、
副映像の画素データの１フレーム内におけるカラー・コ
ントラストの変更を設定する変化設定コマンド（ＣＨＧ
＿ＣＯＬＣＯＮ）、全てのＳＰ＿ＤＣＣＭＤの終了を示
す終了コマンドＣＭＤ＿ＥＮＤ等を有している。

【００４０】表示コマンド・パラメータデコーダ２８
は、適宜、デコーダバッファ１４のＳＰ＿ＤＣＳＱＴ格
納領域（ｂ）からレジスタＢを介して、このようなＳＰ
＿ＤＣＣＭＤのビットストリームを読み出し、デコード
を実行していく。なお、デコーダバッファ１４からデコ
ーダへのデータの供給が途切れることがないように、領
域（ｂ１）、（ｂ２）には、交互に適当なタイミング
で、外部メモリ１０からＳＰ＿ＤＣＳＱＴが書き込まれ
ている（図２及び図３のフロチャートでは特に示してい
ない）。また、この際、レジスタ制御回路２０は、レジ
スタＢから表示制御情報デコーダに常に最新のビットス
トリームが出力されるように制御している。

【００４１】図５は、ＳＰ＿ＤＣＳＱの表示制御コマン
ドＳＰ＿ＤＣＣＭＤ＃０〜＃ｎをデコードした結果によ
って制御される画素データの表示領域を概念的に示して
いる。ＳＰ＿ＤＣＳＱをデコードし、ＳＰ＿ＤＣＣＭＤ
内のＳＥＴ＿ＤＡＲＥＡの指定する画素データＰＸＤの
表示範囲が、水平方向：０〜７１９画素、垂直方向：２
〜４７９ラインであるとする（図５の実線内）。また、
ＣＨＧ＿ＣＯＬＣＯＮ（ＬＮ＿ＣＴＬＩ、ＰＸ＿ＣＴＬ
Ｉ）の指定するＣＨＧ＿ＣＯＬＣＯＮの有効範囲が、図
中点線で示すように、垂直方向１００〜３９９ライン、
水平方向２００〜４９９画素であるとする。このような
場合、ＳＰ＿ＤＣＣＭＤのデコードの結果、ＳＥＴ＿Ｄ
ＡＲＥＡによって指定される領域内にＰＸＤをデコード
して得られた副映像が表示される。更に、ＳＰ＿ＤＣＣ
ＭＤ内にＣＨＧ＿ＣＯＬＣＯＮが存在する場合、ＳＥＴ
＿ＤＡＲＥＡの有効表示領域のうちＣＨＧ＿ＣＯＬＣＯ
Ｎが指定する有効領域内（点線内）でのみ、新規カラー
コード（New Color code）、新規コントラスト（New Co
ntrast）が表示される。また、実線内のうちの上記ＣＨ
Ｇ＿ＣＯＬＣＯＮの有効領域（点線内）以外の領域で
は、ＳＥＴ＿ＣＯＬＯＲの示すカラーコード及びＳＥＴ
＿ＣＯＮＴＲの示すコントラストが有効となるように画
素データが表示されることなる。

【００４２】そして、以下の手順に従って、このような
内容のＳＰ＿ＤＣＣＭＤから各種コマンドを得るために
順次デコード処理を実行する。

【００４３】ＳＰ＿ＤＣＣＭＤのデコード開始後、その
中にチェンジカラー・コントラストコマンド（ＣＨＧ＿
ＣＯＬＣＯＮ）が存在するかどうか判断し（Ｓ１１）、
存在していなければ（Ｎｏ）、次に、ＳＰ＿ＤＣＣＭＤ
の最後に付されている表示制御終了コマンドＣＭＤ＿Ｅ
ＮＤを検出し（Ｓ１２）、ＣＭＤ＿ＥＮＤが存在してい
る場合にはＳＰ＿ＤＣＣＭＤについてのデコードを終了
する（Ｓ１２，Ｙｅｓ）。なお、デコードされて得られ
た各種表示制御コマンドは、デコード結果格納レジスタ
３２に順次出力され、ここに一旦格納される。また、Ｃ
ＭＤ＿ＥＮＤが検出されなかった場合には（Ｓ１２，Ｎ
ｏ）、次のＳＰ＿ＤＣＣＭＤをデコードし（Ｓ１０）、
ＣＭＤ＿ＥＮＤが検出されるまで（Ｓ１２，ＹＥＳ）、
ＳＰ＿ＤＣＣＭＤのデコードを続け、また、ＣＨＧ＿Ｃ
ＯＬＣＯＮが存在するかどうか順次判断する（Ｓ１
１）。

【００４４】上記ステップＳ１２において、ＣＭＤ＿Ｅ
ＮＤが検出され、ＣＨＧ＿ＣＯＬＣＯＮの存在しないＳ
Ｐ＿ＤＣＣＭＤについてのデコードが終了すると、次に
画素データＰＸＤの内のtop fieldを外部メモリ１０か
ら読み出してデコーダバッファ１４の（ａ）領域に書き
込む（Ｓ１３）。続いて、ラン・レングスデコーダ３４
は、デコーダバッファ１４からレジスタＡを介し、この
バッファ１４に書き込まれたtop fieldの画素データＰ
ＸＤを順次読み出してこれをラン・レングスデコードす
る（Ｓ１４）。なお、画素データＰＸＤについても、Ｓ
Ｐ＿ＤＣＳＱＴと同様、デコーダバッファ１４からラン
・レングスデコーダ３４へのその供給が途切れることが
ないように、領域（ａ１）、（ａ２）には、交互に適当
なタイミングで（一方の領域にデータを書き込んでいる
際、他方の領域をデコードに使用）、外部メモリ１０か
らＰＸＤが書き込まれよう制御されている。また、この
際、レジスタ制御回路２０によって、レジスタＡからラ
ン・レングスデコーダ３４に常に最新のビットストリー
ムが出力されるように制御されている。

【００４５】各ＳＰ＿ＤＣＣＭＤのデコード開始後（Ｓ
１０）、上記Ｓ１１において、ＳＰ＿ＤＣＣＭＤ中にＣ
ＨＧ＿ＣＯＬＣＯＮが存在すると判断された場合には
（Ｓ１１，Ｙｅｓ）、図３のＳ２０に進み、図１のチェ
ンジカラー・コントラストデコーダ３０が、ＣＨＧ＿Ｃ
ＯＬＣＯＮのデコードを開始する。

【００４６】ＣＨＧ＿ＣＯＬＣＯＮは、図６に示すよう
にそのサイズを示す拡張フィールドサイズコマンドＥＦ
Ｓと、複数の画素制御データＰＸＣＤより構成され、各
画素制御データＰＸＣＤは、副映像の色又はコントラス
トを変化させる行を指定する行制御情報ＬＮ＿ＣＴＬＩ
と、このＬＮ＿ＣＴＬＩによって指定された範囲につい
ての画素制御情報ＰＸ＿ＣＴＬＩにより構成されてい
る。

【００４７】このような構成のＣＨＧ＿ＣＯＬＣＯＮの
デコードにあたり、チェンジカラー・コントラストデコ
ーダ３０は、まず、ＣＨＧ＿ＣＯＬＣＯＮの先頭から行
制御情報ＬＮ＿ＣＴＬＩまでを切り出す。そして、ＬＮ
＿ＣＴＬＩの番号が＃１であるかどうか、つまり、ＣＨ
Ｇ＿ＣＯＬＣＯＮコマンドの先頭の画素コントロールデ
ータの最初かどうかを判断する（Ｓ２０）。ＬＮ＿ＣＴ
ＬＩ＃１である場合（Ｙｅｓ）、これをデコードする
（Ｓ２１）。ＬＮ＿ＣＴＬＩは、図６（ｅ）に示すよう
に変更（変化）開始行番号（Change start line numbe
r）、変更（変化）終了行番号（Change termination li
ne number）、指定された行範囲内の変化の回数（Numbe
r of Change）より構成されており、ＬＮ＿ＣＴＬＩを
デコードすることによりこれらの設定データが得られ
る。そして、得られた設定データは、順次デコード結果
格納レジスタ３２に出力され、ここに格納される。

【００４８】チェンジカラー・コントラストデコーダ３
０は、ＬＮ＿ＣＴＬＩ＃１デコード後、このＬＮ＿ＣＴ
ＬＩ＃１に続く画素コントロールデータＰＸ＿ＣＴＬＩ
＃１〜＃ｉのデコードを行う（Ｓ２２）。各ＰＸ＿ＣＴ
ＬＩは、変更開始画素番号（Change start pixel numbe
r）、新規カラーコード（New Color code）、新規コン
トラスト（New Contrast）から構成されており、ＰＸ＿
ＣＴＬＩをデコードすることで得られた変更後の色・コ
ントラストを示す設定データがデコード結果格納レジス
タ３２に出力され格納される。

【００４９】ここで、ＰＸ＿ＣＴＬＩは、上述のＬＮ＿
ＣＴＬＩに示された指定行範囲内の変化の回数分だけ配
置されている。そこで、チェンジカラー・コントラスト
デコーダ３０は、上述のＬＮ＿ＣＴＬＩ＃１のデコード
結果で得られた変化回数（Number of Change）と、実際
のＰＸ＿ＣＴＬＩのデコード回数とを比較する（Ｓ２
３）。回数が一致しなければ（Ｓ２３，Ｎｏ）、ＬＮ＿
ＣＴＬＩ＃１に対応する全てのＰＸ＿ＣＴＬＩ＃１〜＃
ｉについてのデコードが終了していないと判断して、図
３のＳ２２に戻り、次のＰＸ＿ＣＴＬＩのデコードを行
う。一方、ＰＸ＿ＣＴＬＩのデコード回数が、ＬＮ＿Ｃ
ＴＬＩ＃１の変化回数のデコード結果と一致すれば（Ｓ
２３，Ｙｅｓ）、１つの画素制御データＰＸＣＤについ
てのデコードが終了であると判断する。

【００５０】ＬＮ＿ＣＴＬＩ＃１に対応するＰＸ＿ＣＴ
ＬＩ＃１〜＃ｉのデコードが終了すると（Ｓ２３，Ｙｅ
ｓ）、本実施形態の装置は、次に、外部メモリ１０から
デコーダバッファ１４の領域（ａ）へtop fieldの画素
データＰＸＤを順次書き込む（Ｓ２４）。ラン・レング
スデコーダ３４は、例えばレジスタ３２からの制御デー
タに基づいて、既にデコードされている画素制御データ
ＰＸＣＤに従い、ＬＮ＿ＣＴＬＩの有効範囲の終端まで
のＰＸＤを、デコーダバッファ１４からレジスタＡを介
して順次読み出し、ラン・レングスデコードする（Ｓ２
５）。

【００５１】ラン・レングスデコーダ３４において、デ
コードされて得られた画素データとこれに続くランデー
タは、表示制御回路３６に出力され、デコード結果格納
レジスタ３２に格納されている各種表示制御コマンドに
従って副映像を表す輝度信号及び色差信号が作成され、
図示しない表示装置に出力される。

【００５２】ＬＮ＿ＣＴＬＩ＃１の属する画素制御デー
タＰＸＣＤ及び画素データＰＸＤについてのデコードが
終了すると、チェンジカラー・コントラストデコーダ３
０は、ＰＸＣＤの終了コード（Termination code）を検
出して、その有無により、ＣＨＧ＿ＣＯＬＣＯＮ内の全
てのＰＸＣＤのデコードが終了したかどうかを判断する
（Ｓ２６）。

【００５３】判断の結果、Ｓ２６において、ＰＸＣＤの
終了コード（0FFF FFFF／ｈ）が存在しない場合には
（Ｓ２６，Ｎｏ）、Ｓ２０に戻る。Ｓ２０において、最
初のＰＸＣＤ（ＬＮ＿ＣＴＬＩ＃１）は既にデコードさ
れているので、ＬＮ＿ＣＴＬＩ＃１についてのデコード
ではないと判定され（Ｓ２０，Ｎｏ）、次のＬＮ＿ＣＴ
ＬＩ＃ｍ（例えば＃２）がレジスタＢを介してデコーダ
バッファ１４の（ｂ）領域から読み出され、デコードが
行われる（Ｓ２７）。ＬＮ＿ＣＴＬＩ＃ｍのデコード
後、これに対応するＰＸ＿ＣＴＬＩ＃１〜＃ｉのデコー
ドを行い（Ｓ２８）、ＬＮ＿ＳＴＬＩ＃ｍのデコードに
よって得られた変化回数と、ＰＸ＿ＣＴＬＩのデコード
回数が一致するまで（Ｓ２９，Ｙｅｓ）、各ＰＸ＿ＣＴ
ＬＩ＃１〜＃ｉをデコードする。なお、デコードにより
得られた行制御情報及び画素制御情報は、順次デコード
結果格納レジスタ３２に出力されて格納される。

【００５４】ｍ番目のＰＸＣＤ（ＬＮ＿ＣＬＴＩ＃ｍ、
ＰＸ＿ＣＴＬＩ）についてのデコードが終了すると、ラ
ン・レングスデコーダ３４は、ＬＮ＿ＣＴＬＩ＃ｍで指
定された有効行範囲のtop fieldの画素データＰＸＤを
デコーダバッファ１４の（ａ）領域から読み出してこれ
をデコードする（Ｓ２５）。

【００５５】このような処理を繰り返し、１つのＣＨＧ
＿ＣＯＬＣＯＮを構成する全てのＰＸＣＤをデコード
し、最後のＰＸＣＤ（エンド）のＬＮ＿ＣＴＬＩ＃ｍで
終了コード（Termination code）が検出されれば（Ｓ２
６，Ｙｅｓ）、ＣＨＧ＿ＣＯＬＣＯＮのデコードが終了
する。ＣＨＧ＿ＣＯＬＣＯＮのデコードが終了すると、
表示コマンド・パラメータデコーダ２８は、次のＳＰ＿
ＤＣＣＭＤをデコードし（Ｓ３０）、ＣＭＤ＿ＥＮＤが
存在するかどうか判断する（Ｓ３１）。そして、ＣＭＤ
＿ＥＮＤが検出されるまで（Ｓ３１，Ｙｅｓ）、続くＳ
Ｐ＿ＤＣＣＭＤのデコードを行い（Ｓ３０）、ＣＭＤ＿
ＥＮＤの検出により（Ｓ３１，Ｙｅｓ）、全てのＳＰ＿
ＤＣＣＭＤについてのデコードが終了する。

【００５６】チェンジカラー・コントラストデコーダ３
０では、ＬＮ＿ＣＴＬＩにしたがって画素データをデコ
ードしているため（Ｓ２５）、ＳＰ＿ＤＣＣＭＤについ
てのデコードが終了すると（Ｓ３１，Ｙｅｓ）、次に、
図２のＳ１４に進んで、topfieldの続きの画素データの
デコードを行う。これにより、副映像のtop fieldの画
素データＰＸＤ及び表示制御シーケンス情報ＳＰ＿ＤＣ
ＳＱＴのデコードが終了する。上記top fieldについて
のデコーダが終了すると、同様な手順で、bottom field
について、図２のＳ１０〜Ｓ１４（ＣＨＧ＿ＣＯＬＣＯ
Ｎが存在する場合にはＳ１０、Ｓ１１→Ｓ２０〜Ｓ３
１）の手順を経てデコード処理を実行する（Ｓ１５）。

【００５７】以上のようにtopとbottomについてそれぞ
れＳＰ＿ＤＣＳＱＴとＰＸＤのデコードを行うことによ
り、副映像の１フレーム分（１画面分）のデコードが終
了する（Ｓ１６）。これにより、ＳＰ＿ＤＣＳＱＴの最
初のブロックであるＳＰ＿ＤＣＳＱ＃０のデコードと画
素データＰＸＤの内の対応する部分のデコードが終了
し、所定の１画面分の副映像データが得られる。

【００５８】その後、ＳＰ＿ＤＣＳＱ＃０のＳＰ＿ＮＸ
Ｔ＿ＤＣＳＱ＿ＳＡによって指定されたアドレスの次の
ＳＰ＿ＤＣＳＱ（ここでは＃１）が存在する場合には、
所定のタイミングで、デコーダバッファ１４の（ｂ）領
域から読み出してデコードし（Ｓ１７）、対応する画素
データＰＸＤをデコーダバッファ１４の（ａ）領域へ書
き込み、また読み出してデコード処理を実行する。この
ような手順を必要に応じて各ＳＰ＿ＤＣＳＱ＃２、ＳＰ
＿ＤＣＳＱＴ＃３、・・・と繰り返し、サブピクチャの
１ユニットＳＰＵについてのデコードが完了する。

【００５９】ここで、top fieldとbottom fieldの画素
データＰＸＤについての表示制御シーケンス情報は、同
一のＳＰ＿ＤＣＳＱ（例えば、ＳＰ＿ＤＣＳＱ＃０）に
記載されている。よって、bottom fieldについてのデコ
ードの際、既にtop fieldの時にデコードされたＳＰ＿
ＤＣＣＭＤを利用することも可能ではある。しかし、そ
のためにはデコード結果格納レジスタ３２の容量をＳＰ
＿ＤＣＣＭＤ＃０〜＃ｎの全てを格納可能な容量としな
ければならない。これに対し、本実施形態では、top fi
eldの際にデコードされたＳＰ＿ＤＣＣＭＤは一旦破棄
し、bottom fieldの際にはＳＰ＿ＤＣＣＭＤのデコード
をやり直すこととしており、格納レジスタ３２の容量低
減を図っている。

【００６０】

【発明の効果】以上説明したように、この発明において
は、副映像の表示制御シーケンス情報のデコードと画素
データのデコードを交互に実行することとし、また、通
常、画素データに比較してデータ量の少ない表示制御シ
ーケンス情報を所定量デコードしてから対応する画素デ
ータをデコードすることとしたので、デコード済みのデ
ータを格納するための格納手段の容量を最小限とするこ
とができる。

【００６１】また、この発明では、副映像の１ユニット
の符号化列の先頭に付された副映像ヘッダ情報に基づい
て単一のバッファの副映像の画素データ格納領域と表示
制御シーケンス情報格納領域との割合を制御することと
したので、１ユニット毎に異なる割合の符号化列を、最
小限の容量のバッファ等を利用して効率的にデコードす
ることができる。

【００６２】更に、表示制御シーケンス情報内に容量の
大きい画素データにおける色又はコントラストの変化を
指示する変化コマンドが存在する場合には、その変化コ
マンドを構成する最小単位（ＰＸＣＤ）毎に、このＰＸ
ＣＤのデコードと、対応する画素データのデコードを交
互に実行するので、デコード処理を更に効率的にかつ小
さい容量の格納手段等を利用して行うことができる。

【図面の簡単な説明】

【図１】 本実施形態の画像情報処理装置の概略構成を
示す図である。

【図２】 本実施形態の装置のデコード処理動作を示す
図である。

【図３】 本実施形態の装置のデコード処理動作を示す
図である。

【図４】 図１のデコーダバッファ１４の制御の一例を
示す概念図である。

【図５】 副映像の表示制御シーケンス情報（ＳＰ＿Ｄ
ＣＳＱＴ）中の表示制御コマンドによって指示される制
御内容の一例を説明する図である。

【図６】 ＤＶＤ規格の副映像のビットストリームの１
ユニットＳＰＵの構成を示す図である。

【符号の説明】

１０ 外部メモリ、１２ 外部メモリ制御回路、１４
デコーダバッファ、１６ バッファリード／ライト制御
回路、１８ ビットストリーム格納レジスタ、２０ レ
ジスタ制御回路、２２ ＳＰＵＨデコーダ、２４ デコ
ーダバッファ分割計算回路、２６ デコーダバッファ分
割制御回路、３０ チェンジカラー・コントラストデコ
ーダ、３２ デコード結果格納レジスタ、３４ ラン・
レングスデコーダ、３６ 表示制御回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 符号化された副映像の画素データと該副
   映像の表示制御シーケンス情報とがこの順に並んだ１ユ
   ニットの符号化列を読み込み、前記表示制御シーケンス
   情報と前記画素データを交互にデコードして、主映像と
   同時に表示可能な副映像情報を得るための画像情報処理
   装置であって、 前記画素データの後ろに位置する前記表示制御シーケン
   ス情報を先に読み込んで所定量デコードしてから、該デ
   コードされた前記表示制御シーケンス情報の示す副映像
   の有効表示領域に相当する前記画素データをデコードす
   ることを特徴とする画像情報処理装置。
2. 【請求項２】 符号化された副映像の画素データと該副
   映像の表示制御シーケンス情報とがこの順に並んだ１ユ
   ニットの符号化列をデコードし、主映像と同時に表示可
   能な副映像情報を得るための画像情報処理装置であっ
   て、 前記１ユニットの符号化列の内の前記画素データと前記
   表示制御シーケンス情報とをそれぞれ異なる格納領域に
   一時的に蓄える単一のバッファと、 前記１ユニットの符号化列のサイズと、前記１ユニット
   中での前記表示制御シーケンス情報の開始位置と、を示
   す副映像ヘッダ情報をデコードする副映像ヘッダ情報デ
   コーダと、 前記副映像ヘッダ情報のデコード結果に基づいて、前記
   画素データ及び前記表示制御シーケンス情報の前記バッ
   ファへの各格納領域の大きさを決定して該バッファを制
   御するバッファ分割制御手段と、 分割制御された前記バッファの表示制御シーケンス情報
   格納領域から前記表示制御シーケンス情報を読み出して
   デコードする表示制御シーケンス情報デコーダと、 分割制御された前記バッファの前記画素データ格納領域
   から前記画素データを読み出して前記画素データをデコ
   ードする画素データデコーダと、 と、を備え、 分割制御された前記バッファの表示制御シーケンス情報
   格納領域に、前記画素データの後ろに位置する前記表示
   制御シーケンス情報を蓄積し、前記表示制御シーケンス
   情報デコーダが所定量の前記表示制御シーケンス情報を
   デコードし、 その後、前記バッファの画素データ格納領域に前記画素
   データを蓄積し、前記デコードされた前記表示制御シー
   ケンス情報が示す有効表示領域に相当する前記画素デー
   タを前記画素データデコーダがデコードすることを特徴
   とする画像情報処理装置。
3. 【請求項３】 請求項１又は請求項２に記載の画像情報
   処理装置において、 前記表示制御シーケンス情報内の表示制御コマンドの中
   に、前記副映像の画素データの色又はコントラストの変
   化を指示する変化コマンドが存在するかどうか検出し、 前記変化コマンドが存在する場合には、前記変化コマン
   ドに含まれる前記画素データの色又はコントラストに変
   化がある行範囲を示す行制御情報と、前記行制御情報が
   示すラインにおいて、色又はコントラストに変化が生じ
   た画素の位置を示す画素制御情報とをデコードし、 その後、少なくとも前記行制御情報が示す前記ライン範
   囲に相当する前記画素データをデコードし、 前記変化コマンドがない場合には、前記表示制御コマン
   ドをデコードした後、前記表示制御コマンドの有効範囲
   に相当する前記画素データをデコードすることを特徴と
   する画像情報処理装置。