JPH11113265A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH11113265A JPH11113265A JP9268727A JP26872797A JPH11113265A JP H11113265 A JPH11113265 A JP H11113265A JP 9268727 A JP9268727 A JP 9268727A JP 26872797 A JP26872797 A JP 26872797A JP H11113265 A JPH11113265 A JP H11113265A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- igbt
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
ても、常に確実にサージ電圧の発生が抑制でき、IGB
Tの耐圧破壊を防ぐことができるようにしたインバータ
装置を提供すること。 【解決手段】 IGBT3〜8の各駆動回路15〜20
の全てに設けてある出力Bから異常電流検出信号を入力
するオア回路30を設け、このオア回路30の出力であ
る絞り動作信号を各駆動回路15〜20の全てに設けて
ある入力Cに供給し、IGBT3〜8の何れか1個にで
も短絡が検出されたときは、全てのIGBT3〜8がソ
フト絞り制御され、オンからオフにゆっくりと制御され
るようにしたもの。 【効果】 何れの相で出力短絡などによる異常大電流が
検出された場合でも、全ての相のIGBT3〜8にソフ
ト絞り制御が働くので、異常電流の検出レベルにバラツ
キがあっても、異常電流を検出した相以外の相のIGB
Tでもサージ電圧が発生する虞れを無くすことができ
る。
Description
ング素子としてIGBT(絶縁ゲート・バイポーラ・ト
ランジスタ)を用いたインバータ装置に係り、特に、出
力短絡時での短絡電流の保護機能を備えたインバータ装
置に関する。
IGBTを使用したインバータ装置が広く用いられてい
るが、このようなIGBTを用いたインバータ装置で
は、その出力短絡時の保護方式として、短絡電流の速や
かな検出処理と、その後でのゲート電圧の緩やかな絞り
によりスイッチング素子の遮断を制御する、いわゆるソ
フト絞り制御方式が、従来から主として採用されてい
る。
いため、出力短絡発生時での大電流の通過によるIGB
T破壊の虞れだけではなく、電流の遮断により発生する
サージ電圧がIGBTの耐圧を越え、破壊の虞れが生じ
てしまうからである。
化率di/dtと配線インダクタンスに起因するもので
あり、短絡電流のような大電流を、IGBTの通常のス
イッチング速度で遮断したとすると、IGBTの耐圧を
越える大きなサージ電圧が簡単に発生してしまう。
短絡電流検出時には、上記したように、IGBTのゲー
ト電圧の絞りを緩やかにし、これによりIGBTの電流
をゆっくりと減少させてゆき、電流遮断時での電流変化
率di/dtを抑え、サージ電圧が大きくならないよう
にしているのである。
では、図4に示すように、主回路のスイッチング素子で
あるIGBT3〜8の全てのゲート駆動回路15〜20
に保護回路を設け、各スイッチング素子ごとに独立して
短絡電流の検出を行い、短絡電流の通流と、短絡電流の
遮断によるサージ電圧から各IGBT3〜8を保護する
ようになっている。
において、1は整流回路、2は平滑コンデンサ、3〜8
はIGBT、9〜14はフライホイールダイオード、1
5〜20はIGBTの駆動回路(ゲート駆動回路)、21
は短絡検出用ダイオード、22はインバータ制御回路で
ある。なお、23は出力短絡を想定して設けたスイッチ
で、24は配線インダクタンスを表わし、詳しい説明に
ついては後述する。
ジ接続された6個のダイオードで構成され、3相交流電
源から供給される3相交流電力を直流電力に変換し、平
滑コンデンサ2に充電すると共に、6個のIGBT3〜
8をスイッチング素子とする主回路に直流電力を供給す
る働きをする。
ンバータ制御回路22から供給されるPWM信号に従っ
て、各駆動回路15〜20が、各々のIGBT3〜8を
スイッチング制御し、U、V、Wの各出力端子に3相交
流電力を発生させ、これらの出力端子U、V、Wに接続
されているモータなどの負荷に3相交流電力を供給する
ようになっている。
ド21により、各々のIGBT3〜8の短絡電流を検出
したときは、上記したように、IGBTのゲート電圧を
ソフト絞り制御し、電流遮断時での電流変化率di/d
tを抑え、サージ電圧が大きくならないようにすると共
に、その出力Aからアラーム信号を出力し、インバータ
制御回路22に供給する。
アラーム信号に応じて各駆動回路15〜20に対するP
WM信号の送出を停止し、これによりインバータ装置の
非常停止を行ない、機器の保護が得られるようにするの
である。次に、図5は、現在、一般的に使用されている
モジュール化された駆動回路15〜20の一例を示した
ものである。ここで、各駆動回路15〜20は全て同じ
構成なので、駆動回路15と、駆動回路20についてだ
け示し、他は省略してある。
動回路150、200と短絡検出回路151、201、
ゲート絞り回路152、202、それにアラーム出力回
路153、203で構成されている。以下、IGBT3
の駆動回路15を例にして説明する。ゲート駆動回路1
50は、インバータ制御回路22から供給されてくるP
WM信号を電気的に隔離した状態で増幅し、IGBT3
のゲートを駆動する働きをする。
る短絡電流を検出する働きをするもので、IGBT3が
オン(導通)しているとき、そのコレクタとエミッタの間
に現れる電圧、すなわちコレクタ−エミッタ電圧をダイ
オード21を介して取り込むことにより、短絡電流を検
出するようになっている。
絡検出回路151から検出用のダイオード21を介して
IGBT3に検出用の電流が流れるが、IGBT3のコ
レクタ−エミッタ電圧が規定値より高くなると、ダイオ
ード12がオフして電流が流れなくなるようにしてあ
り、この電流が流れなくなった場合、これをIGBT3
に短絡電流が流れているものと判断するようになってい
る。
短絡などによる大きな電流が流れた場合、その動作領域
が飽和領域から能動領域に移行し、コレクタ−エミッタ
電圧が急に上昇してしまうという特性があるのを利用し
たものである。
時、短絡検出回路151から供給される信号に応じて動
作を開始し、上記したようにゲート駆動信号を緩やかに
絞り、IGBT3をゆっくりとオンからオフ(遮断)に移
行させるソフト絞り制御を実行し、これにより、サージ
電圧の発生を防ぐ働きをする。
時、短絡検出回路151から供給される信号に応じて動
作し、フォトカプラ154a、154bを介してインバ
ータ制御回路22にアラーム信号を供給する働きをす
る。なお、ここで、フォトカプラの154aは発光側を
表わし、154bは受光側表わす。
路220とPWM出力回路221、それに異常信号入力
回路222とで構成されている。制御回路220はマイ
クロコンピュータなどで構成され、インバータ全体の制
御に必要な処理を実行する。PWM出力回路221は、
名称通り、IGBTをスイッチング制御するのに必要な
PWM信号を発生する働きをする。
トカプラの受光側154bからアラーム信号を入力し、
異常信号を発生して制御回路220とPWM出力回路2
21に供給し、過電流検出時、PWM信号の発生を停止
させる働きをする。なお、ここで、アラーム信号の伝達
にフォトカプラ154a、154bを用いているのは、
電気的な隔離(アイソレーション)を得るためである。
GBTの短絡電流の検出レベルにバラツキの存在が不可
避である点について配慮がされておらず、以下に説明す
るように、充分なサージ電圧抑制の点で問題があった。
た場合、短絡電流は、最低でも上下2箇所のIGBTを
通過することになる。従って、それぞれのIGBTの駆
動回路に、前記のように、短絡電流の保護機構を組み込
んでおき、短絡電流が通過するIGBTの駆動回路が各
々保護動作を行えばよいことになる。
GBTについても完全に等しくすることは、実用上はほ
とんど不可能に近く、バラツキの存在が不可避となり、
短絡発生に際して検出動作するものと動作しないものが
でてくる。この結果、検出レベルが低く、検出回路が動
作したIGBTは、ゲート電圧のソフト絞りが働くの
で、大きなサージ電圧は発生しないが、検出レベルが高
く、検出回路が動作しかったIGBTではゲート電圧の
ソフト絞りが働かず、大電流を通常のスイッチング速度
で遮断してしまうことになる。
かったIGBTには大きなサージ電圧が発生し、耐圧破
壊を招いてしまう虞れを有することになり、以下、この
点について、図4の従来技術のインバータ装置と、その
動作を示す図6のタイミング図により説明する。
オンの状態で、その他のIGBTはオフの状態にあり、
且つ、IGBT3の駆動回路15による短絡電流検出レ
ベルの方が、IGBT8の駆動回路20による短絡電流
検出レベルよりも低いものとする。次に、出力端子Uと
出力端子W間に短絡が発生した場合を想定し、スイッチ
23が閉じられたとする。
て、I23 はスイッチ23を流れる電流、I3 はIGB
T3を流れる電流、I8 はIGBT8を流れる電流、I
12 はダイオード12を流れる電流、VG3 はIGBT
3のゲート電圧、VCE3 はIGBT3のコレクタ−エ
ミッタ間の電圧、VG8 はIGBT8のゲート電圧、V
CE8 はIGBT8のコレクタ−エミッタ間電圧を夫々
示している。
れ、短絡が発生したとすると、この時点からIGBT3
とIGBT8を通って短絡電流I23 が流れ始めるが、
この短絡電流I23 は配線インダクタンス24により制
限され、この結果、図示のように、時刻t0 から立ち上
がって緩やかに大きくなっていく。なお、この時点で
は、短絡電流I23 は、IGBT3を流れる電流I3 に
等しくなっている。
流I23 が、短絡電流検出レベルが低い方のIGBT3
の駆動回路15の検出レベルに達したとする。そうする
と、ここで、駆動回路15は、上位のインバータ制御回
路22から供給されているPWM信号を無視し、IGB
T3のゲート電圧VG3 を、部分25に示すように、緩
やかに絞ってゆき、これによりIGBT3をゆっくりと
オフに制御する。
うに、比較的緩やかに遮断されるので、電圧VCE3
は、部分27に示す程度の小さいサージ電圧を伴うだけ
で、大きなサージ電圧を発生することはなく、従って、
IGBT3については、その耐圧が脅かされる虞れは生
じない。
も、IGBT8はオン状態のままなので、短絡電流I23
は配線インダクタンス24の働きにより残り、ダイオ
ード12に転流して還流電流I12 となり、これが短絡
電流I23 となる。そして、この結果、時刻t1 以降も
短絡電流I23 が残るが、以後は図示のように減少して
ゆくだけなので、IGBT8の駆動回路20は検出レベ
ルに達しない状態のままになり、短絡電流I23は徐々に
減衰しながらではあるが、依然として流れ続けている。
回路15は、この時点で上位のインバータ制御回路22
にアラーム信号を送出しており、このため、インバータ
制御回路22は、このアラーム信号に応じて、時刻t2
で全ての駆動回路15〜20に対するPWM信号の出力
を停止し、これにより、駆動回路20は、このPWM信
号の出力停止により、IGBT8のゲート電圧VG8
を、部分28に示すように、通常の動作時と同様、速い
スイッチング速度のままで急激に遮断状態にしてしま
う。
し、そのコレクタ−エミッタ電圧VCE8 に、部分29
に示すように、大きなサージ電圧が発生し、IGBT8
の耐圧を越え、破壊を招いてしまうのである。ここで、
時刻t2 以降も、しばらくは電流I12 と電流I23 が流
れ続けているのは、IGBT8からダイオード11に転
流されてしまうからである。
2 までの時間がかなり長く描かれているが、これは判り
易くするため誇張して示したものであり、実際には、も
っと短く、信号の処理に必要な極く短時間の遅れを伴う
に過ぎない。
ルにバラツキがあっても、常に確実にサージ電圧の発生
が抑制でき、IGBTの耐圧破壊を防ぐことができるよ
うにしたインバータ装置を提供することにある。
ッチング素子にIGBTを用い、各スイッチング素子の
ゲート駆動回路に異常電流検出回路とゲート電圧のソフ
ト絞り制御回路を有するインバータ装置において、前記
ゲート駆動回路の全ての前記異常電流検出回路から異常
電流検出信号を入力するオア回路を設け、該オア回路の
出力により、前記ゲート駆動回路の全ての前記ソフト絞
り制御回路が動作するようにして達成される。
が検出された場合でも、全ての相のIGBTにソフト絞
り制御が働くので、異常電流を検出した相以外の相のI
GBTでもサージ電圧が発生する虞れを無くすことがで
きる。
置について、図示の実施形態により詳細に説明する。図
1は、本発明の一実施形態で、図において、30はオア
(論理和)回路で、その他、各駆動回路15〜20が、出
力Aだけではなく、さらに出力Bと入力Cを備えている
点を除き、残りの構成要素は、図4に示した従来技術に
よるインバータ装置と同じである。
ず出力Bは、アラーム信号の出力Aとは別に、短絡など
の異常な大電流検出時に、それを表わす信号、すなわち
短絡検出信号(異常電流検出信号)を出力するための端子
で、次に、同じく入力Cは、内部に有するゲート絞り回
路を強制的に動作させるための信号、すなわち絞り動作
信号を入力するための端子である。
5〜20は、夫々が対応するIGBT3〜8に短絡電流
が検出されたとき、その内部に有するゲート絞り回路
(ソフト絞り制御回路)を動作させるだけではなく、外部
から入力Cに所定の信号、すなわち絞り動作信号が供給
されたときにも、その内部にあるゲート絞り回路が動作
されるように構成されていることになる。
で構成され、その入力には、全ての相の駆動回路15〜
20の出力Bから、短絡検出信号がそれぞれ供給される
ようになっており、それらのオア論理結果を出力し、全
ての駆動回路15〜20の入力Cに、絞り動作信号とし
て供給する働きをする。
路15〜20の内の何れかで、対応するIGBTに短絡
電流が検出されたときは、残りの駆動回路15〜20の
全てに絞り動作信号が供給され、この結果、IGBT3
〜IGBT8の何れか1個でも短絡電流が流れたら、全
てのIGBTの駆動回路内にあるゲート絞り回路が動作
し、それぞれが対応するIGBTのゲート電圧を緩やか
に絞り、オフにすることになる。
のタイミング図により説明する。このときも、図6の従
来技術と場合と同じく、IGBT3とIGBT8がオン
の状態で、その他のIGBTはオフの状態にあり、且
つ、IGBT3の駆動回路15による短絡電流検出レベ
ルの方が、IGBT8の駆動回路20による短絡電流検
出レベルよりも低いものとし、この状態で、時刻t0 で
スイッチ23が閉じられ、出力端子Uと出力端子W間に
短絡が発生したものとする。
に、時刻t1 で駆動回路15が短絡を検出し、これによ
り、図示の部分25のように、ゲート電圧VG3 を緩や
かに絞り、IGBT3をゆっくりと遮断に移行させる。
従って、これも従来技術と同じく、時刻t1 以降、電流
I3 は、部分26で示すように、比較的緩やかに遮断さ
れるので、電圧VCE3 は、部分27に示す程度の小さ
いサージ電圧を伴うだけで、大きなサージ電圧を発生す
ることはなく、従って、IGBT3の耐圧が脅かされる
虞れは生じない。
したように、やがて時刻t2 で、IGBT8は速いスイ
ッチング速度のままで急激に遮断状態にされてしまい、
耐圧破壊の虞れを生じてしまうが、しかして、この図1
の実施形態では、駆動回路15がIGBT3の短絡を検
出し、自らのゲート絞り回路を動作させると共に、その
出力Bから短絡検出信号を送出し、それをオア回路30
に供給するようになっており、この結果、時刻t1 で駆
動回路15が短絡を検出してから僅かの遅れ時間後の時
刻t1’、全ての駆動回路の入力Cに絞り動作信号が供
給される。
のゲート絞り回路も動作し、部分40で示すように、I
GBT8のゲート電圧VG8 を緩やかに絞ってゆく。こ
の結果、この時刻t1’以降、IGBT8の電流I8
も、部分41で示すように、比較的ゆっくりと遮断さ
れ、従って、IGBT8のコレクタ−エミッタ間電圧V
CE8 も、部分42に示す程度の小さいサージ電圧を伴
うだけとなり、大きなサージ電圧が発生することはな
い。
応じて、時刻t2 で、インバータ制御回路22がPWM
信号の発生を停止させても、もはやサージ電圧が発生す
る虞れは何もなく、勿論、IGBT8の耐圧が脅かされ
る虞れが生じよう筈もないものであり、従って、この実
施形態によれば、主回路スイッチング素子であるIGB
Tの破壊を常に確実に阻止することができる。
動用モジュールを利用して、オア回路30を含む各駆動
回路15〜20を実現した本発明の実施形態について、
図3により説明する。なお、この実施形態でも、各駆動
回路15〜20は全て同じ構成なので、駆動回路15
と、駆動回路20についてだけ示し、他は省略してあ
る。
回路において、各駆動回路15〜20の夫々に、更にフ
オトカプラ155〜205と、フオトカプラ156〜2
06を設け、これによりオア回路31の機能が得られる
ようにしたものであり、従って、これらのフオトカプラ
が付加されている以外は、図5の回路と同じであるの
で、詳しい説明は省略する。
5〜20でゲート絞り回路152、202を外部から供
給される絞り動作信号で動作させる方法として、短絡検
出回路151、201の検出入力にフオトカプラ156
〜206の受光側156b、206bを直列に接続し、
検出信号を遮断することにより、強制的に短絡を検出し
た状態にする方法を採用したものである。
の短絡検出回路151、201によるIGBT3〜8の
短絡電流の検出動作は、各IGBTのコレクタ−エミッ
タ間の電圧を検出し、検出端子からIGBTのコレクタ
に電流が流れなくなった場合に異常と判断するようにな
っている。
し、フオトカプラ156〜206の受光側156b、2
06bにより、検出用ダイオード21から各駆動回路1
5〜20の入力をオン、オフするようにしたものであ
り、この結果、モジュール化された駆動回路15〜20
の内部をいじることなく、そのまま使用できるという利
点が得られる。
05の発光側155a〜205aをそれぞれアラーム出
力回路153〜203の出力に接続し、アラーム信号伝
送用に設けてあるフォトカプラの発光側154a〜20
4aと直列にしてある。この結果、これらフォトカプラ
の発光側155a〜205aは、短絡検出回路か151
〜201が短絡を検出し、アラーム出力回路153〜2
03がアラーム信号を発生すると、フォトカプラ154
〜204の発光側154a〜204aと同時に発光する
ことになる。
5の受光側155b、205bは線路50に共通に接続
され、さらに直列抵抗51を介して電源Vcc に共通に
接続されている。そして、別のフォトカプラ156〜2
06の発光側156a〜206aは、それぞれの直列抵
抗157、207を介して線路50に並列に接続されて
いる。
発光側156a〜206aは、常時は発光していて、そ
れらの受光側156b、206bをオンにしているが、
フオトカプラ155〜205の受光側155b、205
bの何れか1個でもオンすると、線路50の電位がロー
レベルになるので、フォトカプラ156〜206の発光
側156a〜206aは全て発光を停止し、それらの受
光側156b、206bは、オフにされてしまうことな
る。
にあるフオトカプラ156〜206の受光側156b、
206bのオン、オフ動作は、アラーム出力回路153
〜203のアラーム信号のオア論理条件として得られる
ことになり、オア回路31としての機能を得ることがで
きる。
ミング図により説明すると、まず時刻t1 以前は、フォ
トカプラ156〜206の発光側156a〜206aは
全て発光動作しているので、その受光側156b、20
6bはオン状態にあり、従って、各駆動回路15〜20
による短絡電流の検出機能は全てそのまま維持されてい
る。従って、時刻t1 でIGBT3に短絡が発生したと
き、直ちに駆動回路15の短絡検出回路151による検
出機能が働き、この結果、ゲート絞り回路152とアラ
ーム出力回路153を動作させることになる。
5aが発光動作し、これにより、その受光側155bが
オンするので、フォトカプラ156〜206の発光側1
56a〜206bは全て消灯されてしまう。この結果、
フォトカプラ156〜206の受光側156b〜206
bは全てオフされるので、駆動回路20の短絡検出回路
201の入力がダイオード21から電気的に切り離され
た状態になる。
的に短絡を検出した状態にされ、時刻t1 から所定の遅
れ時間経過後の時刻t1’でゲート絞り回路202が動
作し、部分40で示すように、IGBT8のゲート電圧
VG8 を緩やかに絞ってゆく。 この結果、この時刻t
1’以降、IGBT8の電流I8 も、部分41で示すよ
うに、比較的ゆっくりと遮断され、従って、IGBT8
のコレクタ−エミッタ間電圧VCE8 も、部分42に示
す程度の小さいサージ電圧を伴うだけとなって、大きな
サージ電圧を発生することなく、確実に短絡保護を得る
ことができるのである。
時には、全ての相の駆動回路15〜20において、その
ゲート絞り回路152〜202が動作させられるように
できるので、短絡発生時でのサージ電圧の発生を抑え、
IGBT3〜8が耐圧を越えて高電圧に曝される虞れを
無くし、出力短絡からインバータ装置を確実に保護する
ことができる。
短絡が検出されたときは、どのような場合でも、必ず全
ての相のIGBTがソフト絞り制御のもとでオフされる
ようにしたので、異常電流の検出レベルにバラツキがあ
っても、常に確実にサージ電圧の発生を抑えることがで
きる。そして、この結果、本発明によれば、出力短絡に
際しても確実に保護機能が発揮され、IGBTが耐圧破
壊する虞れのない信頼性の高いインバータ装置を容易に
提供すること保護することができる。
す回路図である。
イミング図である。
を示すブロック図である。
路図である。
路の具体例を示すブロック図である。
るためのタイミング図である。
スタ) 9〜14 フライホイールダイオード 15〜20 駆動回路(ゲート駆動回路) 21 短絡検出用のダイオード 22 上位のインバータ制御回路 23 短絡状態を想定するためのスイッチ 24 配線インダクタンス 30 オア回路(論理和回路)
Claims (1)
- 【請求項1】 主回路スイッチング素子に絶縁ゲート・
バイポーラ・トランジスタを用い、各スイッチング素子
のゲート駆動回路に異常電流検出回路とゲート電圧のソ
フト絞り制御回路を有するインバータ装置において、 前記ゲート駆動回路の全ての前記異常電流検出回路から
異常電流検出信号を入力するオア回路を設け、 該オア回路の出力により、前記ゲート駆動回路の全ての
前記ソフト絞り制御回路が動作するように構成したこと
を特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26872797A JP3764259B2 (ja) | 1997-10-01 | 1997-10-01 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26872797A JP3764259B2 (ja) | 1997-10-01 | 1997-10-01 | インバータ装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11113265A true JPH11113265A (ja) | 1999-04-23 |
| JPH11113265A5 JPH11113265A5 (ja) | 2004-12-24 |
| JP3764259B2 JP3764259B2 (ja) | 2006-04-05 |
Family
ID=17462517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26872797A Expired - Lifetime JP3764259B2 (ja) | 1997-10-01 | 1997-10-01 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764259B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166676A (ja) * | 2004-12-10 | 2006-06-22 | Sumitomo Electric Ind Ltd | 保護装置および当該保護装置が組み込まれた電力制御装置 |
| JP2008017595A (ja) * | 2006-07-05 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 車両用インバータ装置 |
-
1997
- 1997-10-01 JP JP26872797A patent/JP3764259B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166676A (ja) * | 2004-12-10 | 2006-06-22 | Sumitomo Electric Ind Ltd | 保護装置および当該保護装置が組み込まれた電力制御装置 |
| JP2008017595A (ja) * | 2006-07-05 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 車両用インバータ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3764259B2 (ja) | 2006-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| JP5761215B2 (ja) | ゲート駆動回路 | |
| US7940503B2 (en) | Power semiconductor arrangement including conditional active clamping | |
| JP4313658B2 (ja) | インバータ回路 | |
| US7535283B2 (en) | Gate drive circuit, semiconductor module and method for driving switching element | |
| US6396721B1 (en) | Power converter control device and power converter thereof | |
| KR100735849B1 (ko) | 전력용 반도체장치 | |
| US8503146B1 (en) | Gate driver with short-circuit protection | |
| JP2018011467A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP6298735B2 (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| US12341500B2 (en) | Drive device for voltage-controlled semiconductor element | |
| JPH11113265A (ja) | インバータ装置 | |
| JPH07183781A (ja) | 半導体装置とその駆動装置 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2004260981A (ja) | 電力変換装置及びこれを用いた電機システム | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| KR100807547B1 (ko) | 인버터용 반도체 스위치의 구동회로 | |
| JP3713795B2 (ja) | 制御装置の出力回路 | |
| JP3918778B2 (ja) | 保護回路 | |
| JPH03106217A (ja) | 絶縁ゲートトランジスタの駆動回路,過電流検出回路及び半導体装置 | |
| JPH09107673A (ja) | 電力変換装置の駆動回路 | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| JPH10276075A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH0521723A (ja) | パワートランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |