JPH11118845A - 周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステム - Google Patents
周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステムInfo
- Publication number
- JPH11118845A JPH11118845A JP9283333A JP28333397A JPH11118845A JP H11118845 A JPH11118845 A JP H11118845A JP 9283333 A JP9283333 A JP 9283333A JP 28333397 A JP28333397 A JP 28333397A JP H11118845 A JPH11118845 A JP H11118845A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- output
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【課題】 任意の目標回路に対して適切な電圧を供給す
る。 【解決手段】 目標回路１０の複数の条件下で周波数−
電圧特性におけるクロックＣＬＫに対する電圧値をメモ
リ３０に記憶し、クロックＣＬＫの周波数と、選択回路
４０あるいは選択回路４１とによって選択された１つの
周波数−電圧特性に基づいて、使用環境下に最適な周波
数−電圧特性における電圧値をメモリ３０から選択する
ことで、目標回路１０に供給する、使用環境下に最適な
電圧Ｖopを決定する。
る。 【解決手段】 目標回路１０の複数の条件下で周波数−
電圧特性におけるクロックＣＬＫに対する電圧値をメモ
リ３０に記憶し、クロックＣＬＫの周波数と、選択回路
４０あるいは選択回路４１とによって選択された１つの
周波数−電圧特性に基づいて、使用環境下に最適な周波
数−電圧特性における電圧値をメモリ３０から選択する
ことで、目標回路１０に供給する、使用環境下に最適な
電圧Ｖopを決定する。
Description
【０００１】
【発明の属する技術分野】本発明は、周波数−電圧変換
回路およびその方法並びにその応用に関するものであ
る。
回路およびその方法並びにその応用に関するものであ
る。
【０００２】
【従来の技術】従来、半導体集積回路（ＬＳＩ）の設計
においては、プロセス変動や温度変動に対する最悪条件
を考慮して、そのＬＳＩの仕様（例えば、ＬＳＩの最小
電源電圧、最大動作周波数など）が決定されていた。
においては、プロセス変動や温度変動に対する最悪条件
を考慮して、そのＬＳＩの仕様（例えば、ＬＳＩの最小
電源電圧、最大動作周波数など）が決定されていた。
【０００３】
【発明が解決しようとする課題】最大動作周波数より低
い周波数でＬＳＩを動作させる場合やプロセス変動や温
度変動により、ＬＳＩの処理性能が変化する場合には、
ＬＳＩの仕様に基づく最小電源電圧より小さい電圧でＬ
ＳＩを動作させることが可能なはずである。しかし、Ｌ
ＳＩの動作環境にかかわらず、ＬＳＩに供給させる電源
電圧は固定されていた。このため、ＬＳＩは無駄な電力
を消費していた。
い周波数でＬＳＩを動作させる場合やプロセス変動や温
度変動により、ＬＳＩの処理性能が変化する場合には、
ＬＳＩの仕様に基づく最小電源電圧より小さい電圧でＬ
ＳＩを動作させることが可能なはずである。しかし、Ｌ
ＳＩの動作環境にかかわらず、ＬＳＩに供給させる電源
電圧は固定されていた。このため、ＬＳＩは無駄な電力
を消費していた。
【０００４】本発明の目的は、目標回路の特性に適応す
るように調整可能な周波数−電圧変換回路およびその方
法を提供することにある。
るように調整可能な周波数−電圧変換回路およびその方
法を提供することにある。
【０００５】本発明の他の目的は、目標回路が正常に動
作するために必要な最小の動作電圧を供給する周波数−
電圧変換回路を含むシステムを提供することにある。
作するために必要な最小の動作電圧を供給する周波数−
電圧変換回路を含むシステムを提供することにある。
【０００６】
【課題を解決するための手段】本発明の請求項１に係る
周波数−電圧変換回路は、クロックを入力として受け取
り、該クロックの周波数に応じた電圧を出力として提供
する周波数−電圧変換回路であって、複数の異なる入出
力特性における該周波数−電圧変換回路の入力周波数に
対する出力電圧を記憶する記憶装置と、該記憶装置に記
憶された複数の該入出力特性の中から１つの入出力特性
を選択する選択回路とを備え、該入力クロック周波数と
該選択回路によって選択された入出力特性とに基づい
て、該記憶装置から該出力電圧を出力する。これにより
上記目的が達成される。
周波数−電圧変換回路は、クロックを入力として受け取
り、該クロックの周波数に応じた電圧を出力として提供
する周波数−電圧変換回路であって、複数の異なる入出
力特性における該周波数−電圧変換回路の入力周波数に
対する出力電圧を記憶する記憶装置と、該記憶装置に記
憶された複数の該入出力特性の中から１つの入出力特性
を選択する選択回路とを備え、該入力クロック周波数と
該選択回路によって選択された入出力特性とに基づい
て、該記憶装置から該出力電圧を出力する。これにより
上記目的が達成される。
【０００７】前記記憶装置の内容の書き換えることによ
って、前記入出力特性が調整可能であるように構成され
ていてもよい。
って、前記入出力特性が調整可能であるように構成され
ていてもよい。
【０００８】前記記憶装置は、周波数あるいは周波数に
相当する値をアドレスとし、前記周波数時の最小動作電
圧をデータとしてもよい。
相当する値をアドレスとし、前記周波数時の最小動作電
圧をデータとしてもよい。
【０００９】前記記憶装置に記憶された複数の前記入出
力特性は、それぞれ製造上のばらつきあるいは温度が異
なる環境下で得られてもよい。
力特性は、それぞれ製造上のばらつきあるいは温度が異
なる環境下で得られてもよい。
【００１０】前記選択回路は、遅延回路と、前記遅延回
路の遅延時間を判定する遅延時間判定回路とから構成さ
れていてもよい。
路の遅延時間を判定する遅延時間判定回路とから構成さ
れていてもよい。
【００１１】前記選択回路の出力は、前記遅延時間判定
回路の出力のみで決定されてもよい。
回路の出力のみで決定されてもよい。
【００１２】前記選択回路の出力は、前記遅延時間判定
回路の出力と、前記遅延回路の動作電圧とで決定されて
もよい。
回路の出力と、前記遅延回路の動作電圧とで決定されて
もよい。
【００１３】前記選択回路は、前記遅延回路と、前記遅
延時間判定回路と、製造上のばらつきを判定するばらつ
き判定回路と、温度センサとを有し、前記遅延時間判定
回路と該ばらつき判定回路と前記温度センサとによって
出力を決定する出力決定回路とを備えていてもよい。
延時間判定回路と、製造上のばらつきを判定するばらつ
き判定回路と、温度センサとを有し、前記遅延時間判定
回路と該ばらつき判定回路と前記温度センサとによって
出力を決定する出力決定回路とを備えていてもよい。
【００１４】前記出力決定回路は、前記３種類の入力に
対する出力の入出力特性を記憶する第２記憶装置を備え
ていてもよい。
対する出力の入出力特性を記憶する第２記憶装置を備え
ていてもよい。
【００１５】前記３種類の入力に対する出力の入出力特
性をニューラルネットワークによって構築されてもよ
い。
性をニューラルネットワークによって構築されてもよ
い。
【００１６】本発明の請求項１１に係る周波数−電圧変
換回路は、クロックを入力として受け取り、該クロック
の周波数に応じた電圧を出力として提供する周波数−電
圧変換回路であって、単一の入出力特性における該周波
数−電圧変換回路の入力周波数に対する出力電圧を記憶
する記憶装置と、該記憶装置の出力である該電圧にオフ
セット量を付けて出力電圧を決定するオフセット回路と
を備えることを特徴とする。これにより上記目的が達成
される。
換回路は、クロックを入力として受け取り、該クロック
の周波数に応じた電圧を出力として提供する周波数−電
圧変換回路であって、単一の入出力特性における該周波
数−電圧変換回路の入力周波数に対する出力電圧を記憶
する記憶装置と、該記憶装置の出力である該電圧にオフ
セット量を付けて出力電圧を決定するオフセット回路と
を備えることを特徴とする。これにより上記目的が達成
される。
【００１７】前記オフセット回路は、遅延回路と遅延時
間判定回路とを有し、前記遅延回路の前記遅延時間によ
って前記オフセット量を調整されてもよい。
間判定回路とを有し、前記遅延回路の前記遅延時間によ
って前記オフセット量を調整されてもよい。
【００１８】本発明の請求項１３に係る周波数−電圧変
換回路は、クロックを入力として受け取り、該クロック
の周波数に応じた電圧を出力として提供する周波数−電
圧変換回路であって、少なくとも１つの入出力特性にお
ける該周波数−電圧変換回路の入力周波数に対する出力
電圧を記憶する記憶装置を有し、該入力クロック周波数
によって、該記憶装置から出力電圧を出力することを特
徴とする。これにより上記目的が達成される。
換回路は、クロックを入力として受け取り、該クロック
の周波数に応じた電圧を出力として提供する周波数−電
圧変換回路であって、少なくとも１つの入出力特性にお
ける該周波数−電圧変換回路の入力周波数に対する出力
電圧を記憶する記憶装置を有し、該入力クロック周波数
によって、該記憶装置から出力電圧を出力することを特
徴とする。これにより上記目的が達成される。
【００１９】本発明の請求項１４に係る周波数−電圧変
換方法は、クロックを入力として受け取り、該クロック
の周波数に応じた電圧を出力として提供する周波数−電
圧変換方法であって、複数の異なる入出力特性における
入力周波数に対する出力電圧を記憶するステップと、該
複数の該入出力特性の中から１つの入出力特性を選択す
ると共に、選択された入出力特性と該入力クロック周波
数とに基づいて、該出力電圧を出力するステップとを備
えたことを特徴とする。
換方法は、クロックを入力として受け取り、該クロック
の周波数に応じた電圧を出力として提供する周波数−電
圧変換方法であって、複数の異なる入出力特性における
入力周波数に対する出力電圧を記憶するステップと、該
複数の該入出力特性の中から１つの入出力特性を選択す
ると共に、選択された入出力特性と該入力クロック周波
数とに基づいて、該出力電圧を出力するステップとを備
えたことを特徴とする。
【００２０】本発明のシステムは、クロックに従って動
作する目標回路と、該クロックの周波数に応じて該目標
回路に供給する電圧を決定する周波数−電圧変換回路と
を備えたシステムであって、該周波数−電圧変換回路
は、請求項１〜１３に記載の周波数−電圧変換回路を含
み、該周波数−電圧変換回路により決定された電圧を該
目標回路に供給することを特徴することを特徴とする。
これにより上記目的が達成される。
作する目標回路と、該クロックの周波数に応じて該目標
回路に供給する電圧を決定する周波数−電圧変換回路と
を備えたシステムであって、該周波数−電圧変換回路
は、請求項１〜１３に記載の周波数−電圧変換回路を含
み、該周波数−電圧変換回路により決定された電圧を該
目標回路に供給することを特徴することを特徴とする。
これにより上記目的が達成される。
【００２１】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
の実施の形態を説明する。
【００２２】（実施の形態１）図１は、本発明の実施の
形態１のシステム１の構成を示す。システム１は、クロ
ック（ＣＬＫ）を入力として受け取り、該クロックの周
波数に応じた電圧を目標回路１０に出力として提供する
周波数−電圧変換回路と、目標回路１０を含んでいる。
この周波数−電圧変換回路は、クロックＣＬＫの周波数
に応じた値（本例ではメモリ３０の５ビットのアドレス
の下位３ビット）を出力するクロック変換器２０と、目
標回路１０の複数の異なる周波数−電圧特性における周
波数−電圧変換回路の入力周波数に対する出力電圧を記
憶する記憶装置３０（ここでは説明の簡単のためメモリ
とする）と、メモリ３０に記憶された複数の周波数−電
圧特性のうち、１つを選択してメモリ３０のアドレスの
上位２ビットを出力する選択回路４０と、メモリ３０の
出力に従って目標回路１０に電圧を供給する電源供給回
路５０とを含んでいる。システム１は単一の半導体チッ
プに形成され得る。
形態１のシステム１の構成を示す。システム１は、クロ
ック（ＣＬＫ）を入力として受け取り、該クロックの周
波数に応じた電圧を目標回路１０に出力として提供する
周波数−電圧変換回路と、目標回路１０を含んでいる。
この周波数−電圧変換回路は、クロックＣＬＫの周波数
に応じた値（本例ではメモリ３０の５ビットのアドレス
の下位３ビット）を出力するクロック変換器２０と、目
標回路１０の複数の異なる周波数−電圧特性における周
波数−電圧変換回路の入力周波数に対する出力電圧を記
憶する記憶装置３０（ここでは説明の簡単のためメモリ
とする）と、メモリ３０に記憶された複数の周波数−電
圧特性のうち、１つを選択してメモリ３０のアドレスの
上位２ビットを出力する選択回路４０と、メモリ３０の
出力に従って目標回路１０に電圧を供給する電源供給回
路５０とを含んでいる。システム１は単一の半導体チッ
プに形成され得る。
【００２３】目標回路１０は、例えば、デジタル信号処
理プロセッサ（ＤＳＰ）や中央処理装置（ＣＰＵ）であ
り得る。目標回路１０は、クロックＣＬＫに従って動作
する。目標回路１０は、動作電圧Ｖopを電源電圧として
動作し、電源電圧が高いほど小さい遅延時間で動作し、
電源電圧が低いほど大きい遅延時間で動作する。
理プロセッサ（ＤＳＰ）や中央処理装置（ＣＰＵ）であ
り得る。目標回路１０は、クロックＣＬＫに従って動作
する。目標回路１０は、動作電圧Ｖopを電源電圧として
動作し、電源電圧が高いほど小さい遅延時間で動作し、
電源電圧が低いほど大きい遅延時間で動作する。
【００２４】クロック変換器２０はクロックＣＬＫの周
波数に応じた値、つまりメモリ３０の５ビットの下位ア
ドレス０００〜１１１を出力するもので、例えば、１Ｍ
Ｈｚのとき‘０００’、２ＭＨｚのとき‘００１’、５
ＭＨｚのとき‘０１０’のようにそれぞれの周波数に一
意に値を割り当てるのが好ましい。なお、周波数とクロ
ック変換器２０の出力値はこの限りではないのはいうま
でもない。
波数に応じた値、つまりメモリ３０の５ビットの下位ア
ドレス０００〜１１１を出力するもので、例えば、１Ｍ
Ｈｚのとき‘０００’、２ＭＨｚのとき‘００１’、５
ＭＨｚのとき‘０１０’のようにそれぞれの周波数に一
意に値を割り当てるのが好ましい。なお、周波数とクロ
ック変換器２０の出力値はこの限りではないのはいうま
でもない。
【００２５】図２は、目標回路１０の周波数−電圧特性
を示している。ここでは説明を簡単にするため、４種類
の異なる環境下での特性としている。この周波数−特性
は、目標回路１０がクロックＣＬＫの周波数ｆopで正常
動作可能な最小の電源電圧がＶopであることを意味して
いる。この周波数−電圧特性は動作環境によって変化す
るが、ｇ０〜ｇ３は異なる環境下での目標回路１０の周
波数−電圧特性である。この複数の周波数−電圧特性を
メモリ３０に記憶する。そのときの様子を図３に示す。
複数の環境下の周波数−電圧特性ｇ０〜ｇ３及び各周波
数−電圧特性ｇ０〜ｇ３における複数の周波数ｆ０〜ｆ
７をアドレスとし、そのときの電圧をデータとして、メ
モリ３０に記憶する。４種類の環境を識別するためには
２ビット、８つのクロックＣＬＫの周波数を識別するた
めには３ビット必要なので、それぞれ、メモリ３０のア
ドレスの上位２ビットおよび下位３ビットに割り当て
て、対応するアドレスに電圧をデータとして記憶する。
すなわち、クロック変換器２０の出力を３ビット、選択
回路４０の出力を２ビットとし、メモリ３０のアドレス
を５ビットとする。
を示している。ここでは説明を簡単にするため、４種類
の異なる環境下での特性としている。この周波数−特性
は、目標回路１０がクロックＣＬＫの周波数ｆopで正常
動作可能な最小の電源電圧がＶopであることを意味して
いる。この周波数−電圧特性は動作環境によって変化す
るが、ｇ０〜ｇ３は異なる環境下での目標回路１０の周
波数−電圧特性である。この複数の周波数−電圧特性を
メモリ３０に記憶する。そのときの様子を図３に示す。
複数の環境下の周波数−電圧特性ｇ０〜ｇ３及び各周波
数−電圧特性ｇ０〜ｇ３における複数の周波数ｆ０〜ｆ
７をアドレスとし、そのときの電圧をデータとして、メ
モリ３０に記憶する。４種類の環境を識別するためには
２ビット、８つのクロックＣＬＫの周波数を識別するた
めには３ビット必要なので、それぞれ、メモリ３０のア
ドレスの上位２ビットおよび下位３ビットに割り当て
て、対応するアドレスに電圧をデータとして記憶する。
すなわち、クロック変換器２０の出力を３ビット、選択
回路４０の出力を２ビットとし、メモリ３０のアドレス
を５ビットとする。
【００２６】図４は、選択回路４０の一例を示すもので
ある。選択回路４０は、遅延回路６０と、遅延回路６０
の遅延時間を測定し、メモリ３０に記憶された周波数−
電圧特性のうち、どの特性に相当するかを判定する遅延
時間判定回路７０とを含んでいる。
ある。選択回路４０は、遅延回路６０と、遅延回路６０
の遅延時間を測定し、メモリ３０に記憶された周波数−
電圧特性のうち、どの特性に相当するかを判定する遅延
時間判定回路７０とを含んでいる。
【００２７】図５は、遅延回路６０の構成を示す。遅延
回路６０は、ｍ個の遅延ユニット６１−１〜６１−ｍを
含んでいる。ここで、ｍは任意の整数である。遅延ユニ
ット６１−１〜６１−ｍのそれぞれは、例えば、インバ
ータであり得る。
回路６０は、ｍ個の遅延ユニット６１−１〜６１−ｍを
含んでいる。ここで、ｍは任意の整数である。遅延ユニ
ット６１−１〜６１−ｍのそれぞれは、例えば、インバ
ータであり得る。
【００２８】図６は、遅延時間判定回路７０に入力され
る遅延回路６０の入力信号と出力信号を示す。ここで、
Δｔは入力信号と出力信号の時間差、すなわち、遅延回
路６０の遅延時間を表している。遅延時間判定回路７０
は、遅延回路６０の遅延時間を測定し、その遅延時間に
よって、現在動作している環境下での周波数−電圧特性
が、メモリ３０に記憶されている周波数−電圧特性ｇ０
〜ｇ３のうちのどれに最も似ているかを判定する回路で
ある。
る遅延回路６０の入力信号と出力信号を示す。ここで、
Δｔは入力信号と出力信号の時間差、すなわち、遅延回
路６０の遅延時間を表している。遅延時間判定回路７０
は、遅延回路６０の遅延時間を測定し、その遅延時間に
よって、現在動作している環境下での周波数−電圧特性
が、メモリ３０に記憶されている周波数−電圧特性ｇ０
〜ｇ３のうちのどれに最も似ているかを判定する回路で
ある。
【００２９】図７は、遅延時間判定回路の構成の一例を
示したものである。ここでは、遅延時間を測定するため
に、遅延回路６０の入力信号と出力信号の差を表す遅延
量信号生成回路８０と、遅延時間を測定するために、遅
延量信号のＨの期間の面積を求める、つまり、積分する
積分回路９０と、周波数−電圧特性ｇ０〜ｇ３のそれぞ
れの環境下での遅延回路６０での遅延量を記憶し、積分
回路９０からの出力値と最も近い値をもつ特性がｇ０〜
ｇ３のいずれに相当するかを比較・検出してメモリ３０
のアドレスの上位２ビットを出力する特性決定回路１０
０とを含んでいる。
示したものである。ここでは、遅延時間を測定するため
に、遅延回路６０の入力信号と出力信号の差を表す遅延
量信号生成回路８０と、遅延時間を測定するために、遅
延量信号のＨの期間の面積を求める、つまり、積分する
積分回路９０と、周波数−電圧特性ｇ０〜ｇ３のそれぞ
れの環境下での遅延回路６０での遅延量を記憶し、積分
回路９０からの出力値と最も近い値をもつ特性がｇ０〜
ｇ３のいずれに相当するかを比較・検出してメモリ３０
のアドレスの上位２ビットを出力する特性決定回路１０
０とを含んでいる。
【００３０】もしくは、入力されるクロックよりも高速
なクロックを新たに用意し、そのクロックによって遅延
時間をカウントし、予め用意しておいた周波数−電圧特
性ｇ０〜ｇ３のそれぞれの環境下でのカウント数と比較
し、最もカウント数が近いものを選択してもよい。例え
ば、遅延時間が５ｎｓのときｇ０、７ｎｓのときｇ１
を、というように遅延時間と選択する周波数−電圧特性
を一意に割り当てる。このとき２つの特性の中間にきた
とき、この例の場合では遅延時間が６ｎｓでは、目標回
路の正常動作のマージンを確保するという観点から、供
給電圧Ｖopが高くなる方に、つまり、ｇ１を選択するこ
とが好ましい。
なクロックを新たに用意し、そのクロックによって遅延
時間をカウントし、予め用意しておいた周波数−電圧特
性ｇ０〜ｇ３のそれぞれの環境下でのカウント数と比較
し、最もカウント数が近いものを選択してもよい。例え
ば、遅延時間が５ｎｓのときｇ０、７ｎｓのときｇ１
を、というように遅延時間と選択する周波数−電圧特性
を一意に割り当てる。このとき２つの特性の中間にきた
とき、この例の場合では遅延時間が６ｎｓでは、目標回
路の正常動作のマージンを確保するという観点から、供
給電圧Ｖopが高くなる方に、つまり、ｇ１を選択するこ
とが好ましい。
【００３１】電源供給回路５０は、メモリ３０からの出
力に基づいて目標回路１０の動作電圧Ｖopを生成する。
このような異なる電圧値をもつ電源から動作電圧Ｖopに
変換する電圧変換器であり得る。そのような電圧変換器
は直流の電源電圧を直流の動作電圧Ｖopに変換するＤＣ
−ＤＣコンバータであることが好ましい。あるいは、電
源供給回路５０は、オペアンプであってもよい。
力に基づいて目標回路１０の動作電圧Ｖopを生成する。
このような異なる電圧値をもつ電源から動作電圧Ｖopに
変換する電圧変換器であり得る。そのような電圧変換器
は直流の電源電圧を直流の動作電圧Ｖopに変換するＤＣ
−ＤＣコンバータであることが好ましい。あるいは、電
源供給回路５０は、オペアンプであってもよい。
【００３２】しかし、メモリ３０からの出力を直接、目
標回路１０に動作電圧Ｖopとして供給してもよい。この
ような場合には周波数−電圧変換回路には電源供給回路
５０は不要である。
標回路１０に動作電圧Ｖopとして供給してもよい。この
ような場合には周波数−電圧変換回路には電源供給回路
５０は不要である。
【００３３】図８に示す選択回路４１は、選択回路４０
を図４とは異なる表現で示したものである。図８におい
て、図４と同一の構成要素には同一の参照番号を付して
いる。
を図４とは異なる表現で示したものである。図８におい
て、図４と同一の構成要素には同一の参照番号を付して
いる。
【００３４】選択回路４１は、遅延回路６０、遅延時間
判定回路７０と、製造上のばらつき具合を判定するばら
つき判定回路１１０、使用環境下の温度を測定する温度
センサ１２０とが含まれている。遅延時間判定回路７
０、ばらつき判定回路１１０、および温度センサ１２０
の３つの出力を組み合わせて複数の周波数−電圧特性の
うち一つを決定する特性判定回路１０１の一例である。
ここでは、特性判定回路１０１はメモリであるとする
と、３つの出力を特性判定回路１０１のアドレスとし、
それぞれの場合について、選択回路４１の出力値、すな
わち、周波数−電圧特性ｇ０〜ｇ３のいずれかを選択す
るための値を特性判定回路１０１のデータに書き込むも
のとする。なお、書き込むデータは周波数−電圧特性ｇ
０〜ｇ３を得た環境下での値を予め用意しておく必要が
ある。このようにすれば、選択回路４１は容易に実現可
能であることがわかる。
判定回路７０と、製造上のばらつき具合を判定するばら
つき判定回路１１０、使用環境下の温度を測定する温度
センサ１２０とが含まれている。遅延時間判定回路７
０、ばらつき判定回路１１０、および温度センサ１２０
の３つの出力を組み合わせて複数の周波数−電圧特性の
うち一つを決定する特性判定回路１０１の一例である。
ここでは、特性判定回路１０１はメモリであるとする
と、３つの出力を特性判定回路１０１のアドレスとし、
それぞれの場合について、選択回路４１の出力値、すな
わち、周波数−電圧特性ｇ０〜ｇ３のいずれかを選択す
るための値を特性判定回路１０１のデータに書き込むも
のとする。なお、書き込むデータは周波数−電圧特性ｇ
０〜ｇ３を得た環境下での値を予め用意しておく必要が
ある。このようにすれば、選択回路４１は容易に実現可
能であることがわかる。
【００３５】図９に示す特性判定回路１０２は、図８で
説明した３つの出力から選択回路４１の出力を決定する
特性判定回路１０１の異なる一例である。ここでは、特
性判定回路１０２は、教師付き学習可能なニューラルネ
ットワーク１３０と、ニューラルネットワークの出力を
デコードするデコード回路１４０を含んでいる。ニュー
ラルネットワーク１３０は、学習則がバックプロパゲー
ション、入力層に１３０−１〜１３０−３の３ニューロ
ン、中間層に１３０−４〜１３０−５の２ニューロン、
出力層に１３０−６〜１３０−９の４ニューロンをもつ
３層のネットワークモデルとする。各層のニューロン数
や接続線は、説明のためのものであり、この限りではな
い。入力層のニューロンには、それぞれ、遅延時間判定
回路７０、ばらつき判定回路１１０、および温度センサ
１２０が出力が入力される。出力層のニューロンの出力
は２値であるとすると、周波数−電圧特性ｇ０〜ｇ３を
それぞれ、‘００００’〜‘１１１１’にマッピングす
る。デコード回路１４０はニューラルネットワーク１３
０の出力をデコードし、周波数−電圧特性ｇ０〜ｇ３の
いずれかがわかる信号を出力するものであるが、前述し
たシステム１で使用する場合には、メモリ３０への上位
アドレス２ビットにそのまま割り当てることができるの
で、必ずしも必要なものではない。周波数−電圧特性ｇ
０〜ｇ３の各環境下でこの選択回路４２を動作させ、ネ
ットワークを学習する。実動作時の環境は、周波数−電
圧特性ｇ０〜ｇ３にぴたり一致するものではなく、当然
ずれが生じるわけであるが、このずれがあっても、学習
済みのネットワークによって、最も確からしい特性を判
別する。この判別の精度は、他のニューラルネットワー
クがそうであるように、学習の程度、つまり、回数、あ
るいは学習に用いたデータによることは自明である。な
お、ニューラルネットワークには様々なモデルが存在
し、ここであげたモデルの限りでないことは、いうまで
もない。
説明した３つの出力から選択回路４１の出力を決定する
特性判定回路１０１の異なる一例である。ここでは、特
性判定回路１０２は、教師付き学習可能なニューラルネ
ットワーク１３０と、ニューラルネットワークの出力を
デコードするデコード回路１４０を含んでいる。ニュー
ラルネットワーク１３０は、学習則がバックプロパゲー
ション、入力層に１３０−１〜１３０−３の３ニューロ
ン、中間層に１３０−４〜１３０−５の２ニューロン、
出力層に１３０−６〜１３０−９の４ニューロンをもつ
３層のネットワークモデルとする。各層のニューロン数
や接続線は、説明のためのものであり、この限りではな
い。入力層のニューロンには、それぞれ、遅延時間判定
回路７０、ばらつき判定回路１１０、および温度センサ
１２０が出力が入力される。出力層のニューロンの出力
は２値であるとすると、周波数−電圧特性ｇ０〜ｇ３を
それぞれ、‘００００’〜‘１１１１’にマッピングす
る。デコード回路１４０はニューラルネットワーク１３
０の出力をデコードし、周波数−電圧特性ｇ０〜ｇ３の
いずれかがわかる信号を出力するものであるが、前述し
たシステム１で使用する場合には、メモリ３０への上位
アドレス２ビットにそのまま割り当てることができるの
で、必ずしも必要なものではない。周波数−電圧特性ｇ
０〜ｇ３の各環境下でこの選択回路４２を動作させ、ネ
ットワークを学習する。実動作時の環境は、周波数−電
圧特性ｇ０〜ｇ３にぴたり一致するものではなく、当然
ずれが生じるわけであるが、このずれがあっても、学習
済みのネットワークによって、最も確からしい特性を判
別する。この判別の精度は、他のニューラルネットワー
クがそうであるように、学習の程度、つまり、回数、あ
るいは学習に用いたデータによることは自明である。な
お、ニューラルネットワークには様々なモデルが存在
し、ここであげたモデルの限りでないことは、いうまで
もない。
【００３６】以上のように、目標回路１０の複数の条件
下で周波数−電圧特性（ｇ０〜ｇ３）における入力周波
数に対する電圧値をメモリ３０に記憶し、クロックＣＬ
Ｋの周波数（ｆ０〜ｆ７）と、選択回路４０あるいは選
択回路４１によって選択された１つの周波数−電圧特性
とに基づいて、使用環境下に最適な周波数−電圧特性に
おける電圧値をメモリ３０から選択することで、目標回
路１０に供給する、使用環境下に最適な電圧Ｖopを決定
することが可能となる。
下で周波数−電圧特性（ｇ０〜ｇ３）における入力周波
数に対する電圧値をメモリ３０に記憶し、クロックＣＬ
Ｋの周波数（ｆ０〜ｆ７）と、選択回路４０あるいは選
択回路４１によって選択された１つの周波数−電圧特性
とに基づいて、使用環境下に最適な周波数−電圧特性に
おける電圧値をメモリ３０から選択することで、目標回
路１０に供給する、使用環境下に最適な電圧Ｖopを決定
することが可能となる。
【００３７】（実施の形態２）図１０は、本発明の実施
の形態２のシステム２の構成を示す。システム２は、ク
ロック（ＣＬＫ）を入力として受け取り、該クロックの
周波数に応じた電圧を目標回路１０に出力として提供す
る周波数−電圧変換回路と、目標回路１０を含んでい
る。この周波数−電圧変換回路は、クロックＣＬＫの周
波数に応じた値（メモリ３１のアドレス）を出力するク
ロック変換器２０と、目標回路１０の１つの周波数−電
圧特性における該周波数−電圧変換回路の入力周波数に
対する出力電圧を記憶するメモリ３１と、メモリ３１の
出力である電圧値にオフセット量を付けて出力電圧を決
定するオフセット回路１５０と、オフセット回路１５０
の出力に従って目標回路１０に電圧を供給する電源供給
回路５０とを含んでいる。システム２は単一の半導体チ
ップに形成され得る。なお、図１と同一の構成要素には
同一の参照番号を付している。またメモリ３１からの出
力を直接、目標回路１０に動作電圧Ｖopとして供給して
もよい。このような場合には周波数−電圧変換回路には
電源供給回路５０は不要である。
の形態２のシステム２の構成を示す。システム２は、ク
ロック（ＣＬＫ）を入力として受け取り、該クロックの
周波数に応じた電圧を目標回路１０に出力として提供す
る周波数−電圧変換回路と、目標回路１０を含んでい
る。この周波数−電圧変換回路は、クロックＣＬＫの周
波数に応じた値（メモリ３１のアドレス）を出力するク
ロック変換器２０と、目標回路１０の１つの周波数−電
圧特性における該周波数−電圧変換回路の入力周波数に
対する出力電圧を記憶するメモリ３１と、メモリ３１の
出力である電圧値にオフセット量を付けて出力電圧を決
定するオフセット回路１５０と、オフセット回路１５０
の出力に従って目標回路１０に電圧を供給する電源供給
回路５０とを含んでいる。システム２は単一の半導体チ
ップに形成され得る。なお、図１と同一の構成要素には
同一の参照番号を付している。またメモリ３１からの出
力を直接、目標回路１０に動作電圧Ｖopとして供給して
もよい。このような場合には周波数−電圧変換回路には
電源供給回路５０は不要である。
【００３８】メモリ３１には、図２で示した周波数−電
圧特性ｇ０〜ｇ３のうち、ｇ０を記憶することにする。
これは説明のためであり、周波数−電圧特性ｇ０〜ｇ３
のどれでもよいし、違うものでもよい。
圧特性ｇ０〜ｇ３のうち、ｇ０を記憶することにする。
これは説明のためであり、周波数−電圧特性ｇ０〜ｇ３
のどれでもよいし、違うものでもよい。
【００３９】図１１は、オフセット回路１５０の一例を
示すものである。オフセット回路１５０は、遅延回路６
０と、遅延回路６０の遅延時間を測定し、メモリ３１に
記憶された周波数−電圧特性の出力値、つまり電圧値
に、オフセット量としての電圧値を付けるオフセット発
生回路１６０とを含んでいる。
示すものである。オフセット回路１５０は、遅延回路６
０と、遅延回路６０の遅延時間を測定し、メモリ３１に
記憶された周波数−電圧特性の出力値、つまり電圧値
に、オフセット量としての電圧値を付けるオフセット発
生回路１６０とを含んでいる。
【００４０】説明を簡単にするために、周波数−電圧特
性ｇ０が目標回路１０の動作環境において最悪の条件下
で得られたものであるとする。このとき、オフセット電
圧は常に負の値を持つ。なぜならば、メモリ３１に記憶
されているものは、いずれの周波数においてもその周波
数で目標回路１０を動作させるために必要な電圧の最大
値を持っているからである。遅延回路６０の遅延時間が
大きければ、最悪条件に近いということなので、オフセ
ット電圧は大きくなる（負の値で大きいというのは、絶
対値が小さいということである）。また逆に、遅延回路
６０の遅延時間が小さければ、最高条件に近いというこ
とでオフセット電圧は小さくなる。
性ｇ０が目標回路１０の動作環境において最悪の条件下
で得られたものであるとする。このとき、オフセット電
圧は常に負の値を持つ。なぜならば、メモリ３１に記憶
されているものは、いずれの周波数においてもその周波
数で目標回路１０を動作させるために必要な電圧の最大
値を持っているからである。遅延回路６０の遅延時間が
大きければ、最悪条件に近いということなので、オフセ
ット電圧は大きくなる（負の値で大きいというのは、絶
対値が小さいということである）。また逆に、遅延回路
６０の遅延時間が小さければ、最高条件に近いというこ
とでオフセット電圧は小さくなる。
【００４１】一方、周波数−電圧特性ｇ０が目標回路の
動作環境において、最高の条件下で得られたものである
とすると、オフセット電圧は常に正の値を持つ。なお、
オフセット電圧の設定値を調整することにより、周波数
−電圧特性ｇ０はどのような条件下で得ても良く、周波
数−電圧特性ｇ０およびオフセット電圧の値の設定には
制限はないことはいうまでもない。
動作環境において、最高の条件下で得られたものである
とすると、オフセット電圧は常に正の値を持つ。なお、
オフセット電圧の設定値を調整することにより、周波数
−電圧特性ｇ０はどのような条件下で得ても良く、周波
数−電圧特性ｇ０およびオフセット電圧の値の設定には
制限はないことはいうまでもない。
【００４２】図１２は、オフセット発生回路１６０の構
成の一例を示したものである。ここでは、遅延時間を測
定するために、遅延回路６０の入力信号と出力信号の差
を表す遅延量信号生成回路８０と、遅延時間を測定する
ために、遅延量信号のＨの期間の面積を求める、つま
り、積分する積分回路９０と、遅延回路６０での遅延量
に応じてオフセット量としての電圧値を出力するオフセ
ット量記憶回路１７０と、オフセット量記憶回路１７０
の出力とメモリ３１から出力とを加算する加算回路１８
０とを含んでいる。オフセット量記憶回路１７０は、積
分回路９０の出力をアドレスとする。上記で説明したよ
うに、遅延回路６０の遅延時間がΔＴ１で、このときの
オフセット電圧をＶof１とすると、遅延回路６０の遅延
時間がΔＴ２（ΔＴ２＜ΔＴ１）のときのオフセット電
圧Ｖof２はＶof２＜Ｖof１という関係が成り立つ。
成の一例を示したものである。ここでは、遅延時間を測
定するために、遅延回路６０の入力信号と出力信号の差
を表す遅延量信号生成回路８０と、遅延時間を測定する
ために、遅延量信号のＨの期間の面積を求める、つま
り、積分する積分回路９０と、遅延回路６０での遅延量
に応じてオフセット量としての電圧値を出力するオフセ
ット量記憶回路１７０と、オフセット量記憶回路１７０
の出力とメモリ３１から出力とを加算する加算回路１８
０とを含んでいる。オフセット量記憶回路１７０は、積
分回路９０の出力をアドレスとする。上記で説明したよ
うに、遅延回路６０の遅延時間がΔＴ１で、このときの
オフセット電圧をＶof１とすると、遅延回路６０の遅延
時間がΔＴ２（ΔＴ２＜ΔＴ１）のときのオフセット電
圧Ｖof２はＶof２＜Ｖof１という関係が成り立つ。
【００４３】以上のように、目標回路１０の１つの条件
下での周波数−電圧特性における該周波数−電圧変換回
路の入力周波数に対する出力電圧をメモリ３１に記憶
し、オフセット回路１５０でメモリ３１の出力である電
圧値にオフセット量を付けることによって、目標回路１
０に供給する、使用環境下に最適な電圧Ｖopを決定する
ことが可能となる。
下での周波数−電圧特性における該周波数−電圧変換回
路の入力周波数に対する出力電圧をメモリ３１に記憶
し、オフセット回路１５０でメモリ３１の出力である電
圧値にオフセット量を付けることによって、目標回路１
０に供給する、使用環境下に最適な電圧Ｖopを決定する
ことが可能となる。
【００４４】（実施の形態３）図１３は、本発明の実施
の形態３のシステム３の構成を示す。システム３は、ク
ロック（ＣＬＫ）を入力として受け取り、該クロックの
周波数に応じた電圧を目標回路１０に出力として提供す
る周波数−電圧変換回路と、目標回路１０を含んでい
る。この周波数−電圧変換回路は、クロックＣＬＫの周
波数に応じた値（メモリ３２のアドレス）を出力するク
ロック変換器２０と、目標回路１０の周波数−電圧特性
を１つだけ記憶するメモリ３２と、メモリ３２の出力に
したがって、目標回路１０に電圧に供給する電源供給回
路５０とを含んでいる。システム３は単一の半導体チッ
プに形成され得る。なお、図１と同一の構成要素には同
一の参照番号を付している。またメモリ３２からの出力
を直接、目標回路１０に動作電圧Ｖopとして供給しても
よい。このような場合には周波数−電圧変換回路には電
源供給回路５０は不要である。
の形態３のシステム３の構成を示す。システム３は、ク
ロック（ＣＬＫ）を入力として受け取り、該クロックの
周波数に応じた電圧を目標回路１０に出力として提供す
る周波数−電圧変換回路と、目標回路１０を含んでい
る。この周波数−電圧変換回路は、クロックＣＬＫの周
波数に応じた値（メモリ３２のアドレス）を出力するク
ロック変換器２０と、目標回路１０の周波数−電圧特性
を１つだけ記憶するメモリ３２と、メモリ３２の出力に
したがって、目標回路１０に電圧に供給する電源供給回
路５０とを含んでいる。システム３は単一の半導体チッ
プに形成され得る。なお、図１と同一の構成要素には同
一の参照番号を付している。またメモリ３２からの出力
を直接、目標回路１０に動作電圧Ｖopとして供給しても
よい。このような場合には周波数−電圧変換回路には電
源供給回路５０は不要である。
【００４５】図１４は、目標回路１０の最悪条件下での
周波数−電圧特性を示している。つまり、あらゆる動作
環境において、必ず目標回路１０が動作する電圧が各周
波数ごとにメモリ３２に記憶される。
周波数−電圧特性を示している。つまり、あらゆる動作
環境において、必ず目標回路１０が動作する電圧が各周
波数ごとにメモリ３２に記憶される。
【００４６】このとき、メモリ３２は電源を切ってもデ
ータが消えず、かつ書き換え可能なフラッシュメモリが
好ましい。
ータが消えず、かつ書き換え可能なフラッシュメモリが
好ましい。
【００４７】システム３において、クロックＣＬＫが入
力されると、そのクロックＣＬＫの周波数の応じた値を
クロック変換器２０が出力する。メモリ３２は、クロッ
ク変換器２０の出力をアドレスとしており、そのアドレ
スに格納されたデータを読み出す。この読み出されたデ
ータは、目標回路１０の周波数−電圧特性における電圧
であり、メモリ３２のデータは電源供給回路５０に入力
され、電源供給回路５０は、入力されたデータを電圧Vo
pとして、目標回路１０に供給する。
力されると、そのクロックＣＬＫの周波数の応じた値を
クロック変換器２０が出力する。メモリ３２は、クロッ
ク変換器２０の出力をアドレスとしており、そのアドレ
スに格納されたデータを読み出す。この読み出されたデ
ータは、目標回路１０の周波数−電圧特性における電圧
であり、メモリ３２のデータは電源供給回路５０に入力
され、電源供給回路５０は、入力されたデータを電圧Vo
pとして、目標回路１０に供給する。
【００４８】以上のように、目標回路１０の最悪条件下
での周波数−電圧特性における入力周波数に対する電圧
値をメモリ３２に記憶すれば、クロックＣＬＫの周波数
によって、あらゆる動作環境下で目標回路１０が動作し
うる電圧Ｖopを決定することが可能となる。
での周波数−電圧特性における入力周波数に対する電圧
値をメモリ３２に記憶すれば、クロックＣＬＫの周波数
によって、あらゆる動作環境下で目標回路１０が動作し
うる電圧Ｖopを決定することが可能となる。
【００４９】
【発明の効果】本発明の周波数−電圧変換回路によれ
ば、プロセス変動、温度変動などすべての環境下で、所
望の動作速度に対する適切な電源電圧を検出し、供給す
ることが可能なため、消費電力の低減に非常に効果があ
る。また、目標回路の周波数−電圧特性がどのような非
線形性を持っていたとしても本発明は再現できる。
ば、プロセス変動、温度変動などすべての環境下で、所
望の動作速度に対する適切な電源電圧を検出し、供給す
ることが可能なため、消費電力の低減に非常に効果があ
る。また、目標回路の周波数−電圧特性がどのような非
線形性を持っていたとしても本発明は再現できる。
【図１】本発明の実施の形態１のシステム１の構成を示
す図
す図
【図２】メモリ３０に格納した目標回路１０の周波数−
電圧特性を示す図
電圧特性を示す図
【図３】メモリ３０のデータ格納の構成を示す図
【図４】選択回路４０の構成を示す図
【図５】遅延回路６０の構成を示す図
【図６】選択回路４０の入力信号と出力信号の位相関係
を示す図
を示す図
【図７】遅延時間判定回路７０の構成を示す図
【図８】選択回路４１の構成を示す図
【図９】図８に示す特性決定回路の他の構成を示す図
【図１０】本発明の実施の形態２のシステム２の構成を
示す図
示す図
【図１１】オフセット回路１５０の構成を示す図
【図１２】オフセット発生回路１６０の構成を示す図
【図１３】本発明の実施の形態３のシステム３の構成を
示す図
示す図
【図１４】メモリ３２に格納した目標回路１０の周波数
−電圧特性を示す図
−電圧特性を示す図
１〜３ システム １０ 目標回路 ２０ クロック変換器 ３０〜３２ メモリ ４０，４１ 選択回路 ５０ 電源供給回路 ６０ 遅延回路 ７０ 遅延時間判定回路 ８０ 遅延量生成回路 ９０ 積分回路 １００〜１０１ 特性決定回路 １１０ ばらつき判定回路 １２０ 温度センサ １３０ ニューラルネットワーク回路 １４０ デコーダ回路 １５０ オフセット回路 １６０ オフセット発生回路 １７０ オフセット量記憶回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 雅善 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (15)
- 【請求項１】 クロックを入力として受け取り、該クロ
ックの周波数に応じた電圧を出力として提供する周波数
−電圧変換回路であって、 複数の異なる入出力特性における該周波数−電圧変換回
路の入力周波数に対する出力電圧を記憶する記憶装置
と、 該記憶装置に記憶された複数の該入出力特性の中から１
つの入出力特性を選択する選択回路とを備え、 該入力クロック周波数と該選択回路によって選択された
入出力特性とに基づいて、該記憶装置から該出力電圧を
出力することを特徴とする周波数−電圧変換回路。 - 【請求項２】 該記憶装置の内容の書き換えることによ
って、該入出力特性が調整可能であることを特徴とする
請求項１記載の周波数−電圧変換回路。 - 【請求項３】 該記憶装置は、周波数あるいは周波数に
相当する値をアドレスとし、該周波数時の最小動作電圧
をデータとすることを特徴とする請求項１記載の周波数
−電圧変換回路。 - 【請求項４】 該記憶装置に記憶された複数の該入出力
特性は、それぞれ製造上のばらつきあるいは温度が異な
る環境下で得られることを特徴とする請求項１記載の周
波数−電圧変換回路。 - 【請求項５】 該選択回路は、遅延回路と、該遅延回路
の遅延時間を判定する遅延時間判定回路とからなること
を特徴とする請求項１記載の周波数−電圧変換回路。 - 【請求項６】 該選択回路の出力は、該遅延時間判定回
路の出力のみで決定することを特徴とする請求項５記載
の周波数−電圧変換回路。 - 【請求項７】 該選択回路の出力は、該遅延時間判定回
路の出力と、該遅延回路の動作電圧とで決定することを
特徴とする請求項５記載の周波数−電圧変換回路。 - 【請求項８】 該選択回路は、該遅延回路と、該遅延時
間判定回路と、製造上のばらつきを判定するばらつき判
定回路と、温度センサとを有し、 該遅延時間判定回路と該ばらつき判定回路と該温度セン
サとによって出力を決定する出力決定回路とを備えてい
ることを特徴とする請求項１記載の周波数−電圧変換回
路。 - 【請求項９】 該出力決定回路は、前記３種類の入力に
対する出力の入出力特性を記憶する第２記憶装置を持っ
ていることを特徴とする請求項８記載の周波数−電圧変
換回路。 - 【請求項１０】 該３種類の入力に対する出力の入出力
特性をニューラルネットワークによって構築することを
特徴とする請求項８記載の周波数−電圧変換回路。 - 【請求項１１】 クロックを入力として受け取り、該ク
ロックの周波数に応じた電圧を出力として提供する周波
数−電圧変換回路であって、 単一の入出力特性における該周波数−電圧変換回路の入
力周波数に対する出力電圧を記憶する記憶装置と、 該記憶装置の出力である該電圧にオフセット量を付けて
出力電圧を決定するオフセット回路とを備えたことを特
徴とする周波数−電圧変換回路。 - 【請求項１２】 該オフセット回路は、遅延回路と遅延
時間判定回路とを有し、該遅延回路の該遅延時間によっ
て該オフセット量を調整することを特徴とする請求項９
の周波数−電圧変換回路。 - 【請求項１３】 クロックを入力として受け取り、該ク
ロックの周波数に応じた電圧を出力として提供する周波
数−電圧変換回路であって、 少なくとも１つの入出力特性における該周波数−電圧変
換回路の入力周波数に対する出力電圧を記憶する記憶装
置を有し、 該入力クロック周波数によって、該記憶装置から出力電
圧を出力することを特徴とする周波数−電圧変換回路。 - 【請求項１４】 クロックを入力として受け取り、該ク
ロックの周波数に応じた電圧を出力として提供する周波
数−電圧変換方法であって、 複数の異なる入出力特性における入力周波数に対する出
力電圧を記憶するステップと、 該複数の該入出力特性の中から１つの入出力特性を選択
すると共に、選択された入出力特性と該入力クロック周
波数とに基づいて、該出力電圧を出力するステップとを
備えたことを特徴とする周波数−電圧変換方法。 - 【請求項１５】 クロックに従って動作する目標回路
と、該クロックの周波数に応じて該目標回路に供給する
電圧を決定する周波数−電圧変換回路とを備えたシステ
ムであって、 該周波数−電圧変換回路は、請求項１〜１３に記載の周
波数−電圧変換回路を含み、該周波数−電圧変換回路に
より決定された電圧を該目標回路に供給することを特徴
とする、システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283333A JPH11118845A (ja) | 1997-10-16 | 1997-10-16 | 周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283333A JPH11118845A (ja) | 1997-10-16 | 1997-10-16 | 周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11118845A true JPH11118845A (ja) | 1999-04-30 |
Family
ID=17664122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9283333A Pending JPH11118845A (ja) | 1997-10-16 | 1997-10-16 | 周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11118845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011518364A (ja) * | 2008-03-06 | 2011-06-23 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 |
-
1997
- 1997-10-16 JP JP9283333A patent/JPH11118845A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011518364A (ja) * | 2008-03-06 | 2011-06-23 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 |
| US8621257B2 (en) | 2008-03-06 | 2013-12-31 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Device for powering an electronic circuit, in particular a digital circuit, and associated method |
| JP2014089748A (ja) * | 2008-03-06 | 2014-05-15 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110750351B (zh) | 多核任务调度器、多核任务调度方法、装置及相关产品 | |
| CN101013883A (zh) | 数据延迟控制电路及方法 | |
| JP6678929B2 (ja) | 高スタンバイ電力システムのためのスマートな電源管理 | |
| JPS5945695A (ja) | Ｉｃメモリ | |
| KR950015105A (ko) | 데이타 패킷이 네트원크내의 컴퓨터로 번지 지정되는지를 결정하는 방법 및 장치 | |
| JP3898371B2 (ja) | 同期式ｄｒａｍ半導体装置 | |
| JP2002014651A5 (ja) | ||
| JPH11118845A (ja) | 周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステム | |
| JP3712537B2 (ja) | 温度検出回路、温度検出回路の校正方法、及び、半導体記憶装置 | |
| JP5475889B2 (ja) | データ処理装置およびデータ処理システム | |
| CN110058981A (zh) | 一种服务器vr功率优化系统及方法 | |
| JP2005071370A (ja) | 回路設計のアクティビティファクタを決定するためのシステムおよび方法 | |
| JP2002343868A (ja) | 内部電圧発生回路、不揮発性メモリ装置および半導体集積回路装置 | |
| CN116670767B (zh) | 一种存储器和计算机 | |
| KR20190059184A (ko) | 온도 센서를 구성하기 위한 전자 회로 | |
| CN101772891A (zh) | 用于数模转换的方法和装置 | |
| WO2001001228A1 (en) | System lsi | |
| JP4094576B2 (ja) | オシレータ回路 | |
| JP4015867B2 (ja) | アドレス信号出力装置 | |
| JP3097672B2 (ja) | メモリ制御回路 | |
| JPH08153079A (ja) | 複合中央処理装置システム | |
| JPH11154391A (ja) | 記憶装置 | |
| CN108510312A (zh) | 多业务共享召回模式下的业务召回方法、系统和服务器 | |
| JPH05342092A (ja) | 増設メモリパッケージ実装状態認識方式 | |
| CN121839952A (zh) | 使用活动块生成电池状态信息的电子装置 |