JPH11119246A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH11119246A JPH11119246A JP22401098A JP22401098A JPH11119246A JP H11119246 A JPH11119246 A JP H11119246A JP 22401098 A JP22401098 A JP 22401098A JP 22401098 A JP22401098 A JP 22401098A JP H11119246 A JPH11119246 A JP H11119246A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- wiring
- crystal display
- chip
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶のガラス基板上に駆動ＩＣを直接実装
し、駆動ＩＣの出力を液晶駆動用配線に接続し、駆動Ｉ
Ｃの入力をガラス基板の外部接続端子に接続した液晶表
示装置において、製造工程中に液晶駆動配線に静電気が
混入するのを防止する。 【解決手段】 液晶表示装置の製造方法で、ガラス基板
上に液晶駆動用の配線と上記配線の各端子が引き出し接
続されたショート用配線とを設ける工程と、上記配線の
各端子とショート用配線との接続を絶縁状態にする工程
とを有する。
し、駆動ＩＣの出力を液晶駆動用配線に接続し、駆動Ｉ
Ｃの入力をガラス基板の外部接続端子に接続した液晶表
示装置において、製造工程中に液晶駆動配線に静電気が
混入するのを防止する。 【解決手段】 液晶表示装置の製造方法で、ガラス基板
上に液晶駆動用の配線と上記配線の各端子が引き出し接
続されたショート用配線とを設ける工程と、上記配線の
各端子とショート用配線との接続を絶縁状態にする工程
とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置の製
造方法に係り、特に、薄膜トランジスタ（ＴＦＴ）を使
用したアクティブ・マトリクス方式で、ＴＦＴの駆動用
ＩＣチップが透明ガラス基板上に実装されたＣＯＧ実装
方式の液晶表示装置に適用するのに好適な技術に関す
る。
造方法に係り、特に、薄膜トランジスタ（ＴＦＴ）を使
用したアクティブ・マトリクス方式で、ＴＦＴの駆動用
ＩＣチップが透明ガラス基板上に実装されたＣＯＧ実装
方式の液晶表示装置に適用するのに好適な技術に関す
る。
【０００２】
【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置は、マトリクス状に配列された複数の画素
電極の各々に対応して非線形素子（スイッチング素子）
を設けたものである。各画素における液晶は理論的には
常時駆動（デューティ比１．０）されているので、時分
割駆動方式を採用している、いわゆる単純マトリクス方
式と比べてアクティブ方式はコントラストが良く、特に
カラーでは欠かせない技術となりつつある。スイッチン
グ素子として代表的なものとしては薄膜トランジスタが
ある。
液晶表示装置は、マトリクス状に配列された複数の画素
電極の各々に対応して非線形素子（スイッチング素子）
を設けたものである。各画素における液晶は理論的には
常時駆動（デューティ比１．０）されているので、時分
割駆動方式を採用している、いわゆる単純マトリクス方
式と比べてアクティブ方式はコントラストが良く、特に
カラーでは欠かせない技術となりつつある。スイッチン
グ素子として代表的なものとしては薄膜トランジスタが
ある。
【０００３】例えば、薄膜トランジスタと画素電極とを
画素の一構成要素とするアクティブ・マトリクス方式の
カラー液晶表示装置は、マトリクス状に複数の画素が配
置された液晶表示パネル（ＬＣＤ）を有する。表示部の
各画素は、ＴＦＴの駆動用配線、すなわち隣接する２本
の走査信号線（ゲ一ト信号線または水平信号線とも称
す）と隣接する２本の映像信号線（ドレイン信号線また
は垂直信号線とも称す）との交差領域内に配置されてい
る。走査信号線は、列方向（水平方向）に延在し、か
つ、行方向（垂直方向）に複数本配置されている。一
方、映像信号線は、走査信号線と交差する行方向に延在
し、かつ、列方向に複数本配置されている。
画素の一構成要素とするアクティブ・マトリクス方式の
カラー液晶表示装置は、マトリクス状に複数の画素が配
置された液晶表示パネル（ＬＣＤ）を有する。表示部の
各画素は、ＴＦＴの駆動用配線、すなわち隣接する２本
の走査信号線（ゲ一ト信号線または水平信号線とも称
す）と隣接する２本の映像信号線（ドレイン信号線また
は垂直信号線とも称す）との交差領域内に配置されてい
る。走査信号線は、列方向（水平方向）に延在し、か
つ、行方向（垂直方向）に複数本配置されている。一
方、映像信号線は、走査信号線と交差する行方向に延在
し、かつ、列方向に複数本配置されている。
【０００４】液晶表示パネルは、表示部と配線用領域を
有し、表示部は、下部透明ガラス基板上に薄膜トランジ
スタおよび透明画素電極、配向膜等が順次設けられた下
部基板と、上部透明ガラス基板上にカラーフィル夕、共
通透明画素電極、配向膜等が順次設けられた上部基板
と、両基板の各配向膜の間に封入された液晶と、パネル
の周辺部に設けられた該液晶の封止部材とから構成され
る。透明画素電極と薄膜トランジスタとは、画素ごとに
設けられている。下部透明ガラス基板は上部透明ガラス
基板より寸法が大きく、下部透明ガラス基板上に重ねら
れた上部透明ガラス基板の外周部にＴＦＴ駆動用の配線
用領域を有する。薄膜トランジスタのソース電極、ドレ
イン電極のうち一方の電極は透明画素電極に接続され、
もう一方の電極は映像信号線に接続され、かつゲート電
極は走査信号線に接続されている。
有し、表示部は、下部透明ガラス基板上に薄膜トランジ
スタおよび透明画素電極、配向膜等が順次設けられた下
部基板と、上部透明ガラス基板上にカラーフィル夕、共
通透明画素電極、配向膜等が順次設けられた上部基板
と、両基板の各配向膜の間に封入された液晶と、パネル
の周辺部に設けられた該液晶の封止部材とから構成され
る。透明画素電極と薄膜トランジスタとは、画素ごとに
設けられている。下部透明ガラス基板は上部透明ガラス
基板より寸法が大きく、下部透明ガラス基板上に重ねら
れた上部透明ガラス基板の外周部にＴＦＴ駆動用の配線
用領域を有する。薄膜トランジスタのソース電極、ドレ
イン電極のうち一方の電極は透明画素電極に接続され、
もう一方の電極は映像信号線に接続され、かつゲート電
極は走査信号線に接続されている。
【０００５】駆動ＩＣチップをガラス基板上に直接実装
する方式をＣＯＧ（チップ オングラス）実装方式とい
う。
する方式をＣＯＧ（チップ オングラス）実装方式とい
う。
【０００６】液晶表示パネルの配線用領域には、例え
ば、ＴＦＴ駆動用の配線と、下部透明ガラス基板に直接
実装されたＩＣチップと、下部透明ガラス基板の配線の
外側に設けられ、配線および外部の信号送出手段に接続
されるＦＰＣ（フレキシブルプリント基板）が設けられ
ている。
ば、ＴＦＴ駆動用の配線と、下部透明ガラス基板に直接
実装されたＩＣチップと、下部透明ガラス基板の配線の
外側に設けられ、配線および外部の信号送出手段に接続
されるＦＰＣ（フレキシブルプリント基板）が設けられ
ている。
【０００７】なお、ＴＦＴを使用したアクティブ・マト
リクス液晶表示装置は、例えば「冗長構成を採用した１
２．５型アクティブ・マトリクス方式カラー液晶ディス
プレイ」、日経エレクトロニクス、１９３〜２１０頁、
１９８６年１２月１５日、日経マグロウヒル社発行、で
知られている。
リクス液晶表示装置は、例えば「冗長構成を採用した１
２．５型アクティブ・マトリクス方式カラー液晶ディス
プレイ」、日経エレクトロニクス、１９３〜２１０頁、
１９８６年１２月１５日、日経マグロウヒル社発行、で
知られている。
【０００８】なお、駆動ＩＣチップをガラス基板上に直
接実装し、液晶駆動配線を短絡して静電破壊を防止した
先行技術には、特開平２−８８１７号公報がある。
接実装し、液晶駆動配線を短絡して静電破壊を防止した
先行技術には、特開平２−８８１７号公報がある。
【０００９】しかし、上記先行技術では短絡をエッチン
グにより除去することで、各液晶駆動配線間を絶縁状態
にするので、エッチング穴を設ける領域が必要となり、
液晶表示装置を小型にすることが難しかった。
グにより除去することで、各液晶駆動配線間を絶縁状態
にするので、エッチング穴を設ける領域が必要となり、
液晶表示装置を小型にすることが難しかった。
【００１０】
【発明が解決しようとする課題】従来は、ＴＦＴ駆動用
配線（すなわち、ゲート信号線、ドレイン信号線）が、
ガラス基板に直接実装されたＩＣチップと電気的に接続
するためにその接続箇所で断たれているので、製造工程
中、この接続箇所から静電気が入り、ＴＦＴが破壊され
たり、ＴＦＴのしきい値電圧が変動したりし、歩留りが
低下する問題がある。また、従来はＩＣチップと配線と
を接続した後、ＩＣの不良やワイヤボンディングの接続
状態を検査する手段がなかった。
配線（すなわち、ゲート信号線、ドレイン信号線）が、
ガラス基板に直接実装されたＩＣチップと電気的に接続
するためにその接続箇所で断たれているので、製造工程
中、この接続箇所から静電気が入り、ＴＦＴが破壊され
たり、ＴＦＴのしきい値電圧が変動したりし、歩留りが
低下する問題がある。また、従来はＩＣチップと配線と
を接続した後、ＩＣの不良やワイヤボンディングの接続
状態を検査する手段がなかった。
【００１１】本発明の第１の目的は、静電気の悪影響を
なくすことができる液晶表示装置の製造方法を提供する
ことにある。
なくすことができる液晶表示装置の製造方法を提供する
ことにある。
【００１２】本発明の第２の目的は、ＩＣチップをボン
ディングした後、ＩＣの不良やワイヤボンディングの接
続状態の検査を容易に行うことができる液晶表示装置を
提供することにある。
ディングした後、ＩＣの不良やワイヤボンディングの接
続状態の検査を容易に行うことができる液晶表示装置を
提供することにある。
【００１３】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示装置は、ガラス基板上のＴＦＴ
への複数本の入力配線に接続されたＴＦＴ駆動用のＩＣ
チップの下にも上記各入力配線と接続された配線が存在
することを特徴とする。
めに、本発明の液晶表示装置は、ガラス基板上のＴＦＴ
への複数本の入力配線に接続されたＴＦＴ駆動用のＩＣ
チップの下にも上記各入力配線と接続された配線が存在
することを特徴とする。
【００１４】また、本発明の液晶表示装置は、ＩＣチッ
プの下に設けられ、上記各入力配線と一端が接続された
ショート用配線の他端に検査用電極が設けられているこ
とを特徴とする。
プの下に設けられ、上記各入力配線と一端が接続された
ショート用配線の他端に検査用電極が設けられているこ
とを特徴とする。
【００１５】さらに、本発明の液晶表示装置の製造方法
は、ガラス基板上にＴＦＴ駆動用の配線と上記配線の各
端子が引き出し接続されたショート用配線とを設け、Ｔ
ＦＴ工程は静電気が侵入し易いため、このショート用配
線は残しておく。ＴＦＴ基板（下部基板）完成後は、Ｌ
ＣＤ、モジュール工程の適当なプロセスで、上記配線の
各端子と上記ショート用配線との接続をガラス切断等で
絶縁状態にする。ショート用配線は、静電気侵入の多い
ＴＦＴ工程では必ず必要であるが、その後は、ラビング
工程等静電気の侵入し易いプロセスまでは、ショート用
配線を残しておくことが好ましい。ＩＣチップ実装は、
ショート用配線切断後に行うことを基本とする。別法と
しては、先に上記ガラス基板上にＴＦＴ駆動用のＩＣチ
ップを実装し、該ＩＣチップの電極と上記配線とを電気
的に接続し、次に上記配線の各端子と上記ショート用配
線との接続を絶縁状態にすることもできる。どちらを選
ぶかは、プロセス上の合理化・信頼性に依存している。
は、ガラス基板上にＴＦＴ駆動用の配線と上記配線の各
端子が引き出し接続されたショート用配線とを設け、Ｔ
ＦＴ工程は静電気が侵入し易いため、このショート用配
線は残しておく。ＴＦＴ基板（下部基板）完成後は、Ｌ
ＣＤ、モジュール工程の適当なプロセスで、上記配線の
各端子と上記ショート用配線との接続をガラス切断等で
絶縁状態にする。ショート用配線は、静電気侵入の多い
ＴＦＴ工程では必ず必要であるが、その後は、ラビング
工程等静電気の侵入し易いプロセスまでは、ショート用
配線を残しておくことが好ましい。ＩＣチップ実装は、
ショート用配線切断後に行うことを基本とする。別法と
しては、先に上記ガラス基板上にＴＦＴ駆動用のＩＣチ
ップを実装し、該ＩＣチップの電極と上記配線とを電気
的に接続し、次に上記配線の各端子と上記ショート用配
線との接続を絶縁状態にすることもできる。どちらを選
ぶかは、プロセス上の合理化・信頼性に依存している。
【００１６】本発明の液晶表示装置は、ＩＣチップの下
にも上記各入力配線と接続された配線が存在し、静電気
が入る箇所がないので、製造工程中の静電気の悪影響を
なくすことができる。
にも上記各入力配線と接続された配線が存在し、静電気
が入る箇所がないので、製造工程中の静電気の悪影響を
なくすことができる。
【００１７】また、本発明の液晶表示装置は、検査用電
極を有するので、ＩＣのボンディング直後にプローブを
用いてＩＣの不良やワイヤボンディングの接続状態を容
易に検査できる。
極を有するので、ＩＣのボンディング直後にプローブを
用いてＩＣの不良やワイヤボンディングの接続状態を容
易に検査できる。
【００１８】さらに、本発明の液晶表示装置の製造方法
は、配線の各端子が引き出し接続されたショート用配線
を設けることにより全配線が同電位となるので、製造工
程中の静電気の悪影響をなくすことができる。
は、配線の各端子が引き出し接続されたショート用配線
を設けることにより全配線が同電位となるので、製造工
程中の静電気の悪影響をなくすことができる。
【００１９】本発明の他の目的および特徴は図面を参照
した以下の説明から明らかとなるであろう。
した以下の説明から明らかとなるであろう。
【００２０】
【発明の実施の形態】図６は本発明を適用すべき一実施
例のアクティブ・マトリクス方式のカラー液晶表示装置
の液晶表示部の断面図、図７は液晶表示部の等価回路図
である。
例のアクティブ・マトリクス方式のカラー液晶表示装置
の液晶表示部の断面図、図７は液晶表示部の等価回路図
である。
【００２１】《パネル断面全体構造》図６に示すよう
に、液晶表示パネルは、液晶層ＬＣを基準に下部透明ガ
ラス基板ＳＵＢ１上に薄膜トランジスタＴＦＴ１および
透明画素電極ＩＴＯ１、薄膜トランジスタＴＦＴの保護
膜ＰＳＶ１、液晶分子の向きを設定する下部配向膜ＯＲ
Ｉ１が順次設けられた第１の基板と、上部透明ガラス基
板ＳＵＢ２上にブラックマトリクスＢＭ、カラーフィル
タＦＩＬカラーフィルタＦＩＬの保護膜ＰＳＶ２、共通
透明画素電極ＩＴＯ２、上部配向膜ＯＲＩ２が順次設け
られた第２の基板と、両基板ＳＵＢ１、ＳＵＢ２の各配
向膜ＯＲＩ１、ＯＲＩ２の間に封入された液晶ＬＣと、
両基板の周囲に設けられ、両基板間に液晶ＬＣを封入す
るためのシール材（封止部材）ＳＬとによって構成され
ている。下部透明ガラス基板ＳＵＢ１の厚さは、例えば
１．１mm程度である。
に、液晶表示パネルは、液晶層ＬＣを基準に下部透明ガ
ラス基板ＳＵＢ１上に薄膜トランジスタＴＦＴ１および
透明画素電極ＩＴＯ１、薄膜トランジスタＴＦＴの保護
膜ＰＳＶ１、液晶分子の向きを設定する下部配向膜ＯＲ
Ｉ１が順次設けられた第１の基板と、上部透明ガラス基
板ＳＵＢ２上にブラックマトリクスＢＭ、カラーフィル
タＦＩＬカラーフィルタＦＩＬの保護膜ＰＳＶ２、共通
透明画素電極ＩＴＯ２、上部配向膜ＯＲＩ２が順次設け
られた第２の基板と、両基板ＳＵＢ１、ＳＵＢ２の各配
向膜ＯＲＩ１、ＯＲＩ２の間に封入された液晶ＬＣと、
両基板の周囲に設けられ、両基板間に液晶ＬＣを封入す
るためのシール材（封止部材）ＳＬとによって構成され
ている。下部透明ガラス基板ＳＵＢ１の厚さは、例えば
１．１mm程度である。
【００２２】図６の中央部は一画素部分の断面を示して
いるが、左側は透明ガラス基板ＳＵＢ１およびＳＵＢ２
の左側縁部分で外部引出配線の存在する部分の断面を示
している。右側は、透明ガラス基板ＳＵＢ１およびＳＵ
Ｂ２の右側縁部分で外部引出配線の存在しない部分の断
面を示している。
いるが、左側は透明ガラス基板ＳＵＢ１およびＳＵＢ２
の左側縁部分で外部引出配線の存在する部分の断面を示
している。右側は、透明ガラス基板ＳＵＢ１およびＳＵ
Ｂ２の右側縁部分で外部引出配線の存在しない部分の断
面を示している。
【００２３】液晶表示パネルの製造方法では、上記第１
の基板と、上記第２の基板とを別々に形成し、両基板の
互いの配向膜ＯＲＩ１、ＯＲＩ２が向き合うように、両
基板間にスぺーサ材（図示されていない）を介在させる
ことにより所定の間隔を置いて重ね合わせ、両基板間に
液晶ＬＣを封入し、両基板の周囲に設けられるシール材
ＳＬによって封止することによって組み立てられる。下
部透明ガラス基板ＳＵＢ１側には、バックライトＢＬが
配置されている。
の基板と、上記第２の基板とを別々に形成し、両基板の
互いの配向膜ＯＲＩ１、ＯＲＩ２が向き合うように、両
基板間にスぺーサ材（図示されていない）を介在させる
ことにより所定の間隔を置いて重ね合わせ、両基板間に
液晶ＬＣを封入し、両基板の周囲に設けられるシール材
ＳＬによって封止することによって組み立てられる。下
部透明ガラス基板ＳＵＢ１側には、バックライトＢＬが
配置されている。
【００２４】図６の左側、右側のそれぞれに示すシール
材ＳＬは、液晶ＬＣを封止するように構成されており、
液晶封入口（図示していない）を除く透明ガラス基板Ｓ
ＵＢ１およびＳＵＢ２の縁周囲全体に沿って設けられ、
例えば、エポキシ樹脂で構成される。
材ＳＬは、液晶ＬＣを封止するように構成されており、
液晶封入口（図示していない）を除く透明ガラス基板Ｓ
ＵＢ１およびＳＵＢ２の縁周囲全体に沿って設けられ、
例えば、エポキシ樹脂で構成される。
【００２５】上部透明ガラス基板ＳＵＢ２側の共通透明
電極ＩＴＯ２は、少なくとも一個所において、銀ペース
ト材ＳＩＬによって、下部透明ガラス基板ＳＵＢ１側に
設けられた外部引出配線に接続されている。この外部引
出配線は、透明画素電極層ＩＴＯ１で形成される。
電極ＩＴＯ２は、少なくとも一個所において、銀ペース
ト材ＳＩＬによって、下部透明ガラス基板ＳＵＢ１側に
設けられた外部引出配線に接続されている。この外部引
出配線は、透明画素電極層ＩＴＯ１で形成される。
【００２６】配向膜ＯＲＩ１およびＯＲＩ２、透明画素
電極ＩＴＯ１、共通透明電極ＩＴＯ２は、シール材ＳＬ
の内側に設けられる。偏光板ＰＯＬは、下部透明ガラス
基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２のそれぞれ
の外側の表面に設けられている。
電極ＩＴＯ１、共通透明電極ＩＴＯ２は、シール材ＳＬ
の内側に設けられる。偏光板ＰＯＬは、下部透明ガラス
基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２のそれぞれ
の外側の表面に設けられている。
【００２７】透明画素電極ＩＴＯ１と薄膜トランジスタ
ＴＦＴとは、画素ごとに設けられている。
ＴＦＴとは、画素ごとに設けられている。
【００２８】《薄膜トランジスタＴＦＴ》各画素の薄膜
トランジスタＴＦＴは、画素内において３つ（複数）に
分割され、薄膜トランジスタ（分割薄膜トランジスタ）
ＴＦＴ１、ＴＦＴ２およびＴＦＴ３で構成されている。
薄膜トランジスタＴＦＴ１〜ＴＦＴ３のそれぞれは、実
質的に同一寸法（チャンネル長と幅が同じ）で構成され
ている。この分割された薄膜トランジスタＴＦＴ１〜Ｔ
ＦＴ３のそれぞれは、主にゲート電極ＧＴ、ゲート絶縁
膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純物が
ドープされていない）非晶質シリコン（Ｓｉ）半導体か
らなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１およ
びドレイン電極ＳＤ２で構成されている。なお、ソース
・ドレインは本来その間のバイアス極性によって決ま
り、液晶表示装置の回路ではその極性は動作中反転する
ので、ソース・ドレインは動作中入れ替わると理解され
たい。しかし、以下の説明でも、便宜上一方をソース、
他方をドレインと固定して表現する。薄膜トランジスタ
ＴＦＴのソース電極ＳＤ１は、透明画素電極ＩＴＯ１に
接続され、ドレイン電極ＳＤ２は、映像信号線ＤＬに接
続され、かつ、ゲート電極ＧＴは、走査信号線ＧＬに接
続されている。
トランジスタＴＦＴは、画素内において３つ（複数）に
分割され、薄膜トランジスタ（分割薄膜トランジスタ）
ＴＦＴ１、ＴＦＴ２およびＴＦＴ３で構成されている。
薄膜トランジスタＴＦＴ１〜ＴＦＴ３のそれぞれは、実
質的に同一寸法（チャンネル長と幅が同じ）で構成され
ている。この分割された薄膜トランジスタＴＦＴ１〜Ｔ
ＦＴ３のそれぞれは、主にゲート電極ＧＴ、ゲート絶縁
膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純物が
ドープされていない）非晶質シリコン（Ｓｉ）半導体か
らなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１およ
びドレイン電極ＳＤ２で構成されている。なお、ソース
・ドレインは本来その間のバイアス極性によって決ま
り、液晶表示装置の回路ではその極性は動作中反転する
ので、ソース・ドレインは動作中入れ替わると理解され
たい。しかし、以下の説明でも、便宜上一方をソース、
他方をドレインと固定して表現する。薄膜トランジスタ
ＴＦＴのソース電極ＳＤ１は、透明画素電極ＩＴＯ１に
接続され、ドレイン電極ＳＤ２は、映像信号線ＤＬに接
続され、かつ、ゲート電極ＧＴは、走査信号線ＧＬに接
続されている。
【００２９】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側からの薄膜トランジスタＴＦＴ１〜３に対する遮光
のために、基板ＳＵＢ２の走査信号線ＧＬ、映像信号線
ＤＬ、薄膜トランジスタＴＦＴに対応する部分にクロム
層等からなるブラックマトリクスＢＭが設けられてい
る。これにより各画素の輪郭が遮光膜ＢＭによってはっ
きりとしコントラストが向上する。つまり遮光膜ＢＭ
は、半導体属ＡＳに対する遮光とブラックマトリクスと
の２つの機能をもつ。
２側からの薄膜トランジスタＴＦＴ１〜３に対する遮光
のために、基板ＳＵＢ２の走査信号線ＧＬ、映像信号線
ＤＬ、薄膜トランジスタＴＦＴに対応する部分にクロム
層等からなるブラックマトリクスＢＭが設けられてい
る。これにより各画素の輪郭が遮光膜ＢＭによってはっ
きりとしコントラストが向上する。つまり遮光膜ＢＭ
は、半導体属ＡＳに対する遮光とブラックマトリクスと
の２つの機能をもつ。
【００３０】なお、バックライトをＳＵＢ２側に取り付
け、ＳＵＢ１を観察側（外部露出側）とすることもでき
る。
け、ＳＵＢ１を観察側（外部露出側）とすることもでき
る。
【００３１】《共通電極ＩＴＯ２》共通透明電極ＩＴＯ
２は、下部透明ガラス基板ＳＵＢ１側に画素ごとに設け
られた透明画素電極ＩＴＯ１に対向して配置され、複数
の画素電極ＩＴＯに対して共通となるように構成されて
いる。この共通透明電極ＩＴＯ２には、共通電圧が印加
されるようになっている。
２は、下部透明ガラス基板ＳＵＢ１側に画素ごとに設け
られた透明画素電極ＩＴＯ１に対向して配置され、複数
の画素電極ＩＴＯに対して共通となるように構成されて
いる。この共通透明電極ＩＴＯ２には、共通電圧が印加
されるようになっている。
【００３２】《表示パネル全体等価回路》この液晶表示
装置の等価回路を図７に示す。前記液晶表示部の各画素
は、走査信号線Ｙｉ、Ｙｉ＋１、…が延在する方向と同
一列方向に複数配置され、画素列ＸｉＧ、ＸｉＢ、Ｘｉ
＋１Ｒ、…のそれぞれを構成している。カラーフィルタ
ＦＩＬは、画素に対向する位置に各画素毎にドット状に
形成され、染め分けられている。 ＸｉＧ、 Ｘｉ＋１
Ｇ、…は、緑色フィルタＧが形成される画素に接続され
た映像信号線ＤＬである。ＸｉＢ、Ｘｉ＋１Ｂ、…は、
青色フィルタＢが形成される画素に接続された映像信号
線ＤＬである。Ｘｉ＋１Ｒ、Ｘｉ＋２Ｒ、…は、赤色フ
ィルタＲが形成される画素に接続された映像信号線ＤＬ
である。
装置の等価回路を図７に示す。前記液晶表示部の各画素
は、走査信号線Ｙｉ、Ｙｉ＋１、…が延在する方向と同
一列方向に複数配置され、画素列ＸｉＧ、ＸｉＢ、Ｘｉ
＋１Ｒ、…のそれぞれを構成している。カラーフィルタ
ＦＩＬは、画素に対向する位置に各画素毎にドット状に
形成され、染め分けられている。 ＸｉＧ、 Ｘｉ＋１
Ｇ、…は、緑色フィルタＧが形成される画素に接続され
た映像信号線ＤＬである。ＸｉＢ、Ｘｉ＋１Ｂ、…は、
青色フィルタＢが形成される画素に接続された映像信号
線ＤＬである。Ｘｉ＋１Ｒ、Ｘｉ＋２Ｒ、…は、赤色フ
ィルタＲが形成される画素に接続された映像信号線ＤＬ
である。
【００３３】これらの映像信号線ＤＬは、液晶表示パネ
ルの上下に設けられた映像信号駆動回路で選択される。
Ｙｉは画素列を選択する走査信号線ＧＬである。同様
に、Ｙｉ＋１、 Ｙｉ＋２、…のそれぞれは、 画素列Ｘ
２、Ｘ３、…のそれぞれを選択する走査信号線ＧＬであ
る。これらの走査信号線ＧＬは、液晶表示パネルの左に
設けられた垂直走査回路に接続されている。液晶表示パ
ネルの右には電源回路と、ホスト（上位演算処理装置）
からのＣＲＴ用の情報をＴＦＴ液晶表示パネル用の情報
に変換する回路が設けられている。
ルの上下に設けられた映像信号駆動回路で選択される。
Ｙｉは画素列を選択する走査信号線ＧＬである。同様
に、Ｙｉ＋１、 Ｙｉ＋２、…のそれぞれは、 画素列Ｘ
２、Ｘ３、…のそれぞれを選択する走査信号線ＧＬであ
る。これらの走査信号線ＧＬは、液晶表示パネルの左に
設けられた垂直走査回路に接続されている。液晶表示パ
ネルの右には電源回路と、ホスト（上位演算処理装置）
からのＣＲＴ用の情報をＴＦＴ液晶表示パネル用の情報
に変換する回路が設けられている。
【００３４】図１は、本発明の液晶表示装置の配線部の
一実施例を示す平面図である。１は液晶表示装置の下部
透明ガラス基板（ＴＦＴ基板）、２はＴＦＴへの入力配
線、３ａ、３ｂは入力配線２と駆動ＩＣの電極（図２の
出力用パッド１０ａ、１０ｂ）とを接続するための接続
用パッド（電極）、４ａ、４ｂは検査用パッド、５は接
続用パッド３ａ、３ｂと検査用パッド４ａ、４ｂとを接
続するパッド間ショート用配線、６ａ、６ｂは駆動ＩＣ
への入力配線、７は配線の全端子が引き出し接続される
静電気対策用ショート用配線、８ａ、８ｂはそれぞれ静
電気対策用ショート用配線７が設けられた部分のＴＦＴ
基板１を切断する切断線で、８ａは検査用パッド４ａ、
４ｂをＴＦＴ基板１に残す場合の切断線、８ｂは検査用
パッド４ａ、４ｂを切り落す場合の切断線である。
一実施例を示す平面図である。１は液晶表示装置の下部
透明ガラス基板（ＴＦＴ基板）、２はＴＦＴへの入力配
線、３ａ、３ｂは入力配線２と駆動ＩＣの電極（図２の
出力用パッド１０ａ、１０ｂ）とを接続するための接続
用パッド（電極）、４ａ、４ｂは検査用パッド、５は接
続用パッド３ａ、３ｂと検査用パッド４ａ、４ｂとを接
続するパッド間ショート用配線、６ａ、６ｂは駆動ＩＣ
への入力配線、７は配線の全端子が引き出し接続される
静電気対策用ショート用配線、８ａ、８ｂはそれぞれ静
電気対策用ショート用配線７が設けられた部分のＴＦＴ
基板１を切断する切断線で、８ａは検査用パッド４ａ、
４ｂをＴＦＴ基板１に残す場合の切断線、８ｂは検査用
パッド４ａ、４ｂを切り落す場合の切断線である。
【００３５】すなわち、ＴＦＴ基板１上にはＴＦＴへの
入力配線２があり、この入力配線２は駆動ＩＣの出力
（図２の出力用パッド１０ａ、１０ｂ）と接続される。
本実施例では、静電気の侵入を防ぐため、ショート用配
線７をＴＦＴ基板１の周囲に設け、すべての配線がこの
ショート用配線７に接続される。従って、パッド間ショ
ート用配線５は駆動ＩＣチップの下を通るようになって
いる。接続用パッド３ａ、３ｂは、駆動ＩＣの出力用パ
ッドとの接続用であり、ワイヤボンディングにより接続
する。ここでは、接続用パッド３ａ、３ｂを千鳥配列
し、ボンディングエリアを確保してワイヤボンディング
し易くし、再度のボンディングも可能にしている。駆動
ＩＣへのパルス信号・電源供給は駆動ＩＣへの入力配線
６ａ、６ｂを通して駆動ＩＣの入力用パッド（図２の１
１ａ、１１ｂ）にワイヤボンディングにより接続される
ことにより行われる。
入力配線２があり、この入力配線２は駆動ＩＣの出力
（図２の出力用パッド１０ａ、１０ｂ）と接続される。
本実施例では、静電気の侵入を防ぐため、ショート用配
線７をＴＦＴ基板１の周囲に設け、すべての配線がこの
ショート用配線７に接続される。従って、パッド間ショ
ート用配線５は駆動ＩＣチップの下を通るようになって
いる。接続用パッド３ａ、３ｂは、駆動ＩＣの出力用パ
ッドとの接続用であり、ワイヤボンディングにより接続
する。ここでは、接続用パッド３ａ、３ｂを千鳥配列
し、ボンディングエリアを確保してワイヤボンディング
し易くし、再度のボンディングも可能にしている。駆動
ＩＣへのパルス信号・電源供給は駆動ＩＣへの入力配線
６ａ、６ｂを通して駆動ＩＣの入力用パッド（図２の１
１ａ、１１ｂ）にワイヤボンディングにより接続される
ことにより行われる。
【００３６】ＴＦＴ基板の製造工程においては、配線の
全端子がショート用配線７で引き出し接続されているた
め、全配線が同電位となり静電気によりＴＦＴが破壊さ
れたり、ＴＦＴのしきい値電圧が変動したりする問題を
防止でき、歩留りを向上できる。ショート用配線７は、
カラーフィルタが設けられた上部透明ガラス基板と、Ｔ
ＦＴが設けられた下部透明ガラス基板とを組み合わせ、
液晶表示パネルを組み立てた後、切断線８ａまたは８ｂ
により切り落される。切断の仕方には２通りあり、切断
線８ａは、検査用パッド４ａ、４ｂを残しておく場合の
切断線、８ｂは液晶表示装置モジュールを小型化するた
め、検査用パッド４ａ、４ｂをショート用配線７と共に
切り落す場合の切断線である。
全端子がショート用配線７で引き出し接続されているた
め、全配線が同電位となり静電気によりＴＦＴが破壊さ
れたり、ＴＦＴのしきい値電圧が変動したりする問題を
防止でき、歩留りを向上できる。ショート用配線７は、
カラーフィルタが設けられた上部透明ガラス基板と、Ｔ
ＦＴが設けられた下部透明ガラス基板とを組み合わせ、
液晶表示パネルを組み立てた後、切断線８ａまたは８ｂ
により切り落される。切断の仕方には２通りあり、切断
線８ａは、検査用パッド４ａ、４ｂを残しておく場合の
切断線、８ｂは液晶表示装置モジュールを小型化するた
め、検査用パッド４ａ、４ｂをショート用配線７と共に
切り落す場合の切断線である。
【００３７】図２は、図１に示したＴＦＴ基板にボンデ
ィングする駆動ＩＣチップのパッドの配置を示す駆動Ｉ
Ｃチップの平面図である。９は駆動ＩＣチップ、１０
ａ、１０ｂは出力側接続用パッド（以下出力用パッドと
称す）、１１ａ、１１ｂは入力側接続用パッド（以下入
力用パッドと称す）、ｎは駆動ＩＣチップ９の出力数
（出力用パッドの数）、ｍ１、ｍ２は駆動ＩＣチップ９
の入力数（入力用パッドの数）、Ｐ１は出力用パッドの
ピッチ、Ｐ２は入力用パッドのピッチ、ｘは駆動ＩＣチ
ップ９の短辺の長さ、ｙは駆動ＩＣチップ９の長辺の長
さである。本実施例では、駆動ＩＣチップ９上に設けら
れた出力用パッド１０ａ、１０ｂは、ワイヤボンディン
グの裕度拡大のため、千鳥配列されている。出力用パッ
ド１０ａ 、１０ｂは、図１のＴＦＴ基板１上の接続用
パッド３ａ、３ｂとワイヤボンディングにより接続され
る。出力数をｎとすると、出力用パッド１０ａ、１０ｂ
の数はそれぞれｎ／２個である。このため、出力用パッ
ドのピッチをＰ１とすると、駆動ＩＣチップの長さｙは
約Ｐ１×ｎとなる。駆動ＩＣチップのクロック入力用、
電源入力用パッド１１ａ、１１ｂは、それぞれｍ１個、
ｍ２個存在する。入力用パッドのピッチをＰ２とする
と、駆動ＩＣチップの長さｘは約Ｐ２×ｍ１、Ｐ２×ｍ
２のうちの大きい方となる。ＴＦＴ基板の配線パタンと
駆動ＩＣチップのパッドとは対応して設計することが必
要である。
ィングする駆動ＩＣチップのパッドの配置を示す駆動Ｉ
Ｃチップの平面図である。９は駆動ＩＣチップ、１０
ａ、１０ｂは出力側接続用パッド（以下出力用パッドと
称す）、１１ａ、１１ｂは入力側接続用パッド（以下入
力用パッドと称す）、ｎは駆動ＩＣチップ９の出力数
（出力用パッドの数）、ｍ１、ｍ２は駆動ＩＣチップ９
の入力数（入力用パッドの数）、Ｐ１は出力用パッドの
ピッチ、Ｐ２は入力用パッドのピッチ、ｘは駆動ＩＣチ
ップ９の短辺の長さ、ｙは駆動ＩＣチップ９の長辺の長
さである。本実施例では、駆動ＩＣチップ９上に設けら
れた出力用パッド１０ａ、１０ｂは、ワイヤボンディン
グの裕度拡大のため、千鳥配列されている。出力用パッ
ド１０ａ 、１０ｂは、図１のＴＦＴ基板１上の接続用
パッド３ａ、３ｂとワイヤボンディングにより接続され
る。出力数をｎとすると、出力用パッド１０ａ、１０ｂ
の数はそれぞれｎ／２個である。このため、出力用パッ
ドのピッチをＰ１とすると、駆動ＩＣチップの長さｙは
約Ｐ１×ｎとなる。駆動ＩＣチップのクロック入力用、
電源入力用パッド１１ａ、１１ｂは、それぞれｍ１個、
ｍ２個存在する。入力用パッドのピッチをＰ２とする
と、駆動ＩＣチップの長さｘは約Ｐ２×ｍ１、Ｐ２×ｍ
２のうちの大きい方となる。ＴＦＴ基板の配線パタンと
駆動ＩＣチップのパッドとは対応して設計することが必
要である。
【００３８】図３、図４は、それぞれ駆動ＩＣチップを
ＴＦＴ基板に実装した状態を示す平面図である。図３は
図１の切断線８ａでＴＦＴ基板１を切り落し、ＴＦＴ基
板１に検査用パッド４ａ、４ｂを残す場合を示し、図４
は、モジュール小型化のため切断線８ｂで検査用パッド
４ａ、４ｂと共にＴＦＴ基板を切り落す場合を示す。
ＴＦＴ基板に実装した状態を示す平面図である。図３は
図１の切断線８ａでＴＦＴ基板１を切り落し、ＴＦＴ基
板１に検査用パッド４ａ、４ｂを残す場合を示し、図４
は、モジュール小型化のため切断線８ｂで検査用パッド
４ａ、４ｂと共にＴＦＴ基板を切り落す場合を示す。
【００３９】１２は下部透明ガラス基板１上に設けられ
た上部透明ガラス基板であり、両基板間には液晶が封入
・封止されている。１３はコンデンサー、抵抗素子、受
動素子等の周辺回路のチップ部品やビデオ信号をＴＦＴ
駆動用信号に変換するためのコントローラ等（図示せ
ず）が搭載されたＦＰＣである。ＦＰＣ１３とＩＣへの
入力配線６ａ、６ｂは、１４ａ、１４ｂの箇所で電気的
に接続される。
た上部透明ガラス基板であり、両基板間には液晶が封入
・封止されている。１３はコンデンサー、抵抗素子、受
動素子等の周辺回路のチップ部品やビデオ信号をＴＦＴ
駆動用信号に変換するためのコントローラ等（図示せ
ず）が搭載されたＦＰＣである。ＦＰＣ１３とＩＣへの
入力配線６ａ、６ｂは、１４ａ、１４ｂの箇所で電気的
に接続される。
【００４０】駆動ＩＣチップのパッド、ＴＦＴ基板上の
パッドは、通常、Ａｌを主体とする材料で構成され、Ａ
ｕ線あるいはＡｌ線でワイヤボンディングされる。な
お、ＦＰＣ１３と配線パタン６ａ、６ｂの接続は、異方
性導電膜あるいはワイヤボンディングを使用して接続す
る。このため、この部分の配線パタンの材料は、異方性
導電膜で接続する場合は少なくとも上層がＩＴＯ（ネ
サ）膜、ワイヤボンディングで接続する場合は、少なく
とも上層がＡｌ膜である。
パッドは、通常、Ａｌを主体とする材料で構成され、Ａ
ｕ線あるいはＡｌ線でワイヤボンディングされる。な
お、ＦＰＣ１３と配線パタン６ａ、６ｂの接続は、異方
性導電膜あるいはワイヤボンディングを使用して接続す
る。このため、この部分の配線パタンの材料は、異方性
導電膜で接続する場合は少なくとも上層がＩＴＯ（ネ
サ）膜、ワイヤボンディングで接続する場合は、少なく
とも上層がＡｌ膜である。
【００４１】図５（ａ）、（ｂ）はそれぞれ駆動ＩＣチ
ップをＴＦＴ基板に実装し、ワイヤボンディングした後
の検査の方法を示す断面図である。１５はＴＦＴ基板１
の接続用パッドと駆動ＩＣチップ９の出力用パッドを接
続するボンディングワイヤ、１６は検査するためのプロ
ーブ、１７はＦＰＣ１３に搭載されたコンデンサー、抵
抗素子、受動素子等の周辺回路のチップ部品やビデオ信
号をＴＦＴ駆動用信号に変換するためのコントローラ等
の周辺部品、１８はＦＰＣ１３をＴＦＴ基板１に取り付
けるための両面テープである。（ｂ）は図３のＡ−Ａ断
面図で、ＦＰＣ１３から駆動ＩＣ９に入力を加えている
が、実際の検査では、（ａ）に示すように、検査用パッ
ド（図３の４ａ、４ｂ）にプローブ１６を立てて、駆動
ＩＣチップ９への入力配線パタン（図３の６ａ、６ｂ）
から入力を供給し、ＩＣの不良やワイヤボンディングの
接続状態の検査を行う。
ップをＴＦＴ基板に実装し、ワイヤボンディングした後
の検査の方法を示す断面図である。１５はＴＦＴ基板１
の接続用パッドと駆動ＩＣチップ９の出力用パッドを接
続するボンディングワイヤ、１６は検査するためのプロ
ーブ、１７はＦＰＣ１３に搭載されたコンデンサー、抵
抗素子、受動素子等の周辺回路のチップ部品やビデオ信
号をＴＦＴ駆動用信号に変換するためのコントローラ等
の周辺部品、１８はＦＰＣ１３をＴＦＴ基板１に取り付
けるための両面テープである。（ｂ）は図３のＡ−Ａ断
面図で、ＦＰＣ１３から駆動ＩＣ９に入力を加えている
が、実際の検査では、（ａ）に示すように、検査用パッ
ド（図３の４ａ、４ｂ）にプローブ１６を立てて、駆動
ＩＣチップ９への入力配線パタン（図３の６ａ、６ｂ）
から入力を供給し、ＩＣの不良やワイヤボンディングの
接続状態の検査を行う。
【００４２】本実施例の検査の利点は、プローブをあて
るだけで、液晶表示パネルを点燈させなくても駆動ＩＣ
の不良やワイヤボンディングの接続状態等の各種検査が
可能であり、信号波形のみで特性がチェックできる点で
あり、部品の交換、修理や工程管理が容易であり、歩留
りを向上できる。ＦＰＣ１３は（ｂ）に示すように、２
回折り曲げられ、ＴＦＴ基板１の下側に両面テープ１８
により接着されている。チップ部品やコントローラ等の
周辺部品１７は、ＴＦＴ基板１への実装前にあらかじめ
ＦＰＣ１３上に半田付けされている。
るだけで、液晶表示パネルを点燈させなくても駆動ＩＣ
の不良やワイヤボンディングの接続状態等の各種検査が
可能であり、信号波形のみで特性がチェックできる点で
あり、部品の交換、修理や工程管理が容易であり、歩留
りを向上できる。ＦＰＣ１３は（ｂ）に示すように、２
回折り曲げられ、ＴＦＴ基板１の下側に両面テープ１８
により接着されている。チップ部品やコントローラ等の
周辺部品１７は、ＴＦＴ基板１への実装前にあらかじめ
ＦＰＣ１３上に半田付けされている。
【００４３】以上本発明の実施例について説明したが、
本発明は上記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
本発明は上記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００４４】
【発明の効果】以上説明したように、本発明の液晶表示
装置の製造方法によれば、製造工程中に生じる静電気に
よりＴＦＴが破壊されたり、ＴＦＴのしきい値電圧が変
動する問題を防止でき、歩留りを向上できる。また、Ｉ
Ｃのボンディング直後にＩＣの不良やワイヤボンディン
グの接続状態を容易に検査でき、部品の交換、修理や工
程管理が容易であり、歩留りを向上できる。
装置の製造方法によれば、製造工程中に生じる静電気に
よりＴＦＴが破壊されたり、ＴＦＴのしきい値電圧が変
動する問題を防止でき、歩留りを向上できる。また、Ｉ
Ｃのボンディング直後にＩＣの不良やワイヤボンディン
グの接続状態を容易に検査でき、部品の交換、修理や工
程管理が容易であり、歩留りを向上できる。
【図１】本発明の液晶表示装置の配線部の一実施例を示
す平面図である。
す平面図である。
【図２】図１に示したＴＦＴ基板にボンディングする駆
動ＩＣチップのパッドの配置を示す駆動ＩＣチップの平
面図である。
動ＩＣチップのパッドの配置を示す駆動ＩＣチップの平
面図である。
【図３】駆動ＩＣチップをＴＦＴ基板に実装した状態を
示す平面図である。
示す平面図である。
【図４】駆動ＩＣチップをＴＦＴ基板に実装した状態を
示す平面図である。
示す平面図である。
【図５】（ａ）、（ｂ）はそれぞれ駆動ＩＣチップをＴ
ＦＴ基板に実装し、ワイヤボンディングした後の検査の
方法を示す断面図である。
ＦＴ基板に実装し、ワイヤボンディングした後の検査の
方法を示す断面図である。
【図６】本発明を適用すべき一実施例のアクティブ・マ
トリクス方式のカラー液晶表示装置の液晶表示部の断面
図である。
トリクス方式のカラー液晶表示装置の液晶表示部の断面
図である。
【図７】液晶表示部の等価回路図である。
１…下部透明ガラス基板（ＴＦＴ基板） ２…ＴＦＴへの入力配線 ３ａ、３ｂ…接続用パッド ４ａ、４ｂ…検査用パッド ５…パッド間ショート用配線 ６ａ、６ｂ…駆動ＩＣチップへの入力配線 ７…静電気対策用ショート用配線 ８ａ、８ｂ…ＴＦＴ基板の切断線 ９…駆動ＩＣチップ １０ａ、１０ｂ…出力用パッド １１ａ、１１ｂ…入力用パッド １２…上部透明ガラス基板 １３…ＦＰＣ １５…ボンディングワイヤ １６…プローブ １７…周辺部品 １８…両面テープ
Claims (1)
- 【請求項１】 ガラス基板上に液晶駆動用の配線と上記
配線の各端子が引き出し接続されたショート用配線とを
設ける工程と、上記ガラス基板上に液晶駆動用のＩＣチ
ップをチップ・オン・ガラス実装し、上記ＩＣチップの
電極と配線とを電気的に接続する工程と、上記配線の各
端子とショート用配線との接続を上記ガラス基板を切断
することにより絶縁状態にする工程とを有し、上記ショ
ート用配線は上記ＩＣチップの下を通って上記端子に接
続することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22401098A JP3087730B2 (ja) | 1998-08-07 | 1998-08-07 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22401098A JP3087730B2 (ja) | 1998-08-07 | 1998-08-07 | 液晶表示装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16393689A Division JP2872274B2 (ja) | 1989-06-28 | 1989-06-28 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11281079A Division JP3119357B2 (ja) | 1999-10-01 | 1999-10-01 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11119246A true JPH11119246A (ja) | 1999-04-30 |
| JP3087730B2 JP3087730B2 (ja) | 2000-09-11 |
Family
ID=16807183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22401098A Expired - Lifetime JP3087730B2 (ja) | 1998-08-07 | 1998-08-07 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3087730B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262541B1 (en) | 1999-04-30 | 2001-07-17 | Kabushiki Kaisha Toshiba | Array substrate for flat-panel display devices |
| KR100628254B1 (ko) * | 2000-04-12 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| JP2008129374A (ja) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | 液晶表示装置 |
| US8462308B2 (en) | 2008-12-25 | 2013-06-11 | Mitsubishi Electric Corporation | Array substrate having connection wirings |
| US8536576B2 (en) | 2011-02-23 | 2013-09-17 | Mitsubishi Electric Corporation | Array substrate and display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0557121U (ja) * | 1991-12-30 | 1993-07-30 | 株式会社イナックス | 門壁等の構築用ブロック |
-
1998
- 1998-08-07 JP JP22401098A patent/JP3087730B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262541B1 (en) | 1999-04-30 | 2001-07-17 | Kabushiki Kaisha Toshiba | Array substrate for flat-panel display devices |
| KR100628254B1 (ko) * | 2000-04-12 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| JP2008129374A (ja) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | 液晶表示装置 |
| US8462308B2 (en) | 2008-12-25 | 2013-06-11 | Mitsubishi Electric Corporation | Array substrate having connection wirings |
| US8536576B2 (en) | 2011-02-23 | 2013-09-17 | Mitsubishi Electric Corporation | Array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3087730B2 (ja) | 2000-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100765560B1 (ko) | 액정표시장치 | |
| US5949502A (en) | Liquid crystal device having resistor elements | |
| US8305542B2 (en) | Thin film transistor array substrate with improved test terminals | |
| US6587162B1 (en) | Liquid crystal display | |
| KR100528697B1 (ko) | 액정표시장치의 검사방법 및 장치 | |
| JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
| JPH07146481A (ja) | 液晶表示基板 | |
| JP3313282B2 (ja) | 液晶表示装置 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| KR20070110166A (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| JP2006171386A (ja) | 電気光学装置および電子機器 | |
| JP2872274B2 (ja) | 液晶表示装置 | |
| JP2000155329A (ja) | 液晶表示装置 | |
| JPH09297321A (ja) | 液晶表示基板および液晶表示装置 | |
| JPH10123574A (ja) | アクティブマトリクス基板 | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| JP3272848B2 (ja) | 液晶表示素子 | |
| JPH08190087A (ja) | 液晶表示パネル作製用透明絶縁基板およびその各種特性検査方法 | |
| JPH112839A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001091955A (ja) | 液晶表示装置 | |
| KR101165469B1 (ko) | 액정표시장치 | |
| JP2000155532A (ja) | 表示装置および液晶表示装置 | |
| KR101927192B1 (ko) | 액정표시장치 | |
| JP2798422B2 (ja) | 液晶表示装置 | |
| JP2011013626A (ja) | 表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080714 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090714 |
|
| EXPY | Cancellation because of completion of term |