JPH11120027A - 拡張機能ボード - Google Patents
拡張機能ボードInfo
- Publication number
- JPH11120027A JPH11120027A JP9283319A JP28331997A JPH11120027A JP H11120027 A JPH11120027 A JP H11120027A JP 9283319 A JP9283319 A JP 9283319A JP 28331997 A JP28331997 A JP 28331997A JP H11120027 A JPH11120027 A JP H11120027A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bus
- board
- main computer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 15
- 230000006870 function Effects 0.000 description 38
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 ＩＣＥなどのテスト装置に依存することな
く、主コンピュータに装着・接続された実使用状態でも
って、その主コンピュータのソフト処理機能を利用して
の実証的かつ効率的なデバッグを可能にする。 【解決手段】 内蔵コンピュータにより所定の拡張機能
を実現するボード内システムと、このボード内システム
を主コンピュータの拡張バスに接続するバスインタフェ
イスとともに、主コンピュータ側から拡張バス上の特定
アドレスに対して書込アクセスが行われたときに、その
書込アクセスにより転送されたデータを使って上記ボー
ド内システムのアドレス空間をアクセスさせる。
く、主コンピュータに装着・接続された実使用状態でも
って、その主コンピュータのソフト処理機能を利用して
の実証的かつ効率的なデバッグを可能にする。 【解決手段】 内蔵コンピュータにより所定の拡張機能
を実現するボード内システムと、このボード内システム
を主コンピュータの拡張バスに接続するバスインタフェ
イスとともに、主コンピュータ側から拡張バス上の特定
アドレスに対して書込アクセスが行われたときに、その
書込アクセスにより転送されたデータを使って上記ボー
ド内システムのアドレス空間をアクセスさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、パーナルコンピュ
ータの拡張バスに接続して使用される拡張機能ボードに
関する。
ータの拡張バスに接続して使用される拡張機能ボードに
関する。
【０００２】
【従来の技術】パーナルコンピュータあるいはワークス
テーションでは、その機能を用途に応じて拡張させるた
めにＩＳＡなどの拡張バスを有する。この拡張バスに
は、たとえば通信制御ボードなどの各種拡張機能ボード
を任意に接続することができる。
テーションでは、その機能を用途に応じて拡張させるた
めにＩＳＡなどの拡張バスを有する。この拡張バスに
は、たとえば通信制御ボードなどの各種拡張機能ボード
を任意に接続することができる。
【０００３】拡張機能ボードは、拡張バスを介して接続
された主コンピュータに対し、コマンドやデータの受け
渡しは行うが、拡張機能そのものは内蔵コンピュータに
よるボード内の独立システムにより実現されるように構
成されている。これにより、主コンピュータ側に負担を
かけることなく、その主コンピュータの機能を拡張させ
ることができる。
された主コンピュータに対し、コマンドやデータの受け
渡しは行うが、拡張機能そのものは内蔵コンピュータに
よるボード内の独立システムにより実現されるように構
成されている。これにより、主コンピュータ側に負担を
かけることなく、その主コンピュータの機能を拡張させ
ることができる。
【０００４】拡張機能ボードには、主コンピュータの拡
張バスに接続するバスインタフェイスが設けられ、この
バスインタフェイスを介して、主コンピュータからのコ
マンドの受け取りおよび主コンピュータへのデータの引
き渡しが行われる。
張バスに接続するバスインタフェイスが設けられ、この
バスインタフェイスを介して、主コンピュータからのコ
マンドの受け取りおよび主コンピュータへのデータの引
き渡しが行われる。
【０００５】バスインタフェイスにはボード内システム
のアドレス空間（いわゆるメモリマップ）の一部が割り
当てられ、この割り当てられたアドレス領域が主コンピ
ュータ側に開放されることにより、主コンピュータ側の
主導によるコマンドおよびデータのやりとりが可能にな
っている。
のアドレス空間（いわゆるメモリマップ）の一部が割り
当てられ、この割り当てられたアドレス領域が主コンピ
ュータ側に開放されることにより、主コンピュータ側の
主導によるコマンドおよびデータのやりとりが可能にな
っている。
【０００６】主コンピュータ側は、ボード内システムの
特定アドレスをアクセスするだけでもって、その特定ア
ドレスに割り当てられたレジスタを介してコマンドの引
き渡しおよびデータの授受を行うことができる。
特定アドレスをアクセスするだけでもって、その特定ア
ドレスに割り当てられたレジスタを介してコマンドの引
き渡しおよびデータの授受を行うことができる。
【０００７】
【発明が解決しようとする課題】近年、パーナルコンピ
ュータおよびそれに接続される周辺機器の高性能化に伴
い、拡張機能ボードの機能もますます複雑化しており、
この複雑化した機能の検証いわゆるデバッグの効率化が
大きな課題となっている。
ュータおよびそれに接続される周辺機器の高性能化に伴
い、拡張機能ボードの機能もますます複雑化しており、
この複雑化した機能の検証いわゆるデバッグの効率化が
大きな課題となっている。
【０００８】しかしながら、従来の拡張機能ボードで
は、上述したように、主コンピュータに対してボード内
システムのアドレス空間の一部しか開放しておらず、主
コンピュータ側からバスインタフェイスを介してアクセ
スできるのは、コマンドやデータのやりとりに必要な一
部のレジスタ類だけであった。つまり、主コンピュータ
側から見ることができるのは、拡張機能ボード内システ
ムのごく一部だけであった。
は、上述したように、主コンピュータに対してボード内
システムのアドレス空間の一部しか開放しておらず、主
コンピュータ側からバスインタフェイスを介してアクセ
スできるのは、コマンドやデータのやりとりに必要な一
部のレジスタ類だけであった。つまり、主コンピュータ
側から見ることができるのは、拡張機能ボード内システ
ムのごく一部だけであった。
【０００９】このため、ボード内の機能とくにソフトウ
ェアのデバッグは、ＩＣＥ（インサーキット・エミュレ
ータ）などの大がかりで面倒な段取りを必要とするテス
ト装置を使って模擬的に行うしかなく、主コンピュータ
に装着・接続された実使用状態でもって、その主コンピ
ュータとの適合性あるいは相性の検証なども含めた実証
的なデバッグは困難であった。
ェアのデバッグは、ＩＣＥ（インサーキット・エミュレ
ータ）などの大がかりで面倒な段取りを必要とするテス
ト装置を使って模擬的に行うしかなく、主コンピュータ
に装着・接続された実使用状態でもって、その主コンピ
ュータとの適合性あるいは相性の検証なども含めた実証
的なデバッグは困難であった。
【００１０】本発明は、ＩＣＥなどのテスト装置に依存
することなく、主コンピュータに装着・接続された実使
用状態でもって、その主コンピュータのソフト処理機能
を利用しての実証的かつ効率的なデバッグを可能にした
拡張機能ボードを提供することを目的とする。
することなく、主コンピュータに装着・接続された実使
用状態でもって、その主コンピュータのソフト処理機能
を利用しての実証的かつ効率的なデバッグを可能にした
拡張機能ボードを提供することを目的とする。
【００１１】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、内蔵コンピュータにより所定の拡張機能
を実現するボード内システムと、このボード内システム
を主コンピュータの拡張バスに接続するバスインタフェ
イスとともに、主コンピュータ側から拡張バス上の特定
アドレスに対して書込アクセスが行われたときに、その
書込アクセスにより転送されたデータを使って上記ボー
ド内システムのアドレス空間をアクセスさせるようにし
た拡張アクセス手段を備えたものである。
めに本発明は、内蔵コンピュータにより所定の拡張機能
を実現するボード内システムと、このボード内システム
を主コンピュータの拡張バスに接続するバスインタフェ
イスとともに、主コンピュータ側から拡張バス上の特定
アドレスに対して書込アクセスが行われたときに、その
書込アクセスにより転送されたデータを使って上記ボー
ド内システムのアドレス空間をアクセスさせるようにし
た拡張アクセス手段を備えたものである。
【００１２】これにより、ＩＣＥなどのテスト装置に依
存することなく、主コンピュータに装着・接続された実
使用状態でもって、その主コンピュータのソフト処理機
能を利用しての実証的かつ効率的なデバッグを可能にし
た拡張機能ボードが得られる。
存することなく、主コンピュータに装着・接続された実
使用状態でもって、その主コンピュータのソフト処理機
能を利用しての実証的かつ効率的なデバッグを可能にし
た拡張機能ボードが得られる。
【００１３】
【発明の実施の形態】本発明の請求項１に記載の発明
は、内蔵コンピュータにより所定の拡張機能を実現する
ボード内システムと、このボード内システムを主コンピ
ュータの拡張バスに接続するバスインタフェイスと、主
コンピュータ側から上記拡張バス上の特定アドレスに対
して書込アクセスが行われたときに、その書込アクセス
により転送されたデータを使って上記ボード内システム
のアドレス空間をアクセスさせる拡張アクセス手段とを
備えたことを特徴とするものであり、これにより、ＩＣ
Ｅなどのテスト装置に依存することなく、主コンピュー
タに装着・接続された実使用状態でもって、その主コン
ピュータのソフト処理機能を利用しての実証的かつ効率
的なデバッグを行わせることができるという作用を有す
る。
は、内蔵コンピュータにより所定の拡張機能を実現する
ボード内システムと、このボード内システムを主コンピ
ュータの拡張バスに接続するバスインタフェイスと、主
コンピュータ側から上記拡張バス上の特定アドレスに対
して書込アクセスが行われたときに、その書込アクセス
により転送されたデータを使って上記ボード内システム
のアドレス空間をアクセスさせる拡張アクセス手段とを
備えたことを特徴とするものであり、これにより、ＩＣ
Ｅなどのテスト装置に依存することなく、主コンピュー
タに装着・接続された実使用状態でもって、その主コン
ピュータのソフト処理機能を利用しての実証的かつ効率
的なデバッグを行わせることができるという作用を有す
る。
【００１４】請求項２に記載の発明は、請求項１におい
て、主コンピュータ側からの特定アドレスに対する書込
アクセスによってデータが書き込まれるアドレス設定レ
ジスタと、このレジスタのデータをアドレスとしてボー
ド内システムのアドレスバスへ出力させるアドレス出力
手段と、上記ボード内システムのデータバスを主コンピ
ュータ側に対してオープンさせるバス調停手段とを備え
たことを特徴とするものであり、これにより、アドレス
設定レジスタに任意のアドレスを書き込むことでボード
内システムの全アドレス空間をアクセスさせることがで
きるという作用が得られる。
て、主コンピュータ側からの特定アドレスに対する書込
アクセスによってデータが書き込まれるアドレス設定レ
ジスタと、このレジスタのデータをアドレスとしてボー
ド内システムのアドレスバスへ出力させるアドレス出力
手段と、上記ボード内システムのデータバスを主コンピ
ュータ側に対してオープンさせるバス調停手段とを備え
たことを特徴とするものであり、これにより、アドレス
設定レジスタに任意のアドレスを書き込むことでボード
内システムの全アドレス空間をアクセスさせることがで
きるという作用が得られる。
【００１５】請求項３に記載の発明は、請求項２におい
て、アドレス設定レジスタのデータがＤＲＡＭのアクセ
スアドレスであるか否かを判定するアドレス判定手段
と、このアドレス判定手段がＤＲＡＭのアクセスアドレ
スであると判定したときに動作してＲＡＳ／ＣＡＳ処理
を実行するＤＲＡＭ制御手段を備えたことを特徴とする
ものであり、これにより、ＤＲＡＭの内容も含めたボー
ド内システムの検証を行うことができるという作用が得
られる。
て、アドレス設定レジスタのデータがＤＲＡＭのアクセ
スアドレスであるか否かを判定するアドレス判定手段
と、このアドレス判定手段がＤＲＡＭのアクセスアドレ
スであると判定したときに動作してＲＡＳ／ＣＡＳ処理
を実行するＤＲＡＭ制御手段を備えたことを特徴とする
ものであり、これにより、ＤＲＡＭの内容も含めたボー
ド内システムの検証を行うことができるという作用が得
られる。
【００１６】請求項４に記載の発明は、請求項２または
３において、アドレス設定レジスタのデータによるボー
ド内システムのアクセスに際し、ボード内システムのバ
ス使用権を内蔵コンピュータから主コンピュータ側に移
行させるとともに、内蔵コンピュータに代わってＤＲＡ
Ｍリフレッシュを実行するＤＲＡＭ制御手段を備えたこ
とを特徴とするものであり、これにより、ＤＲＡＭを活
性状態に保った実動作状態にてボード内システムのデバ
ッグを行うことができるという作用が得られる。
３において、アドレス設定レジスタのデータによるボー
ド内システムのアクセスに際し、ボード内システムのバ
ス使用権を内蔵コンピュータから主コンピュータ側に移
行させるとともに、内蔵コンピュータに代わってＤＲＡ
Ｍリフレッシュを実行するＤＲＡＭ制御手段を備えたこ
とを特徴とするものであり、これにより、ＤＲＡＭを活
性状態に保った実動作状態にてボード内システムのデバ
ッグを行うことができるという作用が得られる。
【００１７】以下、本発明の実施の形態について、図１
から図３を用いて説明する。図１は本発明の技術が適用
された拡張機能ボードの概略構成を示す。
から図３を用いて説明する。図１は本発明の技術が適用
された拡張機能ボードの概略構成を示す。
【００１８】同図において、２００は複数チャネルの通
信制御システム２０１，２０２，２０３，２０４が一枚
のボード上に実装された拡張機能ボードであって、各通
信制御システム２０１〜２０４にはそれぞれに通信回線
（電話回線）Ｌ１〜Ｌ４が接続されている。この拡張機
能ボード２００はパーナルコンピュータなどの主コンピ
ュータ１００の拡張バス（ＩＳＡ）１０に装着・接続し
て使用されるようになっている。拡張バス１０はアドレ
スバス、データバス、および制御バスを含み、主コンピ
ュータ１００と拡張機能ボード２００の双方からアクセ
スされるようになっている。
信制御システム２０１，２０２，２０３，２０４が一枚
のボード上に実装された拡張機能ボードであって、各通
信制御システム２０１〜２０４にはそれぞれに通信回線
（電話回線）Ｌ１〜Ｌ４が接続されている。この拡張機
能ボード２００はパーナルコンピュータなどの主コンピ
ュータ１００の拡張バス（ＩＳＡ）１０に装着・接続し
て使用されるようになっている。拡張バス１０はアドレ
スバス、データバス、および制御バスを含み、主コンピ
ュータ１００と拡張機能ボード２００の双方からアクセ
スされるようになっている。
【００１９】通信制御システム２０１は、アドレスバス
およびデータバスなどを含む内部システムバス３０、内
蔵ＣＰＵ（マイクロコンピュータ）３１、ＲＯＭ３２、
ＲＡＭ３３、モデム３４、ＮＣＵ（回線制御ユニット）
３５、符・複号化部３６、バスインタフェイス３７など
を有し、ＣＰＵ３１の制御下で通信回線Ｌ１による通信
の制御を実行する。
およびデータバスなどを含む内部システムバス３０、内
蔵ＣＰＵ（マイクロコンピュータ）３１、ＲＯＭ３２、
ＲＡＭ３３、モデム３４、ＮＣＵ（回線制御ユニット）
３５、符・複号化部３６、バスインタフェイス３７など
を有し、ＣＰＵ３１の制御下で通信回線Ｌ１による通信
の制御を実行する。
【００２０】バスインタフェイス３７は、ボード内部の
システムバス３０と主コンピュータ１００側の拡張バス
１０との間に介在して、コマンドおよびデータ（送受信
データ）のやりとりを媒介する。このバスインタフェイ
ス３７にはボード内システムのアドレス空間（いわゆる
メモリマップ）の一部が割り当てられ、この割り当てら
れたアドレス領域が主コンピュータ１００側に開放され
ることにより、主コンピュータ１００側の主導によるコ
マンドおよびデータのやりとりが可能になっている。
システムバス３０と主コンピュータ１００側の拡張バス
１０との間に介在して、コマンドおよびデータ（送受信
データ）のやりとりを媒介する。このバスインタフェイ
ス３７にはボード内システムのアドレス空間（いわゆる
メモリマップ）の一部が割り当てられ、この割り当てら
れたアドレス領域が主コンピュータ１００側に開放され
ることにより、主コンピュータ１００側の主導によるコ
マンドおよびデータのやりとりが可能になっている。
【００２１】主コンピュータ１００側は、ボード内シス
テムの特定アドレスをアクセスするだけでもって、その
特定アドレスに割り当てられたレジスタを介してコマン
ドの引き渡しおよびデータの授受を行うことができる。
テムの特定アドレスをアクセスするだけでもって、その
特定アドレスに割り当てられたレジスタを介してコマン
ドの引き渡しおよびデータの授受を行うことができる。
【００２２】上述の構成に加えて、上記通信制御システ
ム２０１内には、主コンピュータ１００側から拡張バス
１０上の特定アドレスに対して書込アクセスが行われた
ときに、その書込アクセスにより転送されたデータを使
って内部システムバス３０上のアドレス空間をアクセス
させる拡張アクセス回路２が設けられている。
ム２０１内には、主コンピュータ１００側から拡張バス
１０上の特定アドレスに対して書込アクセスが行われた
ときに、その書込アクセスにより転送されたデータを使
って内部システムバス３０上のアドレス空間をアクセス
させる拡張アクセス回路２が設けられている。
【００２３】図２は上記拡張アクセス回路２の詳細な実
施例を示す。同図に示す拡張アクセス回路２は、特定ア
ドレスへのアクセスを検出するアドレスデコーダ２１、
アドレス設定レジスタ２２、アドレス判定回路２４、バ
ス調停回路２５、アドレス出力回路２６、ＣＳ選択回路
２７、ＤＲＡＭ制御回路２８などを有する。
施例を示す。同図に示す拡張アクセス回路２は、特定ア
ドレスへのアクセスを検出するアドレスデコーダ２１、
アドレス設定レジスタ２２、アドレス判定回路２４、バ
ス調停回路２５、アドレス出力回路２６、ＣＳ選択回路
２７、ＤＲＡＭ制御回路２８などを有する。
【００２４】１１は拡張バス１０側のアドレスバス、１
２は同データバス、１３，１４は同制御バスである。ま
た、３１は内部システムバス３０側のアドレスバス、３
２は同データバス、３３は同制御バスである。
２は同データバス、１３，１４は同制御バスである。ま
た、３１は内部システムバス３０側のアドレスバス、３
２は同データバス、３３は同制御バスである。
【００２５】アドレス設定レジスタ２２は、主コンピュ
ータ１００による特定アドレスへの書込アクセスによ
り、その主コンピュータ１００から転送されるデータを
格納する。この格納データはアドレスとして使用される
ようになっている。このアドレス設定レジスタ２２は２
本のレジスタにより構成されている。その一方のレジス
タにはハイアドレスとして使用されるデータが格納さ
れ、その他方のレジスタにはロウアドレスとして使用さ
れるデータが格納されるようになっている。
ータ１００による特定アドレスへの書込アクセスによ
り、その主コンピュータ１００から転送されるデータを
格納する。この格納データはアドレスとして使用される
ようになっている。このアドレス設定レジスタ２２は２
本のレジスタにより構成されている。その一方のレジス
タにはハイアドレスとして使用されるデータが格納さ
れ、その他方のレジスタにはロウアドレスとして使用さ
れるデータが格納されるようになっている。
【００２６】アドレス判定回路２４は、アドレス設定レ
ジスタ２２に書き込まれたデータがＤＲＡＭのアドレス
であるか否かを判定する。
ジスタ２２に書き込まれたデータがＤＲＡＭのアドレス
であるか否かを判定する。
【００２７】バス調停回路２５は、主コンピュータ１０
０によるアドレス設定レジスタ２２への書込アクセスが
行われたときに動作し、内蔵ＣＰＵ３１との間でバス使
用要求信号ＢＲとバス使用許可信号ＢＧのやりとりを行
うことにより、内部システムバス３０の使用権を内蔵Ｃ
ＰＵ３１から主コンピュータ１００側へ移行させる制御
を実行する。また、主コンピュータ１００側に対してウ
ェイト信号を送出することにより、その主コンピュータ
１００によるデータ読み取りタイミングを遅延調整させ
る。アドレス設定レジスタ２２への書込アクセスの有無
はアドレスデコーダ２１により検出される。
０によるアドレス設定レジスタ２２への書込アクセスが
行われたときに動作し、内蔵ＣＰＵ３１との間でバス使
用要求信号ＢＲとバス使用許可信号ＢＧのやりとりを行
うことにより、内部システムバス３０の使用権を内蔵Ｃ
ＰＵ３１から主コンピュータ１００側へ移行させる制御
を実行する。また、主コンピュータ１００側に対してウ
ェイト信号を送出することにより、その主コンピュータ
１００によるデータ読み取りタイミングを遅延調整させ
る。アドレス設定レジスタ２２への書込アクセスの有無
はアドレスデコーダ２１により検出される。
【００２８】アドレス出力回路２６は、アドレス設定レ
ジスタ２２に書き込まれたデータをアドレスとして内部
システムバス３０へ出力させる。この場合、アドレス判
定回路２４の判定結果がＤＲＡＭアドレスであったなら
ば、そのアドレスはＲＡＳとＣＡＳに分けて出力され
る。
ジスタ２２に書き込まれたデータをアドレスとして内部
システムバス３０へ出力させる。この場合、アドレス判
定回路２４の判定結果がＤＲＡＭアドレスであったなら
ば、そのアドレスはＲＡＳとＣＡＳに分けて出力され
る。
【００２９】ＣＳ制御回路２７は、アドレス出力回路２
６から出力されるアドレスがＤＲＡＭ以外のアドレスで
あった場合に動作し、そのアドレスの出力に合わせてＣ
Ｓ（チップセレクト）信号やリード／ライト信号を出力
する。
６から出力されるアドレスがＤＲＡＭ以外のアドレスで
あった場合に動作し、そのアドレスの出力に合わせてＣ
Ｓ（チップセレクト）信号やリード／ライト信号を出力
する。
【００３０】ＤＲＡＭ制御回路２８は、アドレス判定回
路２４の判定がＤＲＡＭアドレスだった場合に動作し、
アドレス出力回路２６からのアドレス出力動作に同期し
ながら、ＲＡＳ／ＣＡＳ信号、ＷＴＬ（ロウ・ライト）
／ＷＴＬ（ハイ・ライト）信号またはＲＤ（リード）信
号を出力する。これとともに、内蔵ＣＰＵ３１に代わっ
てＤＲＡＭリフレッシュを実行する。
路２４の判定がＤＲＡＭアドレスだった場合に動作し、
アドレス出力回路２６からのアドレス出力動作に同期し
ながら、ＲＡＳ／ＣＡＳ信号、ＷＴＬ（ロウ・ライト）
／ＷＴＬ（ハイ・ライト）信号またはＲＤ（リード）信
号を出力する。これとともに、内蔵ＣＰＵ３１に代わっ
てＤＲＡＭリフレッシュを実行する。
【００３１】図３は上述した拡張機能ボードの要部にお
ける動作例をフローチャートで示す。
ける動作例をフローチャートで示す。
【００３２】同図において、まず、拡張バス１０上にて
主コンピュータ１００による特定アドレスへのアクセス
が行われると、バス調停回路２５が動作して、主コンピ
ュータ１００側へウェイト信号が送出されるとともに、
ボード側の内蔵ＣＰＵ３１に対してバス使用要求（バス
リクエスト）信号ＢＲが送出される（Ｓ１，Ｓ２）。
主コンピュータ１００による特定アドレスへのアクセス
が行われると、バス調停回路２５が動作して、主コンピ
ュータ１００側へウェイト信号が送出されるとともに、
ボード側の内蔵ＣＰＵ３１に対してバス使用要求（バス
リクエスト）信号ＢＲが送出される（Ｓ１，Ｓ２）。
【００３３】上記バス使用要求信号ＢＲ（＝“Ｌ”）に
対するバス使用許可信号ＢＧ（＝“Ｈ”）が返ってきた
ならば、上記特定アドレスへのアクセスによってアドレ
ス設定レジスタ２６に書き込まれたデータが、ＤＲＡＭ
のアドレス領域であるか否かを判定する（Ｓ６）。
対するバス使用許可信号ＢＧ（＝“Ｈ”）が返ってきた
ならば、上記特定アドレスへのアクセスによってアドレ
ス設定レジスタ２６に書き込まれたデータが、ＤＲＡＭ
のアドレス領域であるか否かを判定する（Ｓ６）。
【００３４】ここで、ＤＲＡＭのアドレス空間であると
判定された場合は、ボード内システムバス３０に対し
て、ＤＲＡＭ制御回路２８によるアクセス制御が行われ
る（Ｓ７）。また、ＤＲＡＭ以外のアドレス領域である
と判定された場合は、ボード内システムバス３０に対し
て、ＣＳ生成回路２７によるアクセス制御が行われる
（Ｓ８）。
判定された場合は、ボード内システムバス３０に対し
て、ＤＲＡＭ制御回路２８によるアクセス制御が行われ
る（Ｓ７）。また、ＤＲＡＭ以外のアドレス領域である
と判定された場合は、ボード内システムバス３０に対し
て、ＣＳ生成回路２７によるアクセス制御が行われる
（Ｓ８）。
【００３５】このあと、主コンピュータ１００に対する
ウェイト信号を解除して、その主コンピュータ１００に
よるデータの読み取りを行わせる（Ｓ９）。このとき、
ボード内システムバス３０のデータバス３２は、上記バ
ス使用許可（ＢＧ＝“Ｈ”）とともに主コンピュータ１
００側の拡張バスに向けてオープンされている。したが
って、主コンピュータ１００は、そのオープンされたデ
ータバス３２に現れるデータを、ウェイト信号の解除を
待ってただちにに読み取ることができる。このようにし
て、アドレス設定レジスタ２１に書き込んだデータを使
ってアドレス指定されたデータを、データバス３２から
主コンピュータ１００に読み取らせることができる。
ウェイト信号を解除して、その主コンピュータ１００に
よるデータの読み取りを行わせる（Ｓ９）。このとき、
ボード内システムバス３０のデータバス３２は、上記バ
ス使用許可（ＢＧ＝“Ｈ”）とともに主コンピュータ１
００側の拡張バスに向けてオープンされている。したが
って、主コンピュータ１００は、そのオープンされたデ
ータバス３２に現れるデータを、ウェイト信号の解除を
待ってただちにに読み取ることができる。このようにし
て、アドレス設定レジスタ２１に書き込んだデータを使
ってアドレス指定されたデータを、データバス３２から
主コンピュータ１００に読み取らせることができる。
【００３６】ここで注目すべきことは、そのアドレス指
定がアドレス設定レジスタ２５に書き込むデータによっ
て任意に指定できることである。つまり、ボード内アド
レス空間に対して、主コンピュータ１００が直接アクセ
ス可能なアドレス範囲は一部に限られていても、そのア
クセス可能な範囲内に割り当てた特定アドレスに対する
書込アクセスを行うことにより、任意のアドレスをレジ
スタ２２に書き込んでアドレス指定することができる。
定がアドレス設定レジスタ２５に書き込むデータによっ
て任意に指定できることである。つまり、ボード内アド
レス空間に対して、主コンピュータ１００が直接アクセ
ス可能なアドレス範囲は一部に限られていても、そのア
クセス可能な範囲内に割り当てた特定アドレスに対する
書込アクセスを行うことにより、任意のアドレスをレジ
スタ２２に書き込んでアドレス指定することができる。
【００３７】これにより、拡張機能ボード２００につい
ては、ＩＣＥなどのテスト装置に依存することなく、主
コンピュータ１００に装着・接続された実使用状態でも
って、その主コンピュータ１００のソフト処理機能を利
用しての実証的かつ効率的なデバッグを行うことができ
る。
ては、ＩＣＥなどのテスト装置に依存することなく、主
コンピュータ１００に装着・接続された実使用状態でも
って、その主コンピュータ１００のソフト処理機能を利
用しての実証的かつ効率的なデバッグを行うことができ
る。
【００３８】主コンピュータ１００によるデータの読み
取りが終了すると、バス調停回路２５は、内蔵ＣＰＵ３
１に対するバス使用要求信号ＢＲを要求レベル（ＢＲ＝
“Ｌ”）から非要求レベル（ＢＲ＝“Ｈ”）に戻して、
バス使用権を内蔵ＣＰＵ３１に返す（Ｓ１０，Ｓ１
１）。これにより内蔵ＣＰＵ３１が復活してバス使用許
可信号ＢＧが非許可レベル（ＢＧ＝“Ｌ”）に戻ると、
主コンピュータ１００側に対してオープンされていたボ
ード内システムバス３２をクローズして元の待機状態に
復帰する（Ｓ１２，Ｓ１３）。
取りが終了すると、バス調停回路２５は、内蔵ＣＰＵ３
１に対するバス使用要求信号ＢＲを要求レベル（ＢＲ＝
“Ｌ”）から非要求レベル（ＢＲ＝“Ｈ”）に戻して、
バス使用権を内蔵ＣＰＵ３１に返す（Ｓ１０，Ｓ１
１）。これにより内蔵ＣＰＵ３１が復活してバス使用許
可信号ＢＧが非許可レベル（ＢＧ＝“Ｌ”）に戻ると、
主コンピュータ１００側に対してオープンされていたボ
ード内システムバス３２をクローズして元の待機状態に
復帰する（Ｓ１２，Ｓ１３）。
【００３９】図４は拡張バス上のアドレス空間とボード
内システムバス上のアドレス空間の概要を示す。
内システムバス上のアドレス空間の概要を示す。
【００４０】同図に示すように、主コンピュータ１００
が拡張バス１０を介して直接アクセスできるのは、ボー
ド内システムバス３０上のアドレス空間の中のごく一部
であるが、アドレス設定レジスタ２２の書き込みとデー
タの転送を行うための、わずかなアドレス領域を確保す
るだけでもって、主コンピュータ１００側からボード内
システムバス３０上の全アドレス空間を任意にアクセス
することができる。
が拡張バス１０を介して直接アクセスできるのは、ボー
ド内システムバス３０上のアドレス空間の中のごく一部
であるが、アドレス設定レジスタ２２の書き込みとデー
タの転送を行うための、わずかなアドレス領域を確保す
るだけでもって、主コンピュータ１００側からボード内
システムバス３０上の全アドレス空間を任意にアクセス
することができる。
【００４１】これにより、拡張機能ボード２００のデバ
ッグは、ＩＣＥなどのテスト装置に依存することなく、
主コンピュータ１００に装着・接続された実使用状態で
もって、その主コンピュータ１００のソフト処理機能を
利用して実証的かつ効率的に行うことができる。たとえ
ば、主コンピュータ１００との適合性や相性の検証、主
コンピュータ１００側が拡張機能ボード２００の機能に
合わせて行うべきシステム設定、障害が発生したときの
自己診断なども、自動的に行わせることができるように
なる。
ッグは、ＩＣＥなどのテスト装置に依存することなく、
主コンピュータ１００に装着・接続された実使用状態で
もって、その主コンピュータ１００のソフト処理機能を
利用して実証的かつ効率的に行うことができる。たとえ
ば、主コンピュータ１００との適合性や相性の検証、主
コンピュータ１００側が拡張機能ボード２００の機能に
合わせて行うべきシステム設定、障害が発生したときの
自己診断なども、自動的に行わせることができるように
なる。
【００４２】
【発明の効果】以上のように本発明によれば、パーナル
コンピュータなどの主コンピュータに接続して使用され
る拡張機能ボードにおいて、ＩＣＥなどのテスト装置に
依存することなく、主コンピュータに装着・接続された
実使用状態でもって、その主コンピュータのソフト処理
機能を利用しての実証的かつ効率的なデバッグを行わせ
ることができる、という有利な効果が得られる。
コンピュータなどの主コンピュータに接続して使用され
る拡張機能ボードにおいて、ＩＣＥなどのテスト装置に
依存することなく、主コンピュータに装着・接続された
実使用状態でもって、その主コンピュータのソフト処理
機能を利用しての実証的かつ効率的なデバッグを行わせ
ることができる、という有利な効果が得られる。
【図１】本発明の一実施例の形態による拡張機能ボード
の概略構成図
の概略構成図
【図２】図１の拡張機能ボードに設けられた拡張アクセ
ス回路の詳細ブロック図
ス回路の詳細ブロック図
【図３】図１および図２に示した拡張機能ボードの要部
における動作フローチャート
における動作フローチャート
【図４】拡張バス上のアドレス空間とボード内システム
バス上のアドレス空間の概要を示す図
バス上のアドレス空間の概要を示す図
１００ 主コンピュータ（パーナルコンピュータ） Ｌ１〜Ｌ４ 通信回線（電話回線） １０ 拡張バス（ＩＳＡ） １１ アドレスバス（拡張バス） １２ データバス（拡張バス） １３，１４ 制御バス（拡張バス） ２００ 拡張機能ボード ２０１〜２０４ 通信制御システム ２ 拡張アクセス回路 ２１ アドレスデコーダ ２２ アドレス設定レジスタ ２４ アドレス判定回路 ２５ バス調停回路 ２６ アドレス出力回路 ２７ ＣＳ制御回路 ２８ ＤＲＡＭ制御回路 ３０ 内部システムバス ３１ 内蔵ＣＰＵ（マイクロコンピュータ） ３２ ＲＯＭ ３３ ＲＡＭ ３４ モデム ３５ ＮＣＵ（回線制御ユニット） ３６ 符・複号化部 ３７ バスインタフェイス
Claims (4)
- 【請求項１】 内蔵コンピュータにより所定の拡張機能
を実現するボード内システムと、このボード内システム
を主コンピュータの拡張バスに接続するバスインタフェ
イスと、主コンピュータ側から上記拡張バス上の特定ア
ドレスに対して書込アクセスが行われたときに、その書
込アクセスにより転送されたデータを使って上記ボード
内システムのアドレス空間をアクセスさせる拡張アクセ
ス手段とを備えたことを特徴とする拡張機能ボード。 - 【請求項２】 主コンピュータ側からの特定アドレスに
対する書込アクセスによってデータが書き込まれるアド
レス設定レジスタと、このレジスタのデータをアドレス
としてボード内システムのアドレスバスへ出力させるア
ドレス出力手段と、上記ボード内システムのデータバス
を主コンピュータ側に対してオープンさせるバス調停手
段とを備えたことを特徴とする請求項１に記載の拡張機
能ボード。 - 【請求項３】 アドレス設定レジスタのデータがＤＲＡ
Ｍのアクセスアドレスであるか否かを判定するアドレス
判定手段と、このアドレス判定手段がＤＲＡＭのアクセ
スアドレスであると判定したときに動作してＲＡＳ／Ｃ
ＡＳ処理を実行するＤＲＡＭ制御手段を備えたことを特
徴とする請求項２に記載の拡張機能ボード。 - 【請求項４】 アドレス設定レジスタのデータによるボ
ード内システムのアクセスに際し、ボード内システムの
バス使用権を内蔵コンピュータから主コンピュータ側に
移行させるとともに、内蔵コンピュータに代わってＤＲ
ＡＭリフレッシュを実行するＤＲＡＭ制御手段を備えた
ことを特徴とする請求項２または３に記載の拡張機能ボ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283319A JPH11120027A (ja) | 1997-10-16 | 1997-10-16 | 拡張機能ボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283319A JPH11120027A (ja) | 1997-10-16 | 1997-10-16 | 拡張機能ボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11120027A true JPH11120027A (ja) | 1999-04-30 |
Family
ID=17663933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9283319A Pending JPH11120027A (ja) | 1997-10-16 | 1997-10-16 | 拡張機能ボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11120027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440926B1 (ko) * | 2002-06-24 | 2004-07-21 | 한국와콤전자주식회사 | 아이사 버스를 이용한 68000 시피유 장착 피시비 기판디버그 방법. |
-
1997
- 1997-10-16 JP JP9283319A patent/JPH11120027A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440926B1 (ko) * | 2002-06-24 | 2004-07-21 | 한국와콤전자주식회사 | 아이사 버스를 이용한 68000 시피유 장착 피시비 기판디버그 방법. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101558482B1 (ko) | 공유 멀티 포트 메모리 장치에서 뱅크의 공유 및 리프레쉬 | |
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| US5802576A (en) | Speculative cache snoop during DMA line update | |
| KR930023842A (ko) | 집적된 데이타 및 비디오 메모리용 버스 아키텍쳐 | |
| US5109333A (en) | Data transfer control method and apparatus for co-processor system | |
| CN110765060B (zh) | Mdio总线到并行总线转换方法及装置、设备、介质 | |
| US6742142B2 (en) | Emulator, a data processing system including an emulator, and method of emulation for testing a system | |
| JPH11120027A (ja) | 拡張機能ボード | |
| JPH08263328A (ja) | バストレース装置及びバストレース方法 | |
| KR100398731B1 (ko) | 교환기에서 프로세서간 메모리 동일성 검증 방법 및 그 장치 | |
| JPH09198298A (ja) | メモリ制御装置 | |
| KR940004578B1 (ko) | 슬레이브 보드 제어장치 | |
| JPS5844419Y2 (ja) | デ−タチャネル装置 | |
| JP3615306B2 (ja) | 記憶装置アクセスシステム | |
| JPS61233857A (ja) | デ−タ転送装置 | |
| KR19990066122A (ko) | 공유메모리구현장치 | |
| JPH04148344A (ja) | Ｒｏｍエミュレータ | |
| JPH0484286A (ja) | 文字認識装置における複数プロセッサの結合方式 | |
| JPS5999522A (ja) | 入出力制御方式 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH03131955A (ja) | メモリコントローラ装置 | |
| JPH02129750A (ja) | 記憶装置 | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPS5816326A (ja) | デ−タチヤネル制御方式 | |
| JP2002334053A (ja) | データ転送制御装置 |