JPH11121702A - Thin film material and method for manufacturing the same, and dielectric capacitor and method for manufacturing the same - Google Patents

Thin film material and method for manufacturing the same, and dielectric capacitor and method for manufacturing the same

Info

Publication number
JPH11121702A
JPH11121702A JP9280382A JP28038297A JPH11121702A JP H11121702 A JPH11121702 A JP H11121702A JP 9280382 A JP9280382 A JP 9280382A JP 28038297 A JP28038297 A JP 28038297A JP H11121702 A JPH11121702 A JP H11121702A
Authority
JP
Japan
Prior art keywords
film
thin film
dielectric
composition
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9280382A
Other languages
Japanese (ja)
Inventor
Kenji Katori
健二 香取
Katsuyuki Hironaka
克行 広中
Masataka Sugiyama
正隆 杉山
Chiharu Isobe
千春 磯辺
Koji Watabe
浩司 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9280382A priority Critical patent/JPH11121702A/en
Publication of JPH11121702A publication Critical patent/JPH11121702A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inorganic Compounds Of Heavy Metals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 誘電体キャパシタの下部電極の材料に用いて
好適な薄膜材料、その製造方法、そのような薄膜材料を
下部電極の材料に用いた誘電体キャパシタおよびその製
造方法を提供する。 【解決手段】 誘電体キャパシタの下部電極の材料とし
て、組成式Pda (Rh100-x-y-z Ptx Iry
z b c (ただし、a、b、c、x、y、zは原子
%で表した組成)で表され、その組成範囲が20≦a≦
70、10≦b≦40、15≦c≦60、a+b+c=
100、0≦x<100、0≦y<100、0≦z<1
00、0≦x+y+z<100である材料からなる第1
の薄膜2と、その上の、組成式Irp Ptq Rur (た
だし、p、q、rは原子%で表した組成)で表され、そ
の組成範囲が0≦p≦100、0≦q≦100、0≦r
≦100、p+q+r=100である材料からなる第2
の薄膜3とからなる薄膜材料を用いる。第2の薄膜3の
膜厚tは3nm≦t≦300nmとする。この下部電極
上にCVD法により誘電体膜4を成膜する。
PROBLEM TO BE SOLVED: To provide a thin film material suitable for use as a material of a lower electrode of a dielectric capacitor, a method of manufacturing the same, a dielectric capacitor using such a thin film material as a material of a lower electrode, and a method of manufacturing the same. provide. SOLUTION: As a material of a lower electrode of a dielectric capacitor, a composition formula Pd a (Rh 100-xyz Pt x Ir y R) is used.
u z ) b O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦
70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b + c =
100, 0 ≦ x <100, 0 ≦ y <100, 0 ≦ z <1
00, the first made of a material satisfying 0 ≦ x + y + z <100
And a composition formula Ir p Pt q R r (where p, q, and r are compositions expressed in atomic%) having a composition range of 0 ≦ p ≦ 100 and 0 ≦ q. ≦ 100, 0 ≦ r
≦ 100, a second made of a material with p + q + r = 100
Is used. The thickness t of the second thin film 3 is set to 3 nm ≦ t ≦ 300 nm. A dielectric film 4 is formed on the lower electrode by a CVD method.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、薄膜材料および
その製造方法ならびに誘電体キャパシタおよびその製造
方法に関し、特に、強誘電体不揮発性メモリその他の半
導体メモリに適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film material and a method for manufacturing the same, and a dielectric capacitor and a method for manufacturing the same, and is particularly suitable for application to a ferroelectric nonvolatile memory and other semiconductor memories.

【0002】[0002]

【従来の技術】半導体メモリに用いる誘電体キャパシタ
の電極材料としては、誘電体膜と電極との界面に電気抵
抗値の高い酸化物層が形成されるのを防止するために、
酸化されにくい白金族に属する金属や、酸化されても導
電性を保持するRuO2 、LaSrCoO3 などの材料
を使用することが提案されている。しかし、誘電体膜を
形成する場合には、通常、600〜800℃の高い温度
で熱処理することが必要であるため、その熱処理の際に
誘電体膜と電極との界面に拡散による劣化層が生成され
たり、スタック型の誘電体キャパシタセルの場合には、
Siプラグ電極と下部電極との界面で相互拡散やSiプ
ラグ電極表面の酸化により界面の接触抵抗が異常に高く
なるなどの問題があった。
2. Description of the Related Art As an electrode material of a dielectric capacitor used for a semiconductor memory, in order to prevent an oxide layer having a high electric resistance value from being formed at an interface between a dielectric film and an electrode,
It has been proposed to use a metal belonging to the platinum group which is hardly oxidized, or a material such as RuO 2 or LaSrCoO 3 which maintains conductivity even when oxidized. However, when forming a dielectric film, it is usually necessary to perform a heat treatment at a high temperature of 600 to 800 ° C., and at the time of the heat treatment, a deteriorated layer due to diffusion is formed at an interface between the dielectric film and the electrode. In the case of generated or stacked dielectric capacitor cells,
There has been a problem that the inter-diffusion at the interface between the Si plug electrode and the lower electrode and the oxidation of the surface of the Si plug electrode cause abnormal increase in contact resistance at the interface.

【0003】本出願人は、この問題を解決するため、特
願平9−110830号において、組成式Pda (Rh
100-x-y-z Ptx Iry Ruz b c (ただし、a、
b、c、x、y、zは原子%で表した組成)で表され、
その組成範囲が20≦a≦70、10≦b≦40、15
≦c≦60、a+b+c=100、0≦x<100、0
≦y<100、0≦z<100、0≦x+y+z<10
0である材料、あるいは、組成式Pda Rhb c (た
だし、a、b、cは原子%で表した組成)で表され、そ
の組成範囲が20≦a≦70、10≦b≦40、15≦
c≦60、a+b+c=100である材料を電極材料に
用いることを提案した。これらの材料を下部電極の材料
に用いれば、スピンコート法やスパッタリング法によ
り、SrBi2 Ta2 9 (SBT)の化学量論組成に
近い組成の薄膜を下部電極上に形成し、これを例えば8
00℃で1時間酸素雰囲気中で熱処理することにより良
好な強誘電体特性を示すSBT膜が得られる。また、こ
のPda (Rh100-x-y-z Ptx Iry Ruz b c
またはPda Rhb c は、PtやIrなどと比較して
反応性プラズマエッチング法によるエッチングレートが
高く、加工性に優れているため、大容量半導体メモリに
不可欠な三次元構造のキャパシタを形成する場合に大き
なメリットを得ることができる。
In order to solve this problem, the present applicant has disclosed in Japanese Patent Application No. 9-110830 the composition formula Pd a (Rh
100-xyz Pt x Ir y Ru z) b O c ( however, a,
b, c, x, y, and z are compositions represented by atomic%)
The composition range is 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15
≦ c ≦ 60, a + b + c = 100, 0 ≦ x <100, 0
≦ y <100, 0 ≦ z <100, 0 ≦ x + y + z <10
0 is a material or composition formula Pd a Rh b O c (however, a, b, c are the composition, expressed in atomic%) is represented by a compositional range 20 ≦ a ≦ 70,10 ≦ b ≦ 40 , 15 ≦
It was proposed to use a material in which c ≦ 60 and a + b + c = 100 as the electrode material. If these materials are used for the material of the lower electrode, a thin film having a composition close to the stoichiometric composition of SrBi 2 Ta 2 O 9 (SBT) is formed on the lower electrode by spin coating or sputtering, and this is formed, for example, by 8
An SBT film exhibiting good ferroelectric characteristics can be obtained by performing a heat treatment at 00 ° C. for 1 hour in an oxygen atmosphere. Also, the Pd a (Rh 100-xyz Pt x Ir y Ru z) b O c
Alternatively, Pd a Rh b O c has a higher etching rate by a reactive plasma etching method than Pt or Ir and is excellent in workability, so that a three-dimensional structure capacitor indispensable for a large capacity semiconductor memory is formed. In this case, great advantages can be obtained.

【0004】[0004]

【発明が解決しようとする課題】ところで、誘電体膜の
形成に化学気相成長(CVD)法を用いることができれ
ば、高い生産性を得ることができ、良好なステップカバ
レッジも得ることができることから、望ましい。しか
し、SBT膜やPb(Zr,Ti)O3 (PZT)膜な
どをCVD法によりPda (Rh100-x-y-z Ptx Ir
y Ruz b c 膜またはPda Rhb c 膜上に成膜
すると、BiやPbだけが表面に異常に析出した表面性
の悪い膜しか得られないという問題があった。
By the way, if the chemical vapor deposition (CVD) method can be used to form the dielectric film, high productivity can be obtained and good step coverage can be obtained. ,desirable. However, an SBT film, a Pb (Zr, Ti) O 3 (PZT) film, or the like is formed on a Pd a (Rh 100-xyz Pt x Ir) by a CVD method.
When y Ru z) b O c film or Pd a Rh b O c deposited on the membrane, only Bi and Pb is poor film give only the abnormally precipitated surface to the surface.

【0005】したがって、この発明の目的は、Pd
a (Rh100-x-y-z Ptx Iry Ruzb c 膜また
はPda Rhb c 膜上にSBT膜やPZT膜などの誘
電体膜を化学気相成長法により成膜する場合に、表面性
の良好な誘電体膜を得ることができる薄膜材料およびそ
の製造方法ならびにそのような薄膜材料を下部電極の材
料に用いた誘電体キャパシタおよびその製造方法を提供
することにある。
Accordingly, an object of the present invention is to provide a Pd
In the case of forming by a (Rh 100-xyz Pt x Ir y Ru z) b O c film or Pd a Rh b O c chemical vapor deposition dielectric film such as SBT film or PZT film on the membrane, It is an object of the present invention to provide a thin film material capable of obtaining a dielectric film having good surface properties and a method of manufacturing the same, and a dielectric capacitor using such a thin film material as a material of a lower electrode and a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく鋭意検討を行った。以下
にその概要について説明する。
Means for Solving the Problems The present inventor has made intensive studies to solve the above-mentioned problems of the prior art. The outline is described below.

【0007】上述のように、Pda (Rh100-x-y-z
x Iry Ruz b c 膜またはPda Rhb c
上にSBT膜やPZT膜などをCVD法により直接成膜
すると、表面性の悪い膜しか得られないが、本発明者が
種々実験を行った結果によると、Pda (Rh
100-x-y-z Ptx Iry Ruz b c 膜またはPda
Rhbc 膜上にIrp Ptq Rur 膜(ただし、p、
q、rは原子%で表した組成、0≦p≦100、0≦q
≦100、0≦r≦100、p+q+r=100)また
はIrp Ptq Rur s 膜(ただし、p、q、r、s
は原子%で表した組成、0≦p≦90、0≦q≦90、
0≦r≦90、0≦s≦10、p+q+r+s=10
0)を設け、その上にCVD法によりSBT膜やPZT
膜などを成膜した場合には、表面性の良好な膜を得るこ
とができる。また、これらのPda (Rh10 0-x-y-z
x Iry Ruz b c 膜およびPda Rhb c
はいずれも、酸素ガスを用いた反応性スパッタリング法
により成膜することにより、良質のものを得ることがで
きる。したがって、誘電体キャパシタの下部電極の材料
にこの積層膜を用いれば、従来技術が有する上述の課題
を解決することができる。さらに、これらのPda (R
100-x-y-z Ptx Iry Ruz b c 膜、Pda
b c 膜、Irp Ptq Rur 膜およびIrp Ptq
Rur s 膜は、反応性プラズマエッチング法などによ
り容易に加工することができることにより、誘電体キャ
パシタの製造上好都合であり、メモリセルのサイズの微
細化に適したスタック型の誘電体キャパシタや、メモリ
セルのサイズのより一層の微細化が可能なペデスタル型
の誘電体キャパシタの実現が可能となる。この発明は、
以上の検討に基づいて案出されたものである。
As described above, Pd a (Rh 100-xyz P
When t x Ir y Ru z) b O c film or Pd a Rh b O c on the membrane and SBT film or PZT film directly deposited by CVD, but only obtained a surface having poor film, the present inventors According to the results of various experiments, Pd a (Rh
100-xyz Pt x Ir y Ru z) b O c film or Pd a
Rh b O c on the membrane Ir p Pt q Ru r film (where, p,
q and r are compositions expressed in atomic%, 0 ≦ p ≦ 100, 0 ≦ q
≦ 100,0 ≦ r ≦ 100, p + q + r = 100) or Ir p Pt q Ru r O s film (where, p, q, r, s
Is a composition represented by atomic%, 0 ≦ p ≦ 90, 0 ≦ q ≦ 90,
0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r + s = 10
0) is provided, and an SBT film or PZT
When a film or the like is formed, a film having good surface properties can be obtained. In addition, these Pd a (Rh 100 -xyz P
Both t x Ir y Ru z) b O c film and Pd a Rh b O c film by depositing by reactive sputtering using oxygen gas, can be obtained of good quality. Therefore, if this laminated film is used as the material of the lower electrode of the dielectric capacitor, the above-described problem of the related art can be solved. Furthermore, these Pd a (R
h 100-xyz Pt x Ir y Ru z) b O c film, Pd a R
h b O c film, Ir p Pt q Ru r film and Ir p Pt q
The Ru r O s film can be easily processed by a reactive plasma etching method or the like, which is convenient for the production of a dielectric capacitor, and a stacked dielectric capacitor suitable for miniaturization of a memory cell. Thus, a pedestal-type dielectric capacitor capable of further miniaturizing the size of a memory cell can be realized. The present invention
It was devised based on the above examination.

【0008】すなわち、上記目的を達成するために、こ
の発明の第1の発明による薄膜材料は、組成式Pd
a (Rh100-x-y-z Ptx Iry Ruz b c (ただ
し、a、b、c、x、y、zは原子%で表した組成)で
表され、その組成範囲が20≦a≦70、10≦b≦4
0、15≦c≦60、a+b+c=100、0≦x<1
00、0≦y<100、0≦z<100、0≦x+y+
z<100である第1の材料からなる第1の薄膜と、第
1の薄膜上の、組成式Irp Ptq Rur (ただし、
p、q、rは原子%で表した組成)で表され、その組成
範囲が0≦p≦100、0≦q≦100、0≦r≦10
0、p+q+r=100である第2の材料からなる第2
の薄膜とからなることを特徴とするものである。
That is, in order to achieve the above object, a thin film material according to the first invention of the present invention has a composition formula of Pd
a (Rh 100-xyz Pt x Ir y Ru z ) b O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦ 70, 10 ≦ b ≦ 4
0, 15 ≦ c ≦ 60, a + b + c = 100, 0 ≦ x <1
00, 0 ≦ y <100, 0 ≦ z <100, 0 ≦ x + y +
first a thin film of a first material which is z <100, the first thin film, the composition formula Ir p Pt q Ru r (where
p, q, and r are compositions represented by atomic%), and their composition ranges are 0 ≦ p ≦ 100, 0 ≦ q ≦ 100, 0 ≦ r ≦ 10
0, a second material made of a second material with p + q + r = 100
And a thin film of

【0009】この発明の第2の発明による薄膜材料は、
組成式Pda (Rh100-x-y-z Ptx Iry Ruz b
c (ただし、a、b、c、x、y、zは原子%で表し
た組成)で表され、その組成範囲が20≦a≦70、1
0≦b≦40、15≦c≦60、a+b+c=100、
0≦x<100、0≦y<100、0≦z<100、0
≦x+y+z<100である第1の材料からなる第1の
薄膜と、第1の薄膜上の、組成式Irp Ptq Rur
s (ただし、p、q、r、sは原子%で表した組成)で
表され、その組成範囲が0≦p≦90、0≦q≦90、
0≦r≦90、0≦s≦10、p+q+r+s=100
である第2の材料からなる第2の薄膜とからなることを
特徴とするものである。
[0009] The thin film material according to the second invention of the present invention comprises:
Composition formula Pd a (Rh 100-xyz Pt x Ir y Ru z) b
O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦ 70, 1
0 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b + c = 100,
0 ≦ x <100, 0 ≦ y <100, 0 ≦ z <100, 0
First a thin film consisting ≦ x + y + z <first material 100, the first thin film, the composition formula Ir p Pt q Ru r O
s (where p, q, r, and s are compositions expressed in atomic%), and the composition range is 0 ≦ p ≦ 90, 0 ≦ q ≦ 90,
0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r + s = 100
And a second thin film made of a second material.

【0010】この発明の第3の発明による薄膜材料は、
組成式Pda Rhb c (ただし、a、b、cは原子%
で表した組成)で表され、その組成範囲が20≦a≦7
0、10≦b≦40、15≦c≦60、a+b+c=1
00である第1の材料からなる第1の薄膜と、第1の薄
膜上の、組成式Irp Ptq Rur (ただし、p、q、
rは原子%で表した組成)で表され、その組成範囲が0
≦p≦100、0≦q≦100、0≦r≦100、p+
q+r=100である第2の材料からなる第2の薄膜と
からなることを特徴とするものである。
[0010] The thin film material according to a third aspect of the present invention comprises:
Formula Pd a Rh b O c (however, a, b, c are atomic%
And the composition range is 20 ≦ a ≦ 7.
0, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b + c = 1
00 first and a thin film made of a first material which is, in the first thin film, the composition formula Ir p Pt q Ru r (however, p, q,
r is a composition expressed in atomic%), and the composition range is 0.
≦ p ≦ 100, 0 ≦ q ≦ 100, 0 ≦ r ≦ 100, p +
and a second thin film made of a second material in which q + r = 100.

【0011】この発明の第4の発明による薄膜材料は、
組成式Pda Rhb c (ただし、a、b、cは原子%
で表した組成)で表され、その組成範囲が20≦a≦7
0、10≦b≦40、15≦c≦60、a+b+c=1
00である第1の材料からなる第1の薄膜と、第1の薄
膜上の、組成式Irp Ptq Rur s (ただし、p、
q、r、sは原子%で表した組成)で表され、その組成
範囲が0≦p≦90、0≦q≦90、0≦r≦90、0
≦s≦10、p+q+r+s=100である第2の材料
からなる第2の薄膜とからなることを特徴とするもので
ある。
[0011] A thin film material according to a fourth aspect of the present invention is:
Formula Pd a Rh b O c (however, a, b, c are atomic%
And the composition range is 20 ≦ a ≦ 7.
0, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b + c = 1
00 first and a thin film made of a first material which is, in the first thin film, the composition formula Ir p Pt q Ru r O s ( although, p,
q, r, and s are compositions represented by atomic%), and the composition ranges are 0 ≦ p ≦ 90, 0 ≦ q ≦ 90, 0 ≦ r ≦ 90, 0
.Ltoreq.s.ltoreq.10, and a second thin film made of a second material satisfying p + q + r + s = 100.

【0012】この発明の第5の発明は、組成式Pd
a (Rh100-x-y-z Ptx Iry Ruz b c (ただ
し、a、b、c、x、y、zは原子%で表した組成)で
表され、その組成範囲が20≦a≦70、10≦b≦4
0、15≦c≦60、a+b+c=100、0≦x<1
00、0≦y<100、0≦z<100、0≦x+y+
z<100である第1の材料からなる第1の薄膜と、第
1の薄膜上の、組成式Irp Ptq Rur (ただし、
p、q、rは原子%で表した組成)で表され、その組成
範囲が0≦p≦100、0≦q≦100、0≦r≦10
0、p+q+r=100である第2の材料からなる第2
の薄膜とからなる薄膜材料の製造方法であって、第1の
薄膜を酸素ガスを用いた反応性スパッタリング法により
形成するようにしたことを特徴とするものである。
A fifth aspect of the present invention is directed to the composition formula Pd
a (Rh 100-xyz Pt x Ir y Ru z ) b O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦ 70, 10 ≦ b ≦ 4
0, 15 ≦ c ≦ 60, a + b + c = 100, 0 ≦ x <1
00, 0 ≦ y <100, 0 ≦ z <100, 0 ≦ x + y +
first a thin film of a first material which is z <100, the first thin film, the composition formula Ir p Pt q Ru r (where
p, q, and r are compositions represented by atomic%), and their composition ranges are 0 ≦ p ≦ 100, 0 ≦ q ≦ 100, 0 ≦ r ≦ 10
0, a second material made of a second material with p + q + r = 100
Wherein the first thin film is formed by a reactive sputtering method using oxygen gas.

【0013】この発明の第6の発明は、組成式Pd
a (Rh100-x-y-z Ptx Iry Ruz b c (ただ
し、a、b、c、x、y、zは原子%で表した組成)で
表され、その組成範囲が20≦a≦70、10≦b≦4
0、15≦c≦60、a+b+c=100、0≦x<1
00、0≦y<100、0≦z<100、0≦x+y+
z<100である第1の材料からなる第1の薄膜と、第
1の薄膜上の、組成式Irp Ptq Rur s (ただ
し、p、q、r、sは原子%で表した組成)で表され、
その組成範囲が0≦p≦90、0≦q≦90、0≦r≦
90、0≦s≦10、p+q+r+s=100である第
2の材料からなる第2の薄膜とからなる薄膜材料の製造
方法であって、第1の薄膜を酸素ガスを用いた反応性ス
パッタリング法により形成するようにしたことを特徴と
するものである。
A sixth aspect of the present invention is directed to a composition of the present invention comprising a composition formula Pd
a (Rh 100-xyz Pt x Ir y Ru z ) b O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦ 70, 10 ≦ b ≦ 4
0, 15 ≦ c ≦ 60, a + b + c = 100, 0 ≦ x <1
00, 0 ≦ y <100, 0 ≦ z <100, 0 ≦ x + y +
a first thin film made of a first material in which z <100, and a composition formula Ir p Pt q R UR O s on the first thin film (where p, q, r, and s are represented by atomic%. Composition)
The composition range is 0 ≦ p ≦ 90, 0 ≦ q ≦ 90, 0 ≦ r ≦
90, 0 ≦ s ≦ 10 and p + q + r + s = 100. A method of manufacturing a thin film material comprising a second thin film of a second material, wherein the first thin film is formed by a reactive sputtering method using oxygen gas. It is characterized in that it is formed.

【0014】この発明の第7の発明は、組成式Pda
b c (ただし、a、b、cは原子%で表した組成)
で表され、その組成範囲が20≦a≦70、10≦b≦
40、15≦c≦60、a+b+c=100である第1
の材料からなる第1の薄膜と、第1の薄膜上の、組成式
Irp Ptq Rur (ただし、p、q、rは原子%で表
した組成)で表され、その組成範囲が0≦p≦100、
0≦q≦100、0≦r≦100、p+q+r=100
である第2の材料からなる第2の薄膜とからなる薄膜材
料の製造方法であって、第1の薄膜を酸素ガスを用いた
反応性スパッタリング法により形成するようにしたこと
を特徴とするものである。
A seventh aspect of the present invention provides a composition comprising a composition formula Pd a R
h b O c (where a composition, expressed a, b, c are in atomic%)
And the composition range is 20 ≦ a ≦ 70, 10 ≦ b ≦
40, 15 ≦ c ≦ 60, the first of which is a + b + c = 100
A first thin film made of the material, the first thin film, the composition formula Ir p Pt q Ru r (however, p, q, r composition expressed in atomic%) is represented by a compositional range 0 ≦ p ≦ 100,
0 ≦ q ≦ 100, 0 ≦ r ≦ 100, p + q + r = 100
A method of manufacturing a thin film material comprising a second thin film made of a second material, wherein the first thin film is formed by a reactive sputtering method using oxygen gas. It is.

【0015】この発明の第8の発明は、組成式Pda
b c (ただし、a、b、cは原子%で表した組成)
で表され、その組成範囲が20≦a≦70、10≦b≦
40、15≦c≦60、a+b+c=100である第1
の材料からなる第1の薄膜と、第1の薄膜上の、組成式
Irp Ptq Rur s (ただし、p、q、r、sは原
子%で表した組成)で表され、その組成範囲が0≦p≦
90、0≦q≦90、0≦r≦90、0≦s≦10、p
+q+r+s=100である第2の材料からなる第2の
薄膜とからなる薄膜材料の製造方法であって、第1の薄
膜を酸素ガスを用いた反応性スパッタリング法により形
成するようにしたことを特徴とするものである。
An eighth aspect of the present invention is directed to a composition of formula Pd a R
h b O c (where a composition, expressed a, b, c are in atomic%)
And the composition range is 20 ≦ a ≦ 70, 10 ≦ b ≦
40, 15 ≦ c ≦ 60, the first of which is a + b + c = 100
A first thin film made of the material, the first thin film, the composition formula Ir p Pt q Ru r O s ( although, p, q, r, s composition expressed in atomic%) is represented by its Composition range 0 ≦ p ≦
90, 0 ≦ q ≦ 90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p
A method for producing a thin film material comprising: a second thin film of a second material wherein + q + r + s = 100, wherein the first thin film is formed by a reactive sputtering method using oxygen gas. It is assumed that.

【0016】この発明の第9の発明による誘電体キャパ
シタは、組成式Pda (Rh100-x-y-z Ptx Iry
z b c (ただし、a、b、c、x、y、zは原子
%で表した組成)で表され、その組成範囲が20≦a≦
70、10≦b≦40、15≦c≦60、a+b+c=
100、0≦x<100、0≦y<100、0≦z<1
00、0≦x+y+z<100である第1の材料からな
る第1の薄膜と、第1の薄膜上の、組成式Irp Ptq
Rur (ただし、p、q、rは原子%で表した組成)で
表され、その組成範囲が0≦p≦100、0≦q≦10
0、0≦r≦100、p+q+r=100である第2の
材料からなる第2の薄膜とからなる薄膜材料で構成され
た下部電極と、下部電極上の誘電体膜と、誘電体膜上の
上部電極とを有することを特徴とするものである。
According to a ninth aspect of the present invention, there is provided a dielectric capacitor having a composition formula of Pd a (Rh 100-xyz Pt x Ir y R
u z ) b O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦
70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b + c =
100, 0 ≦ x <100, 0 ≦ y <100, 0 ≦ z <1
00, a first thin film made of a first material satisfying 0 ≦ x + y + z <100, and a composition formula Ir p Pt q on the first thin film
Ru r (where p, q, and r are compositions expressed in atomic%), and the composition range is 0 ≦ p ≦ 100, 0 ≦ q ≦ 10
A lower electrode made of a thin film material composed of a second thin film made of a second material satisfying 0, 0 ≦ r ≦ 100, and p + q + r = 100; a dielectric film on the lower electrode; And an upper electrode.

【0017】この発明の第10の発明による誘電体キャ
パシタは、組成式Pda (Rh100-x-y-z Ptx Iry
Ruz b c (ただし、a、b、c、x、y、zは原
子%で表した組成)で表され、その組成範囲が20≦a
≦70、10≦b≦40、15≦c≦60、a+b+c
=100、0≦x<100、0≦y<100、0≦z<
100、0≦x+y+z<100である第1の材料から
なる第1の薄膜と、第1の薄膜上の、組成式Irp Pt
q Rur s (ただし、p、q、r、sは原子%で表し
た組成)で表され、その組成範囲が0≦p≦90、0≦
q≦90、0≦r≦90、0≦s≦10、p+q+r+
s=100である第2の材料からなる第2の薄膜とから
なる薄膜材料で構成された下部電極と、下部電極上の誘
電体膜と、誘電体膜上の上部電極とを有することを特徴
とするものである。この発明の第11の発明による誘電
体キャパシタは、組成式Pda Rhb c (ただし、
a、b、cは原子%で表した組成)で表され、その組成
範囲が20≦a≦70、10≦b≦40、15≦c≦6
0、a+b+c=100である第1の材料からなる第1
の薄膜と、第1の薄膜上の、組成式Irp Ptq Rur
(ただし、p、q、rは原子%で表した組成)で表さ
れ、その組成範囲が0≦p≦100、0≦q≦100、
0≦r≦100、p+q+r=100である第2の材料
からなる第2の薄膜とからなる薄膜材料で構成された下
部電極と、下部電極上の誘電体膜と、誘電体膜上の上部
電極とを有することを特徴とするものである。
The dielectric capacitor according to a tenth aspect of the invention, the composition formula Pd a (Rh 100-xyz Pt x Ir y
Ru z ) b O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a
≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b + c
= 100, 0 ≦ x <100, 0 ≦ y <100, 0 ≦ z <
100, a first thin film made of a first material satisfying 0 ≦ x + y + z <100, and a composition formula Ir p Pt on the first thin film
q Ru r O s (although, p, q, r, s composition expressed in atomic%) is represented by a compositional range 0 ≦ p ≦ 90,0 ≦
q ≦ 90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r +
It has a lower electrode made of a thin film material made of a second thin film made of a second material with s = 100, a dielectric film on the lower electrode, and an upper electrode on the dielectric film. It is assumed that. 11th dielectric capacitor according to the invention of the present invention, the composition formula Pd a Rh b O c (where
a, b, and c are compositions represented by atomic%), and their composition ranges are 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, and 15 ≦ c ≦ 6.
0, a + b + c = 100
And thin, the first thin film, the composition formula Ir p Pt q Ru r
(Where p, q, and r are compositions expressed in atomic%), and the composition range is 0 ≦ p ≦ 100, 0 ≦ q ≦ 100,
A lower electrode made of a thin film material composed of a second thin film made of a second material satisfying 0 ≦ r ≦ 100 and p + q + r = 100, a dielectric film on the lower electrode, and an upper electrode on the dielectric film And characterized in that:

【0018】この発明の第12の発明による誘電体キャ
パシタは、組成式Pda Rhb c (ただし、a、b、
cは原子%で表した組成)で表され、その組成範囲が2
0≦a≦70、10≦b≦40、15≦c≦60、a+
b+c=100である第1の材料からなる第1の薄膜
と、第1の薄膜上の、組成式Irp Ptq Rur
s (ただし、p、q、r、sは原子%で表した組成)で
表され、その組成範囲が0≦p≦90、0≦q≦90、
0≦r≦90、0≦s≦10、p+q+r+s=100
である第2の材料からなる第2の薄膜とからなる薄膜材
料で構成された下部電極と、下部電極上の誘電体膜と、
誘電体膜上の上部電極とを有することを特徴とするもの
である。
The dielectric capacitor according to the twelfth aspect of the present invention has a composition formula of Pd a Rh b O c (where a, b,
c is a composition expressed in atomic%), and its composition range is 2
0 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a +
b + first and a thin film of a first material c = 100, the first thin film, the composition formula Ir p Pt q Ru r O
s (where p, q, r, and s are compositions expressed in atomic%), and the composition range is 0 ≦ p ≦ 90, 0 ≦ q ≦ 90,
0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r + s = 100
A lower electrode made of a thin film material made of a second thin film made of a second material, and a dielectric film on the lower electrode;
And an upper electrode on the dielectric film.

【0019】この発明の第13の発明は、組成式Pda
(Rh100-x-y-z Ptx Iry Ruz b c (ただ
し、a、b、c、x、y、zは原子%で表した組成)で
表され、その組成範囲が20≦a≦70、10≦b≦4
0、15≦c≦60、a+b+c=100、0≦x<1
00、0≦y<100、0≦z<100、0≦x+y+
z<100である第1の材料からなる第1の薄膜と、第
1の薄膜上の、組成式Irp Ptq Rur (ただし、
p、q、rは原子%で表した組成)で表され、その組成
範囲が0≦p≦100、0≦q≦100、0≦r≦10
0、p+q+r=100である第2の材料からなる第2
の薄膜とからなる薄膜材料で構成された下部電極と、下
部電極上の誘電体膜と、誘電体膜上の上部電極とを有す
る誘電体キャパシタの製造方法であって、誘電体膜を化
学気相成長法により形成するようにしたことを特徴とす
るものである。
According to a thirteenth aspect of the present invention, a composition formula Pd a
(Rh 100-xyz Pt x Ir y Ru z ) b O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦ 70. , 10 ≦ b ≦ 4
0, 15 ≦ c ≦ 60, a + b + c = 100, 0 ≦ x <1
00, 0 ≦ y <100, 0 ≦ z <100, 0 ≦ x + y +
first a thin film of a first material which is z <100, the first thin film, the composition formula Ir p Pt q Ru r (where
p, q, and r are compositions represented by atomic%), and their composition ranges are 0 ≦ p ≦ 100, 0 ≦ q ≦ 100, 0 ≦ r ≦ 10
0, a second material made of a second material with p + q + r = 100
A method for manufacturing a dielectric capacitor comprising: a lower electrode made of a thin film material composed of a thin film of: a dielectric film on the lower electrode; and an upper electrode on the dielectric film. It is characterized by being formed by a phase growth method.

【0020】この発明の第14の発明は、組成式Pda
(Rh100-x-y-z Ptx Iry Ruz b c (ただ
し、a、b、c、x、y、zは原子%で表した組成)で
表され、その組成範囲が20≦a≦70、10≦b≦4
0、15≦c≦60、a+b+c=100、0≦x<1
00、0≦y<100、0≦z<100、0≦x+y+
z<100である第1の材料からなる第1の薄膜と、第
1の薄膜上の、組成式Irp Ptq Rur s (ただ
し、p、q、r、sは原子%で表した組成)で表され、
その組成範囲が0≦p≦90、0≦q≦90、0≦r≦
90、0≦s≦10、p+q+r+s=100である第
2の材料からなる第2の薄膜とからなる薄膜材料で構成
された下部電極と、下部電極上の誘電体膜と、誘電体膜
上の上部電極とを有する誘電体キャパシタの製造方法で
あって、誘電体膜を化学気相成長法により形成するよう
にしたことを特徴とするものである。
According to a fourteenth aspect of the present invention, a composition formula Pd a
(Rh 100-xyz Pt x Ir y Ru z ) b O c (where a, b, c, x, y, and z are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦ 70. , 10 ≦ b ≦ 4
0, 15 ≦ c ≦ 60, a + b + c = 100, 0 ≦ x <1
00, 0 ≦ y <100, 0 ≦ z <100, 0 ≦ x + y +
a first thin film made of a first material in which z <100, and a composition formula Ir p Pt q R UR O s on the first thin film (where p, q, r, and s are represented by atomic%. Composition)
The composition range is 0 ≦ p ≦ 90, 0 ≦ q ≦ 90, 0 ≦ r ≦
90, a lower electrode made of a thin film material composed of a second thin film made of a second material satisfying 0 ≦ s ≦ 10 and p + q + r + s = 100, a dielectric film on the lower electrode, and a dielectric film on the dielectric film A method for manufacturing a dielectric capacitor having an upper electrode, wherein a dielectric film is formed by a chemical vapor deposition method.

【0021】この発明の第15の発明は、組成式Pda
Rhb c (ただし、a、b、cは原子%で表した組
成)で表され、その組成範囲が20≦a≦70、10≦
b≦40、15≦c≦60、a+b+c=100である
第1の材料からなる第1の薄膜と、第1の薄膜上の、組
成式Irp Ptq Rur (ただし、p、q、rは原子%
で表した組成)で表され、その組成範囲が0≦p≦10
0、0≦q≦100、0≦r≦100、p+q+r=1
00である第2の材料からなる第2の薄膜とからなる薄
膜材料で構成された下部電極と、下部電極上の誘電体膜
と、誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、誘電体膜を化学気相成長法により
形成するようにしたことを特徴とするものである。
According to a fifteenth aspect of the present invention, a composition formula Pd a
Rh b O c (where a, b, and c are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦ 70, 10 ≦
first a thin film of a first material which is b ≦ 40,15 ≦ c ≦ 60, a + b + c = 100, the first thin film, the composition formula Ir p Pt q Ru r (however, p, q, r Is atomic%
And the composition range is 0 ≦ p ≦ 10
0, 0 ≦ q ≦ 100, 0 ≦ r ≦ 100, p + q + r = 1
Manufacturing of a dielectric capacitor having a lower electrode made of a thin film material made of a second thin film made of a second material, a dielectric film on the lower electrode, and an upper electrode on the dielectric film A method, wherein the dielectric film is formed by a chemical vapor deposition method.

【0022】この発明の第16の発明は、組成式Pda
Rhb c (ただし、a、b、cは原子%で表した組
成)で表され、その組成範囲が20≦a≦70、10≦
b≦40、15≦c≦60、a+b+c=100である
第1の材料からなる第1の薄膜と、第1の薄膜上の、組
成式Irp Ptq Rur s (ただし、p、q、r、s
は原子%で表した組成)で表され、その組成範囲が0≦
p≦90、0≦q≦90、0≦r≦90、0≦s≦1
0、p+q+r+s=100である第2の材料からなる
第2の薄膜とからなる薄膜材料で構成された下部電極
と、下部電極上の誘電体膜と、誘電体膜上の上部電極と
を有する誘電体キャパシタの製造方法であって、誘電体
膜を化学気相成長法により形成するようにしたことを特
徴とするものである。
According to a sixteenth aspect of the present invention, a composition formula Pd a
Rh b O c (where a, b, and c are compositions expressed in atomic%), and the composition range is 20 ≦ a ≦ 70, 10 ≦
first a thin film of a first material which is b ≦ 40,15 ≦ c ≦ 60, a + b + c = 100, the first thin film, the composition formula Ir p Pt q Ru r O s ( although, p, q , R, s
Is a composition represented by atomic%), and the composition range is 0 ≦
p ≦ 90, 0 ≦ q ≦ 90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 1
0, p + q + r + s = 100, a dielectric having a lower electrode made of a thin film material made of a second thin film made of a second material, a dielectric film on the lower electrode, and an upper electrode on the dielectric film. A method for manufacturing a body capacitor, wherein a dielectric film is formed by a chemical vapor deposition method.

【0023】この発明において、第1の薄膜を構成す
る、組成式Pda (Rh100-x-y-z Ptx Iry
z b c またはPda Rhb c で表される第1の
材料の組成範囲は、好適には、30≦a≦60、15≦
b≦30、30≦c≦50、a+b+c=100であ
る。
In the present invention, the composition formula Pd a (Rh 100-xyz Pt x Ir y R) constituting the first thin film
u z) b O c or Pd a Rh b O composition range of the first material represented by c is preferably, 30 ≦ a ≦ 60,15 ≦
b ≦ 30, 30 ≦ c ≦ 50, and a + b + c = 100.

【0024】この発明において、組成式Irp Ptq
r またはIrp Ptq Rur sで表される第2の材
料からなる第2の薄膜の膜厚tは、3nmより小さいと
良質のものが得られにくく、化学気相成長法による強誘
電体膜の形成時に表面への異常析出などを抑える効果が
少なくなりすぎ、300nmより大きいと必要以上に膜
厚が大きくなって形成時間が長くなりすぎることから、
好適には、3nm≦t≦300nmであり、より好適に
は、10nm≦t≦100nmである。
In the present invention, the composition formula Ir p Pt q R
u r or Ir p Pt q Ru r O s second thickness t of the thin film made of a second material represented by the difficult to obtain those 3nm smaller and good quality, strong by a chemical vapor deposition method The effect of suppressing abnormal deposition on the surface during the formation of the dielectric film is too small, and if it is larger than 300 nm, the film thickness becomes unnecessarily large and the formation time becomes too long.
Preferably, 3 nm ≦ t ≦ 300 nm, and more preferably, 10 nm ≦ t ≦ 100 nm.

【0025】この発明の第9〜第16の発明において、
誘電体膜の材料としては、典型的には、Bi系層状構造
ペロブスカイト型強誘電体が用いられ、その具体例を挙
げると、組成式Bix (Sr,Ca,Ba)y (Ta,
Nb)2 z (ただし、2.50≧x≧1.70、1.
20≧y≧0.60、z=9±d、1.0≧d≧0)で
表される結晶層を85%以上含む強誘電体(若干のBi
およびTaまたはNbの酸化物や複合酸化物を含有して
もよい)や、組成式Bix Sry Ta2 z (ただし、
2.50≧x≧1.70、1.20≧y≧0.60、z
=9±d、1.0≧d≧0)で表される結晶層を85%
以上含む強誘電体(若干のBiおよびTaまたはNbの
酸化物や複合酸化物を含有してもよい)である。後者の
代表例はSrBi2 Ta2 9 である。誘電体膜の材料
としては、Pb(Zr,Ti)O3 (PZT)で表され
る強誘電体を用いてもよい。これらの強誘電体は、強誘
電体メモリの強誘電体膜材料に用いて好適なものであ
る。誘電体膜の材料としては、(Ba,Sr)TiO3
(BST)で表される高誘電体を用いることもできる。
In the ninth to sixteenth aspects of the present invention,
The dielectric film typically, Bi-based layered perovskite ferroelectric is used, its specific examples, the compositional formula Bi x (Sr, Ca, Ba ) y (Ta,
Nb) 2 O z (where 2.50 ≧ x ≧ 1.70, 1.
Ferroelectric material containing 85% or more of a crystal layer represented by 20 ≧ y ≧ 0.60, z = 9 ± d, 1.0 ≧ d ≧ 0 (some Bi)
And an oxide or a composite oxide of Ta or Nb may be contained), or formula Bi x Sr y Ta 2 O z ( where
2.50 ≧ x ≧ 1.70, 1.20 ≧ y ≧ 0.60, z
= 9 ± d, 1.0 ≧ d ≧ 0) 85%
It is a ferroelectric (including a small amount of Bi and Ta or Nb oxides or composite oxides) containing the above. A typical example of the latter is SrBi 2 Ta 2 O 9 . As a material of the dielectric film, a ferroelectric material represented by Pb (Zr, Ti) O 3 (PZT) may be used. These ferroelectrics are suitable for use as ferroelectric film materials for ferroelectric memories. As a material of the dielectric film, (Ba, Sr) TiO 3
A high dielectric represented by (BST) can also be used.

【0026】この発明の第9〜第12の発明による誘電
体キャパシタを、トランジスタと誘電体キャパシタとか
らなるメモリセルを有する半導体メモリに用いる場合、
高集積化を図るためにトランジスタと誘電体キャパシタ
とを縦方向に並べて配置するときには、下部電極は、典
型的には、トランジスタの拡散層上に設けられたSiま
たはWからなるプラグ上に設けられる。
When the dielectric capacitor according to the ninth to twelfth aspects of the present invention is used in a semiconductor memory having a memory cell including a transistor and a dielectric capacitor,
When a transistor and a dielectric capacitor are arranged side by side in the vertical direction for high integration, the lower electrode is typically provided on a plug made of Si or W provided on a diffusion layer of the transistor. .

【0027】上述のように構成されたこの発明の第1、
第2、第3または第4の発明による薄膜材料によれば、
組成式Pda (Rh100-x-y-z Ptx Iry Ruz b
cまたはPda Rhb c で表される第1の材料から
なる第1の薄膜上に、組成式Irp Ptq Rur または
Irp Ptq Rur s で表される第2の材料からなる
第2の薄膜が設けられているので、誘電体キャパシタの
下部電極の材料にこの薄膜材料を用いることにより、こ
の薄膜材料からなる下部電極上に化学気相成長法により
SBT膜やPZT膜などの誘電体膜を形成する場合、こ
の誘電体膜は組成式Irp Ptq Rur またはIrp
q Rur s で表される第2の材料からなる第2の薄
膜上に形成されることから、これらの誘電体膜の形成に
用いる原料の分解析出プロセスが下部電極をPt、I
r、PtIrなどで形成した場合と同様に正常に進行す
るようになり、これによって誘電体膜の表面への構成元
素の析出などを抑えることができる。
The first aspect of the present invention configured as described above,
According to the thin film material according to the second, third or fourth invention,
Composition formula Pd a (Rh 100-xyz Pt x Ir y Ru z) b
The first first thin film made of a material represented by O c or Pd a Rh b O c, a second represented by the composition formula Ir p Pt q Ru r or Ir p Pt q Ru r O s Since the second thin film made of the material is provided, by using this thin film material as the material of the lower electrode of the dielectric capacitor, the SBT film or the PZT film is formed on the lower electrode made of the thin film material by a chemical vapor deposition method. when forming a dielectric film, such as film, the dielectric film composition formula Ir p Pt q Ru r or Ir p P
t q Ru r O from being formed on the second thin film of a second material which is represented by s, the decomposition deposition process of the raw materials used to form these dielectric film a lower electrode Pt, I
As in the case of forming with r, PtIr, etc., the process proceeds normally, whereby the deposition of constituent elements on the surface of the dielectric film can be suppressed.

【0028】上述のように構成されたこの発明の第5、
第6、第7または第8の発明による薄膜材料の製造方法
によれば、第1の薄膜を酸素ガスを用いた反応性スパッ
タリング法により形成するようにしていることにより、
良好な膜質を得ることができる。
According to the fifth aspect of the present invention configured as described above,
According to the method of manufacturing a thin film material according to the sixth, seventh or eighth aspect, the first thin film is formed by a reactive sputtering method using oxygen gas.
Good film quality can be obtained.

【0029】上述のように構成されたこの発明の第9、
第10、第11または第12の発明による誘電体キャパ
シタによれば、組成式Pda (Rh100-x-y-z Ptx
yRuz b c またはPda Rhb c で表される
第1の材料からなる第1の薄膜と、第1の薄膜上の、組
成式Irp Ptq Rur またはIrp Ptq Rur s
で表される第2の材料からなる第2の薄膜とからなる薄
膜材料で下部電極が構成されていることにより、この下
部電極上に誘電体膜を形成する場合に例えば600〜8
00℃の高い温度で熱処理を行ったときに誘電体膜と下
部電極との界面に拡散による劣化層が生成されたり、ス
タック型の誘電体キャパシタの場合に、Siプラグ電極
と下部電極との界面で相互拡散やSiプラグ電極表面の
酸化により界面の接触抵抗が異常に高くなるなどの問題
を防止することができるとともに、誘電体膜を化学気相
成長法により下部電極上に形成する場合に誘電体膜の表
面への構成元素の析出などを抑えることができる。
The ninth aspect of the present invention configured as described above,
According to the dielectric capacitor of the tenth, eleventh or twelfth aspect, the composition formula Pd a (Rh 100-xyz Pt x I
r y Ru z) b O c or Pd a Rh b O first and the thin film made of a first material expressed by c, of the first thin film, the composition formula Ir p Pt q Ru r or Ir p Pt q Ru r O s
Since the lower electrode is made of a thin film material made of a second thin film made of a second material represented by the following formula, when forming a dielectric film on this lower electrode, for example, 600 to 8
When heat treatment is performed at a high temperature of 00 ° C., a deteriorated layer is generated at the interface between the dielectric film and the lower electrode due to diffusion, or in the case of a stacked dielectric capacitor, the interface between the Si plug electrode and the lower electrode is formed. This prevents problems such as an abnormal increase in contact resistance at the interface due to interdiffusion and oxidation of the Si plug electrode surface, and also reduces the dielectric loss when the dielectric film is formed on the lower electrode by chemical vapor deposition. Precipitation of constituent elements on the surface of the body film can be suppressed.

【0030】上述のように構成されたこの発明の第1
3、第14、第15または第16の発明による誘電体キ
ャパシタの製造方法によれば、誘電体膜を化学気相成長
法により形成するようにしていることにより、誘電体膜
の形成にスピンコート法などを用いた場合に比べて、高
い生産性を得ることができるとともに、良好なステップ
カバレッジを得ることができる。
The first embodiment of the present invention configured as described above
According to the method for manufacturing a dielectric capacitor according to the thirteenth, fourteenth, fifteenth or sixteenth aspect, the dielectric film is formed by chemical vapor deposition, so that the dielectric film is formed by spin coating. As compared with the case where the method or the like is used, high productivity can be obtained, and good step coverage can be obtained.

【0031】[0031]

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0032】図1はこの発明の第1の実施形態による誘
電体キャパシタを示す。図1に示すように、この誘電体
キャパシタにおいては、導電性のSi基板1上に、Pd
0.5Rh0.3 0.2 膜2およびその上のIr膜3からな
る下部電極と、強誘電体膜としてのSBT膜4と、上部
電極としてのPt膜5とが順次積層されている。これら
の膜の膜厚の一例を挙げると、Pd0.5 Rh0.3 0.2
膜2は200nm、Ir膜3は25nm、SBT膜4は
200nm、Pt膜5は200nmである。この誘電体
キャパシタは層間絶縁膜としてのTa2 5 膜6で覆わ
れている。このTa2 5 膜6の膜厚は例えば50nm
である。このTa2 5 膜6のうち上部電極としてのP
t膜5の上の部分にはコンタクトホール6aが設けられ
ている。そして、このコンタクトホール6aを通じて上
部電極としてのPt膜5と接続されるように例えばAl
合金からなる引き出し電極7が設けられている。
FIG. 1 shows a dielectric capacitor according to a first embodiment of the present invention. As shown in FIG. 1, in this dielectric capacitor, Pd is formed on a conductive Si substrate 1.
A lower electrode composed of a 0.5 Rh 0.3 O 0.2 film 2 and an Ir film 3 thereon, an SBT film 4 as a ferroelectric film, and a Pt film 5 as an upper electrode are sequentially laminated. One example of the thickness of these films is Pd 0.5 Rh 0.3 O 0.2
The film 2 is 200 nm, the Ir film 3 is 25 nm, the SBT film 4 is 200 nm, and the Pt film 5 is 200 nm. This dielectric capacitor is covered with a Ta 2 O 5 film 6 as an interlayer insulating film. The thickness of the Ta 2 O 5 film 6 is, for example, 50 nm.
It is. Of the Ta 2 O 5 film 6, P as the upper electrode
A contact hole 6a is provided in a portion above the t film 5. Then, for example, Al is connected to the Pt film 5 as an upper electrode through the contact hole 6a.
An extraction electrode 7 made of an alloy is provided.

【0033】次に、上述のように構成されたこの第1の
実施形態による誘電体キャパシタの製造方法について説
明する。
Next, a method of manufacturing the dielectric capacitor according to the first embodiment configured as described above will be described.

【0034】まず、Si基板1上に例えば反応性スパッ
タリング法によりPd0.5 Rh0.30.2 膜2を成膜す
る。このPd0.5 Rh0.3 0.2 膜2の成膜条件の一例
を挙げると、DCマグネトロンスパッタリング装置を用
い、ターゲットとしては直径100mmのPdターゲッ
ト上に10mm×10mm角のRhチップを複数個置い
たものを用い、スパッタガスとしてはアルゴンおよび酸
素の混合ガスを用い、それらの流量はそれぞれ23SC
CMおよび7SCCM、全圧は1.5mTorrとし、
投入電力はDC0.4A、550Vとし、成膜温度は室
温〜500℃、成膜速度は200nm/13分とする。
次に、Pd0.5 Rh0.3 0.2 膜2上に例えばスパッタ
リング法により通常の条件でIr膜3を成膜する。
First, a Pd 0.5 Rh 0.3 O 0.2 film 2 is formed on a Si substrate 1 by, for example, a reactive sputtering method. As an example of the film forming conditions of the Pd 0.5 Rh 0.3 O 0.2 film 2, a DC magnetron sputtering apparatus is used, and a target in which a plurality of 10 mm × 10 mm square Rh chips are placed on a Pd target having a diameter of 100 mm is used. The sputtering gas used was a mixed gas of argon and oxygen, and their flow rate was 23 SC respectively.
CM and 7SCCM, total pressure is 1.5mTorr,
The input power is DC 0.4 A, 550 V, the film forming temperature is room temperature to 500 ° C., and the film forming speed is 200 nm / 13 minutes.
Next, an Ir film 3 is formed on the Pd 0.5 Rh 0.3 O 0.2 film 2 by, for example, a sputtering method under ordinary conditions.

【0035】次に、Ir膜3上に、MOCVD法によ
り、最終的に得るSBT膜4の化学量論組成よりも少し
Biを過剰に含有する例えば膜厚200nmの薄膜を成
膜する。具体的には、Ir膜3まで成膜したSi基板1
を図示省略したMOCVD装置の反応室(成膜室)のサ
セプタ上に設置して400〜650℃の基板温度に加熱
し、保持する。そして、Bi3 (C6 5 3 、Sr
(DPM)2 テトラグリム(tetraglyme) (DPM=ジ
ピバロイルメタネート)およびTa(i−OC3 7
4 DPMの各有機金属原料を所定の組成比に混合したも
のを気化させる。そして、これにより得られるガスをア
ルゴンキャリアガスと混合してそれらの総流量が100
0SCCMになるように設定して反応室の直前で流量1
000SCCMの酸素ガスと混合した後、この混合ガス
を原料ガスとして反応室に導入し、成膜を行う。これに
よって、最終的に得るSBT膜4の化学量論組成よりも
少しBiを過剰に含有する薄膜が成膜される。この場
合、この薄膜は、Pd0.5 Rh0.3 0.2 膜2上に成膜
されるのではなく、Ir膜3上に成膜されるため、この
薄膜の表面に構成元素のBiなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
Next, a thin film having a thickness of, for example, 200 nm containing Bi slightly more than the stoichiometric composition of the finally obtained SBT film 4 is formed on the Ir film 3 by MOCVD. Specifically, the Si substrate 1 formed up to the Ir film 3
Is placed on a susceptor in a reaction chamber (film formation chamber) of an MOCVD apparatus (not shown), and is heated to and maintained at a substrate temperature of 400 to 650 ° C. And Bi 3 (C 6 H 5 ) 3 , Sr
(DPM) 2 tetraglyme (DPM = dipivaloyl methanate) and Ta (i-OC 3 H 7 )
4 DPM is prepared by mixing each of the organometallic raw materials at a predetermined composition ratio. The resulting gas is mixed with an argon carrier gas so that their total flow rate is 100%.
Set to 0 SCCM and set the flow rate to 1 just before the reaction chamber.
After mixing with 2,000 SCCM of oxygen gas, the mixed gas is introduced as a source gas into a reaction chamber to form a film. Thus, a thin film containing Bi slightly more than the stoichiometric composition of the finally obtained SBT film 4 is formed. In this case, since this thin film is formed not on the Pd 0.5 Rh 0.3 O 0.2 film 2 but on the Ir film 3, abnormal deposition of the constituent element Bi or the like on the surface of the thin film. Good surface properties and uniformity can be obtained without generation.

【0036】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば800℃で1時
間熱処理することにより、SBT膜4を得る。このと
き、このSBT膜4の表面性および均一性とも良好に保
持される。
Next, the SBT film 4 is obtained by subjecting the thin film thus formed to a heat treatment at, for example, 800 ° C. for 1 hour in an oxygen atmosphere at normal pressure. At this time, both the surface properties and the uniformity of the SBT film 4 are well maintained.

【0037】次に、このSBT膜4上に例えばスパッタ
リング法により通常の条件でPt膜5を成膜する。
Next, a Pt film 5 is formed on the SBT film 4 by, for example, a sputtering method under ordinary conditions.

【0038】次に、例えば酸素雰囲気中において例えば
800℃で10分間熱処理する。
Next, heat treatment is performed, for example, at 800 ° C. for 10 minutes in an oxygen atmosphere.

【0039】次に、Pd0.5 Rh0.3 0.2 膜2、Ir
膜3、SBT膜4およびPt膜5をエッチングにより誘
電体キャパシタの形状にパターニングした後、例えばC
VD法により全面にTa2 5 膜6を成膜する。
Next, a Pd 0.5 Rh 0.3 O 0.2 film 2, Ir
After patterning the film 3, the SBT film 4 and the Pt film 5 into a shape of a dielectric capacitor by etching, for example,
A Ta 2 O 5 film 6 is formed on the entire surface by the VD method.

【0040】次に、Ta2 5 膜6のうちPt膜5の上
の所定部分をエッチング除去してコンタクトホール6a
を形成する。次に、全面に例えばスパッタリング法によ
りAl合金膜を成膜した後、このAl合金膜をエッチン
グにより所定形状にパターニングして引き出し電極7を
形成する。
Next, a predetermined portion of the Ta 2 O 5 film 6 above the Pt film 5 is removed by etching to form a contact hole 6a.
To form Next, after an Al alloy film is formed on the entire surface by, for example, a sputtering method, the Al alloy film is patterned into a predetermined shape by etching to form a lead electrode 7.

【0041】以上の工程により、図1に示す目的とする
誘電体キャパシタが製造される。
Through the above steps, the intended dielectric capacitor shown in FIG. 1 is manufactured.

【0042】以上のようにして製造された誘電体キャパ
シタのSi基板1と引き出し電極7との間に電圧を印加
して分極(P)−電圧(V)ヒステリシスを測定した結
果を図2に示す。図2から明らかなように、強誘電体メ
モリで重要な誘電分極値(残留分極値)2Pr =18.
5μC/cm2 、抗電力2Ec =92kV/cmの値が
得られた。これらの2Pr および2Ec の値はSBT膜
4を用いた誘電体キャパシタとしては良好な値であり、
これがSi基板1を通した測定で得られた。
FIG. 2 shows the result of measuring the polarization (P) -voltage (V) hysteresis by applying a voltage between the Si substrate 1 and the extraction electrode 7 of the dielectric capacitor manufactured as described above. . As apparent from FIG. 2, the dielectric polarization value (remanent polarization value) 2P r = 18.
A value of 5 μC / cm 2 and a coercive power of 2E c = 92 kV / cm were obtained. The values of these 2P r and 2E c are good value as a dielectric capacitor using the SBT film 4,
This was obtained by measurement through the Si substrate 1.

【0043】図3は、SBT膜4を形成するために行う
1回目の熱処理の温度とPt膜5の成膜後に行う2回目
の熱処理の温度とを等しくし、2Pr および2Ec の熱
処理温度依存性を測定した結果を示す。ただし、1回目
の熱処理の時間は1時間、2回目の熱処理の時間は10
分である。図3より、2Pr は熱処理温度が高いほど大
きくる傾向を示すが、2Ec は熱処理温度によってあま
り変化しないことがわかる。
FIG. 3 shows that the temperature of the first heat treatment performed to form the SBT film 4 is made equal to the temperature of the second heat treatment performed after the formation of the Pt film 5, and the heat treatment temperatures of 2P r and 2E c are set. The result of having measured the dependence is shown. However, the time for the first heat treatment was 1 hour, and the time for the second heat treatment was 10 hours.
Minutes. From FIG 3, 2P r is a tendency come magnitude higher heat treatment temperatures, 2E c it can be seen that not much changed by the thermal treatment temperature.

【0044】以上のように、この第1の実施形態によれ
ば、誘電体キャパシタの下部電極をPd0.5 Rh0.3
0.2 膜2およびその上のIr膜3により構成しているの
で、SBT膜4の成膜法としてMOCVD法を用いて
も、この下部電極上に表面性および均一性の良好なSB
T膜4を形成することができ、これによって特性の良好
な誘電体キャパシタを実現することができる。また、S
BT膜4の成膜にMOCVD法を用いることができるこ
とから、生産性を高くすることができるとともに、良好
なステップカバレッジを得ることができることにより微
細な誘電体キャパシタを形成することが可能となり、高
集積の強誘電体不揮発性メモリの製造が可能となる。
As described above, according to the first embodiment, the lower electrode of the dielectric capacitor is formed of Pd 0.5 Rh 0.3 O
Since the SBT film 4 is formed by the 0.2 film 2 and the Ir film 3 thereon, even if the SBT film 4 is formed by the MOCVD method, the SB electrode having good surface properties and uniformity is formed on the lower electrode.
The T film 4 can be formed, thereby realizing a dielectric capacitor having excellent characteristics. Also, S
Since the MOCVD method can be used to form the BT film 4, the productivity can be increased, and a fine dielectric capacitor can be formed by obtaining good step coverage. An integrated ferroelectric nonvolatile memory can be manufactured.

【0045】図4はこの発明の第2の実施形態による誘
電体キャパシタを示す。図4に示すように、この誘電体
キャパシタにおいては、導電性のSi基板11上に、P
0.5 Rh0.3 0.2 膜12およびその上のPt膜13
からなる下部電極と、強誘電体膜としてのSBT膜14
と、上部電極としてのPt膜15とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Pd0.5 Rh
0.3 0.2 膜12は200nm、Pt膜13は50n
m、SBT膜14は200nm、Pt膜15は100n
mである。この誘電体キャパシタは層間絶縁膜としての
Ta2 5 膜16で覆われている。このTa2 5 膜1
6の膜厚は例えば50nmである。このTa2 5 膜1
6のうち上部電極としてのPt膜15の上の部分にはコ
ンタクトホール16aが設けられている。そして、この
コンタクトホール16aを通じて上部電極としてのPt
膜15と接続されるように例えばAl合金からなる引き
出し電極17が設けられている。
FIG. 4 shows a dielectric capacitor according to a second embodiment of the present invention. As shown in FIG. 4, in this dielectric capacitor, P
d 0.5 Rh 0.3 O 0.2 film 12 and Pt film 13 thereon
Electrode consisting of: and an SBT film 14 as a ferroelectric film
And a Pt film 15 as an upper electrode are sequentially laminated. One example of the thickness of these films is Pd 0.5 Rh
The 0.3 O 0.2 film 12 is 200 nm, and the Pt film 13 is 50 n
m, the SBT film 14 is 200 nm, and the Pt film 15 is 100 n
m. This dielectric capacitor is covered with a Ta 2 O 5 film 16 as an interlayer insulating film. This Ta 2 O 5 film 1
6 is, for example, 50 nm. This Ta 2 O 5 film 1
6, a contact hole 16a is provided in a portion above the Pt film 15 as an upper electrode. Then, Pt as an upper electrode is formed through the contact hole 16a.
An extraction electrode 17 made of, for example, an Al alloy is provided so as to be connected to the film 15.

【0046】次に、上述のように構成されたこの第2の
実施形態による誘電体キャパシタの製造方法について説
明する。
Next, a description will be given of a method of manufacturing the dielectric capacitor according to the second embodiment configured as described above.

【0047】まず、Si基板11上に例えば反応性スパ
ッタリング法によりPd0.5 Rh0.3 0.2 膜12を成
膜する。このPd0.5 Rh0.3 0.2 膜12の成膜条件
は第1の実施形態と同様である。次に、Pd0.5 Rh
0.3 0.2 膜12上に例えばスパッタリング法により通
常の条件でPt膜13を成膜する。
First, a Pd 0.5 Rh 0.3 O 0.2 film 12 is formed on a Si substrate 11 by, for example, a reactive sputtering method. The conditions for forming the Pd 0.5 Rh 0.3 O 0.2 film 12 are the same as in the first embodiment. Next, Pd 0.5 Rh
A Pt film 13 is formed on the 0.3 O 0.2 film 12 by, for example, a sputtering method under normal conditions.

【0048】次に、Pt膜13上に、MOCVD法によ
り、最終的に得るSBT膜14の化学量論組成よりも少
しBiを過剰に含有する例えば膜厚200nmの薄膜を
成膜する。具体的には、Pt膜13まで成膜したSi基
板11を図示省略したMOCVD装置の反応室のサセプ
タ上に設置して400〜650℃の基板温度に加熱し、
保持する。そして、Bi3 (C6 5 3 、Sr(DP
M)2 テトラグリムおよびTa(i−OC3 7 4
PMの各有機金属原料を所定の組成比に混合したものを
気化させる。そして、これにより得られるガスをアルゴ
ンキャリアガスと混合してそれらの総流量が1000S
CCMになるように設定して反応室の直前で流量100
0SCCMの酸素ガスと混合した後、この混合ガスを原
料ガスとして反応室に導入し、成膜を行う。これによっ
て、最終的に得るSBT膜14の化学量論組成よりも少
しBiを過剰に含有する薄膜が成膜される。この場合、
この薄膜は、Pd0.5 Rh0.3 0.2 膜12上に成膜さ
れるのではなく、Pt膜13上に成膜されるため、この
薄膜の表面に構成元素のBiなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
Next, on the Pt film 13, a thin film having a thickness of, for example, 200 nm containing Bi slightly more than the stoichiometric composition of the finally obtained SBT film 14 is formed by MOCVD. Specifically, the Si substrate 11 formed up to the Pt film 13 is placed on a susceptor in a reaction chamber of a MOCVD apparatus (not shown) and heated to a substrate temperature of 400 to 650 ° C.
Hold. Then, Bi 3 (C 6 H 5 ) 3 , Sr (DP
M) 2 tetraglyme, and Ta (i-OC 3 H 7 ) 4 D
A mixture of each organometallic raw material of PM at a predetermined composition ratio is vaporized. Then, the resulting gas is mixed with an argon carrier gas so that their total flow rate is 1000 S
Set to CCM and set the flow rate to 100 just before the reaction chamber.
After mixing with 0 SCCM oxygen gas, the mixed gas is introduced into a reaction chamber as a source gas to form a film. As a result, a thin film containing Bi slightly more than the stoichiometric composition of the finally obtained SBT film 14 is formed. in this case,
Since this thin film is formed not on the Pd 0.5 Rh 0.3 O 0.2 film 12 but on the Pt film 13, abnormal deposition such as Bi of a constituent element may occur on the surface of the thin film. And good surface properties and uniformity can be obtained.

【0049】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば800℃で30
分間熱処理することにより、SBT膜14を得る。この
とき、このSBT膜14の表面性および均一性とも良好
に保持される。
Next, the thin film formed as described above is placed, for example, at 800.degree.
The SBT film 14 is obtained by performing a heat treatment for minutes. At this time, both the surface properties and the uniformity of the SBT film 14 are well maintained.

【0050】次に、このSBT膜14上に例えばスパッ
タリング法により通常の条件でPt膜15を成膜する。
Next, a Pt film 15 is formed on the SBT film 14 by, for example, a sputtering method under ordinary conditions.

【0051】次に、例えば酸素雰囲気中において例えば
800℃で10分間熱処理する。
Next, a heat treatment is performed, for example, at 800 ° C. for 10 minutes in an oxygen atmosphere.

【0052】次に、Pd0.5 Rh0.3 0.2 膜12、P
t膜13、SBT膜14およびPt膜15をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばCVD法により全面にTa2 5 膜16を成膜す
る。
Next, the Pd 0.5 Rh 0.3 O 0.2 film 12,
After patterning the t film 13, the SBT film 14 and the Pt film 15 into a shape of a dielectric capacitor by etching,
For example, a Ta 2 O 5 film 16 is formed on the entire surface by a CVD method.

【0053】次に、Ta2 5 膜16のうちPt膜15
の上の所定部分をエッチング除去してコンタクトホール
16aを形成する。次に、全面に例えばスパッタリング
法によりAl合金膜を成膜した後、このAl合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極17を形成する。
Next, the Pt film 15 of the Ta 2 O 5 film 16
The contact hole 16a is formed by etching away a predetermined portion of the contact hole 16a. Next, after forming an Al alloy film on the entire surface by, for example, a sputtering method, the Al alloy film is patterned into a predetermined shape by etching to form a lead electrode 17.

【0054】以上の工程により、図4に示す目的とする
誘電体キャパシタが製造される。
Through the above steps, the intended dielectric capacitor shown in FIG. 4 is manufactured.

【0055】以上のようにして製造された誘電体キャパ
シタのSi基板11と引き出し電極17との間に電圧を
印加してP−Vヒステリシスを測定した結果、2Pr
よび2Ec ともSBT膜14を用いた誘電体キャパシタ
として良好な値が得られた。
Result of measuring a P-V hysteresis by applying a voltage between the [0055] Si substrate 11 of the above so-produced dielectric capacitor and the extraction electrode 17, the SBT film 14 with 2P r and 2E c Good values were obtained for the dielectric capacitors used.

【0056】この第2の実施形態によれば、第1の実施
形態と同様な利点を得ることができる。
According to the second embodiment, the same advantages as those of the first embodiment can be obtained.

【0057】図5はこの発明の第3の実施形態による誘
電体キャパシタを示す。図5に示すように、この誘電体
キャパシタにおいては、導電性のSi基板21上に、P
0.5 Rh0.3 0.2 膜22およびその上のIr膜23
からなる下部電極と、強誘電体膜としてのSBT膜24
と、上部電極としてのIr膜25とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Pd0.5 Rh
0.3 0.2 膜22は200nm、Ir膜23は50n
m、SBT膜24は200nm、Ir膜25は100n
mである。この誘電体キャパシタは層間絶縁膜としての
Ta2 5 膜26で覆われている。このTa2 5 膜2
6の膜厚は例えば50nmである。このTa2 5 膜2
6のうち上部電極としてのIr膜25の上の部分にはコ
ンタクトホール26aが設けられている。そして、この
コンタクトホール26aを通じて上部電極としてのIr
膜25と接続されるように例えばAl合金からなる引き
出し電極27が設けられている。
FIG. 5 shows a dielectric capacitor according to a third embodiment of the present invention. As shown in FIG. 5, in this dielectric capacitor, P
d 0.5 Rh 0.3 O 0.2 film 22 and Ir film 23 thereon
Electrode consisting of: and an SBT film 24 as a ferroelectric film
And an Ir film 25 as an upper electrode are sequentially laminated. One example of the thickness of these films is Pd 0.5 Rh
The 0.3 O 0.2 film 22 is 200 nm, and the Ir film 23 is 50 n.
m, SBT film 24 is 200 nm, Ir film 25 is 100 n
m. This dielectric capacitor is covered with a Ta 2 O 5 film 26 as an interlayer insulating film. This Ta 2 O 5 film 2
6 is, for example, 50 nm. This Ta 2 O 5 film 2
6, a contact hole 26a is provided in a portion above the Ir film 25 as an upper electrode. Then, Ir as an upper electrode is formed through the contact hole 26a.
An extraction electrode 27 made of, for example, an Al alloy is provided so as to be connected to the film 25.

【0058】次に、上述のように構成されたこの第3の
実施形態による誘電体キャパシタの製造方法について説
明する。
Next, a method of manufacturing the dielectric capacitor according to the third embodiment having the above-described structure will be described.

【0059】まず、Si基板21上に例えば反応性スパ
ッタリング法によりPd0.5 Rh0.3 0.2 膜22を成
膜する。このPd0.5 Rh0.3 0.2 膜22の成膜条件
は第1の実施形態と同様である。次に、Pd0.5 Rh
0.3 0.2 膜22上に例えばスパッタリング法により通
常の条件でIr膜23を成膜する。
First, a Pd 0.5 Rh 0.3 O 0.2 film 22 is formed on a Si substrate 21 by, for example, a reactive sputtering method. The conditions for forming the Pd 0.5 Rh 0.3 O 0.2 film 22 are the same as in the first embodiment. Next, Pd 0.5 Rh
An Ir film 23 is formed on the 0.3 O 0.2 film 22 by, for example, a sputtering method under ordinary conditions.

【0060】次に、Ir膜23上に、MOCVD法によ
り、最終的に得るSBT膜24の化学量論組成よりも少
しBiを過剰に含有する例えば膜厚200nmの薄膜を
成膜する。具体的には、Ir膜23まで成膜したSi基
板21を図示省略したMOCVD装置の反応室のサセプ
タ上に設置して400〜650℃の基板温度に加熱し、
保持する。そして、Bi3 (C6 5 3 、Sr(DP
M)2 テトラグリムおよびTa(i−OC3 7 4
PMの各有機金属原料を所定の組成比に混合したものを
気化させる。そして、これにより得られるガスをアルゴ
ンキャリアガスと混合してそれらの総流量が1000S
CCMになるように設定して反応室の直前で流量100
0SCCMの酸素ガスと混合した後、この混合ガスを原
料ガスとして反応室に導入し、成膜を行う。これによっ
て、最終的に得るSBT膜24の化学量論組成よりも少
しBiを過剰に含有する薄膜が成膜される。この場合、
この薄膜は、Pd0.5 Rh0.3 0.2 膜22上に成膜さ
れるのではなく、Ir膜23上に成膜されるため、この
薄膜の表面に構成元素のBiなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
Next, a thin film having a thickness of, for example, 200 nm containing Bi slightly more than the stoichiometric composition of the finally obtained SBT film 24 is formed on the Ir film 23 by MOCVD. Specifically, the Si substrate 21 formed up to the Ir film 23 is placed on a susceptor in a reaction chamber of a MOCVD apparatus (not shown) and heated to a substrate temperature of 400 to 650 ° C.
Hold. Then, Bi 3 (C 6 H 5 ) 3 , Sr (DP
M) 2 tetraglyme, and Ta (i-OC 3 H 7 ) 4 D
A mixture of each organometallic raw material of PM at a predetermined composition ratio is vaporized. Then, the resulting gas is mixed with an argon carrier gas so that their total flow rate is 1000 S
Set to CCM and set the flow rate to 100 just before the reaction chamber.
After mixing with 0 SCCM oxygen gas, the mixed gas is introduced into a reaction chamber as a source gas to form a film. As a result, a thin film containing Bi slightly more than the stoichiometric composition of the finally obtained SBT film 24 is formed. in this case,
Since this thin film is formed not on the Pd 0.5 Rh 0.3 O 0.2 film 22 but on the Ir film 23, abnormal deposition of the constituent element Bi or the like may occur on the surface of the thin film. And good surface properties and uniformity can be obtained.

【0061】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば800℃で1時
間熱処理することにより、SBT膜24を得る。このと
き、このSBT膜24の表面性および均一性とも良好に
保持される。
Next, the SBT film 24 is obtained by subjecting the thin film thus formed to a heat treatment, for example, at 800 ° C. for 1 hour in an oxygen atmosphere at normal pressure. At this time, the surface properties and uniformity of the SBT film 24 are well maintained.

【0062】次に、このSBT膜24上に例えばスパッ
タリング法により通常の条件でIr膜25を成膜する。
Next, an Ir film 25 is formed on the SBT film 24 by, for example, a sputtering method under ordinary conditions.

【0063】次に、例えば酸素雰囲気中において例えば
700℃で10分間熱処理する。
Next, heat treatment is performed, for example, at 700 ° C. for 10 minutes in an oxygen atmosphere, for example.

【0064】次に、Pd0.5 Rh0.3 0.2 膜22、I
r膜23、SBT膜24およびIr膜25をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばCVD法により全面にTa2 5 膜26を成膜す
る。
Next, the Pd 0.5 Rh 0.3 O 0.2 film 22, I
After patterning the r film 23, the SBT film 24 and the Ir film 25 into a shape of a dielectric capacitor by etching,
For example, a Ta 2 O 5 film 26 is formed on the entire surface by a CVD method.

【0065】次に、Ta2 5 膜26のうちIr膜25
の上の所定部分をエッチング除去してコンタクトホール
26aを形成する。次に、全面に例えばスパッタリング
法によりAl合金膜を成膜した後、このAl合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極27を形成する。
Next, the Ir film 25 of the Ta 2 O 5 film 26
The contact hole 26a is formed by etching and removing a predetermined portion of the contact hole 26a. Next, an Al alloy film is formed on the entire surface by, for example, a sputtering method, and then the Al alloy film is patterned into a predetermined shape by etching to form a lead electrode 27.

【0066】以上の工程により、図5に示す目的とする
誘電体キャパシタが製造される。
Through the above steps, the intended dielectric capacitor shown in FIG. 5 is manufactured.

【0067】以上のようにして製造された誘電体キャパ
シタのSi基板21と引き出し電極27との間に電圧を
印加してP−Vヒステリシスを測定した結果、2Pr
よび2Ec ともSBT膜24を用いた誘電体キャパシタ
として良好な値が得られた。
[0067] The above manner results of measuring a P-V hysteresis by applying a voltage between the Si substrate 21 and the extraction electrode 27 of the manufactured dielectric capacitor, the SBT film 24 with 2P r and 2E c Good values were obtained for the dielectric capacitors used.

【0068】この第3の実施形態によれば、第1の実施
形態と同様な利点を得ることができる。
According to the third embodiment, the same advantages as in the first embodiment can be obtained.

【0069】図6はこの発明の第4の実施形態による誘
電体キャパシタを示す。図6に示すように、この誘電体
キャパシタにおいては、導電性のSi基板31上に、P
0.5 Rh0.3 0.2 膜32およびその上のIr0.5
0.5 膜33からなる下部電極と、強誘電体膜としての
SBT膜34と、上部電極としてのIr膜35とが順次
積層されている。これらの膜の膜厚の一例を挙げると、
Pd0.5 Rh0.3 0.2 膜32は200nm、Ir0.5
Pt0.5 膜33は100nm、SBT膜34は200n
m、Ir膜35は100nmである。この誘電体キャパ
シタは層間絶縁膜としてのTa2 5 膜36で覆われて
いる。このTa2 5 膜36の膜厚は例えば50nmで
ある。このTa2 5 膜36のうち上部電極としてのI
r膜35の上の部分にはコンタクトホール36aが設け
られている。そして、このコンタクトホール36aを通
じて上部電極としてのIr膜35と接続されるように例
えばAl合金からなる引き出し電極37が設けられてい
る。
FIG. 6 shows a dielectric capacitor according to a fourth embodiment of the present invention. As shown in FIG. 6, in this dielectric capacitor, P
d 0.5 Rh 0.3 O 0.2 film 32 and Ir 0.5 P thereon
a lower electrode consisting of t 0.5 film 33, the SBT film 34 as a ferroelectric film, and the Ir film 35 as an upper electrode are sequentially stacked. To give an example of the thickness of these films,
Pd 0.5 Rh 0.3 O 0.2 film 32 is 200 nm, Ir 0.5
The Pt 0.5 film 33 is 100 nm, and the SBT film 34 is 200 nm.
The thickness of the m, Ir film 35 is 100 nm. This dielectric capacitor is covered with a Ta 2 O 5 film 36 as an interlayer insulating film. The thickness of the Ta 2 O 5 film 36 is, for example, 50 nm. Of the Ta 2 O 5 film 36, I as the upper electrode
A contact hole 36a is provided in a portion above the r film 35. An extraction electrode 37 made of, for example, an Al alloy is provided so as to be connected to the Ir film 35 as an upper electrode through the contact hole 36a.

【0070】次に、上述のように構成されたこの第4の
実施形態による誘電体キャパシタの製造方法について説
明する。
Next, a method of manufacturing the dielectric capacitor according to the fourth embodiment having the above-described structure will be described.

【0071】まず、Si基板31上に例えば反応性スパ
ッタリング法によりPd0.5 Rh0.3 0.2 膜32を成
膜する。このPd0.5 Rh0.3 0.2 膜32の成膜条件
は第1の実施形態と同様である。次に、Pd0.5 Rh
0.3 0.2 膜32上に例えばスパッタリング法により通
常の条件でIr0.5 Pt0.5 膜33を成膜する。
First, a Pd 0.5 Rh 0.3 O 0.2 film 32 is formed on a Si substrate 31 by, for example, a reactive sputtering method. The conditions for forming the Pd 0.5 Rh 0.3 O 0.2 film 32 are the same as in the first embodiment. Next, Pd 0.5 Rh
An Ir 0.5 Pt 0.5 film 33 is formed on the 0.3 O 0.2 film 32 by, for example, a sputtering method under ordinary conditions.

【0072】次に、Ir0.5 Pt0.5 膜33上に、MO
CVD法により、最終的に得るSBT膜34の化学量論
組成よりも少しBiを過剰に含有する例えば膜厚200
nmの薄膜を成膜する。具体的には、Ir0.5 Pt0.5
膜33まで成膜したSi基板31を図示省略したMOC
VD装置の反応室のサセプタ上に設置して400〜65
0℃の基板温度に加熱し、保持する。そして、Bi
3 (C6 5 3 、Sr(DPM)2 テトラグリムおよ
びTa(i−OC3 7 4 DPMの各有機金属原料を
所定の組成比に混合したものを気化させる。そして、こ
れにより得られるガスをアルゴンキャリアガスと混合し
てそれらの総流量が1000SCCMになるように設定
して反応室の直前で流量1000SCCMの酸素ガスと
混合した後、この混合ガスを原料ガスとして反応室に導
入し、成膜を行う。これによって、最終的に得るSBT
膜34の化学量論組成よりも少しBiを過剰に含有する
薄膜が成膜される。この場合、この薄膜は、Pd0.5
0.3 0.2 膜32上に成膜されるのではなく、Ir
0.5 Pt0.5 膜33上に成膜されるため、この薄膜の表
面に構成元素のBiなどの異常析出が生じることがな
く、良好な表面性および均一性を得ることができる。
Next, on the Ir 0.5 Pt 0.5 film 33, the MO
The SBT film 34 finally obtained by the CVD method contains Bi slightly in excess of the stoichiometric composition, for example, a film thickness of 200.
A thin film of nm is formed. Specifically, Ir 0.5 Pt 0.5
MOC in which the Si substrate 31 formed up to the film 33 is not shown.
400-65 by installing on the susceptor in the reaction chamber of the VD device
Heat to and hold at 0 ° C. substrate temperature. And Bi
A mixture of organometallic raw materials of 3 (C 6 H 5 ) 3 , Sr (DPM) 2 tetraglyme and Ta (i-OC 3 H 7 ) 4 DPM at a predetermined composition ratio is vaporized. Then, the obtained gas is mixed with an argon carrier gas, and the total flow rate thereof is set to be 1000 SCCM. The mixed gas is mixed with an oxygen gas having a flow rate of 1000 SCCM immediately before the reaction chamber. The film is introduced into the reaction chamber to form a film. As a result, the finally obtained SBT
A thin film containing Bi slightly more than the stoichiometric composition of the film 34 is formed. In this case, this thin film is composed of Pd 0.5 R
Instead of being formed on the h 0.3 O 0.2 film 32, Ir
Since the film is formed on the 0.5 Pt 0.5 film 33, abnormal surface deposition such as Bi of the constituent element does not occur on the surface of the thin film, and good surface properties and uniformity can be obtained.

【0073】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば800℃で1時
間熱処理することにより、SBT膜34を得る。このと
き、このSBT膜34の表面性および均一性とも良好に
保持される。
Next, the SBT film 34 is obtained by subjecting the thin film thus formed to a heat treatment at, for example, 800 ° C. for 1 hour in an oxygen atmosphere at normal pressure. At this time, the surface properties and uniformity of the SBT film 34 are well maintained.

【0074】次に、このSBT膜34上に例えばスパッ
タリング法により通常の条件でIr膜35を成膜する。
Next, an Ir film 35 is formed on the SBT film 34 by, for example, a sputtering method under ordinary conditions.

【0075】次に、例えば酸素雰囲気中において例えば
700℃で10分間熱処理する。
Next, a heat treatment is performed, for example, at 700 ° C. for 10 minutes in an oxygen atmosphere, for example.

【0076】次に、Pd0.5 Rh0.3 0.2 膜32、I
0.5 Pt0.5 膜33、SBT膜34およびIr膜35
をエッチングにより誘電体キャパシタの形状にパターニ
ングした後、例えばCVD法により全面にTa2 5
36を成膜する。
Next, the Pd 0.5 Rh 0.3 O 0.2 film 32, I
r 0.5 Pt 0.5 film 33, SBT film 34 and Ir film 35
Is patterned into the shape of a dielectric capacitor by etching, and then a Ta 2 O 5 film 36 is formed on the entire surface by, for example, a CVD method.

【0077】次に、Ta2 5 膜36のうちIr膜35
の上の所定部分をエッチング除去してコンタクトホール
36aを形成する。次に、全面に例えばスパッタリング
法によりAl合金膜を成膜した後、このAl合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極37を形成する。
Next, the Ir film 35 of the Ta 2 O 5 film 36
The contact hole 36a is formed by etching and removing a predetermined portion of the contact hole 36a. Next, after forming an Al alloy film on the entire surface by, for example, a sputtering method, the Al alloy film is patterned into a predetermined shape by etching to form a lead electrode 37.

【0078】以上の工程により、図6に示す目的とする
誘電体キャパシタが製造される。
Through the above steps, the intended dielectric capacitor shown in FIG. 6 is manufactured.

【0079】以上のようにして製造された誘電体キャパ
シタのSi基板31と引き出し電極37との間に電圧を
印加してP−Vヒステリシスを測定した結果、2Pr
よび2Ec ともSBT膜34を用いた誘電体キャパシタ
として良好な値が得られた。
[0079] The above manner results of measuring a P-V hysteresis by applying a voltage between the extraction electrode 37 and the Si substrate 31 of the manufactured dielectric capacitor, the SBT film 34 with 2P r and 2E c Good values were obtained for the dielectric capacitors used.

【0080】この第4の実施形態によれば、第1の実施
形態と同様な利点を得ることができる。
According to the fourth embodiment, the same advantages as in the first embodiment can be obtained.

【0081】図7はこの発明の第5の実施形態による誘
電体キャパシタを示す。図7に示すように、この誘電体
キャパシタにおいては、導電性のSi基板41上に、P
0.5 Rh0.3 0.2 膜42およびその上のIr膜43
からなる下部電極と、強誘電体膜としてのPZT膜44
と、上部電極としてのIr膜45とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Pd0.5 Rh
0.3 0.2 膜42は200nm、Ir膜43は50n
m、PZT膜44は200nm、Ir膜45は100n
mである。この誘電体キャパシタは層間絶縁膜としての
TiO2 膜46で覆われている。このTiO2 膜46の
膜厚は例えば100nmである。このTiO2 膜46の
うち上部電極としてのIr膜45の上の部分にはコンタ
クトホール46aが設けられている。そして、このコン
タクトホール46aを通じて上部電極としてのIr膜4
5と接続されるように例えばAl合金からなる引き出し
電極47が設けられている。
FIG. 7 shows a dielectric capacitor according to a fifth embodiment of the present invention. As shown in FIG. 7, in this dielectric capacitor, P
d 0.5 Rh 0.3 O 0.2 film 42 and Ir film 43 thereon
And a PZT film 44 as a ferroelectric film
And an Ir film 45 as an upper electrode are sequentially laminated. One example of the thickness of these films is Pd 0.5 Rh
The 0.3 O 0.2 film 42 is 200 nm, and the Ir film 43 is 50 n.
m, PZT film 44 is 200 nm, Ir film 45 is 100 n
m. This dielectric capacitor is covered with a TiO 2 film 46 as an interlayer insulating film. The thickness of the TiO 2 film 46 is, for example, 100 nm. A contact hole 46a is provided in a portion of the TiO 2 film 46 above the Ir film 45 as an upper electrode. Then, the Ir film 4 as an upper electrode is formed through the contact hole 46a.
An extraction electrode 47 made of, for example, an Al alloy is provided so as to be connected to the fifth electrode 5.

【0082】次に、上述のように構成されたこの第5の
実施形態による誘電体キャパシタの製造方法について説
明する。
Next, a method of manufacturing the dielectric capacitor according to the fifth embodiment having the above-described structure will be described.

【0083】まず、Si基板41上に例えば反応性スパ
ッタリング法によりPd0.5 Rh0.3 0.2 膜42を成
膜する。このPd0.5 Rh0.3 0.2 膜42の成膜条件
は第1の実施形態と同様である。次に、Pd0.5 Rh
0.3 0.2 膜42上に例えばスパッタリング法により通
常の条件でIr膜43を成膜する。
First, a Pd 0.5 Rh 0.3 O 0.2 film 42 is formed on a Si substrate 41 by, for example, a reactive sputtering method. The conditions for forming the Pd 0.5 Rh 0.3 O 0.2 film 42 are the same as those in the first embodiment. Next, Pd 0.5 Rh
An Ir film 43 is formed on the 0.3 O 0.2 film 42 by, for example, a sputtering method under ordinary conditions.

【0084】次に、Ir膜43上に、MOCVD法によ
り、最終的に得るPZT膜44の化学量論組成よりも少
しPbを過剰に含有する例えば膜厚200nmの薄膜を
成膜する。具体的には、Ir膜43まで成膜したSi基
板41を図示省略したMOCVD装置の反応室のサセプ
タ上に設置して400〜650℃の基板温度に加熱し、
保持する。そして、Pb(DPM)2 、Zr(DPM)
2 およびTi(O−iC3 7 2 (DPM)2 の各有
機金属原料を所定の組成比に混合したガスをアルゴンキ
ャリアガスと混合してそれらの総流量が1000SCC
Mになるように設定して反応室の直前で流量1000S
CCMの酸素ガスと混合した後、この混合ガスを原料ガ
スとして反応室に導入し、成膜を行う。これによって、
最終的に得るPZT膜44の化学量論組成よりも少しP
bを過剰に含有する薄膜が成膜される。この場合、この
薄膜は、Pd0.5 Rh0.3 0.2 膜42上に成膜される
のではなく、Ir膜43上に成膜されるため、この薄膜
の表面に構成元素のPbなどの異常析出が生じることが
なく、良好な表面性および均一性を得ることができる。
Next, on the Ir film 43, a thin film having a thickness of, for example, 200 nm containing Pb slightly more than the stoichiometric composition of the finally obtained PZT film 44 is formed by MOCVD. Specifically, the Si substrate 41 formed up to the Ir film 43 is placed on a susceptor in a reaction chamber of a MOCVD apparatus (not shown) and heated to a substrate temperature of 400 to 650 ° C.
Hold. And Pb (DPM) 2 , Zr (DPM)
2 and Ti (O-iC 3 H 7 ) 2 (DPM) total flow rate of each of those organometallic raw materials were mixed in a predetermined composition ratio gas 2 is mixed with argon carrier gas 1000SCC
M and flow rate 1000S just before the reaction chamber
After mixing with oxygen gas of CCM, this mixed gas is introduced into a reaction chamber as a source gas to form a film. by this,
P is slightly less than the stoichiometric composition of the PZT film 44 finally obtained.
A thin film containing excessive b is formed. In this case, since this thin film is formed not on the Pd 0.5 Rh 0.3 O 0.2 film 42 but on the Ir film 43, abnormal deposition of the constituent element Pb or the like on the surface of the thin film. Good surface properties and uniformity can be obtained without generation.

【0085】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば650℃で30
分間熱処理することにより、PZT膜44を得る。この
とき、このPZT膜44の表面性および均一性とも良好
に保持される。
Next, the thin film formed as described above is subjected to, for example, 650 ° C. for 30 minutes in an oxygen atmosphere at normal pressure.
The PZT film 44 is obtained by performing heat treatment for minutes. At this time, the surface properties and uniformity of the PZT film 44 are well maintained.

【0086】次に、このPZT膜44上に例えばスパッ
タリング法により通常の条件でIr膜45を成膜する。
Next, an Ir film 45 is formed on the PZT film 44 by, for example, a sputtering method under ordinary conditions.

【0087】次に、例えば酸素雰囲気中において例えば
600℃で10分間熱処理する。
Next, a heat treatment is performed, for example, at 600 ° C. for 10 minutes in an oxygen atmosphere, for example.

【0088】次に、Pd0.5 Rh0.3 0.2 膜42、I
r膜43、PZT膜44およびIr膜45をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばCVD法により全面にTiO2 膜46を成膜す
る。
Next, the Pd 0.5 Rh 0.3 O 0.2 film 42, I
After patterning the r film 43, the PZT film 44 and the Ir film 45 into a shape of a dielectric capacitor by etching,
For example, a TiO 2 film 46 is formed on the entire surface by a CVD method.

【0089】次に、TiO2 膜46のうちIr膜45の
上の所定部分をエッチング除去してコンタクトホール4
6aを除去する。次に、全面に例えばスパッタリング法
によりAl合金膜を成膜した後、このAl合金膜をエッ
チングにより所定形状にパターニングして引き出し電極
47を形成する。
Next, a predetermined portion of the TiO 2 film 46 above the Ir film 45 is removed by etching to remove the contact hole 4.
6a is removed. Next, after an Al alloy film is formed on the entire surface by, for example, a sputtering method, the Al alloy film is patterned into a predetermined shape by etching to form a lead electrode 47.

【0090】以上の工程により、図7に示す目的とする
誘電体キャパシタが製造される。
Through the above steps, the intended dielectric capacitor shown in FIG. 7 is manufactured.

【0091】以上のようにして製造された誘電体キャパ
シタのSi基板41と引き出し電極47との間に電圧を
印加してP−Vヒステリシスを測定した結果、2Pr
よび2Ec ともPZT膜44を用いた誘電体キャパシタ
として良好な値が得られた。
[0091] The above manner results of measuring a P-V hysteresis by applying a voltage between the Si substrate 41 and the extraction electrode 47 of the manufactured dielectric capacitor, the PZT film 44 with 2P r and 2E c Good values were obtained for the dielectric capacitors used.

【0092】この第5の実施形態によれば、第1の実施
形態と同様な利点を得ることができる。
According to the fifth embodiment, the same advantages as in the first embodiment can be obtained.

【0093】図8はこの発明の第6の実施形態による誘
電体キャパシタを示す。図8に示すように、この誘電体
キャパシタにおいては、導電性のSi基板51上に、P
0.5 Rh0.3 0.2 膜52およびその上のIr0.5
0.5 膜53からなる下部電極と、強誘電体膜としての
BST膜54と、上部電極としてのRu膜55とが順次
積層されている。これらの膜の膜厚の一例を挙げると、
Pd0.5 Rh0.3 0.2 膜52は200nm、Ir0.5
Ru0.5 膜53は30nm、BST膜54は200n
m、Ru膜55は100nmである。この誘電体キャパ
シタは層間絶縁膜としてのSiO2 膜56で覆われてい
る。このSiO2 膜56の膜厚は例えば200nmであ
る。このSiO2 膜56のうち上部電極としてのRu膜
55の上の部分にはコンタクトホール56aが設けられ
ている。そして、このコンタクトホール56aを通じて
上部電極としてのRu膜55と接続されるように例えば
Al合金からなる引き出し電極57が設けられている。
FIG. 8 shows a dielectric capacitor according to a sixth embodiment of the present invention. As shown in FIG. 8, in this dielectric capacitor, P
d 0.5 Rh 0.3 O 0.2 film 52 and Ir 0.5 R thereon
A lower electrode made of a u0.5 film 53, a BST film 54 as a ferroelectric film, and a Ru film 55 as an upper electrode are sequentially stacked. To give an example of the thickness of these films,
The Pd 0.5 Rh 0.3 O 0.2 film 52 is 200 nm, Ir 0.5
The Ru 0.5 film 53 is 30 nm, and the BST film 54 is 200 n
The thickness of the m, Ru film 55 is 100 nm. This dielectric capacitor is covered with an SiO 2 film 56 as an interlayer insulating film. The thickness of the SiO 2 film 56 is, for example, 200 nm. A contact hole 56a is provided in a portion of the SiO 2 film 56 above the Ru film 55 as an upper electrode. An extraction electrode 57 made of, for example, an Al alloy is provided so as to be connected to the Ru film 55 as an upper electrode through the contact hole 56a.

【0094】次に、上述のように構成されたこの第5の
実施形態による誘電体キャパシタの製造方法について説
明する。
Next, a method of manufacturing the dielectric capacitor according to the fifth embodiment configured as described above will be described.

【0095】まず、Si基板51上に例えば反応性スパ
ッタリング法によりPd0.5 Rh0.3 0.2 膜52を成
膜する。このPd0.5 Rh0.3 0.2 膜52の成膜条件
は第1の実施形態と同様である。次に、Pd0.5 Rh
0.3 0.2 膜52上に例えばスパッタリング法により通
常の条件でIr0.5 Ru0.5 膜53を成膜する。
First, a Pd 0.5 Rh 0.3 O 0.2 film 52 is formed on a Si substrate 51 by, for example, a reactive sputtering method. The conditions for forming the Pd 0.5 Rh 0.3 O 0.2 film 52 are the same as those in the first embodiment. Next, Pd 0.5 Rh
An Ir 0.5 Ru 0.5 film 53 is formed on the 0.3 O 0.2 film 52 by, for example, a sputtering method under ordinary conditions.

【0096】次に、Ir0.5 Ru0.5 膜53上に、MO
CVD法により、例えば膜厚200nmのBST膜54
を成膜する。具体的には、Ir0.5 Ru0.5 膜53まで
成膜したSi基板51を図示省略したMOCVD装置の
反応室のサセプタ上に設置して400〜700℃の基板
温度に加熱し、保持する。そして、Ba(DPM)2
Sr(DPM)2 およびTi(i−OC3 7 2 (D
PM)2 の各有機金属原料を所定の組成比に混合したガ
スをアルゴンキャリアガスと混合してそれらの総流量が
1000SCCMになるように設定して反応室の直前で
流量1000SCCMの酸素ガスと混合した後、この混
合ガスを原料ガスとして反応室に導入し、成膜を行う。
これによって、BST膜54が成膜される。この場合、
このBST膜54は、Pd0.5 Rh0.3 0.2 膜52上
に成膜されるのではなく、Ir0.5 Ru0.5 膜53上に
成膜されるため、このBST膜54の表面に構成元素の
Biなどの異常析出が生じることがなく、良好な表面性
および均一性を得ることができる。
Next, on the Ir 0.5 Ru 0.5 film 53, the MO
The BST film 54 having a thickness of, for example, 200 nm is formed by the CVD method.
Is formed. Specifically, the Si substrate 51 formed up to the Ir 0.5 Ru 0.5 film 53 is placed on a susceptor in a reaction chamber of a MOCVD apparatus (not shown), heated to a substrate temperature of 400 to 700 ° C., and held. And Ba (DPM) 2 ,
Sr (DPM) 2 and Ti (i-OC 3 H 7 ) 2 (D
Mixed with the oxygen gas flow rate of 1000SCCM the gas mixed with the organic metal source of PM) 2 in a predetermined composition ratio in the last mixed with argon carrier gas was set such that the total flow rate thereof is 1000SCCM reaction chamber After that, the mixed gas is introduced as a source gas into a reaction chamber to form a film.
Thereby, the BST film 54 is formed. in this case,
Since the BST film 54 is formed not on the Pd 0.5 Rh 0.3 O 0.2 film 52 but on the Ir 0.5 Ru 0.5 film 53, the constituent element Bi or the like is formed on the surface of the BST film 54. No abnormal precipitation occurs, and good surface properties and uniformity can be obtained.

【0097】次に、このようにして成膜されたBST膜
54を例えば常圧の酸素雰囲気中において例えば650
℃で30分間熱処理する。このとき、このBST膜54
の表面性および均一性とも良好に保持される。
Next, the BST film 54 formed as described above is, for example, 650 mm in an oxygen atmosphere at normal pressure.
Heat treat at 30 ° C. for 30 minutes. At this time, the BST film 54
The surface properties and uniformity are maintained well.

【0098】次に、このBST膜54上に例えばスパッ
タリング法により通常の条件でRu膜55を成膜する。
Next, a Ru film 55 is formed on the BST film 54 by, for example, a sputtering method under ordinary conditions.

【0099】次に、例えば酸素雰囲気中において例えば
600℃で10分間熱処理する。
Next, a heat treatment is performed, for example, at 600 ° C. for 10 minutes in an oxygen atmosphere.

【0100】次に、Pd0.5 Rh0.3 0.2 膜52、I
0.5 Ru0.5 膜53、BST膜54およびRu膜55
をエッチングにより誘電体キャパシタの形状にパターニ
ングした後、例えばCVD法により全面にSiO2 膜5
6を成膜する。
Next, the Pd 0.5 Rh 0.3 O 0.2 film 52, I
r 0.5 Ru 0.5 film 53, BST film 54 and Ru film 55
Is patterned into the shape of a dielectric capacitor by etching, and then an SiO 2 film 5
6 is formed.

【0101】次に、SiO2 膜56のうちRu膜55の
上の所定部分をエッチング除去してコンタクトホール5
6aを除去する。次に、全面に例えばスパッタリング法
によりAl合金膜を成膜した後、このAl合金膜をエッ
チングにより所定形状にパターニングして引き出し電極
57を形成する。
Next, a predetermined portion of the SiO 2 film 56 above the Ru film 55 is removed by etching to form a contact hole 5.
6a is removed. Next, after an Al alloy film is formed on the entire surface by, for example, a sputtering method, the Al alloy film is patterned into a predetermined shape by etching to form a lead electrode 57.

【0102】以上の工程により、図8に示す目的とする
誘電体キャパシタが製造される。
Through the above steps, the intended dielectric capacitor shown in FIG. 8 is manufactured.

【0103】以上のようにして製造された誘電体キャパ
シタのSi基板51と引き出し電極57との間に電圧を
印加してP−Vヒステリシスを測定した結果、2Pr
よび2Ec ともBST膜54を用いた誘電体キャパシタ
として良好な値が得られた。
[0103] The above manner results of measuring a P-V hysteresis by applying a voltage between the Si substrate 51 and the extraction electrode 57 of the manufactured dielectric capacitor, the 2P r and 2E c with BST film 54 Good values were obtained for the dielectric capacitors used.

【0104】この第6の実施形態によれば、第1の実施
形態と同様な利点を得ることができる。
According to the sixth embodiment, the same advantages as in the first embodiment can be obtained.

【0105】図9はこの発明の第7の実施形態による強
誘電体不揮発性メモリを示す。この第7の実施形態によ
る強誘電体不揮発性メモリは、メモリセルを構成する誘
電体キャパシタとしてスタック型誘電体キャパシタを用
いたものである。
FIG. 9 shows a ferroelectric nonvolatile memory according to the seventh embodiment of the present invention. The ferroelectric nonvolatile memory according to the seventh embodiment uses a stacked dielectric capacitor as a dielectric capacitor forming a memory cell.

【0106】図9に示すように、この第7の実施形態に
よる強誘電体不揮発性メモリにおいては、p型Si基板
61の表面にSiO2 膜からなるフィールド絶縁膜62
が選択的に設けられ、これによって素子分離が行われて
いる。このフィールド絶縁膜62に囲まれた部分の活性
領域の表面にはSiO2 膜からなるゲート絶縁膜63が
設けられている。符号64はゲート電極を示す。このゲ
ート電極64の側壁にはSiO2 からなるサイドウォー
ルスペーサ65が設けられている。ゲート電極64の両
側の部分におけるp型Si基板61中にはn+ 型のソー
ス領域66およびドレイン領域67が、このゲート電極
64に対して自己整合的に設けられている。これらのゲ
ート電極64、ソース領域66およびドレイン領域67
によりnチャネルMOSトランジスタQが構成されてい
る。この場合、サイドウォールスペーサ65の下方の部
分におけるソース領域66およびドレイン領域67に
は、例えばn- 型の低不純物濃度部66a、67aが設
けられており、このnチャネルMOSトランジスタQは
いわゆるLDD(Lightly Doped Drain)構造を有してい
る。
As shown in FIG. 9, in the ferroelectric nonvolatile memory according to the seventh embodiment, a field insulating film 62 made of a SiO 2 film is formed on the surface of a p-type Si substrate 61.
Are selectively provided, thereby performing element isolation. A gate insulating film 63 made of a SiO 2 film is provided on the surface of the active region surrounded by the field insulating film 62. Reference numeral 64 denotes a gate electrode. Sidewall spacers 65 made of SiO 2 are provided on the side walls of the gate electrode 64. An n + -type source region 66 and a drain region 67 are provided in the p-type Si substrate 61 on both sides of the gate electrode 64 in a self-aligned manner with respect to the gate electrode 64. These gate electrode 64, source region 66 and drain region 67
Form an n-channel MOS transistor Q. In this case, the source region 66 and the drain region 67 below the sidewall spacer 65 are provided with, for example, n -type low impurity concentration portions 66a and 67a, and the n-channel MOS transistor Q is a so-called LDD ( Lightly Doped Drain) structure.

【0107】符号68は例えばホウ素リンシリケートガ
ラス(BPSG)膜のような層間絶縁膜を示す。ソース
領域66の上の所定部分における層間絶縁膜68にはコ
ンタクトホール69が設けられ、このコンタクトホール
69内に多結晶Siプラグ70が埋め込まれている。こ
の多結晶Siプラグ70およびその近傍の層間絶縁膜6
8の上に延在するように、所定形状のPda Rhb c
膜71およびIrp Ptq Rur 膜72が順次積層され
ており、これらのPda Rhb c 膜71およびIrp
Ptq Rur 膜72により下部電極が形成されている。
ここで、PdaRhb c 膜71の組成範囲は20≦a
≦70、10≦b≦40、15≦c≦60、a+b+c
=100であり、Irp Ptq Rur 膜72の組成範囲
は0≦p≦100、0≦q≦100、0≦r≦100、
p+q+r=100である。また、Irp Ptq Rur
膜72の膜厚は3〜300nmである。この下部電極を
構成するIrp Ptq Rur 膜72上には例えばSBT
膜やPZT膜のような強誘電体膜73が積層され、さら
にその上に上部電極を構成するPt膜74が積層されて
いる。Pda Rhb c 膜71およびその上のIrp
q Rur 膜72からなる下部電極と、強誘電体膜73
と、Pt膜74からなる上部電極とによりスタック型の
誘電体キャパシタCが構成されている。そして、nチャ
ネルMOSトランジスタQとこの誘電体キャパシタCと
により、1個のメモリセルが構成されている。
Reference numeral 68 denotes an interlayer insulating film such as a boron phosphorus silicate glass (BPSG) film. A contact hole 69 is provided in the interlayer insulating film 68 at a predetermined portion above the source region 66, and a polycrystalline Si plug 70 is embedded in the contact hole 69. This polycrystalline Si plug 70 and the interlayer insulating film 6 in the vicinity thereof
So as to extend over the 8, of predetermined shape Pd a Rh b O c
Film 71 and the Ir p Pt q Ru r film 72 are sequentially stacked, these Pd a Rh b O c film 71 and Ir p
The lower electrode is formed by Pt q Ru r film 72.
Here, Pd a Rh b O composition range of the c layer 71 is 20 ≦ a
≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b + c
= A 100, Ir p Pt q Ru r composition range of the film 72 is 0 ≦ p ≦ 100,0 ≦ q ≦ 100,0 ≦ r ≦ 100,
p + q + r = 100. In addition, Ir p Pt q Ru r
The thickness of the film 72 is 3 to 300 nm. Ir p Pt q Ru r film 72 on the example SBT constituting the lower electrode
A ferroelectric film 73 such as a film or a PZT film is laminated, and a Pt film 74 constituting an upper electrode is further laminated thereon. Pd a Rh b O c film 71 and Ir p P thereon
a lower electrode made of t q Ru r film 72, ferroelectric film 73
And an upper electrode made of the Pt film 74 constitute a stacked dielectric capacitor C. The n-channel MOS transistor Q and the dielectric capacitor C constitute one memory cell.

【0108】誘電体キャパシタCは、例えばTa2 5
膜からなる層間絶縁膜75で覆われている。nチャネル
MOSトランジスタQのドレイン領域67の上の部分に
おける層間絶縁膜68および層間絶縁膜75にはコンタ
クトホール76が設けられている。また、層間絶縁膜7
5上には例えばAl合金からなる配線電極77が設けら
れている。この配線電極77は、コンタクトホール76
を通じてnチャネルMOSトランジスタQのドレイン領
域67と接続されている。
The dielectric capacitor C is made of, for example, Ta 2 O 5
It is covered with an interlayer insulating film 75 made of a film. A contact hole 76 is provided in interlayer insulating film 68 and interlayer insulating film 75 in a portion above drain region 67 of n-channel MOS transistor Q. Also, the interlayer insulating film 7
A wiring electrode 77 made of, for example, an Al alloy is provided on 5. This wiring electrode 77 is
Is connected to the drain region 67 of the n-channel MOS transistor Q.

【0109】この第7の実施形態によれば、スタック型
の誘電体キャパシタCの下部電極をPda Rhb c
71およびその上のIrp Ptq Rur 膜72により構
成しているので、強誘電体膜73の成膜法としてMOC
VD法を用いても、この下部電極上に表面性および均一
性の良好な強誘電体膜73を成膜することができ、これ
によって特性の良好なスタック型の誘電体キャパシタを
実現することができる。また、強誘電体膜73の形成に
MOCVD法を用いることができることから、高い生産
性を得ることができるとともに、良好なステップカバレ
ッジを得ることができることにより微細なスタック型の
誘電体キャパシタCを形成することが可能となり、高集
積の強誘電体不揮発性メモリの実現が可能となる。
[0109] According to the seventh embodiment, since as a lower electrode of the stacked type dielectric capacitor C by Pd a Rh b O c film 71 and the Ir p Pt q Ru r film 72 thereon MOC as a method of forming the ferroelectric film 73
Even when the VD method is used, the ferroelectric film 73 having good surface properties and uniformity can be formed on the lower electrode, thereby realizing a stacked dielectric capacitor having good characteristics. it can. In addition, since the MOCVD method can be used for forming the ferroelectric film 73, high productivity can be obtained, and fine stack-type dielectric capacitors C can be formed because good step coverage can be obtained. And a highly integrated ferroelectric nonvolatile memory can be realized.

【0110】図10はこの発明の第8の実施形態による
強誘電体不揮発性メモリを示す。この第8の実施形態に
よる強誘電体不揮発性メモリは、メモリセルを構成する
誘電体キャパシタとしてペデスタル型誘電体キャパシタ
を用いたものである。なお、図10においては、図9と
同一または対応する部分に同一の符号を付す。
FIG. 10 shows a ferroelectric nonvolatile memory according to the eighth embodiment of the present invention. The ferroelectric nonvolatile memory according to the eighth embodiment uses a pedestal type dielectric capacitor as a dielectric capacitor constituting a memory cell. In FIG. 10, the same or corresponding parts as those in FIG. 9 are denoted by the same reference numerals.

【0111】図10に示すように、この第8の実施形態
による強誘電体不揮発性メモリにおいては、Pda Rh
b c 膜71が第7の実施形態と比較して厚くかつ狭い
幅に設けられており、このPda Rhb c 膜71の上
面および両側面を覆うようにIrp Ptq Rur 膜72
が設けられている。さらに、このIrp Ptq Rur
72を覆うように強誘電体膜73および上部電極として
のPt膜74が設けられている。その他のことは第7の
実施形態による強誘電体不揮発性メモリと同様であるの
で、説明を省略する。
As shown in FIG. 10, in the ferroelectric nonvolatile memory according to the eighth embodiment, Pd a Rh
b O c film 71 is provided on a comparison to thick and narrow the seventh embodiment, the Pd a Rh b O Ir so as to cover the upper surface and both side surfaces of the c layer 71 p Pt q Ru r film 72
Is provided. Furthermore, it is provided the Ir p Pt q Ru r film Pt film 74 of 72 as a ferroelectric film 73 and the upper electrode so as to cover the. The other points are the same as those of the ferroelectric nonvolatile memory according to the seventh embodiment, and the description is omitted.

【0112】この第8の実施形態によれば、ペデスタル
型の誘電体キャパシタCの下部電極をPda Rhb c
膜71およびその上のIrp Ptq Rur 膜72により
構成しているので、強誘電体膜73の成膜法としてMO
CVD法を用いても、この下部電極上に表面性および均
一性の良好な強誘電体膜73を成膜することができ、こ
れによって特性の良好なペデスタル型の誘電体キャパシ
タを実現することができる。また、強誘電体膜73の形
成にMOCVD法を用いることができることから、高い
生産性を得ることができるとともに、良好なステップカ
バレッジを得ることができることにより微細なペデスタ
ル型誘電体キャパシタCを形成することが可能となり、
より高集積の強誘電体不揮発性メモリの実現が可能とな
る。
According to the eighth embodiment, the lower electrode of the pedestal type dielectric capacitor C is formed of Pd a Rh b O c.
Because it constituted by membranes 71 and Ir p Pt q Ru r film 72 thereon, strength MO as a film forming method of the dielectric film 73
Even when the CVD method is used, the ferroelectric film 73 having good surface properties and uniformity can be formed on the lower electrode, thereby realizing a pedestal type dielectric capacitor having good characteristics. it can. In addition, since the MOCVD method can be used for forming the ferroelectric film 73, high productivity can be obtained, and fine pedestal type dielectric capacitors C can be formed because good step coverage can be obtained. Is possible,
A highly integrated ferroelectric nonvolatile memory can be realized.

【0113】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments, and various modifications based on the technical concept of the present invention are possible.

【0114】例えば、上述の第1〜第8の実施形態にお
いて挙げた数値、構造、有機金属原料、材料、プロセス
などはあくまでも例であり、必要に応じて、これらと異
なる数値、構造、有機金属原料、材料、プロセスなどを
用いてもよい。
For example, the numerical values, structures, organometallic raw materials, materials, processes, and the like described in the first to eighth embodiments are merely examples, and different numerical values, structures, and organic metal materials may be used as necessary. Raw materials, materials, processes, and the like may be used.

【0115】[0115]

【発明の効果】以上述べたように、この発明の第1〜第
8の発明によれば、Pda (Rh100-x-y-z Ptx Ir
y Ruz b c 膜またはPda Rhb c 膜上にSB
T膜やPZT膜などの誘電体膜を化学気相成長法により
成膜する場合に、表面性の良好な誘電体膜を得ることが
できる。
As described above, according to the first to eighth aspects of the present invention, Pd a (Rh 100-xyz Pt x Ir)
y Ru z) b O c film or Pd a Rh b O c SB on the membrane
When a dielectric film such as a T film or a PZT film is formed by a chemical vapor deposition method, a dielectric film having good surface properties can be obtained.

【0116】また、この発明の第9〜第12の発明によ
れば、Pda (Rh100-x-y-z Ptx Iry Ruz b
c 膜またはPda Rhb c 膜上に、SBT膜やPZ
T膜などの誘電体膜を化学気相成長法により成膜する場
合に、表面性の良好な誘電体膜を得ることができ、良好
な特性を有する誘電体キャパシタを実現することができ
る。
[0116] Further, according to the ninth to twelfth invention of the present invention, Pd a (Rh 100-xyz Pt x Ir y Ru z) b
O c film or Pd a Rh b O c on the membrane, SBT film or PZ
When a dielectric film such as a T film is formed by a chemical vapor deposition method, a dielectric film having good surface properties can be obtained, and a dielectric capacitor having good characteristics can be realized.

【0117】また、この発明の第13〜第16の発明に
よれば、Pda (Rh100-x-y-z Ptx Iry Ruz
b c 膜またはPda Rhb c 膜上に、SBT膜やP
ZT膜などの誘電体膜を、良好な表面性を保持しつつ、
高い生産性で形成することができるとともに、良好なス
テップカバレッジを得ることができる。
[0117] Further, according to the thirteenth to the sixteenth invention of the present invention, Pd a (Rh 100-xyz Pt x Ir y Ru z)
b O c film or Pd a Rh b O c on the membrane, SBT film and P
A dielectric film such as a ZT film, while maintaining good surface properties,
It can be formed with high productivity, and good step coverage can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施形態による誘電体キャパ
シタを示す断面図である。
FIG. 1 is a sectional view showing a dielectric capacitor according to a first embodiment of the present invention.

【図2】この発明の第1の実施形態による誘電体キャパ
シタのP−Vヒステリシスを測定した結果を示す略線図
である。
FIG. 2 is a schematic diagram showing a result of measuring PV hysteresis of the dielectric capacitor according to the first embodiment of the present invention.

【図3】この発明の第1の実施形態による誘電体キャパ
シタの2Pr および2Ec の熱処理温度依存性を測定し
た結果を示す略線図である。
3 is a schematic view showing the results of measurement of the heat treatment temperature dependence of the 2P r and 2E c of the dielectric capacitor according to the first embodiment of the present invention.

【図4】この発明の第2の実施形態による誘電体キャパ
シタを示す断面図である。
FIG. 4 is a sectional view showing a dielectric capacitor according to a second embodiment of the present invention.

【図5】この発明の第3の実施形態による誘電体キャパ
シタを示す断面図である。
FIG. 5 is a sectional view showing a dielectric capacitor according to a third embodiment of the present invention.

【図6】この発明の第4の実施形態による誘電体キャパ
シタを示す断面図である。
FIG. 6 is a sectional view showing a dielectric capacitor according to a fourth embodiment of the present invention.

【図7】この発明の第5の実施形態による誘電体キャパ
シタを示す断面図である。
FIG. 7 is a sectional view showing a dielectric capacitor according to a fifth embodiment of the present invention.

【図8】この発明の第6の実施形態による誘電体キャパ
シタを示す断面図である。
FIG. 8 is a sectional view showing a dielectric capacitor according to a sixth embodiment of the present invention.

【図9】この発明の第7の実施形態による強誘電体不揮
発性メモリを示す断面図である。
FIG. 9 is a sectional view showing a ferroelectric nonvolatile memory according to a seventh embodiment;

【図10】この発明の第8の実施形態による強誘電体不
揮発性メモリを示す断面図である。
FIG. 10 is a sectional view showing a ferroelectric nonvolatile memory according to an eighth embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1、11、21、31、41、51・・・Si基板、
2、12、22、32、42、52・・・Pd0.5 Rh
0.3 0.2 膜、3、23、25、35、43、45・・
・Ir膜、4、14、24、34・・・SBT膜、5、
13、15、74・・・Pt膜、6、16、26、36
・・・Ta2 5 膜、33・・・Ir0.5Pt0.5 膜、
44・・・PZT膜、46・・・TiO2 膜、53・・
・Ir0.5Ru0.5 膜、55・・・Ru膜、56・・・
SiO2 膜、71・・・Pda Rhb c 膜、72・・
・Irp Ptq Rur 膜、73・・・強誘電体膜
1, 11, 21, 31, 41, 51 ... Si substrate,
2, 12, 22, 32, 42, 52 ... Pd 0.5 Rh
0.3 O 0.2 film, 3, 23, 25, 35, 43, 45 ...
-Ir film, 4, 14, 24, 34 ... SBT film, 5,
13, 15, 74... Pt film, 6, 16, 26, 36
... Ta 2 O 5 film, 33 ・ ・ ・ Ir 0.5 Pt 0.5 film,
44 ... PZT film, 46 ... TiO 2 film, 53 ...
・ Ir 0.5 Ru 0.5 film, 55 ・ ・ ・ Ru film, 56 ・ ・ ・
SiO 2 film, 71... Pd a Rh b O c film, 72.
· Ir p Pt q Ru r film, 73 ... ferroelectric film

フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 27/108 H01L 29/78 371 21/8242 21/8247 29/788 29/792 (72)発明者 磯辺 千春 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 渡部 浩司 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01L 27/108 H01L 29/78 371 21/8242 21/8247 29/788 29/792 (72) Inventor Chiharu Isobe 6 Kita Shinagawa, Shinagawa-ku, Tokyo 7-35 Chome Sony Corporation (72) Inventor Koji Watanabe 6-7-35 Kita Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation

Claims (48)

【特許請求の範囲】[Claims] 【請求項1】 組成式Pda (Rh100-x-y-z Ptx
y Ruz b c(ただし、a、b、c、x、y、z
は原子%で表した組成)で表され、その組成範囲が20
≦a≦70、10≦b≦40、15≦c≦60、a+b
+c=100、0≦x<100、0≦y<100、0≦
z<100、0≦x+y+z<100である第1の材料
からなる第1の薄膜と、 上記第1の薄膜上の、組成式Irp Ptq Rur (ただ
し、p、q、rは原子%で表した組成)で表され、その
組成範囲が0≦p≦100、0≦q≦100、0≦r≦
100、p+q+r=100である第2の材料からなる
第2の薄膜とからなることを特徴とする薄膜材料。
1. The composition formula Pd a (Rh 100-xyz Pt x I
r y Ru z) b O c ( however, a, b, c, x , y, z
Is a composition expressed in atomic%), and its composition range is 20
≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b
+ C = 100, 0 ≦ x <100, 0 ≦ y <100, 0 ≦
z <a first thin film made of 100,0 ≦ x + y + z <first material 100, the first thin film, the composition formula Ir p Pt q Ru r (however, p, q, r are atomic% And the composition range is 0 ≦ p ≦ 100, 0 ≦ q ≦ 100, 0 ≦ r ≦
100, a second thin film made of a second material having p + q + r = 100.
【請求項2】 上記第1の材料の組成範囲が30≦a≦
60、15≦b≦30、30≦c≦50、a+b+c=
100であることを特徴とする請求項1記載の薄膜材
料。
2. The composition range of the first material is 30 ≦ a ≦
60, 15 ≦ b ≦ 30, 30 ≦ c ≦ 50, a + b + c =
2. The thin film material according to claim 1, wherein the thickness is 100.
【請求項3】 上記第2の薄膜の膜厚tが3nm≦t≦
300nmであることを特徴とする請求項1記載の薄膜
材料。
3. The film thickness t of the second thin film is 3 nm ≦ t ≦
2. The thin film material according to claim 1, wherein the thickness is 300 nm.
【請求項4】 上記第2の薄膜の膜厚tが10nm≦t
≦100nmであることを特徴とする請求項1記載の薄
膜材料。
4. The film thickness t of the second thin film is 10 nm ≦ t.
2. The thin film material according to claim 1, wherein ≤100 nm.
【請求項5】 組成式Pda (Rh100-x-y-z Ptx
y Ruz b c(ただし、a、b、c、x、y、z
は原子%で表した組成)で表され、その組成範囲が20
≦a≦70、10≦b≦40、15≦c≦60、a+b
+c=100、0≦x<100、0≦y<100、0≦
z<100、0≦x+y+z<100である第1の材料
からなる第1の薄膜と、 上記第1の薄膜上の、組成式Irp Ptq Rur
s (ただし、p、q、r、sは原子%で表した組成)で
表され、その組成範囲が0≦p≦90、0≦q≦90、
0≦r≦90、0≦s≦10、p+q+r+s=100
である第2の材料からなる第2の薄膜とからなることを
特徴とする薄膜材料。
5. The composition formula Pd a (Rh 100-xyz Pt x I
r y Ru z) b O c ( however, a, b, c, x , y, z
Is a composition expressed in atomic%), and its composition range is 20
≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a + b
+ C = 100, 0 ≦ x <100, 0 ≦ y <100, 0 ≦
a first thin film made of a first material satisfying z <100 and 0 ≦ x + y + z <100; and a composition formula Ir p Pt q Ru R O on the first thin film.
s (where p, q, r, and s are compositions expressed in atomic%), and the composition range is 0 ≦ p ≦ 90, 0 ≦ q ≦ 90,
0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r + s = 100
And a second thin film made of a second material.
【請求項6】 上記第1の材料の組成範囲が30≦a≦
60、15≦b≦30、30≦c≦50、a+b+c=
100であることを特徴とする請求項5記載の薄膜材
料。
6. The composition range of the first material is 30 ≦ a ≦
60, 15 ≦ b ≦ 30, 30 ≦ c ≦ 50, a + b + c =
The thin film material according to claim 5, wherein the thickness is 100.
【請求項7】 上記第2の薄膜の膜厚tが3nm≦t≦
300nmであることを特徴とする請求項5記載の薄膜
材料。
7. The film thickness t of the second thin film is 3 nm ≦ t ≦
The thin film material according to claim 5, wherein the thickness is 300 nm.
【請求項8】 上記第2の薄膜の膜厚tが10nm≦t
≦100nmであることを特徴とする請求項5記載の薄
膜材料。
8. The film thickness t of the second thin film is 10 nm ≦ t.
The thin film material according to claim 5, wherein ≤ 100 nm.
【請求項9】 組成式Pda Rhb c (ただし、a、
b、cは原子%で表した組成)で表され、その組成範囲
が20≦a≦70、10≦b≦40、15≦c≦60、
a+b+c=100である第1の材料からなる第1の薄
膜と、 上記第1の薄膜上の、組成式Irp Ptq Rur (ただ
し、p、q、rは原子%で表した組成)で表され、その
組成範囲が0≦p≦100、0≦q≦100、0≦r≦
100、p+q+r=100である第2の材料からなる
第2の薄膜とからなることを特徴とする薄膜材料。
9. A composition formula Pd a Rh b O c (where a,
b and c are compositions represented by atomic%), and the composition range is 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60,
first a thin film made of a + b + c = 100 a first material, the first thin film, the composition formula Ir p Pt q Ru r (however, p, q, r composition expressed in atomic%) And the composition range is 0 ≦ p ≦ 100, 0 ≦ q ≦ 100, 0 ≦ r ≦
100, a second thin film made of a second material having p + q + r = 100.
【請求項10】 上記第1の材料の組成範囲が30≦a
≦60、15≦b≦30、30≦c≦50、a+b+c
=100であることを特徴とする請求項9記載の薄膜材
料。
10. The composition range of the first material is 30 ≦ a.
≦ 60, 15 ≦ b ≦ 30, 30 ≦ c ≦ 50, a + b + c
The thin film material according to claim 9, wherein = 100.
【請求項11】 上記第2の薄膜の膜厚tが3nm≦t
≦300nmであることを特徴とする請求項9記載の薄
膜材料。
11. The film thickness t of the second thin film is 3 nm ≦ t.
The thin film material according to claim 9, wherein ≤ 300 nm.
【請求項12】 上記第2の薄膜の膜厚tが10nm≦
t≦100nmであることを特徴とする請求項9記載の
薄膜材料。
12. The film thickness t of the second thin film is 10 nm ≦
10. The thin film material according to claim 9, wherein t ≦ 100 nm.
【請求項13】 組成式Pda Rhb c (ただし、
a、b、cは原子%で表した組成)で表され、その組成
範囲が20≦a≦70、10≦b≦40、15≦c≦6
0、a+b+c=100である第1の材料からなる第1
の薄膜と、 上記第1の薄膜上の、組成式Irp Ptq Rur
s (ただし、p、q、r、sは原子%で表した組成)で
表され、その組成範囲が0≦p≦90、0≦q≦90、
0≦r≦90、0≦s≦10、p+q+r+s=100
である第2の材料からなる第2の薄膜とからなることを
特徴とする薄膜材料。
13. A composition formula Pd a Rh b O c (provided that:
a, b, and c are compositions represented by atomic%), and their composition ranges are 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, and 15 ≦ c ≦ 6.
0, a + b + c = 100
And thin, of the first thin film, the composition formula Ir p Pt q Ru r O
s (where p, q, r, and s are compositions expressed in atomic%), and the composition range is 0 ≦ p ≦ 90, 0 ≦ q ≦ 90,
0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r + s = 100
And a second thin film made of a second material.
【請求項14】 上記第1の材料の組成範囲が30≦a
≦60、15≦b≦30、30≦c≦50、a+b+c
=100であることを特徴とする請求項13記載の薄膜
材料。
14. The composition range of the first material is 30 ≦ a.
≦ 60, 15 ≦ b ≦ 30, 30 ≦ c ≦ 50, a + b + c
14. The thin film material according to claim 13, wherein = 100.
【請求項15】 上記第2の薄膜の膜厚tが3nm≦t
≦300nmであることを特徴とする請求項13記載の
薄膜材料。
15. The film thickness t of the second thin film is 3 nm ≦ t.
14. The thin film material according to claim 13, wherein ≤300 nm.
【請求項16】 上記第2の薄膜の膜厚tが10nm≦
t≦100nmであることを特徴とする請求項13記載
の薄膜材料。
16. The film thickness t of the second thin film is 10 nm ≦ 10 nm.
14. The thin film material according to claim 13, wherein t ≦ 100 nm.
【請求項17】 組成式Pda (Rh100-x-y-z Ptx
Iry Ruz b c (ただし、a、b、c、x、y、
zは原子%で表した組成)で表され、その組成範囲が2
0≦a≦70、10≦b≦40、15≦c≦60、a+
b+c=100、0≦x<100、0≦y<100、0
≦z<100、0≦x+y+z<100である第1の材
料からなる第1の薄膜と、上記第1の薄膜上の、組成式
IrpPtq Rur (ただし、p、q、rは原子%で表
した組成)で表され、その組成範囲が0≦p≦100、
0≦q≦100、0≦r≦100、p+q+r=100
である第2の材料からなる第2の薄膜とからなる薄膜材
料の製造方法であって、 上記第1の薄膜を酸素ガスを用いた反応性スパッタリン
グ法により形成するようにしたことを特徴とする薄膜材
料の製造方法。
17. The composition formula Pd a (Rh 100-xyz Pt x
Ir y Ru z ) b O c (however, a, b, c, x, y,
z is a composition expressed in atomic%), and the composition range is 2
0 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a +
b + c = 100, 0 ≦ x <100, 0 ≦ y <100, 0
First a thin film of a first material which is ≦ z <100,0 ≦ x + y + z <100, said first thin film, the composition formula Ir p Pt q Ru r (however, p, q, r are atoms %, And the composition range is 0 ≦ p ≦ 100,
0 ≦ q ≦ 100, 0 ≦ r ≦ 100, p + q + r = 100
A method of manufacturing a thin film material comprising a second thin film made of a second material, wherein the first thin film is formed by a reactive sputtering method using oxygen gas. Manufacturing method of thin film material.
【請求項18】 組成式Pda (Rh100-x-y-z Ptx
Iry Ruz b c (ただし、a、b、c、x、y、
zは原子%で表した組成)で表され、その組成範囲が2
0≦a≦70、10≦b≦40、15≦c≦60、a+
b+c=100、0≦x<100、0≦y<100、0
≦z<100、0≦x+y+z<100である第1の材
料からなる第1の薄膜と、上記第1の薄膜上の、組成式
IrpPtq Rur s (ただし、p、q、r、sは原
子%で表した組成)で表され、その組成範囲が0≦p≦
90、0≦q≦90、0≦r≦90、0≦s≦10、p
+q+r+s=100である第2の材料からなる第2の
薄膜とからなる薄膜材料の製造方法であって、 上記第1の薄膜を酸素ガスを用いた反応性スパッタリン
グ法により形成するようにしたことを特徴とする薄膜材
料の製造方法。
18. The composition formula Pd a (Rh 100-xyz Pt x
Ir y Ru z ) b O c (however, a, b, c, x, y,
z is a composition expressed in atomic%), and the composition range is 2
0 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a +
b + c = 100, 0 ≦ x <100, 0 ≦ y <100, 0
First a thin film of a first material which is ≦ z <100,0 ≦ x + y + z <100, the first thin film, the composition formula Ir p Pt q Ru r O s ( although, p, q, r , S is a composition expressed in atomic%), and the composition range is 0 ≦ p ≦
90, 0 ≦ q ≦ 90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p
+ Q + r + s = 100. A method of manufacturing a thin film material comprising a second thin film of a second material, wherein the first thin film is formed by a reactive sputtering method using oxygen gas. Characteristic method of manufacturing thin film material.
【請求項19】 組成式Pda Rhb c (ただし、
a、b、cは原子%で表した組成)で表され、その組成
範囲が20≦a≦70、10≦b≦40、15≦c≦6
0、a+b+c=100である第1の材料からなる第1
の薄膜と、上記第1の薄膜上の、組成式Irp Ptq
r (ただし、p、q、rは原子%で表した組成)で表
され、その組成範囲が0≦p≦100、0≦q≦10
0、0≦r≦100、p+q+r=100である第2の
材料からなる第2の薄膜とからなる薄膜材料の製造方法
であって、 上記第1の薄膜を酸素ガスを用いた反応性スパッタリン
グ法により形成するようにしたことを特徴とする薄膜材
料の製造方法。
19. A composition formula Pd a Rh b O c (provided that:
a, b, and c are compositions represented by atomic%), and their composition ranges are 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, and 15 ≦ c ≦ 6.
0, a + b + c = 100
And the composition formula Ir p Pt q R on the first thin film
u r (however, p, q, r composition expressed in atomic%) is represented by a compositional range 0 ≦ p ≦ 100,0 ≦ q ≦ 10
A method for producing a thin film material comprising: a second thin film of a second material satisfying 0, 0 ≦ r ≦ 100, and p + q + r = 100, wherein the first thin film is formed by a reactive sputtering method using oxygen gas. A method for manufacturing a thin film material, characterized by being formed by:
【請求項20】 組成式Pda Rhb c (ただし、
a、b、cは原子%で表した組成)で表され、その組成
範囲が20≦a≦70、10≦b≦40、15≦c≦6
0、a+b+c=100である第1の材料からなる第1
の薄膜と、上記第1の薄膜上の、組成式Irp Ptq
r s (ただし、p、q、r、sは原子%で表した組
成)で表され、その組成範囲が0≦p≦90、0≦q≦
90、0≦r≦90、0≦s≦10、p+q+r+s=
100である第2の材料からなる第2の薄膜とからなる
薄膜材料の製造方法であって、 上記第1の薄膜を酸素ガスを用いた反応性スパッタリン
グ法により形成するようにしたことを特徴とする薄膜材
料の製造方法。
20. A composition formula Pd a Rh b O c (provided that:
a, b, and c are compositions represented by atomic%), and their composition ranges are 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, and 15 ≦ c ≦ 6.
0, a + b + c = 100
And the composition formula Ir p Pt q R on the first thin film
u r O s (although, p, q, r, s composition expressed in atomic%) is represented by a compositional range 0 ≦ p ≦ 90,0 ≦ q ≦
90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r + s =
100. A method for producing a thin film material comprising: a second thin film made of a second material of 100, wherein the first thin film is formed by a reactive sputtering method using oxygen gas. Manufacturing method of thin film material.
【請求項21】 組成式Pda (Rh100-x-y-z Ptx
Iry Ruz b c (ただし、a、b、c、x、y、
zは原子%で表した組成)で表され、その組成範囲が2
0≦a≦70、10≦b≦40、15≦c≦60、a+
b+c=100、0≦x<100、0≦y<100、0
≦z<100、0≦x+y+z<100である第1の材
料からなる第1の薄膜と、上記第1の薄膜上の、組成式
IrpPtq Rur (ただし、p、q、rは原子%で表し
た組成)で表され、その組成範囲が0≦p≦100、0
≦q≦100、0≦r≦100、p+q+r=100で
ある第2の材料からなる第2の薄膜とからなる薄膜材料
で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。
21. Composition formula Pd a (Rh 100-xyz Pt x
Ir y Ru z ) b O c (however, a, b, c, x, y,
z is a composition expressed in atomic%), and the composition range is 2
0 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a +
b + c = 100, 0 ≦ x <100, 0 ≦ y <100, 0
First a thin film of a first material which is ≦ z <100,0 ≦ x + y + z <100, said first thin film, the composition formula Ir p Pt q Ru r (however, p, q, r are atoms %, And the composition range is 0 ≦ p ≦ 100, 0
A lower electrode made of a thin film material made of a second thin film made of a second material that satisfies ≦ q ≦ 100, 0 ≦ r ≦ 100, and p + q + r = 100; a dielectric film on the lower electrode; A dielectric capacitor having an upper electrode on a dielectric film.
【請求項22】 上記誘電体膜はBi系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項2
1記載の誘電体キャパシタ。
22. The dielectric film according to claim 2, wherein the dielectric film is made of a Bi-based layered structure perovskite ferroelectric.
2. The dielectric capacitor according to 1.
【請求項23】 上記誘電体膜は、Bix (Sr,C
a,Ba)y (Ta,Nb)2 z (ただし、1.70
≦x≦2.50、0.60≦y≦1.20、z=9±
d、0≦d≦1.0)で表される結晶層を85%以上含
む強誘電体からなることを特徴とする請求項21記載の
誘電体キャパシタ。
23. The dielectric film, Bi x (Sr, C
a, Ba) y (Ta, Nb) 2 O z (however, 1.70
≦ x ≦ 2.50, 0.60 ≦ y ≦ 1.20, z = 9 ±
22. The dielectric capacitor according to claim 21, comprising a ferroelectric containing 85% or more of a crystal layer represented by d, 0 ≦ d ≦ 1.0).
【請求項24】 上記誘電体膜はPb(Zr,Ti)O
3 で表される強誘電体からなることを特徴とする請求項
21記載の誘電体キャパシタ。
24. The dielectric film is made of Pb (Zr, Ti) O.
22. The dielectric capacitor according to claim 21, comprising a ferroelectric material represented by 3 .
【請求項25】 上記誘電体膜は(Ba,Sr)TiO
3 で表される高誘電体からなることを特徴とする請求項
21記載の誘電体キャパシタ。
25. The dielectric film is made of (Ba, Sr) TiO.
22. The dielectric capacitor according to claim 21, comprising a high dielectric substance represented by 3 .
【請求項26】 上記下部電極は、トランジスタの拡散
層上に設けられたSiまたはWからなるプラグ上に設け
られていることを特徴とする請求項21記載の誘電体キ
ャパシタ。
26. The dielectric capacitor according to claim 21, wherein the lower electrode is provided on a plug made of Si or W provided on a diffusion layer of the transistor.
【請求項27】 組成式Pda (Rh100-x-y-z Ptx
Iry Ruz b c (ただし、a、b、c、x、y、
zは原子%で表した組成)で表され、その組成範囲が2
0≦a≦70、10≦b≦40、15≦c≦60、a+
b+c=100、0≦x<100、0≦y<100、0
≦z<100、0≦x+y+z<100である第1の材
料からなる第1の薄膜と、上記第1の薄膜上の、組成式
IrpPtq Rur s (ただし、p、q、r、sは原
子%で表した組成)で表され、その組成範囲が0≦p≦
90、0≦q≦90、0≦r≦90、0≦s≦10、p
+q+r+s=100である第2の材料からなる第2の
薄膜とからなる薄膜材料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。
27. A composition formula Pd a (Rh 100-xyz Pt x
Ir y Ru z ) b O c (however, a, b, c, x, y,
z is a composition expressed in atomic%), and the composition range is 2
0 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a +
b + c = 100, 0 ≦ x <100, 0 ≦ y <100, 0
First a thin film of a first material which is ≦ z <100,0 ≦ x + y + z <100, the first thin film, the composition formula Ir p Pt q Ru r O s ( although, p, q, r , S is a composition expressed in atomic%), and the composition range is 0 ≦ p ≦
90, 0 ≦ q ≦ 90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p
+ Q + r + s = 100 A lower electrode made of a thin film material made of a second thin film made of a second material, a dielectric film on the lower electrode, and an upper electrode on the dielectric film A dielectric capacitor, characterized in that:
【請求項28】 上記誘電体膜はBi系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項2
7記載の誘電体キャパシタ。
28. The dielectric film according to claim 2, wherein the dielectric film is made of a Bi-based layered structure perovskite ferroelectric.
8. The dielectric capacitor according to 7.
【請求項29】 上記誘電体膜は、Bix (Sr,C
a,Ba)y (Ta,Nb)2 z (ただし、1.70
≦x≦2.50、0.60≦y≦1.20、z=9±
d、0≦d≦1.0)で表される結晶層を85%以上含
む強誘電体からなることを特徴とする請求項27記載の
誘電体キャパシタ。
29. The dielectric film, Bi x (Sr, C
a, Ba) y (Ta, Nb) 2 O z (however, 1.70
≦ x ≦ 2.50, 0.60 ≦ y ≦ 1.20, z = 9 ±
28. The dielectric capacitor according to claim 27, comprising a ferroelectric containing 85% or more of a crystal layer represented by d, 0 ≦ d ≦ 1.0).
【請求項30】 上記誘電体膜はPb(Zr,Ti)O
3 で表される強誘電体からなることを特徴とする請求項
27記載の誘電体キャパシタ。
30. The dielectric film is made of Pb (Zr, Ti) O.
28. The dielectric capacitor according to claim 27, comprising a ferroelectric material represented by 3 .
【請求項31】 上記誘電体膜は(Ba,Sr)TiO
3 で表される高誘電体からなることを特徴とする請求項
27記載の誘電体キャパシタ。
31. The dielectric film is made of (Ba, Sr) TiO.
28. The dielectric capacitor according to claim 27, comprising a high dielectric substance represented by 3 .
【請求項32】 上記下部電極は、トランジスタの拡散
層上に設けられたSiまたはWからなるプラグ上に設け
られていることを特徴とする請求項27記載の誘電体キ
ャパシタ。
32. The dielectric capacitor according to claim 27, wherein the lower electrode is provided on a plug made of Si or W provided on a diffusion layer of the transistor.
【請求項33】 組成式Pda Rhb c (ただし、
a、b、cは原子%で表した組成)で表され、その組成
範囲が20≦a≦70、10≦b≦40、15≦c≦6
0、a+b+c=100である第1の材料からなる第1
の薄膜と、上記第1の薄膜上の、組成式Irp Ptq
r (ただし、p、q、rは原子%で表した組成)で表
され、その組成範囲が0≦p≦100、0≦q≦10
0、0≦r≦100、p+q+r=100である第2の
材料からなる第2の薄膜とからなる薄膜材料で構成され
た下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。
33. A composition formula of Pd a Rh b O c (provided that:
a, b, and c are compositions represented by atomic%), and their composition ranges are 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, and 15 ≦ c ≦ 6.
0, a + b + c = 100
And the composition formula Ir p Pt q R on the first thin film
u r (however, p, q, r composition expressed in atomic%) is represented by a compositional range 0 ≦ p ≦ 100,0 ≦ q ≦ 10
A lower electrode made of a thin film material including a second thin film made of a second material satisfying 0, 0 ≦ r ≦ 100, and p + q + r = 100; a dielectric film on the lower electrode; and the dielectric film A dielectric capacitor having an upper electrode and an upper electrode.
【請求項34】 上記誘電体膜はBi系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項3
3記載の誘電体キャパシタ。
34. The dielectric film according to claim 3, wherein the dielectric film is made of a Bi-based layered structure perovskite ferroelectric.
3. The dielectric capacitor according to item 3.
【請求項35】 上記誘電体膜は、Bix (Sr,C
a,Ba)y (Ta,Nb)2 z (ただし、1.70
≦x≦2.50、0.60≦y≦1.20、z=9±
d、0≦d≦1.0)で表される結晶層を85%以上含
む強誘電体からなることを特徴とする請求項33記載の
誘電体キャパシタ。
35. The dielectric film, Bi x (Sr, C
a, Ba) y (Ta, Nb) 2 O z (however, 1.70
≦ x ≦ 2.50, 0.60 ≦ y ≦ 1.20, z = 9 ±
34. The dielectric capacitor according to claim 33, comprising a ferroelectric containing 85% or more of a crystal layer represented by d, 0 ≦ d ≦ 1.0).
【請求項36】 上記誘電体膜はPb(Zr,Ti)O
3 で表される強誘電体からなることを特徴とする請求項
33記載の誘電体キャパシタ。
36. The dielectric film is made of Pb (Zr, Ti) O.
34. The dielectric capacitor according to claim 33, comprising a ferroelectric material represented by 3 .
【請求項37】 上記誘電体膜は(Ba,Sr)TiO
3 で表される高誘電体からなることを特徴とする請求項
33記載の誘電体キャパシタ。
37. The dielectric film is made of (Ba, Sr) TiO.
34. The dielectric capacitor according to claim 33, comprising a high dielectric substance represented by 3 .
【請求項38】 上記下部電極は、トランジスタの拡散
層上に設けられたSiまたはWからなるプラグ上に設け
られていることを特徴とする請求項33記載の誘電体キ
ャパシタ。
38. The dielectric capacitor according to claim 33, wherein the lower electrode is provided on a plug made of Si or W provided on a diffusion layer of the transistor.
【請求項39】 組成式Pda Rhb c (ただし、
a、b、cは原子%で表した組成)で表され、その組成
範囲が20≦a≦70、10≦b≦40、15≦c≦6
0、a+b+c=100である第1の材料からなる第1
の薄膜と、上記第1の薄膜上の、組成式Irp Ptq
r s (ただし、p、q、r、sは原子%で表した組
成)で表され、その組成範囲が0≦p≦90、0≦q≦
90、0≦r≦90、0≦s≦10、p+q+r+s=
100である第2の材料からなる第2の薄膜とからなる
薄膜材料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。
39. A composition formula of Pd a Rh b O c (provided that:
a, b, and c are compositions represented by atomic%), and their composition ranges are 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, and 15 ≦ c ≦ 6.
0, a + b + c = 100
And the composition formula Ir p Pt q R on the first thin film
u r O s (although, p, q, r, s composition expressed in atomic%) is represented by a compositional range 0 ≦ p ≦ 90,0 ≦ q ≦
90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r + s =
100, a lower electrode made of a thin film material made of a second thin film made of a second material, a dielectric film on the lower electrode, and an upper electrode on the dielectric film. Dielectric capacitor.
【請求項40】 上記誘電体膜はBi系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項3
9記載の誘電体キャパシタ。
40. The dielectric film according to claim 3, wherein the dielectric film is made of a Bi-based layered structure perovskite ferroelectric.
10. The dielectric capacitor according to item 9.
【請求項41】 上記誘電体膜は、Bix (Sr,C
a,Ba)y (Ta,Nb)2 z (ただし、1.70
≦x≦2.50、0.60≦y≦1.20、z=9±
d、0≦d≦1.0)で表される結晶層を85%以上含
む強誘電体からなることを特徴とする請求項39記載の
誘電体キャパシタ。
41. The dielectric film, Bi x (Sr, C
a, Ba) y (Ta, Nb) 2 O z (however, 1.70
≦ x ≦ 2.50, 0.60 ≦ y ≦ 1.20, z = 9 ±
40. The dielectric capacitor according to claim 39, comprising a ferroelectric containing 85% or more of a crystal layer represented by d, 0 ≦ d ≦ 1.0.
【請求項42】 上記誘電体膜はPb(Zr,Ti)O
3 で表される強誘電体からなることを特徴とする請求項
39記載の誘電体キャパシタ。
42. The dielectric film is made of Pb (Zr, Ti) O
40. The dielectric capacitor according to claim 39, comprising a ferroelectric substance represented by 3 .
【請求項43】 上記誘電体膜は(Ba,Sr)TiO
3 で表される高誘電体からなることを特徴とする請求項
39記載の誘電体キャパシタ。
43. The dielectric film is made of (Ba, Sr) TiO.
40. The dielectric capacitor according to claim 39, comprising a high dielectric substance represented by 3 .
【請求項44】 上記下部電極は、トランジスタの拡散
層上に設けられたSiまたはWからなるプラグ上に設け
られていることを特徴とする請求項39記載の誘電体キ
ャパシタ。
44. The dielectric capacitor according to claim 39, wherein the lower electrode is provided on a plug made of Si or W provided on a diffusion layer of the transistor.
【請求項45】 組成式Pda (Rh100-x-y-z Ptx
Iry Ruz b c (ただし、a、b、c、x、y、
zは原子%で表した組成)で表され、その組成範囲が2
0≦a≦70、10≦b≦40、15≦c≦60、a+
b+c=100、0≦x<100、0≦y<100、0
≦z<100、0≦x+y+z<100である第1の材
料からなる第1の薄膜と、上記第1の薄膜上の、組成式
IrpPtq Rur (ただし、p、q、rは原子%で表
した組成)で表され、その組成範囲が0≦p≦100、
0≦q≦100、0≦r≦100、p+q+r=100
である第2の材料からなる第2の薄膜とからなる薄膜材
料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、 上記誘電体膜を化学気相成長法により形成するようにし
たことを特徴とする誘電体キャパシタの製造方法。
45. A composition formula Pd a (Rh 100-xyz Pt x
Ir y Ru z ) b O c (however, a, b, c, x, y,
z is a composition expressed in atomic%), and the composition range is 2
0 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a +
b + c = 100, 0 ≦ x <100, 0 ≦ y <100, 0
First a thin film of a first material which is ≦ z <100,0 ≦ x + y + z <100, said first thin film, the composition formula Ir p Pt q Ru r (however, p, q, r are atoms %, And the composition range is 0 ≦ p ≦ 100,
0 ≦ q ≦ 100, 0 ≦ r ≦ 100, p + q + r = 100
A lower electrode made of a thin film material made of a second thin film made of a second material, a dielectric film on the lower electrode, and an upper electrode on the dielectric film. A method of manufacturing a dielectric capacitor, wherein the dielectric film is formed by a chemical vapor deposition method.
【請求項46】 組成式Pda (Rh100-x-y-z Ptx
Iry Ruz b c (ただし、a、b、c、x、y、
zは原子%で表した組成)で表され、その組成範囲が2
0≦a≦70、10≦b≦40、15≦c≦60、a+
b+c=100、0≦x<100、0≦y<100、0
≦z<100、0≦x+y+z<100である第1の材
料からなる第1の薄膜と、上記第1の薄膜上の、組成式
IrpPtq Rur s (ただし、p、q、r、sは原
子%で表した組成)で表され、その組成範囲が0≦p≦
90、0≦q≦90、0≦r≦90、0≦s≦10、p
+q+r+s=100である第2の材料からなる第2の
薄膜とからなる薄膜材料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、 上記誘電体膜を化学気相成長法により形成するようにし
たことを特徴とする誘電体キャパシタの製造方法。
46. A composition formula Pd a (Rh 100-xyz Pt x
Ir y Ru z ) b O c (however, a, b, c, x, y,
z is a composition expressed in atomic%), and the composition range is 2
0 ≦ a ≦ 70, 10 ≦ b ≦ 40, 15 ≦ c ≦ 60, a +
b + c = 100, 0 ≦ x <100, 0 ≦ y <100, 0
First a thin film of a first material which is ≦ z <100,0 ≦ x + y + z <100, the first thin film, the composition formula Ir p Pt q Ru r O s ( although, p, q, r , S is a composition expressed in atomic%), and the composition range is 0 ≦ p ≦
90, 0 ≦ q ≦ 90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p
A lower electrode composed of a thin film material composed of a second thin film composed of a second material satisfying + q + r + s = 100; a dielectric film on the lower electrode; and an upper electrode on the dielectric film. A method for manufacturing a dielectric capacitor, wherein the dielectric film is formed by a chemical vapor deposition method.
【請求項47】 組成式Pda Rhb c (ただし、
a、b、cは原子%で表した組成)で表され、その組成
範囲が20≦a≦70、10≦b≦40、15≦c≦6
0、a+b+c=100である第1の材料からなる第1
の薄膜と、上記第1の薄膜上の、組成式Irp Ptq
r (ただし、p、q、rは原子%で表した組成)で表
され、その組成範囲が0≦p≦100、0≦q≦10
0、0≦r≦100、p+q+r=100である第2の
材料からなる第2の薄膜とからなる薄膜材料で構成され
た下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、 上記誘電体膜を化学気相成長法により形成するようにし
たことを特徴とする誘電体キャパシタの製造方法。
47. A composition formula of Pd a Rh b O c (provided that:
a, b, and c are compositions represented by atomic%), and their composition ranges are 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, and 15 ≦ c ≦ 6.
0, a + b + c = 100
And the composition formula Ir p Pt q R on the first thin film
u r (however, p, q, r composition expressed in atomic%) is represented by a compositional range 0 ≦ p ≦ 100,0 ≦ q ≦ 10
A lower electrode made of a thin film material including a second thin film made of a second material satisfying 0, 0 ≦ r ≦ 100, and p + q + r = 100; a dielectric film on the lower electrode; and the dielectric film A method for manufacturing a dielectric capacitor having an upper electrode and an upper electrode, wherein the dielectric film is formed by a chemical vapor deposition method.
【請求項48】 組成式Pda Rhb c (ただし、
a、b、cは原子%で表した組成)で表され、その組成
範囲が20≦a≦70、10≦b≦40、15≦c≦6
0、a+b+c=100である第1の材料からなる第1
の薄膜と、上記第1の薄膜上の、組成式Irp Ptq
r s (ただし、p、q、r、sは原子%で表した組
成)で表され、その組成範囲が0≦p≦90、0≦q≦
90、0≦r≦90、0≦s≦10、p+q+r+s=
100である第2の材料からなる第2の薄膜とからなる
薄膜材料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、 上記誘電体膜を化学気相成長法により形成するようにし
たことを特徴とする誘電体キャパシタの製造方法。
48. A composition formula of Pd a Rh b O c (provided that:
a, b, and c are compositions represented by atomic%), and their composition ranges are 20 ≦ a ≦ 70, 10 ≦ b ≦ 40, and 15 ≦ c ≦ 6.
0, a + b + c = 100
And the composition formula Ir p Pt q R on the first thin film
u r O s (although, p, q, r, s composition expressed in atomic%) is represented by a compositional range 0 ≦ p ≦ 90,0 ≦ q ≦
90, 0 ≦ r ≦ 90, 0 ≦ s ≦ 10, p + q + r + s =
A dielectric capacitor comprising: a lower electrode made of a thin film material made of a second thin film made of a second material; a dielectric film on the lower electrode; and an upper electrode on the dielectric film The method of manufacturing a dielectric capacitor, wherein the dielectric film is formed by a chemical vapor deposition method.
JP9280382A 1997-10-14 1997-10-14 Thin film material and method for manufacturing the same, and dielectric capacitor and method for manufacturing the same Pending JPH11121702A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9280382A JPH11121702A (en) 1997-10-14 1997-10-14 Thin film material and method for manufacturing the same, and dielectric capacitor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9280382A JPH11121702A (en) 1997-10-14 1997-10-14 Thin film material and method for manufacturing the same, and dielectric capacitor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JPH11121702A true JPH11121702A (en) 1999-04-30

Family

ID=17624250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9280382A Pending JPH11121702A (en) 1997-10-14 1997-10-14 Thin film material and method for manufacturing the same, and dielectric capacitor and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JPH11121702A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459736B2 (en) 2004-07-28 2008-12-02 Samsung Electronics Co., Ltd. Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459736B2 (en) 2004-07-28 2008-12-02 Samsung Electronics Co., Ltd. Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same
US7745233B2 (en) 2004-07-28 2010-06-29 Samsung Electronics Co., Ltd. Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6451646B1 (en) High-k dielectric materials and processes for manufacturing them
JPH09153597A (en) Ferroelectric thin film element manufacturing method, ferroelectric thin film element, and ferroelectric memory element
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
KR100504318B1 (en) Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device
US6544857B1 (en) Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US20040101977A1 (en) Low thermal budget fabrication of ferroelectric memory using RTP
JP3109485B2 (en) Vapor phase growth method of metal oxide dielectric film
JP2003510839A (en) Integrated circuit having barrier layer and method of manufacturing the same
US8664011B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2011096818A (en) Semiconductor apparatus and method of manufacturing the same
JP3419665B2 (en) Method for manufacturing semiconductor device
JP4331442B2 (en) Ferroelectric capacitor, method of manufacturing the same, and ferroelectric memory
JP2001127258A (en) Semiconductor device and method of manufacturing the same
JPH1041486A (en) Ferroelectric film for semiconductor device and method for forming the same
US6133092A (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
JP2002076292A (en) Metal oxide dielectric film
KR20030042106A (en) Capacitor in Semiconductor Device and method of fabricating the same
JPH11121702A (en) Thin film material and method for manufacturing the same, and dielectric capacitor and method for manufacturing the same
JPH09321234A (en) Ferroelectric thin film element manufacturing method, ferroelectric thin film element, and ferroelectric memory element
KR100882090B1 (en) Capacitor Manufacturing Method of Semiconductor Device
JP3171246B2 (en) Vapor phase growth method of metal oxide dielectric film
JP3353835B2 (en) Vapor phase growth method of metal oxide dielectric film
JPH11121696A (en) Method for manufacturing dielectric capacitor and method for manufacturing semiconductor memory device
KR20000025706A (en) Method for fabricating capacitor for ferro electric ram
JP3284978B2 (en) Method for manufacturing capacitor