JPH11121702A - 薄膜材料およびその製造方法ならびに誘電体キャパシタおよびその製造方法 - Google Patents
薄膜材料およびその製造方法ならびに誘電体キャパシタおよびその製造方法Info
- Publication number
- JPH11121702A JPH11121702A JP9280382A JP28038297A JPH11121702A JP H11121702 A JPH11121702 A JP H11121702A JP 9280382 A JP9280382 A JP 9280382A JP 28038297 A JP28038297 A JP 28038297A JP H11121702 A JPH11121702 A JP H11121702A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- dielectric
- composition
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 誘電体キャパシタの下部電極の材料に用いて
好適な薄膜材料、その製造方法、そのような薄膜材料を
下部電極の材料に用いた誘電体キャパシタおよびその製
造方法を提供する。 【解決手段】 誘電体キャパシタの下部電極の材料とし
て、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒ
ｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子
％で表した組成）で表され、その組成範囲が２０≦ａ≦
７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝
１００、０≦ｘ＜１００、０≦ｙ＜１００、０≦ｚ＜１
００、０≦ｘ＋ｙ＋ｚ＜１００である材料からなる第１
の薄膜２と、その上の、組成式Ｉｒp Ｐｔq Ｒｕr （た
だし、ｐ、ｑ、ｒは原子％で表した組成）で表され、そ
の組成範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ
≦１００、ｐ＋ｑ＋ｒ＝１００である材料からなる第２
の薄膜３とからなる薄膜材料を用いる。第２の薄膜３の
膜厚ｔは３ｎｍ≦ｔ≦３００ｎｍとする。この下部電極
上にＣＶＤ法により誘電体膜４を成膜する。
好適な薄膜材料、その製造方法、そのような薄膜材料を
下部電極の材料に用いた誘電体キャパシタおよびその製
造方法を提供する。 【解決手段】 誘電体キャパシタの下部電極の材料とし
て、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒ
ｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子
％で表した組成）で表され、その組成範囲が２０≦ａ≦
７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝
１００、０≦ｘ＜１００、０≦ｙ＜１００、０≦ｚ＜１
００、０≦ｘ＋ｙ＋ｚ＜１００である材料からなる第１
の薄膜２と、その上の、組成式Ｉｒp Ｐｔq Ｒｕr （た
だし、ｐ、ｑ、ｒは原子％で表した組成）で表され、そ
の組成範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ
≦１００、ｐ＋ｑ＋ｒ＝１００である材料からなる第２
の薄膜３とからなる薄膜材料を用いる。第２の薄膜３の
膜厚ｔは３ｎｍ≦ｔ≦３００ｎｍとする。この下部電極
上にＣＶＤ法により誘電体膜４を成膜する。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜材料および
その製造方法ならびに誘電体キャパシタおよびその製造
方法に関し、特に、強誘電体不揮発性メモリその他の半
導体メモリに適用して好適なものである。
その製造方法ならびに誘電体キャパシタおよびその製造
方法に関し、特に、強誘電体不揮発性メモリその他の半
導体メモリに適用して好適なものである。
【０００２】
【従来の技術】半導体メモリに用いる誘電体キャパシタ
の電極材料としては、誘電体膜と電極との界面に電気抵
抗値の高い酸化物層が形成されるのを防止するために、
酸化されにくい白金族に属する金属や、酸化されても導
電性を保持するＲｕＯ2 、ＬａＳｒＣｏＯ3 などの材料
を使用することが提案されている。しかし、誘電体膜を
形成する場合には、通常、６００〜８００℃の高い温度
で熱処理することが必要であるため、その熱処理の際に
誘電体膜と電極との界面に拡散による劣化層が生成され
たり、スタック型の誘電体キャパシタセルの場合には、
Ｓｉプラグ電極と下部電極との界面で相互拡散やＳｉプ
ラグ電極表面の酸化により界面の接触抵抗が異常に高く
なるなどの問題があった。
の電極材料としては、誘電体膜と電極との界面に電気抵
抗値の高い酸化物層が形成されるのを防止するために、
酸化されにくい白金族に属する金属や、酸化されても導
電性を保持するＲｕＯ2 、ＬａＳｒＣｏＯ3 などの材料
を使用することが提案されている。しかし、誘電体膜を
形成する場合には、通常、６００〜８００℃の高い温度
で熱処理することが必要であるため、その熱処理の際に
誘電体膜と電極との界面に拡散による劣化層が生成され
たり、スタック型の誘電体キャパシタセルの場合には、
Ｓｉプラグ電極と下部電極との界面で相互拡散やＳｉプ
ラグ電極表面の酸化により界面の接触抵抗が異常に高く
なるなどの問題があった。
【０００３】本出願人は、この問題を解決するため、特
願平９−１１０８３０号において、組成式Ｐｄa （Ｒｈ
100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただし、ａ、
ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で表され、
その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５
≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１００、０
≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１０
０である材料、あるいは、組成式Ｐｄa Ｒｈb Ｏc （た
だし、ａ、ｂ、ｃは原子％で表した組成）で表され、そ
の組成範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦
ｃ≦６０、ａ＋ｂ＋ｃ＝１００である材料を電極材料に
用いることを提案した。これらの材料を下部電極の材料
に用いれば、スピンコート法やスパッタリング法によ
り、ＳｒＢｉ2 Ｔａ2 Ｏ9 （ＳＢＴ）の化学量論組成に
近い組成の薄膜を下部電極上に形成し、これを例えば８
００℃で１時間酸素雰囲気中で熱処理することにより良
好な強誘電体特性を示すＳＢＴ膜が得られる。また、こ
のＰｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc
またはＰｄa Ｒｈb Ｏc は、ＰｔやＩｒなどと比較して
反応性プラズマエッチング法によるエッチングレートが
高く、加工性に優れているため、大容量半導体メモリに
不可欠な三次元構造のキャパシタを形成する場合に大き
なメリットを得ることができる。
願平９−１１０８３０号において、組成式Ｐｄa （Ｒｈ
100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただし、ａ、
ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で表され、
その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５
≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１００、０
≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１０
０である材料、あるいは、組成式Ｐｄa Ｒｈb Ｏc （た
だし、ａ、ｂ、ｃは原子％で表した組成）で表され、そ
の組成範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦
ｃ≦６０、ａ＋ｂ＋ｃ＝１００である材料を電極材料に
用いることを提案した。これらの材料を下部電極の材料
に用いれば、スピンコート法やスパッタリング法によ
り、ＳｒＢｉ2 Ｔａ2 Ｏ9 （ＳＢＴ）の化学量論組成に
近い組成の薄膜を下部電極上に形成し、これを例えば８
００℃で１時間酸素雰囲気中で熱処理することにより良
好な強誘電体特性を示すＳＢＴ膜が得られる。また、こ
のＰｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc
またはＰｄa Ｒｈb Ｏc は、ＰｔやＩｒなどと比較して
反応性プラズマエッチング法によるエッチングレートが
高く、加工性に優れているため、大容量半導体メモリに
不可欠な三次元構造のキャパシタを形成する場合に大き
なメリットを得ることができる。
【０００４】
【発明が解決しようとする課題】ところで、誘電体膜の
形成に化学気相成長（ＣＶＤ）法を用いることができれ
ば、高い生産性を得ることができ、良好なステップカバ
レッジも得ることができることから、望ましい。しか
し、ＳＢＴ膜やＰｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）膜な
どをＣＶＤ法によりＰｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒ
y Ｒｕz ）b Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜上に成膜
すると、ＢｉやＰｂだけが表面に異常に析出した表面性
の悪い膜しか得られないという問題があった。
形成に化学気相成長（ＣＶＤ）法を用いることができれ
ば、高い生産性を得ることができ、良好なステップカバ
レッジも得ることができることから、望ましい。しか
し、ＳＢＴ膜やＰｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）膜な
どをＣＶＤ法によりＰｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒ
y Ｒｕz ）b Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜上に成膜
すると、ＢｉやＰｂだけが表面に異常に析出した表面性
の悪い膜しか得られないという問題があった。
【０００５】したがって、この発明の目的は、Ｐｄ
a （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz）b Ｏc 膜また
はＰｄa Ｒｈb Ｏc 膜上にＳＢＴ膜やＰＺＴ膜などの誘
電体膜を化学気相成長法により成膜する場合に、表面性
の良好な誘電体膜を得ることができる薄膜材料およびそ
の製造方法ならびにそのような薄膜材料を下部電極の材
料に用いた誘電体キャパシタおよびその製造方法を提供
することにある。
a （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz）b Ｏc 膜また
はＰｄa Ｒｈb Ｏc 膜上にＳＢＴ膜やＰＺＴ膜などの誘
電体膜を化学気相成長法により成膜する場合に、表面性
の良好な誘電体膜を得ることができる薄膜材料およびそ
の製造方法ならびにそのような薄膜材料を下部電極の材
料に用いた誘電体キャパシタおよびその製造方法を提供
することにある。
【０００６】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく鋭意検討を行った。以下
にその概要について説明する。
有する上述の課題を解決すべく鋭意検討を行った。以下
にその概要について説明する。
【０００７】上述のように、Ｐｄa （Ｒｈ100-x-y-z Ｐ
ｔx Ｉｒy Ｒｕz ）b Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜
上にＳＢＴ膜やＰＺＴ膜などをＣＶＤ法により直接成膜
すると、表面性の悪い膜しか得られないが、本発明者が
種々実験を行った結果によると、Ｐｄa （Ｒｈ
100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc 膜またはＰｄa
ＲｈbＯc 膜上にＩｒp Ｐｔq Ｒｕr 膜（ただし、ｐ、
ｑ、ｒは原子％で表した組成、０≦ｐ≦１００、０≦ｑ
≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００）また
はＩｒp Ｐｔq Ｒｕr Ｏs 膜（ただし、ｐ、ｑ、ｒ、ｓ
は原子％で表した組成、０≦ｐ≦９０、０≦ｑ≦９０、
０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１０
０）を設け、その上にＣＶＤ法によりＳＢＴ膜やＰＺＴ
膜などを成膜した場合には、表面性の良好な膜を得るこ
とができる。また、これらのＰｄa （Ｒｈ10 0-x-y-z Ｐ
ｔx Ｉｒy Ｒｕz ）b Ｏc 膜およびＰｄa Ｒｈb Ｏc 膜
はいずれも、酸素ガスを用いた反応性スパッタリング法
により成膜することにより、良質のものを得ることがで
きる。したがって、誘電体キャパシタの下部電極の材料
にこの積層膜を用いれば、従来技術が有する上述の課題
を解決することができる。さらに、これらのＰｄa （Ｒ
ｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc 膜、Ｐｄa Ｒ
ｈb Ｏc 膜、Ｉｒp Ｐｔq Ｒｕr 膜およびＩｒp Ｐｔq
Ｒｕr Ｏs 膜は、反応性プラズマエッチング法などによ
り容易に加工することができることにより、誘電体キャ
パシタの製造上好都合であり、メモリセルのサイズの微
細化に適したスタック型の誘電体キャパシタや、メモリ
セルのサイズのより一層の微細化が可能なペデスタル型
の誘電体キャパシタの実現が可能となる。この発明は、
以上の検討に基づいて案出されたものである。
ｔx Ｉｒy Ｒｕz ）b Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜
上にＳＢＴ膜やＰＺＴ膜などをＣＶＤ法により直接成膜
すると、表面性の悪い膜しか得られないが、本発明者が
種々実験を行った結果によると、Ｐｄa （Ｒｈ
100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc 膜またはＰｄa
ＲｈbＯc 膜上にＩｒp Ｐｔq Ｒｕr 膜（ただし、ｐ、
ｑ、ｒは原子％で表した組成、０≦ｐ≦１００、０≦ｑ
≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００）また
はＩｒp Ｐｔq Ｒｕr Ｏs 膜（ただし、ｐ、ｑ、ｒ、ｓ
は原子％で表した組成、０≦ｐ≦９０、０≦ｑ≦９０、
０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１０
０）を設け、その上にＣＶＤ法によりＳＢＴ膜やＰＺＴ
膜などを成膜した場合には、表面性の良好な膜を得るこ
とができる。また、これらのＰｄa （Ｒｈ10 0-x-y-z Ｐ
ｔx Ｉｒy Ｒｕz ）b Ｏc 膜およびＰｄa Ｒｈb Ｏc 膜
はいずれも、酸素ガスを用いた反応性スパッタリング法
により成膜することにより、良質のものを得ることがで
きる。したがって、誘電体キャパシタの下部電極の材料
にこの積層膜を用いれば、従来技術が有する上述の課題
を解決することができる。さらに、これらのＰｄa （Ｒ
ｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc 膜、Ｐｄa Ｒ
ｈb Ｏc 膜、Ｉｒp Ｐｔq Ｒｕr 膜およびＩｒp Ｐｔq
Ｒｕr Ｏs 膜は、反応性プラズマエッチング法などによ
り容易に加工することができることにより、誘電体キャ
パシタの製造上好都合であり、メモリセルのサイズの微
細化に適したスタック型の誘電体キャパシタや、メモリ
セルのサイズのより一層の微細化が可能なペデスタル型
の誘電体キャパシタの実現が可能となる。この発明は、
以上の検討に基づいて案出されたものである。
【０００８】すなわち、上記目的を達成するために、こ
の発明の第１の発明による薄膜材料は、組成式Ｐｄ
a （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただし、
ｐ、ｑ、ｒは原子％で表した組成）で表され、その組成
範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１０
０、ｐ＋ｑ＋ｒ＝１００である第２の材料からなる第２
の薄膜とからなることを特徴とするものである。
の発明の第１の発明による薄膜材料は、組成式Ｐｄ
a （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただし、
ｐ、ｑ、ｒは原子％で表した組成）で表され、その組成
範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１０
０、ｐ＋ｑ＋ｒ＝１００である第２の材料からなる第２
の薄膜とからなることを特徴とするものである。
【０００９】この発明の第２の発明による薄膜材料は、
組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b
Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表し
た組成）で表され、その組成範囲が２０≦ａ≦７０、１
０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、
０≦ｘ＜１００、０≦ｙ＜１００、０≦ｚ＜１００、０
≦ｘ＋ｙ＋ｚ＜１００である第１の材料からなる第１の
薄膜と、第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏ
s （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で
表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、
０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００
である第２の材料からなる第２の薄膜とからなることを
特徴とするものである。
組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b
Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表し
た組成）で表され、その組成範囲が２０≦ａ≦７０、１
０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、
０≦ｘ＜１００、０≦ｙ＜１００、０≦ｚ＜１００、０
≦ｘ＋ｙ＋ｚ＜１００である第１の材料からなる第１の
薄膜と、第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏ
s （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で
表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、
０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００
である第２の材料からなる第２の薄膜とからなることを
特徴とするものである。
【００１０】この発明の第３の発明による薄膜材料は、
組成式Ｐｄa Ｒｈb Ｏc （ただし、ａ、ｂ、ｃは原子％
で表した組成）で表され、その組成範囲が２０≦ａ≦７
０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１
００である第１の材料からなる第１の薄膜と、第１の薄
膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただし、ｐ、ｑ、
ｒは原子％で表した組成）で表され、その組成範囲が０
≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１００、ｐ＋
ｑ＋ｒ＝１００である第２の材料からなる第２の薄膜と
からなることを特徴とするものである。
組成式Ｐｄa Ｒｈb Ｏc （ただし、ａ、ｂ、ｃは原子％
で表した組成）で表され、その組成範囲が２０≦ａ≦７
０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１
００である第１の材料からなる第１の薄膜と、第１の薄
膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただし、ｐ、ｑ、
ｒは原子％で表した組成）で表され、その組成範囲が０
≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１００、ｐ＋
ｑ＋ｒ＝１００である第２の材料からなる第２の薄膜と
からなることを特徴とするものである。
【００１１】この発明の第４の発明による薄膜材料は、
組成式Ｐｄa Ｒｈb Ｏc （ただし、ａ、ｂ、ｃは原子％
で表した組成）で表され、その組成範囲が２０≦ａ≦７
０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１
００である第１の材料からなる第１の薄膜と、第１の薄
膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏs （ただし、ｐ、
ｑ、ｒ、ｓは原子％で表した組成）で表され、その組成
範囲が０≦ｐ≦９０、０≦ｑ≦９０、０≦ｒ≦９０、０
≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００である第２の材料
からなる第２の薄膜とからなることを特徴とするもので
ある。
組成式Ｐｄa Ｒｈb Ｏc （ただし、ａ、ｂ、ｃは原子％
で表した組成）で表され、その組成範囲が２０≦ａ≦７
０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１
００である第１の材料からなる第１の薄膜と、第１の薄
膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏs （ただし、ｐ、
ｑ、ｒ、ｓは原子％で表した組成）で表され、その組成
範囲が０≦ｐ≦９０、０≦ｑ≦９０、０≦ｒ≦９０、０
≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００である第２の材料
からなる第２の薄膜とからなることを特徴とするもので
ある。
【００１２】この発明の第５の発明は、組成式Ｐｄ
a （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただし、
ｐ、ｑ、ｒは原子％で表した組成）で表され、その組成
範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１０
０、ｐ＋ｑ＋ｒ＝１００である第２の材料からなる第２
の薄膜とからなる薄膜材料の製造方法であって、第１の
薄膜を酸素ガスを用いた反応性スパッタリング法により
形成するようにしたことを特徴とするものである。
a （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただし、
ｐ、ｑ、ｒは原子％で表した組成）で表され、その組成
範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１０
０、ｐ＋ｑ＋ｒ＝１００である第２の材料からなる第２
の薄膜とからなる薄膜材料の製造方法であって、第１の
薄膜を酸素ガスを用いた反応性スパッタリング法により
形成するようにしたことを特徴とするものである。
【００１３】この発明の第６の発明は、組成式Ｐｄ
a （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏs （ただ
し、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で表され、
その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、０≦ｒ≦
９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００である第
２の材料からなる第２の薄膜とからなる薄膜材料の製造
方法であって、第１の薄膜を酸素ガスを用いた反応性ス
パッタリング法により形成するようにしたことを特徴と
するものである。
a （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏs （ただ
し、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で表され、
その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、０≦ｒ≦
９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００である第
２の材料からなる第２の薄膜とからなる薄膜材料の製造
方法であって、第１の薄膜を酸素ガスを用いた反応性ス
パッタリング法により形成するようにしたことを特徴と
するものである。
【００１４】この発明の第７の発明は、組成式Ｐｄa Ｒ
ｈb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成）
で表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦
４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００である第１
の材料からなる第１の薄膜と、第１の薄膜上の、組成式
Ｉｒp Ｐｔq Ｒｕr （ただし、ｐ、ｑ、ｒは原子％で表
した組成）で表され、その組成範囲が０≦ｐ≦１００、
０≦ｑ≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００
である第２の材料からなる第２の薄膜とからなる薄膜材
料の製造方法であって、第１の薄膜を酸素ガスを用いた
反応性スパッタリング法により形成するようにしたこと
を特徴とするものである。
ｈb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成）
で表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦
４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００である第１
の材料からなる第１の薄膜と、第１の薄膜上の、組成式
Ｉｒp Ｐｔq Ｒｕr （ただし、ｐ、ｑ、ｒは原子％で表
した組成）で表され、その組成範囲が０≦ｐ≦１００、
０≦ｑ≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００
である第２の材料からなる第２の薄膜とからなる薄膜材
料の製造方法であって、第１の薄膜を酸素ガスを用いた
反応性スパッタリング法により形成するようにしたこと
を特徴とするものである。
【００１５】この発明の第８の発明は、組成式Ｐｄa Ｒ
ｈb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成）
で表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦
４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００である第１
の材料からなる第１の薄膜と、第１の薄膜上の、組成式
Ｉｒp Ｐｔq Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原
子％で表した組成）で表され、その組成範囲が０≦ｐ≦
９０、０≦ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ
＋ｑ＋ｒ＋ｓ＝１００である第２の材料からなる第２の
薄膜とからなる薄膜材料の製造方法であって、第１の薄
膜を酸素ガスを用いた反応性スパッタリング法により形
成するようにしたことを特徴とするものである。
ｈb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成）
で表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦
４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００である第１
の材料からなる第１の薄膜と、第１の薄膜上の、組成式
Ｉｒp Ｐｔq Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原
子％で表した組成）で表され、その組成範囲が０≦ｐ≦
９０、０≦ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ
＋ｑ＋ｒ＋ｓ＝１００である第２の材料からなる第２の
薄膜とからなる薄膜材料の製造方法であって、第１の薄
膜を酸素ガスを用いた反応性スパッタリング法により形
成するようにしたことを特徴とするものである。
【００１６】この発明の第９の発明による誘電体キャパ
シタは、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒ
ｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子
％で表した組成）で表され、その組成範囲が２０≦ａ≦
７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝
１００、０≦ｘ＜１００、０≦ｙ＜１００、０≦ｚ＜１
００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材料からな
る第１の薄膜と、第１の薄膜上の、組成式Ｉｒp Ｐｔq
Ｒｕr （ただし、ｐ、ｑ、ｒは原子％で表した組成）で
表され、その組成範囲が０≦ｐ≦１００、０≦ｑ≦１０
０、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００である第２の
材料からなる第２の薄膜とからなる薄膜材料で構成され
た下部電極と、下部電極上の誘電体膜と、誘電体膜上の
上部電極とを有することを特徴とするものである。
シタは、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒ
ｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子
％で表した組成）で表され、その組成範囲が２０≦ａ≦
７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝
１００、０≦ｘ＜１００、０≦ｙ＜１００、０≦ｚ＜１
００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材料からな
る第１の薄膜と、第１の薄膜上の、組成式Ｉｒp Ｐｔq
Ｒｕr （ただし、ｐ、ｑ、ｒは原子％で表した組成）で
表され、その組成範囲が０≦ｐ≦１００、０≦ｑ≦１０
０、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００である第２の
材料からなる第２の薄膜とからなる薄膜材料で構成され
た下部電極と、下部電極上の誘電体膜と、誘電体膜上の
上部電極とを有することを特徴とするものである。
【００１７】この発明の第１０の発明による誘電体キャ
パシタは、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy
Ｒｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原
子％で表した組成）で表され、その組成範囲が２０≦ａ
≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ
＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０≦ｚ＜
１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材料から
なる第１の薄膜と、第１の薄膜上の、組成式Ｉｒp Ｐｔ
q Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原子％で表し
た組成）で表され、その組成範囲が０≦ｐ≦９０、０≦
ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋
ｓ＝１００である第２の材料からなる第２の薄膜とから
なる薄膜材料で構成された下部電極と、下部電極上の誘
電体膜と、誘電体膜上の上部電極とを有することを特徴
とするものである。この発明の第１１の発明による誘電
体キャパシタは、組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr
（ただし、ｐ、ｑ、ｒは原子％で表した組成）で表さ
れ、その組成範囲が０≦ｐ≦１００、０≦ｑ≦１００、
０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００である第２の材料
からなる第２の薄膜とからなる薄膜材料で構成された下
部電極と、下部電極上の誘電体膜と、誘電体膜上の上部
電極とを有することを特徴とするものである。
パシタは、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy
Ｒｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原
子％で表した組成）で表され、その組成範囲が２０≦ａ
≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ
＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０≦ｚ＜
１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材料から
なる第１の薄膜と、第１の薄膜上の、組成式Ｉｒp Ｐｔ
q Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原子％で表し
た組成）で表され、その組成範囲が０≦ｐ≦９０、０≦
ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋
ｓ＝１００である第２の材料からなる第２の薄膜とから
なる薄膜材料で構成された下部電極と、下部電極上の誘
電体膜と、誘電体膜上の上部電極とを有することを特徴
とするものである。この発明の第１１の発明による誘電
体キャパシタは、組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr
（ただし、ｐ、ｑ、ｒは原子％で表した組成）で表さ
れ、その組成範囲が０≦ｐ≦１００、０≦ｑ≦１００、
０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００である第２の材料
からなる第２の薄膜とからなる薄膜材料で構成された下
部電極と、下部電極上の誘電体膜と、誘電体膜上の上部
電極とを有することを特徴とするものである。
【００１８】この発明の第１２の発明による誘電体キャ
パシタは、組成式Ｐｄa Ｒｈb Ｏc （ただし、ａ、ｂ、
ｃは原子％で表した組成）で表され、その組成範囲が２
０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋
ｂ＋ｃ＝１００である第１の材料からなる第１の薄膜
と、第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏ
s （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で
表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、
０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００
である第２の材料からなる第２の薄膜とからなる薄膜材
料で構成された下部電極と、下部電極上の誘電体膜と、
誘電体膜上の上部電極とを有することを特徴とするもの
である。
パシタは、組成式Ｐｄa Ｒｈb Ｏc （ただし、ａ、ｂ、
ｃは原子％で表した組成）で表され、その組成範囲が２
０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋
ｂ＋ｃ＝１００である第１の材料からなる第１の薄膜
と、第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏ
s （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で
表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、
０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００
である第２の材料からなる第２の薄膜とからなる薄膜材
料で構成された下部電極と、下部電極上の誘電体膜と、
誘電体膜上の上部電極とを有することを特徴とするもの
である。
【００１９】この発明の第１３の発明は、組成式Ｐｄa
（Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただし、
ｐ、ｑ、ｒは原子％で表した組成）で表され、その組成
範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１０
０、ｐ＋ｑ＋ｒ＝１００である第２の材料からなる第２
の薄膜とからなる薄膜材料で構成された下部電極と、下
部電極上の誘電体膜と、誘電体膜上の上部電極とを有す
る誘電体キャパシタの製造方法であって、誘電体膜を化
学気相成長法により形成するようにしたことを特徴とす
るものである。
（Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただし、
ｐ、ｑ、ｒは原子％で表した組成）で表され、その組成
範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１０
０、ｐ＋ｑ＋ｒ＝１００である第２の材料からなる第２
の薄膜とからなる薄膜材料で構成された下部電極と、下
部電極上の誘電体膜と、誘電体膜上の上部電極とを有す
る誘電体キャパシタの製造方法であって、誘電体膜を化
学気相成長法により形成するようにしたことを特徴とす
るものである。
【００２０】この発明の第１４の発明は、組成式Ｐｄa
（Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏs （ただ
し、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で表され、
その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、０≦ｒ≦
９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００である第
２の材料からなる第２の薄膜とからなる薄膜材料で構成
された下部電極と、下部電極上の誘電体膜と、誘電体膜
上の上部電極とを有する誘電体キャパシタの製造方法で
あって、誘電体膜を化学気相成長法により形成するよう
にしたことを特徴とするものである。
（Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b Ｏc （ただ
し、ａ、ｂ、ｃ、ｘ、ｙ、ｚは原子％で表した組成）で
表され、その組成範囲が２０≦ａ≦７０、１０≦ｂ≦４
０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００、０≦ｘ＜１
００、０≦ｙ＜１００、０≦ｚ＜１００、０≦ｘ＋ｙ＋
ｚ＜１００である第１の材料からなる第１の薄膜と、第
１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏs （ただ
し、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で表され、
その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、０≦ｒ≦
９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００である第
２の材料からなる第２の薄膜とからなる薄膜材料で構成
された下部電極と、下部電極上の誘電体膜と、誘電体膜
上の上部電極とを有する誘電体キャパシタの製造方法で
あって、誘電体膜を化学気相成長法により形成するよう
にしたことを特徴とするものである。
【００２１】この発明の第１５の発明は、組成式Ｐｄa
Ｒｈb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組
成）で表され、その組成範囲が２０≦ａ≦７０、１０≦
ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００である
第１の材料からなる第１の薄膜と、第１の薄膜上の、組
成式Ｉｒp Ｐｔq Ｒｕr （ただし、ｐ、ｑ、ｒは原子％
で表した組成）で表され、その組成範囲が０≦ｐ≦１０
０、０≦ｑ≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１
００である第２の材料からなる第２の薄膜とからなる薄
膜材料で構成された下部電極と、下部電極上の誘電体膜
と、誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、誘電体膜を化学気相成長法により
形成するようにしたことを特徴とするものである。
Ｒｈb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組
成）で表され、その組成範囲が２０≦ａ≦７０、１０≦
ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００である
第１の材料からなる第１の薄膜と、第１の薄膜上の、組
成式Ｉｒp Ｐｔq Ｒｕr （ただし、ｐ、ｑ、ｒは原子％
で表した組成）で表され、その組成範囲が０≦ｐ≦１０
０、０≦ｑ≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１
００である第２の材料からなる第２の薄膜とからなる薄
膜材料で構成された下部電極と、下部電極上の誘電体膜
と、誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、誘電体膜を化学気相成長法により
形成するようにしたことを特徴とするものである。
【００２２】この発明の第１６の発明は、組成式Ｐｄa
Ｒｈb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組
成）で表され、その組成範囲が２０≦ａ≦７０、１０≦
ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００である
第１の材料からなる第１の薄膜と、第１の薄膜上の、組
成式Ｉｒp Ｐｔq Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓ
は原子％で表した組成）で表され、その組成範囲が０≦
ｐ≦９０、０≦ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１
０、ｐ＋ｑ＋ｒ＋ｓ＝１００である第２の材料からなる
第２の薄膜とからなる薄膜材料で構成された下部電極
と、下部電極上の誘電体膜と、誘電体膜上の上部電極と
を有する誘電体キャパシタの製造方法であって、誘電体
膜を化学気相成長法により形成するようにしたことを特
徴とするものである。
Ｒｈb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組
成）で表され、その組成範囲が２０≦ａ≦７０、１０≦
ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ＝１００である
第１の材料からなる第１の薄膜と、第１の薄膜上の、組
成式Ｉｒp Ｐｔq Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓ
は原子％で表した組成）で表され、その組成範囲が０≦
ｐ≦９０、０≦ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１
０、ｐ＋ｑ＋ｒ＋ｓ＝１００である第２の材料からなる
第２の薄膜とからなる薄膜材料で構成された下部電極
と、下部電極上の誘電体膜と、誘電体膜上の上部電極と
を有する誘電体キャパシタの製造方法であって、誘電体
膜を化学気相成長法により形成するようにしたことを特
徴とするものである。
【００２３】この発明において、第１の薄膜を構成す
る、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒ
ｕz ）b Ｏc またはＰｄa Ｒｈb Ｏc で表される第１の
材料の組成範囲は、好適には、３０≦ａ≦６０、１５≦
ｂ≦３０、３０≦ｃ≦５０、ａ＋ｂ＋ｃ＝１００であ
る。
る、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒ
ｕz ）b Ｏc またはＰｄa Ｒｈb Ｏc で表される第１の
材料の組成範囲は、好適には、３０≦ａ≦６０、１５≦
ｂ≦３０、３０≦ｃ≦５０、ａ＋ｂ＋ｃ＝１００であ
る。
【００２４】この発明において、組成式Ｉｒp Ｐｔq Ｒ
ｕr またはＩｒp Ｐｔq Ｒｕr Ｏsで表される第２の材
料からなる第２の薄膜の膜厚ｔは、３ｎｍより小さいと
良質のものが得られにくく、化学気相成長法による強誘
電体膜の形成時に表面への異常析出などを抑える効果が
少なくなりすぎ、３００ｎｍより大きいと必要以上に膜
厚が大きくなって形成時間が長くなりすぎることから、
好適には、３ｎｍ≦ｔ≦３００ｎｍであり、より好適に
は、１０ｎｍ≦ｔ≦１００ｎｍである。
ｕr またはＩｒp Ｐｔq Ｒｕr Ｏsで表される第２の材
料からなる第２の薄膜の膜厚ｔは、３ｎｍより小さいと
良質のものが得られにくく、化学気相成長法による強誘
電体膜の形成時に表面への異常析出などを抑える効果が
少なくなりすぎ、３００ｎｍより大きいと必要以上に膜
厚が大きくなって形成時間が長くなりすぎることから、
好適には、３ｎｍ≦ｔ≦３００ｎｍであり、より好適に
は、１０ｎｍ≦ｔ≦１００ｎｍである。
【００２５】この発明の第９〜第１６の発明において、
誘電体膜の材料としては、典型的には、Ｂｉ系層状構造
ペロブスカイト型強誘電体が用いられ、その具体例を挙
げると、組成式Ｂｉx （Ｓｒ，Ｃａ，Ｂａ）y （Ｔａ，
Ｎｂ）2 Ｏz （ただし、２．５０≧ｘ≧１．７０、１．
２０≧ｙ≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で
表される結晶層を８５％以上含む強誘電体（若干のＢｉ
およびＴａまたはＮｂの酸化物や複合酸化物を含有して
もよい）や、組成式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、
２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ
＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を８５％
以上含む強誘電体（若干のＢｉおよびＴａまたはＮｂの
酸化物や複合酸化物を含有してもよい）である。後者の
代表例はＳｒＢｉ2 Ｔａ2 Ｏ9 である。誘電体膜の材料
としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）で表され
る強誘電体を用いてもよい。これらの強誘電体は、強誘
電体メモリの強誘電体膜材料に用いて好適なものであ
る。誘電体膜の材料としては、（Ｂａ，Ｓｒ）ＴｉＯ3
（ＢＳＴ）で表される高誘電体を用いることもできる。
誘電体膜の材料としては、典型的には、Ｂｉ系層状構造
ペロブスカイト型強誘電体が用いられ、その具体例を挙
げると、組成式Ｂｉx （Ｓｒ，Ｃａ，Ｂａ）y （Ｔａ，
Ｎｂ）2 Ｏz （ただし、２．５０≧ｘ≧１．７０、１．
２０≧ｙ≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で
表される結晶層を８５％以上含む強誘電体（若干のＢｉ
およびＴａまたはＮｂの酸化物や複合酸化物を含有して
もよい）や、組成式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、
２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ
＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を８５％
以上含む強誘電体（若干のＢｉおよびＴａまたはＮｂの
酸化物や複合酸化物を含有してもよい）である。後者の
代表例はＳｒＢｉ2 Ｔａ2 Ｏ9 である。誘電体膜の材料
としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）で表され
る強誘電体を用いてもよい。これらの強誘電体は、強誘
電体メモリの強誘電体膜材料に用いて好適なものであ
る。誘電体膜の材料としては、（Ｂａ，Ｓｒ）ＴｉＯ3
（ＢＳＴ）で表される高誘電体を用いることもできる。
【００２６】この発明の第９〜第１２の発明による誘電
体キャパシタを、トランジスタと誘電体キャパシタとか
らなるメモリセルを有する半導体メモリに用いる場合、
高集積化を図るためにトランジスタと誘電体キャパシタ
とを縦方向に並べて配置するときには、下部電極は、典
型的には、トランジスタの拡散層上に設けられたＳｉま
たはＷからなるプラグ上に設けられる。
体キャパシタを、トランジスタと誘電体キャパシタとか
らなるメモリセルを有する半導体メモリに用いる場合、
高集積化を図るためにトランジスタと誘電体キャパシタ
とを縦方向に並べて配置するときには、下部電極は、典
型的には、トランジスタの拡散層上に設けられたＳｉま
たはＷからなるプラグ上に設けられる。
【００２７】上述のように構成されたこの発明の第１、
第２、第３または第４の発明による薄膜材料によれば、
組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b
ＯcまたはＰｄa Ｒｈb Ｏc で表される第１の材料から
なる第１の薄膜上に、組成式Ｉｒp Ｐｔq Ｒｕr または
Ｉｒp Ｐｔq Ｒｕr Ｏs で表される第２の材料からなる
第２の薄膜が設けられているので、誘電体キャパシタの
下部電極の材料にこの薄膜材料を用いることにより、こ
の薄膜材料からなる下部電極上に化学気相成長法により
ＳＢＴ膜やＰＺＴ膜などの誘電体膜を形成する場合、こ
の誘電体膜は組成式Ｉｒp Ｐｔq Ｒｕr またはＩｒp Ｐ
ｔq Ｒｕr Ｏs で表される第２の材料からなる第２の薄
膜上に形成されることから、これらの誘電体膜の形成に
用いる原料の分解析出プロセスが下部電極をＰｔ、Ｉ
ｒ、ＰｔＩｒなどで形成した場合と同様に正常に進行す
るようになり、これによって誘電体膜の表面への構成元
素の析出などを抑えることができる。
第２、第３または第４の発明による薄膜材料によれば、
組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b
ＯcまたはＰｄa Ｒｈb Ｏc で表される第１の材料から
なる第１の薄膜上に、組成式Ｉｒp Ｐｔq Ｒｕr または
Ｉｒp Ｐｔq Ｒｕr Ｏs で表される第２の材料からなる
第２の薄膜が設けられているので、誘電体キャパシタの
下部電極の材料にこの薄膜材料を用いることにより、こ
の薄膜材料からなる下部電極上に化学気相成長法により
ＳＢＴ膜やＰＺＴ膜などの誘電体膜を形成する場合、こ
の誘電体膜は組成式Ｉｒp Ｐｔq Ｒｕr またはＩｒp Ｐ
ｔq Ｒｕr Ｏs で表される第２の材料からなる第２の薄
膜上に形成されることから、これらの誘電体膜の形成に
用いる原料の分解析出プロセスが下部電極をＰｔ、Ｉ
ｒ、ＰｔＩｒなどで形成した場合と同様に正常に進行す
るようになり、これによって誘電体膜の表面への構成元
素の析出などを抑えることができる。
【００２８】上述のように構成されたこの発明の第５、
第６、第７または第８の発明による薄膜材料の製造方法
によれば、第１の薄膜を酸素ガスを用いた反応性スパッ
タリング法により形成するようにしていることにより、
良好な膜質を得ることができる。
第６、第７または第８の発明による薄膜材料の製造方法
によれば、第１の薄膜を酸素ガスを用いた反応性スパッ
タリング法により形成するようにしていることにより、
良好な膜質を得ることができる。
【００２９】上述のように構成されたこの発明の第９、
第１０、第１１または第１２の発明による誘電体キャパ
シタによれば、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉ
ｒyＲｕz ）b Ｏc またはＰｄa Ｒｈb Ｏc で表される
第１の材料からなる第１の薄膜と、第１の薄膜上の、組
成式Ｉｒp Ｐｔq Ｒｕr またはＩｒp Ｐｔq Ｒｕr Ｏs
で表される第２の材料からなる第２の薄膜とからなる薄
膜材料で下部電極が構成されていることにより、この下
部電極上に誘電体膜を形成する場合に例えば６００〜８
００℃の高い温度で熱処理を行ったときに誘電体膜と下
部電極との界面に拡散による劣化層が生成されたり、ス
タック型の誘電体キャパシタの場合に、Ｓｉプラグ電極
と下部電極との界面で相互拡散やＳｉプラグ電極表面の
酸化により界面の接触抵抗が異常に高くなるなどの問題
を防止することができるとともに、誘電体膜を化学気相
成長法により下部電極上に形成する場合に誘電体膜の表
面への構成元素の析出などを抑えることができる。
第１０、第１１または第１２の発明による誘電体キャパ
シタによれば、組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉ
ｒyＲｕz ）b Ｏc またはＰｄa Ｒｈb Ｏc で表される
第１の材料からなる第１の薄膜と、第１の薄膜上の、組
成式Ｉｒp Ｐｔq Ｒｕr またはＩｒp Ｐｔq Ｒｕr Ｏs
で表される第２の材料からなる第２の薄膜とからなる薄
膜材料で下部電極が構成されていることにより、この下
部電極上に誘電体膜を形成する場合に例えば６００〜８
００℃の高い温度で熱処理を行ったときに誘電体膜と下
部電極との界面に拡散による劣化層が生成されたり、ス
タック型の誘電体キャパシタの場合に、Ｓｉプラグ電極
と下部電極との界面で相互拡散やＳｉプラグ電極表面の
酸化により界面の接触抵抗が異常に高くなるなどの問題
を防止することができるとともに、誘電体膜を化学気相
成長法により下部電極上に形成する場合に誘電体膜の表
面への構成元素の析出などを抑えることができる。
【００３０】上述のように構成されたこの発明の第１
３、第１４、第１５または第１６の発明による誘電体キ
ャパシタの製造方法によれば、誘電体膜を化学気相成長
法により形成するようにしていることにより、誘電体膜
の形成にスピンコート法などを用いた場合に比べて、高
い生産性を得ることができるとともに、良好なステップ
カバレッジを得ることができる。
３、第１４、第１５または第１６の発明による誘電体キ
ャパシタの製造方法によれば、誘電体膜を化学気相成長
法により形成するようにしていることにより、誘電体膜
の形成にスピンコート法などを用いた場合に比べて、高
い生産性を得ることができるとともに、良好なステップ
カバレッジを得ることができる。
【００３１】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００３２】図１はこの発明の第１の実施形態による誘
電体キャパシタを示す。図１に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板１上に、Ｐｄ
0.5Ｒｈ0.3 Ｏ0.2 膜２およびその上のＩｒ膜３からな
る下部電極と、強誘電体膜としてのＳＢＴ膜４と、上部
電極としてのＰｔ膜５とが順次積層されている。これら
の膜の膜厚の一例を挙げると、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2
膜２は２００ｎｍ、Ｉｒ膜３は２５ｎｍ、ＳＢＴ膜４は
２００ｎｍ、Ｐｔ膜５は２００ｎｍである。この誘電体
キャパシタは層間絶縁膜としてのＴａ2 Ｏ5 膜６で覆わ
れている。このＴａ2 Ｏ5 膜６の膜厚は例えば５０ｎｍ
である。このＴａ2 Ｏ5 膜６のうち上部電極としてのＰ
ｔ膜５の上の部分にはコンタクトホール６ａが設けられ
ている。そして、このコンタクトホール６ａを通じて上
部電極としてのＰｔ膜５と接続されるように例えばＡｌ
合金からなる引き出し電極７が設けられている。
電体キャパシタを示す。図１に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板１上に、Ｐｄ
0.5Ｒｈ0.3 Ｏ0.2 膜２およびその上のＩｒ膜３からな
る下部電極と、強誘電体膜としてのＳＢＴ膜４と、上部
電極としてのＰｔ膜５とが順次積層されている。これら
の膜の膜厚の一例を挙げると、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2
膜２は２００ｎｍ、Ｉｒ膜３は２５ｎｍ、ＳＢＴ膜４は
２００ｎｍ、Ｐｔ膜５は２００ｎｍである。この誘電体
キャパシタは層間絶縁膜としてのＴａ2 Ｏ5 膜６で覆わ
れている。このＴａ2 Ｏ5 膜６の膜厚は例えば５０ｎｍ
である。このＴａ2 Ｏ5 膜６のうち上部電極としてのＰ
ｔ膜５の上の部分にはコンタクトホール６ａが設けられ
ている。そして、このコンタクトホール６ａを通じて上
部電極としてのＰｔ膜５と接続されるように例えばＡｌ
合金からなる引き出し電極７が設けられている。
【００３３】次に、上述のように構成されたこの第１の
実施形態による誘電体キャパシタの製造方法について説
明する。
実施形態による誘電体キャパシタの製造方法について説
明する。
【００３４】まず、Ｓｉ基板１上に例えば反応性スパッ
タリング法によりＰｄ0.5 Ｒｈ0.3Ｏ0.2 膜２を成膜す
る。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２の成膜条件の一例
を挙げると、ＤＣマグネトロンスパッタリング装置を用
い、ターゲットとしては直径１００ｍｍのＰｄターゲッ
ト上に１０ｍｍ×１０ｍｍ角のＲｈチップを複数個置い
たものを用い、スパッタガスとしてはアルゴンおよび酸
素の混合ガスを用い、それらの流量はそれぞれ２３ＳＣ
ＣＭおよび７ＳＣＣＭ、全圧は１．５ｍＴｏｒｒとし、
投入電力はＤＣ０．４Ａ、５５０Ｖとし、成膜温度は室
温〜５００℃、成膜速度は２００ｎｍ／１３分とする。
次に、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２上に例えばスパッタ
リング法により通常の条件でＩｒ膜３を成膜する。
タリング法によりＰｄ0.5 Ｒｈ0.3Ｏ0.2 膜２を成膜す
る。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２の成膜条件の一例
を挙げると、ＤＣマグネトロンスパッタリング装置を用
い、ターゲットとしては直径１００ｍｍのＰｄターゲッ
ト上に１０ｍｍ×１０ｍｍ角のＲｈチップを複数個置い
たものを用い、スパッタガスとしてはアルゴンおよび酸
素の混合ガスを用い、それらの流量はそれぞれ２３ＳＣ
ＣＭおよび７ＳＣＣＭ、全圧は１．５ｍＴｏｒｒとし、
投入電力はＤＣ０．４Ａ、５５０Ｖとし、成膜温度は室
温〜５００℃、成膜速度は２００ｎｍ／１３分とする。
次に、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２上に例えばスパッタ
リング法により通常の条件でＩｒ膜３を成膜する。
【００３５】次に、Ｉｒ膜３上に、ＭＯＣＶＤ法によ
り、最終的に得るＳＢＴ膜４の化学量論組成よりも少し
Ｂｉを過剰に含有する例えば膜厚２００ｎｍの薄膜を成
膜する。具体的には、Ｉｒ膜３まで成膜したＳｉ基板１
を図示省略したＭＯＣＶＤ装置の反応室（成膜室）のサ
セプタ上に設置して４００〜６５０℃の基板温度に加熱
し、保持する。そして、Ｂｉ3 （Ｃ6 Ｈ5 ）3 、Ｓｒ
（ＤＰＭ）2 テトラグリム（tetraglyme) （ＤＰＭ＝ジ
ピバロイルメタネート）およびＴａ（ｉ−ＯＣ3 Ｈ7 ）
4 ＤＰＭの各有機金属原料を所定の組成比に混合したも
のを気化させる。そして、これにより得られるガスをア
ルゴンキャリアガスと混合してそれらの総流量が１００
０ＳＣＣＭになるように設定して反応室の直前で流量１
０００ＳＣＣＭの酸素ガスと混合した後、この混合ガス
を原料ガスとして反応室に導入し、成膜を行う。これに
よって、最終的に得るＳＢＴ膜４の化学量論組成よりも
少しＢｉを過剰に含有する薄膜が成膜される。この場
合、この薄膜は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２上に成膜
されるのではなく、Ｉｒ膜３上に成膜されるため、この
薄膜の表面に構成元素のＢｉなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
り、最終的に得るＳＢＴ膜４の化学量論組成よりも少し
Ｂｉを過剰に含有する例えば膜厚２００ｎｍの薄膜を成
膜する。具体的には、Ｉｒ膜３まで成膜したＳｉ基板１
を図示省略したＭＯＣＶＤ装置の反応室（成膜室）のサ
セプタ上に設置して４００〜６５０℃の基板温度に加熱
し、保持する。そして、Ｂｉ3 （Ｃ6 Ｈ5 ）3 、Ｓｒ
（ＤＰＭ）2 テトラグリム（tetraglyme) （ＤＰＭ＝ジ
ピバロイルメタネート）およびＴａ（ｉ−ＯＣ3 Ｈ7 ）
4 ＤＰＭの各有機金属原料を所定の組成比に混合したも
のを気化させる。そして、これにより得られるガスをア
ルゴンキャリアガスと混合してそれらの総流量が１００
０ＳＣＣＭになるように設定して反応室の直前で流量１
０００ＳＣＣＭの酸素ガスと混合した後、この混合ガス
を原料ガスとして反応室に導入し、成膜を行う。これに
よって、最終的に得るＳＢＴ膜４の化学量論組成よりも
少しＢｉを過剰に含有する薄膜が成膜される。この場
合、この薄膜は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２上に成膜
されるのではなく、Ｉｒ膜３上に成膜されるため、この
薄膜の表面に構成元素のＢｉなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
【００３６】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば８００℃で１時
間熱処理することにより、ＳＢＴ膜４を得る。このと
き、このＳＢＴ膜４の表面性および均一性とも良好に保
持される。
えば常圧の酸素雰囲気中において例えば８００℃で１時
間熱処理することにより、ＳＢＴ膜４を得る。このと
き、このＳＢＴ膜４の表面性および均一性とも良好に保
持される。
【００３７】次に、このＳＢＴ膜４上に例えばスパッタ
リング法により通常の条件でＰｔ膜５を成膜する。
リング法により通常の条件でＰｔ膜５を成膜する。
【００３８】次に、例えば酸素雰囲気中において例えば
８００℃で１０分間熱処理する。
８００℃で１０分間熱処理する。
【００３９】次に、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２、Ｉｒ
膜３、ＳＢＴ膜４およびＰｔ膜５をエッチングにより誘
電体キャパシタの形状にパターニングした後、例えばＣ
ＶＤ法により全面にＴａ2 Ｏ5 膜６を成膜する。
膜３、ＳＢＴ膜４およびＰｔ膜５をエッチングにより誘
電体キャパシタの形状にパターニングした後、例えばＣ
ＶＤ法により全面にＴａ2 Ｏ5 膜６を成膜する。
【００４０】次に、Ｔａ2 Ｏ5 膜６のうちＰｔ膜５の上
の所定部分をエッチング除去してコンタクトホール６ａ
を形成する。次に、全面に例えばスパッタリング法によ
りＡｌ合金膜を成膜した後、このＡｌ合金膜をエッチン
グにより所定形状にパターニングして引き出し電極７を
形成する。
の所定部分をエッチング除去してコンタクトホール６ａ
を形成する。次に、全面に例えばスパッタリング法によ
りＡｌ合金膜を成膜した後、このＡｌ合金膜をエッチン
グにより所定形状にパターニングして引き出し電極７を
形成する。
【００４１】以上の工程により、図１に示す目的とする
誘電体キャパシタが製造される。
誘電体キャパシタが製造される。
【００４２】以上のようにして製造された誘電体キャパ
シタのＳｉ基板１と引き出し電極７との間に電圧を印加
して分極（Ｐ）−電圧（Ｖ）ヒステリシスを測定した結
果を図２に示す。図２から明らかなように、強誘電体メ
モリで重要な誘電分極値（残留分極値）２Ｐr ＝１８．
５μＣ／ｃｍ2 、抗電力２Ｅc ＝９２ｋＶ／ｃｍの値が
得られた。これらの２Ｐr および２Ｅc の値はＳＢＴ膜
４を用いた誘電体キャパシタとしては良好な値であり、
これがＳｉ基板１を通した測定で得られた。
シタのＳｉ基板１と引き出し電極７との間に電圧を印加
して分極（Ｐ）−電圧（Ｖ）ヒステリシスを測定した結
果を図２に示す。図２から明らかなように、強誘電体メ
モリで重要な誘電分極値（残留分極値）２Ｐr ＝１８．
５μＣ／ｃｍ2 、抗電力２Ｅc ＝９２ｋＶ／ｃｍの値が
得られた。これらの２Ｐr および２Ｅc の値はＳＢＴ膜
４を用いた誘電体キャパシタとしては良好な値であり、
これがＳｉ基板１を通した測定で得られた。
【００４３】図３は、ＳＢＴ膜４を形成するために行う
１回目の熱処理の温度とＰｔ膜５の成膜後に行う２回目
の熱処理の温度とを等しくし、２Ｐr および２Ｅc の熱
処理温度依存性を測定した結果を示す。ただし、１回目
の熱処理の時間は１時間、２回目の熱処理の時間は１０
分である。図３より、２Ｐr は熱処理温度が高いほど大
きくる傾向を示すが、２Ｅc は熱処理温度によってあま
り変化しないことがわかる。
１回目の熱処理の温度とＰｔ膜５の成膜後に行う２回目
の熱処理の温度とを等しくし、２Ｐr および２Ｅc の熱
処理温度依存性を測定した結果を示す。ただし、１回目
の熱処理の時間は１時間、２回目の熱処理の時間は１０
分である。図３より、２Ｐr は熱処理温度が高いほど大
きくる傾向を示すが、２Ｅc は熱処理温度によってあま
り変化しないことがわかる。
【００４４】以上のように、この第１の実施形態によれ
ば、誘電体キャパシタの下部電極をＰｄ0.5 Ｒｈ0.3 Ｏ
0.2 膜２およびその上のＩｒ膜３により構成しているの
で、ＳＢＴ膜４の成膜法としてＭＯＣＶＤ法を用いて
も、この下部電極上に表面性および均一性の良好なＳＢ
Ｔ膜４を形成することができ、これによって特性の良好
な誘電体キャパシタを実現することができる。また、Ｓ
ＢＴ膜４の成膜にＭＯＣＶＤ法を用いることができるこ
とから、生産性を高くすることができるとともに、良好
なステップカバレッジを得ることができることにより微
細な誘電体キャパシタを形成することが可能となり、高
集積の強誘電体不揮発性メモリの製造が可能となる。
ば、誘電体キャパシタの下部電極をＰｄ0.5 Ｒｈ0.3 Ｏ
0.2 膜２およびその上のＩｒ膜３により構成しているの
で、ＳＢＴ膜４の成膜法としてＭＯＣＶＤ法を用いて
も、この下部電極上に表面性および均一性の良好なＳＢ
Ｔ膜４を形成することができ、これによって特性の良好
な誘電体キャパシタを実現することができる。また、Ｓ
ＢＴ膜４の成膜にＭＯＣＶＤ法を用いることができるこ
とから、生産性を高くすることができるとともに、良好
なステップカバレッジを得ることができることにより微
細な誘電体キャパシタを形成することが可能となり、高
集積の強誘電体不揮発性メモリの製造が可能となる。
【００４５】図４はこの発明の第２の実施形態による誘
電体キャパシタを示す。図４に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板１１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２およびその上のＰｔ膜１３
からなる下部電極と、強誘電体膜としてのＳＢＴ膜１４
と、上部電極としてのＰｔ膜１５とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜１２は２００ｎｍ、Ｐｔ膜１３は５０ｎ
ｍ、ＳＢＴ膜１４は２００ｎｍ、Ｐｔ膜１５は１００ｎ
ｍである。この誘電体キャパシタは層間絶縁膜としての
Ｔａ2 Ｏ5 膜１６で覆われている。このＴａ2 Ｏ5 膜１
６の膜厚は例えば５０ｎｍである。このＴａ2 Ｏ5 膜１
６のうち上部電極としてのＰｔ膜１５の上の部分にはコ
ンタクトホール１６ａが設けられている。そして、この
コンタクトホール１６ａを通じて上部電極としてのＰｔ
膜１５と接続されるように例えばＡｌ合金からなる引き
出し電極１７が設けられている。
電体キャパシタを示す。図４に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板１１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２およびその上のＰｔ膜１３
からなる下部電極と、強誘電体膜としてのＳＢＴ膜１４
と、上部電極としてのＰｔ膜１５とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜１２は２００ｎｍ、Ｐｔ膜１３は５０ｎ
ｍ、ＳＢＴ膜１４は２００ｎｍ、Ｐｔ膜１５は１００ｎ
ｍである。この誘電体キャパシタは層間絶縁膜としての
Ｔａ2 Ｏ5 膜１６で覆われている。このＴａ2 Ｏ5 膜１
６の膜厚は例えば５０ｎｍである。このＴａ2 Ｏ5 膜１
６のうち上部電極としてのＰｔ膜１５の上の部分にはコ
ンタクトホール１６ａが設けられている。そして、この
コンタクトホール１６ａを通じて上部電極としてのＰｔ
膜１５と接続されるように例えばＡｌ合金からなる引き
出し電極１７が設けられている。
【００４６】次に、上述のように構成されたこの第２の
実施形態による誘電体キャパシタの製造方法について説
明する。
実施形態による誘電体キャパシタの製造方法について説
明する。
【００４７】まず、Ｓｉ基板１１上に例えば反応性スパ
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜１２上に例えばスパッタリング法により通
常の条件でＰｔ膜１３を成膜する。
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜１２上に例えばスパッタリング法により通
常の条件でＰｔ膜１３を成膜する。
【００４８】次に、Ｐｔ膜１３上に、ＭＯＣＶＤ法によ
り、最終的に得るＳＢＴ膜１４の化学量論組成よりも少
しＢｉを過剰に含有する例えば膜厚２００ｎｍの薄膜を
成膜する。具体的には、Ｐｔ膜１３まで成膜したＳｉ基
板１１を図示省略したＭＯＣＶＤ装置の反応室のサセプ
タ上に設置して４００〜６５０℃の基板温度に加熱し、
保持する。そして、Ｂｉ3 （Ｃ6 Ｈ5 ）3 、Ｓｒ（ＤＰ
Ｍ）2 テトラグリムおよびＴａ（ｉ−ＯＣ3 Ｈ7 ）4 Ｄ
ＰＭの各有機金属原料を所定の組成比に混合したものを
気化させる。そして、これにより得られるガスをアルゴ
ンキャリアガスと混合してそれらの総流量が１０００Ｓ
ＣＣＭになるように設定して反応室の直前で流量１００
０ＳＣＣＭの酸素ガスと混合した後、この混合ガスを原
料ガスとして反応室に導入し、成膜を行う。これによっ
て、最終的に得るＳＢＴ膜１４の化学量論組成よりも少
しＢｉを過剰に含有する薄膜が成膜される。この場合、
この薄膜は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２上に成膜さ
れるのではなく、Ｐｔ膜１３上に成膜されるため、この
薄膜の表面に構成元素のＢｉなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
り、最終的に得るＳＢＴ膜１４の化学量論組成よりも少
しＢｉを過剰に含有する例えば膜厚２００ｎｍの薄膜を
成膜する。具体的には、Ｐｔ膜１３まで成膜したＳｉ基
板１１を図示省略したＭＯＣＶＤ装置の反応室のサセプ
タ上に設置して４００〜６５０℃の基板温度に加熱し、
保持する。そして、Ｂｉ3 （Ｃ6 Ｈ5 ）3 、Ｓｒ（ＤＰ
Ｍ）2 テトラグリムおよびＴａ（ｉ−ＯＣ3 Ｈ7 ）4 Ｄ
ＰＭの各有機金属原料を所定の組成比に混合したものを
気化させる。そして、これにより得られるガスをアルゴ
ンキャリアガスと混合してそれらの総流量が１０００Ｓ
ＣＣＭになるように設定して反応室の直前で流量１００
０ＳＣＣＭの酸素ガスと混合した後、この混合ガスを原
料ガスとして反応室に導入し、成膜を行う。これによっ
て、最終的に得るＳＢＴ膜１４の化学量論組成よりも少
しＢｉを過剰に含有する薄膜が成膜される。この場合、
この薄膜は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２上に成膜さ
れるのではなく、Ｐｔ膜１３上に成膜されるため、この
薄膜の表面に構成元素のＢｉなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
【００４９】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば８００℃で３０
分間熱処理することにより、ＳＢＴ膜１４を得る。この
とき、このＳＢＴ膜１４の表面性および均一性とも良好
に保持される。
えば常圧の酸素雰囲気中において例えば８００℃で３０
分間熱処理することにより、ＳＢＴ膜１４を得る。この
とき、このＳＢＴ膜１４の表面性および均一性とも良好
に保持される。
【００５０】次に、このＳＢＴ膜１４上に例えばスパッ
タリング法により通常の条件でＰｔ膜１５を成膜する。
タリング法により通常の条件でＰｔ膜１５を成膜する。
【００５１】次に、例えば酸素雰囲気中において例えば
８００℃で１０分間熱処理する。
８００℃で１０分間熱処理する。
【００５２】次に、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜１２、Ｐ
ｔ膜１３、ＳＢＴ膜１４およびＰｔ膜１５をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばＣＶＤ法により全面にＴａ2 Ｏ5 膜１６を成膜す
る。
ｔ膜１３、ＳＢＴ膜１４およびＰｔ膜１５をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばＣＶＤ法により全面にＴａ2 Ｏ5 膜１６を成膜す
る。
【００５３】次に、Ｔａ2 Ｏ5 膜１６のうちＰｔ膜１５
の上の所定部分をエッチング除去してコンタクトホール
１６ａを形成する。次に、全面に例えばスパッタリング
法によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極１７を形成する。
の上の所定部分をエッチング除去してコンタクトホール
１６ａを形成する。次に、全面に例えばスパッタリング
法によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極１７を形成する。
【００５４】以上の工程により、図４に示す目的とする
誘電体キャパシタが製造される。
誘電体キャパシタが製造される。
【００５５】以上のようにして製造された誘電体キャパ
シタのＳｉ基板１１と引き出し電極１７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＳＢＴ膜１４を用いた誘電体キャパシタ
として良好な値が得られた。
シタのＳｉ基板１１と引き出し電極１７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＳＢＴ膜１４を用いた誘電体キャパシタ
として良好な値が得られた。
【００５６】この第２の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００５７】図５はこの発明の第３の実施形態による誘
電体キャパシタを示す。図５に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板２１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２およびその上のＩｒ膜２３
からなる下部電極と、強誘電体膜としてのＳＢＴ膜２４
と、上部電極としてのＩｒ膜２５とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜２２は２００ｎｍ、Ｉｒ膜２３は５０ｎ
ｍ、ＳＢＴ膜２４は２００ｎｍ、Ｉｒ膜２５は１００ｎ
ｍである。この誘電体キャパシタは層間絶縁膜としての
Ｔａ2 Ｏ5 膜２６で覆われている。このＴａ2 Ｏ5 膜２
６の膜厚は例えば５０ｎｍである。このＴａ2 Ｏ5 膜２
６のうち上部電極としてのＩｒ膜２５の上の部分にはコ
ンタクトホール２６ａが設けられている。そして、この
コンタクトホール２６ａを通じて上部電極としてのＩｒ
膜２５と接続されるように例えばＡｌ合金からなる引き
出し電極２７が設けられている。
電体キャパシタを示す。図５に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板２１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２およびその上のＩｒ膜２３
からなる下部電極と、強誘電体膜としてのＳＢＴ膜２４
と、上部電極としてのＩｒ膜２５とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜２２は２００ｎｍ、Ｉｒ膜２３は５０ｎ
ｍ、ＳＢＴ膜２４は２００ｎｍ、Ｉｒ膜２５は１００ｎ
ｍである。この誘電体キャパシタは層間絶縁膜としての
Ｔａ2 Ｏ5 膜２６で覆われている。このＴａ2 Ｏ5 膜２
６の膜厚は例えば５０ｎｍである。このＴａ2 Ｏ5 膜２
６のうち上部電極としてのＩｒ膜２５の上の部分にはコ
ンタクトホール２６ａが設けられている。そして、この
コンタクトホール２６ａを通じて上部電極としてのＩｒ
膜２５と接続されるように例えばＡｌ合金からなる引き
出し電極２７が設けられている。
【００５８】次に、上述のように構成されたこの第３の
実施形態による誘電体キャパシタの製造方法について説
明する。
実施形態による誘電体キャパシタの製造方法について説
明する。
【００５９】まず、Ｓｉ基板２１上に例えば反応性スパ
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜２２上に例えばスパッタリング法により通
常の条件でＩｒ膜２３を成膜する。
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜２２上に例えばスパッタリング法により通
常の条件でＩｒ膜２３を成膜する。
【００６０】次に、Ｉｒ膜２３上に、ＭＯＣＶＤ法によ
り、最終的に得るＳＢＴ膜２４の化学量論組成よりも少
しＢｉを過剰に含有する例えば膜厚２００ｎｍの薄膜を
成膜する。具体的には、Ｉｒ膜２３まで成膜したＳｉ基
板２１を図示省略したＭＯＣＶＤ装置の反応室のサセプ
タ上に設置して４００〜６５０℃の基板温度に加熱し、
保持する。そして、Ｂｉ3 （Ｃ6 Ｈ5 ）3 、Ｓｒ（ＤＰ
Ｍ）2 テトラグリムおよびＴａ（ｉ−ＯＣ3 Ｈ7 ）4 Ｄ
ＰＭの各有機金属原料を所定の組成比に混合したものを
気化させる。そして、これにより得られるガスをアルゴ
ンキャリアガスと混合してそれらの総流量が１０００Ｓ
ＣＣＭになるように設定して反応室の直前で流量１００
０ＳＣＣＭの酸素ガスと混合した後、この混合ガスを原
料ガスとして反応室に導入し、成膜を行う。これによっ
て、最終的に得るＳＢＴ膜２４の化学量論組成よりも少
しＢｉを過剰に含有する薄膜が成膜される。この場合、
この薄膜は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２上に成膜さ
れるのではなく、Ｉｒ膜２３上に成膜されるため、この
薄膜の表面に構成元素のＢｉなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
り、最終的に得るＳＢＴ膜２４の化学量論組成よりも少
しＢｉを過剰に含有する例えば膜厚２００ｎｍの薄膜を
成膜する。具体的には、Ｉｒ膜２３まで成膜したＳｉ基
板２１を図示省略したＭＯＣＶＤ装置の反応室のサセプ
タ上に設置して４００〜６５０℃の基板温度に加熱し、
保持する。そして、Ｂｉ3 （Ｃ6 Ｈ5 ）3 、Ｓｒ（ＤＰ
Ｍ）2 テトラグリムおよびＴａ（ｉ−ＯＣ3 Ｈ7 ）4 Ｄ
ＰＭの各有機金属原料を所定の組成比に混合したものを
気化させる。そして、これにより得られるガスをアルゴ
ンキャリアガスと混合してそれらの総流量が１０００Ｓ
ＣＣＭになるように設定して反応室の直前で流量１００
０ＳＣＣＭの酸素ガスと混合した後、この混合ガスを原
料ガスとして反応室に導入し、成膜を行う。これによっ
て、最終的に得るＳＢＴ膜２４の化学量論組成よりも少
しＢｉを過剰に含有する薄膜が成膜される。この場合、
この薄膜は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２上に成膜さ
れるのではなく、Ｉｒ膜２３上に成膜されるため、この
薄膜の表面に構成元素のＢｉなどの異常析出が生じるこ
とがなく、良好な表面性および均一性を得ることができ
る。
【００６１】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば８００℃で１時
間熱処理することにより、ＳＢＴ膜２４を得る。このと
き、このＳＢＴ膜２４の表面性および均一性とも良好に
保持される。
えば常圧の酸素雰囲気中において例えば８００℃で１時
間熱処理することにより、ＳＢＴ膜２４を得る。このと
き、このＳＢＴ膜２４の表面性および均一性とも良好に
保持される。
【００６２】次に、このＳＢＴ膜２４上に例えばスパッ
タリング法により通常の条件でＩｒ膜２５を成膜する。
タリング法により通常の条件でＩｒ膜２５を成膜する。
【００６３】次に、例えば酸素雰囲気中において例えば
７００℃で１０分間熱処理する。
７００℃で１０分間熱処理する。
【００６４】次に、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜２２、Ｉ
ｒ膜２３、ＳＢＴ膜２４およびＩｒ膜２５をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばＣＶＤ法により全面にＴａ2 Ｏ5 膜２６を成膜す
る。
ｒ膜２３、ＳＢＴ膜２４およびＩｒ膜２５をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばＣＶＤ法により全面にＴａ2 Ｏ5 膜２６を成膜す
る。
【００６５】次に、Ｔａ2 Ｏ5 膜２６のうちＩｒ膜２５
の上の所定部分をエッチング除去してコンタクトホール
２６ａを形成する。次に、全面に例えばスパッタリング
法によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極２７を形成する。
の上の所定部分をエッチング除去してコンタクトホール
２６ａを形成する。次に、全面に例えばスパッタリング
法によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極２７を形成する。
【００６６】以上の工程により、図５に示す目的とする
誘電体キャパシタが製造される。
誘電体キャパシタが製造される。
【００６７】以上のようにして製造された誘電体キャパ
シタのＳｉ基板２１と引き出し電極２７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＳＢＴ膜２４を用いた誘電体キャパシタ
として良好な値が得られた。
シタのＳｉ基板２１と引き出し電極２７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＳＢＴ膜２４を用いた誘電体キャパシタ
として良好な値が得られた。
【００６８】この第３の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００６９】図６はこの発明の第４の実施形態による誘
電体キャパシタを示す。図６に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板３１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２およびその上のＩｒ0.5 Ｐ
ｔ0.5 膜３３からなる下部電極と、強誘電体膜としての
ＳＢＴ膜３４と、上部電極としてのＩｒ膜３５とが順次
積層されている。これらの膜の膜厚の一例を挙げると、
Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２は２００ｎｍ、Ｉｒ0.5
Ｐｔ0.5 膜３３は１００ｎｍ、ＳＢＴ膜３４は２００ｎ
ｍ、Ｉｒ膜３５は１００ｎｍである。この誘電体キャパ
シタは層間絶縁膜としてのＴａ2 Ｏ5 膜３６で覆われて
いる。このＴａ2 Ｏ5 膜３６の膜厚は例えば５０ｎｍで
ある。このＴａ2 Ｏ5 膜３６のうち上部電極としてのＩ
ｒ膜３５の上の部分にはコンタクトホール３６ａが設け
られている。そして、このコンタクトホール３６ａを通
じて上部電極としてのＩｒ膜３５と接続されるように例
えばＡｌ合金からなる引き出し電極３７が設けられてい
る。
電体キャパシタを示す。図６に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板３１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２およびその上のＩｒ0.5 Ｐ
ｔ0.5 膜３３からなる下部電極と、強誘電体膜としての
ＳＢＴ膜３４と、上部電極としてのＩｒ膜３５とが順次
積層されている。これらの膜の膜厚の一例を挙げると、
Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２は２００ｎｍ、Ｉｒ0.5
Ｐｔ0.5 膜３３は１００ｎｍ、ＳＢＴ膜３４は２００ｎ
ｍ、Ｉｒ膜３５は１００ｎｍである。この誘電体キャパ
シタは層間絶縁膜としてのＴａ2 Ｏ5 膜３６で覆われて
いる。このＴａ2 Ｏ5 膜３６の膜厚は例えば５０ｎｍで
ある。このＴａ2 Ｏ5 膜３６のうち上部電極としてのＩ
ｒ膜３５の上の部分にはコンタクトホール３６ａが設け
られている。そして、このコンタクトホール３６ａを通
じて上部電極としてのＩｒ膜３５と接続されるように例
えばＡｌ合金からなる引き出し電極３７が設けられてい
る。
【００７０】次に、上述のように構成されたこの第４の
実施形態による誘電体キャパシタの製造方法について説
明する。
実施形態による誘電体キャパシタの製造方法について説
明する。
【００７１】まず、Ｓｉ基板３１上に例えば反応性スパ
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜３２上に例えばスパッタリング法により通
常の条件でＩｒ0.5 Ｐｔ0.5 膜３３を成膜する。
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜３２上に例えばスパッタリング法により通
常の条件でＩｒ0.5 Ｐｔ0.5 膜３３を成膜する。
【００７２】次に、Ｉｒ0.5 Ｐｔ0.5 膜３３上に、ＭＯ
ＣＶＤ法により、最終的に得るＳＢＴ膜３４の化学量論
組成よりも少しＢｉを過剰に含有する例えば膜厚２００
ｎｍの薄膜を成膜する。具体的には、Ｉｒ0.5 Ｐｔ0.5
膜３３まで成膜したＳｉ基板３１を図示省略したＭＯＣ
ＶＤ装置の反応室のサセプタ上に設置して４００〜６５
０℃の基板温度に加熱し、保持する。そして、Ｂｉ
3 （Ｃ6 Ｈ5 ）3 、Ｓｒ（ＤＰＭ）2 テトラグリムおよ
びＴａ（ｉ−ＯＣ3 Ｈ7 ）4 ＤＰＭの各有機金属原料を
所定の組成比に混合したものを気化させる。そして、こ
れにより得られるガスをアルゴンキャリアガスと混合し
てそれらの総流量が１０００ＳＣＣＭになるように設定
して反応室の直前で流量１０００ＳＣＣＭの酸素ガスと
混合した後、この混合ガスを原料ガスとして反応室に導
入し、成膜を行う。これによって、最終的に得るＳＢＴ
膜３４の化学量論組成よりも少しＢｉを過剰に含有する
薄膜が成膜される。この場合、この薄膜は、Ｐｄ0.5 Ｒ
ｈ0.3 Ｏ0.2 膜３２上に成膜されるのではなく、Ｉｒ
0.5 Ｐｔ0.5 膜３３上に成膜されるため、この薄膜の表
面に構成元素のＢｉなどの異常析出が生じることがな
く、良好な表面性および均一性を得ることができる。
ＣＶＤ法により、最終的に得るＳＢＴ膜３４の化学量論
組成よりも少しＢｉを過剰に含有する例えば膜厚２００
ｎｍの薄膜を成膜する。具体的には、Ｉｒ0.5 Ｐｔ0.5
膜３３まで成膜したＳｉ基板３１を図示省略したＭＯＣ
ＶＤ装置の反応室のサセプタ上に設置して４００〜６５
０℃の基板温度に加熱し、保持する。そして、Ｂｉ
3 （Ｃ6 Ｈ5 ）3 、Ｓｒ（ＤＰＭ）2 テトラグリムおよ
びＴａ（ｉ−ＯＣ3 Ｈ7 ）4 ＤＰＭの各有機金属原料を
所定の組成比に混合したものを気化させる。そして、こ
れにより得られるガスをアルゴンキャリアガスと混合し
てそれらの総流量が１０００ＳＣＣＭになるように設定
して反応室の直前で流量１０００ＳＣＣＭの酸素ガスと
混合した後、この混合ガスを原料ガスとして反応室に導
入し、成膜を行う。これによって、最終的に得るＳＢＴ
膜３４の化学量論組成よりも少しＢｉを過剰に含有する
薄膜が成膜される。この場合、この薄膜は、Ｐｄ0.5 Ｒ
ｈ0.3 Ｏ0.2 膜３２上に成膜されるのではなく、Ｉｒ
0.5 Ｐｔ0.5 膜３３上に成膜されるため、この薄膜の表
面に構成元素のＢｉなどの異常析出が生じることがな
く、良好な表面性および均一性を得ることができる。
【００７３】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば８００℃で１時
間熱処理することにより、ＳＢＴ膜３４を得る。このと
き、このＳＢＴ膜３４の表面性および均一性とも良好に
保持される。
えば常圧の酸素雰囲気中において例えば８００℃で１時
間熱処理することにより、ＳＢＴ膜３４を得る。このと
き、このＳＢＴ膜３４の表面性および均一性とも良好に
保持される。
【００７４】次に、このＳＢＴ膜３４上に例えばスパッ
タリング法により通常の条件でＩｒ膜３５を成膜する。
タリング法により通常の条件でＩｒ膜３５を成膜する。
【００７５】次に、例えば酸素雰囲気中において例えば
７００℃で１０分間熱処理する。
７００℃で１０分間熱処理する。
【００７６】次に、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜３２、Ｉ
ｒ0.5 Ｐｔ0.5 膜３３、ＳＢＴ膜３４およびＩｒ膜３５
をエッチングにより誘電体キャパシタの形状にパターニ
ングした後、例えばＣＶＤ法により全面にＴａ2 Ｏ5 膜
３６を成膜する。
ｒ0.5 Ｐｔ0.5 膜３３、ＳＢＴ膜３４およびＩｒ膜３５
をエッチングにより誘電体キャパシタの形状にパターニ
ングした後、例えばＣＶＤ法により全面にＴａ2 Ｏ5 膜
３６を成膜する。
【００７７】次に、Ｔａ2 Ｏ5 膜３６のうちＩｒ膜３５
の上の所定部分をエッチング除去してコンタクトホール
３６ａを形成する。次に、全面に例えばスパッタリング
法によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極３７を形成する。
の上の所定部分をエッチング除去してコンタクトホール
３６ａを形成する。次に、全面に例えばスパッタリング
法によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエ
ッチングにより所定形状にパターニングして引き出し電
極３７を形成する。
【００７８】以上の工程により、図６に示す目的とする
誘電体キャパシタが製造される。
誘電体キャパシタが製造される。
【００７９】以上のようにして製造された誘電体キャパ
シタのＳｉ基板３１と引き出し電極３７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＳＢＴ膜３４を用いた誘電体キャパシタ
として良好な値が得られた。
シタのＳｉ基板３１と引き出し電極３７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＳＢＴ膜３４を用いた誘電体キャパシタ
として良好な値が得られた。
【００８０】この第４の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００８１】図７はこの発明の第５の実施形態による誘
電体キャパシタを示す。図７に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板４１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２およびその上のＩｒ膜４３
からなる下部電極と、強誘電体膜としてのＰＺＴ膜４４
と、上部電極としてのＩｒ膜４５とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜４２は２００ｎｍ、Ｉｒ膜４３は５０ｎ
ｍ、ＰＺＴ膜４４は２００ｎｍ、Ｉｒ膜４５は１００ｎ
ｍである。この誘電体キャパシタは層間絶縁膜としての
ＴｉＯ2 膜４６で覆われている。このＴｉＯ2 膜４６の
膜厚は例えば１００ｎｍである。このＴｉＯ2 膜４６の
うち上部電極としてのＩｒ膜４５の上の部分にはコンタ
クトホール４６ａが設けられている。そして、このコン
タクトホール４６ａを通じて上部電極としてのＩｒ膜４
５と接続されるように例えばＡｌ合金からなる引き出し
電極４７が設けられている。
電体キャパシタを示す。図７に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板４１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２およびその上のＩｒ膜４３
からなる下部電極と、強誘電体膜としてのＰＺＴ膜４４
と、上部電極としてのＩｒ膜４５とが順次積層されてい
る。これらの膜の膜厚の一例を挙げると、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜４２は２００ｎｍ、Ｉｒ膜４３は５０ｎ
ｍ、ＰＺＴ膜４４は２００ｎｍ、Ｉｒ膜４５は１００ｎ
ｍである。この誘電体キャパシタは層間絶縁膜としての
ＴｉＯ2 膜４６で覆われている。このＴｉＯ2 膜４６の
膜厚は例えば１００ｎｍである。このＴｉＯ2 膜４６の
うち上部電極としてのＩｒ膜４５の上の部分にはコンタ
クトホール４６ａが設けられている。そして、このコン
タクトホール４６ａを通じて上部電極としてのＩｒ膜４
５と接続されるように例えばＡｌ合金からなる引き出し
電極４７が設けられている。
【００８２】次に、上述のように構成されたこの第５の
実施形態による誘電体キャパシタの製造方法について説
明する。
実施形態による誘電体キャパシタの製造方法について説
明する。
【００８３】まず、Ｓｉ基板４１上に例えば反応性スパ
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜４２上に例えばスパッタリング法により通
常の条件でＩｒ膜４３を成膜する。
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜４２上に例えばスパッタリング法により通
常の条件でＩｒ膜４３を成膜する。
【００８４】次に、Ｉｒ膜４３上に、ＭＯＣＶＤ法によ
り、最終的に得るＰＺＴ膜４４の化学量論組成よりも少
しＰｂを過剰に含有する例えば膜厚２００ｎｍの薄膜を
成膜する。具体的には、Ｉｒ膜４３まで成膜したＳｉ基
板４１を図示省略したＭＯＣＶＤ装置の反応室のサセプ
タ上に設置して４００〜６５０℃の基板温度に加熱し、
保持する。そして、Ｐｂ（ＤＰＭ）2 、Ｚｒ（ＤＰＭ）
2 およびＴｉ（Ｏ−ｉＣ3 Ｈ7 ）2 （ＤＰＭ）2 の各有
機金属原料を所定の組成比に混合したガスをアルゴンキ
ャリアガスと混合してそれらの総流量が１０００ＳＣＣ
Ｍになるように設定して反応室の直前で流量１０００Ｓ
ＣＣＭの酸素ガスと混合した後、この混合ガスを原料ガ
スとして反応室に導入し、成膜を行う。これによって、
最終的に得るＰＺＴ膜４４の化学量論組成よりも少しＰ
ｂを過剰に含有する薄膜が成膜される。この場合、この
薄膜は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２上に成膜される
のではなく、Ｉｒ膜４３上に成膜されるため、この薄膜
の表面に構成元素のＰｂなどの異常析出が生じることが
なく、良好な表面性および均一性を得ることができる。
り、最終的に得るＰＺＴ膜４４の化学量論組成よりも少
しＰｂを過剰に含有する例えば膜厚２００ｎｍの薄膜を
成膜する。具体的には、Ｉｒ膜４３まで成膜したＳｉ基
板４１を図示省略したＭＯＣＶＤ装置の反応室のサセプ
タ上に設置して４００〜６５０℃の基板温度に加熱し、
保持する。そして、Ｐｂ（ＤＰＭ）2 、Ｚｒ（ＤＰＭ）
2 およびＴｉ（Ｏ−ｉＣ3 Ｈ7 ）2 （ＤＰＭ）2 の各有
機金属原料を所定の組成比に混合したガスをアルゴンキ
ャリアガスと混合してそれらの総流量が１０００ＳＣＣ
Ｍになるように設定して反応室の直前で流量１０００Ｓ
ＣＣＭの酸素ガスと混合した後、この混合ガスを原料ガ
スとして反応室に導入し、成膜を行う。これによって、
最終的に得るＰＺＴ膜４４の化学量論組成よりも少しＰ
ｂを過剰に含有する薄膜が成膜される。この場合、この
薄膜は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２上に成膜される
のではなく、Ｉｒ膜４３上に成膜されるため、この薄膜
の表面に構成元素のＰｂなどの異常析出が生じることが
なく、良好な表面性および均一性を得ることができる。
【００８５】次に、このようにして成膜された薄膜を例
えば常圧の酸素雰囲気中において例えば６５０℃で３０
分間熱処理することにより、ＰＺＴ膜４４を得る。この
とき、このＰＺＴ膜４４の表面性および均一性とも良好
に保持される。
えば常圧の酸素雰囲気中において例えば６５０℃で３０
分間熱処理することにより、ＰＺＴ膜４４を得る。この
とき、このＰＺＴ膜４４の表面性および均一性とも良好
に保持される。
【００８６】次に、このＰＺＴ膜４４上に例えばスパッ
タリング法により通常の条件でＩｒ膜４５を成膜する。
タリング法により通常の条件でＩｒ膜４５を成膜する。
【００８７】次に、例えば酸素雰囲気中において例えば
６００℃で１０分間熱処理する。
６００℃で１０分間熱処理する。
【００８８】次に、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜４２、Ｉ
ｒ膜４３、ＰＺＴ膜４４およびＩｒ膜４５をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばＣＶＤ法により全面にＴｉＯ2 膜４６を成膜す
る。
ｒ膜４３、ＰＺＴ膜４４およびＩｒ膜４５をエッチング
により誘電体キャパシタの形状にパターニングした後、
例えばＣＶＤ法により全面にＴｉＯ2 膜４６を成膜す
る。
【００８９】次に、ＴｉＯ2 膜４６のうちＩｒ膜４５の
上の所定部分をエッチング除去してコンタクトホール４
６ａを除去する。次に、全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより所定形状にパターニングして引き出し電極
４７を形成する。
上の所定部分をエッチング除去してコンタクトホール４
６ａを除去する。次に、全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより所定形状にパターニングして引き出し電極
４７を形成する。
【００９０】以上の工程により、図７に示す目的とする
誘電体キャパシタが製造される。
誘電体キャパシタが製造される。
【００９１】以上のようにして製造された誘電体キャパ
シタのＳｉ基板４１と引き出し電極４７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＰＺＴ膜４４を用いた誘電体キャパシタ
として良好な値が得られた。
シタのＳｉ基板４１と引き出し電極４７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＰＺＴ膜４４を用いた誘電体キャパシタ
として良好な値が得られた。
【００９２】この第５の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００９３】図８はこの発明の第６の実施形態による誘
電体キャパシタを示す。図８に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板５１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２およびその上のＩｒ0.5 Ｒ
ｕ0.5 膜５３からなる下部電極と、強誘電体膜としての
ＢＳＴ膜５４と、上部電極としてのＲｕ膜５５とが順次
積層されている。これらの膜の膜厚の一例を挙げると、
Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２は２００ｎｍ、Ｉｒ0.5
Ｒｕ0.5 膜５３は３０ｎｍ、ＢＳＴ膜５４は２００ｎ
ｍ、Ｒｕ膜５５は１００ｎｍである。この誘電体キャパ
シタは層間絶縁膜としてのＳｉＯ2 膜５６で覆われてい
る。このＳｉＯ2 膜５６の膜厚は例えば２００ｎｍであ
る。このＳｉＯ2 膜５６のうち上部電極としてのＲｕ膜
５５の上の部分にはコンタクトホール５６ａが設けられ
ている。そして、このコンタクトホール５６ａを通じて
上部電極としてのＲｕ膜５５と接続されるように例えば
Ａｌ合金からなる引き出し電極５７が設けられている。
電体キャパシタを示す。図８に示すように、この誘電体
キャパシタにおいては、導電性のＳｉ基板５１上に、Ｐ
ｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２およびその上のＩｒ0.5 Ｒ
ｕ0.5 膜５３からなる下部電極と、強誘電体膜としての
ＢＳＴ膜５４と、上部電極としてのＲｕ膜５５とが順次
積層されている。これらの膜の膜厚の一例を挙げると、
Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２は２００ｎｍ、Ｉｒ0.5
Ｒｕ0.5 膜５３は３０ｎｍ、ＢＳＴ膜５４は２００ｎ
ｍ、Ｒｕ膜５５は１００ｎｍである。この誘電体キャパ
シタは層間絶縁膜としてのＳｉＯ2 膜５６で覆われてい
る。このＳｉＯ2 膜５６の膜厚は例えば２００ｎｍであ
る。このＳｉＯ2 膜５６のうち上部電極としてのＲｕ膜
５５の上の部分にはコンタクトホール５６ａが設けられ
ている。そして、このコンタクトホール５６ａを通じて
上部電極としてのＲｕ膜５５と接続されるように例えば
Ａｌ合金からなる引き出し電極５７が設けられている。
【００９４】次に、上述のように構成されたこの第５の
実施形態による誘電体キャパシタの製造方法について説
明する。
実施形態による誘電体キャパシタの製造方法について説
明する。
【００９５】まず、Ｓｉ基板５１上に例えば反応性スパ
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜５２上に例えばスパッタリング法により通
常の条件でＩｒ0.5 Ｒｕ0.5 膜５３を成膜する。
ッタリング法によりＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２を成
膜する。このＰｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２の成膜条件
は第１の実施形態と同様である。次に、Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜５２上に例えばスパッタリング法により通
常の条件でＩｒ0.5 Ｒｕ0.5 膜５３を成膜する。
【００９６】次に、Ｉｒ0.5 Ｒｕ0.5 膜５３上に、ＭＯ
ＣＶＤ法により、例えば膜厚２００ｎｍのＢＳＴ膜５４
を成膜する。具体的には、Ｉｒ0.5 Ｒｕ0.5 膜５３まで
成膜したＳｉ基板５１を図示省略したＭＯＣＶＤ装置の
反応室のサセプタ上に設置して４００〜７００℃の基板
温度に加熱し、保持する。そして、Ｂａ（ＤＰＭ）2、
Ｓｒ（ＤＰＭ）2 およびＴｉ（ｉ−ＯＣ3 Ｈ7 ）2 （Ｄ
ＰＭ）2 の各有機金属原料を所定の組成比に混合したガ
スをアルゴンキャリアガスと混合してそれらの総流量が
１０００ＳＣＣＭになるように設定して反応室の直前で
流量１０００ＳＣＣＭの酸素ガスと混合した後、この混
合ガスを原料ガスとして反応室に導入し、成膜を行う。
これによって、ＢＳＴ膜５４が成膜される。この場合、
このＢＳＴ膜５４は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２上
に成膜されるのではなく、Ｉｒ0.5 Ｒｕ0.5 膜５３上に
成膜されるため、このＢＳＴ膜５４の表面に構成元素の
Ｂｉなどの異常析出が生じることがなく、良好な表面性
および均一性を得ることができる。
ＣＶＤ法により、例えば膜厚２００ｎｍのＢＳＴ膜５４
を成膜する。具体的には、Ｉｒ0.5 Ｒｕ0.5 膜５３まで
成膜したＳｉ基板５１を図示省略したＭＯＣＶＤ装置の
反応室のサセプタ上に設置して４００〜７００℃の基板
温度に加熱し、保持する。そして、Ｂａ（ＤＰＭ）2、
Ｓｒ（ＤＰＭ）2 およびＴｉ（ｉ−ＯＣ3 Ｈ7 ）2 （Ｄ
ＰＭ）2 の各有機金属原料を所定の組成比に混合したガ
スをアルゴンキャリアガスと混合してそれらの総流量が
１０００ＳＣＣＭになるように設定して反応室の直前で
流量１０００ＳＣＣＭの酸素ガスと混合した後、この混
合ガスを原料ガスとして反応室に導入し、成膜を行う。
これによって、ＢＳＴ膜５４が成膜される。この場合、
このＢＳＴ膜５４は、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２上
に成膜されるのではなく、Ｉｒ0.5 Ｒｕ0.5 膜５３上に
成膜されるため、このＢＳＴ膜５４の表面に構成元素の
Ｂｉなどの異常析出が生じることがなく、良好な表面性
および均一性を得ることができる。
【００９７】次に、このようにして成膜されたＢＳＴ膜
５４を例えば常圧の酸素雰囲気中において例えば６５０
℃で３０分間熱処理する。このとき、このＢＳＴ膜５４
の表面性および均一性とも良好に保持される。
５４を例えば常圧の酸素雰囲気中において例えば６５０
℃で３０分間熱処理する。このとき、このＢＳＴ膜５４
の表面性および均一性とも良好に保持される。
【００９８】次に、このＢＳＴ膜５４上に例えばスパッ
タリング法により通常の条件でＲｕ膜５５を成膜する。
タリング法により通常の条件でＲｕ膜５５を成膜する。
【００９９】次に、例えば酸素雰囲気中において例えば
６００℃で１０分間熱処理する。
６００℃で１０分間熱処理する。
【０１００】次に、Ｐｄ0.5 Ｒｈ0.3 Ｏ0.2 膜５２、Ｉ
ｒ0.5 Ｒｕ0.5 膜５３、ＢＳＴ膜５４およびＲｕ膜５５
をエッチングにより誘電体キャパシタの形状にパターニ
ングした後、例えばＣＶＤ法により全面にＳｉＯ2 膜５
６を成膜する。
ｒ0.5 Ｒｕ0.5 膜５３、ＢＳＴ膜５４およびＲｕ膜５５
をエッチングにより誘電体キャパシタの形状にパターニ
ングした後、例えばＣＶＤ法により全面にＳｉＯ2 膜５
６を成膜する。
【０１０１】次に、ＳｉＯ2 膜５６のうちＲｕ膜５５の
上の所定部分をエッチング除去してコンタクトホール５
６ａを除去する。次に、全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより所定形状にパターニングして引き出し電極
５７を形成する。
上の所定部分をエッチング除去してコンタクトホール５
６ａを除去する。次に、全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより所定形状にパターニングして引き出し電極
５７を形成する。
【０１０２】以上の工程により、図８に示す目的とする
誘電体キャパシタが製造される。
誘電体キャパシタが製造される。
【０１０３】以上のようにして製造された誘電体キャパ
シタのＳｉ基板５１と引き出し電極５７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＢＳＴ膜５４を用いた誘電体キャパシタ
として良好な値が得られた。
シタのＳｉ基板５１と引き出し電極５７との間に電圧を
印加してＰ−Ｖヒステリシスを測定した結果、２Ｐr お
よび２Ｅc ともＢＳＴ膜５４を用いた誘電体キャパシタ
として良好な値が得られた。
【０１０４】この第６の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【０１０５】図９はこの発明の第７の実施形態による強
誘電体不揮発性メモリを示す。この第７の実施形態によ
る強誘電体不揮発性メモリは、メモリセルを構成する誘
電体キャパシタとしてスタック型誘電体キャパシタを用
いたものである。
誘電体不揮発性メモリを示す。この第７の実施形態によ
る強誘電体不揮発性メモリは、メモリセルを構成する誘
電体キャパシタとしてスタック型誘電体キャパシタを用
いたものである。
【０１０６】図９に示すように、この第７の実施形態に
よる強誘電体不揮発性メモリにおいては、ｐ型Ｓｉ基板
６１の表面にＳｉＯ2 膜からなるフィールド絶縁膜６２
が選択的に設けられ、これによって素子分離が行われて
いる。このフィールド絶縁膜６２に囲まれた部分の活性
領域の表面にはＳｉＯ2 膜からなるゲート絶縁膜６３が
設けられている。符号６４はゲート電極を示す。このゲ
ート電極６４の側壁にはＳｉＯ2 からなるサイドウォー
ルスペーサ６５が設けられている。ゲート電極６４の両
側の部分におけるｐ型Ｓｉ基板６１中にはｎ+ 型のソー
ス領域６６およびドレイン領域６７が、このゲート電極
６４に対して自己整合的に設けられている。これらのゲ
ート電極６４、ソース領域６６およびドレイン領域６７
によりｎチャネルＭＯＳトランジスタＱが構成されてい
る。この場合、サイドウォールスペーサ６５の下方の部
分におけるソース領域６６およびドレイン領域６７に
は、例えばｎ- 型の低不純物濃度部６６ａ、６７ａが設
けられており、このｎチャネルＭＯＳトランジスタＱは
いわゆるＬＤＤ（Lightly Doped Drain)構造を有してい
る。
よる強誘電体不揮発性メモリにおいては、ｐ型Ｓｉ基板
６１の表面にＳｉＯ2 膜からなるフィールド絶縁膜６２
が選択的に設けられ、これによって素子分離が行われて
いる。このフィールド絶縁膜６２に囲まれた部分の活性
領域の表面にはＳｉＯ2 膜からなるゲート絶縁膜６３が
設けられている。符号６４はゲート電極を示す。このゲ
ート電極６４の側壁にはＳｉＯ2 からなるサイドウォー
ルスペーサ６５が設けられている。ゲート電極６４の両
側の部分におけるｐ型Ｓｉ基板６１中にはｎ+ 型のソー
ス領域６６およびドレイン領域６７が、このゲート電極
６４に対して自己整合的に設けられている。これらのゲ
ート電極６４、ソース領域６６およびドレイン領域６７
によりｎチャネルＭＯＳトランジスタＱが構成されてい
る。この場合、サイドウォールスペーサ６５の下方の部
分におけるソース領域６６およびドレイン領域６７に
は、例えばｎ- 型の低不純物濃度部６６ａ、６７ａが設
けられており、このｎチャネルＭＯＳトランジスタＱは
いわゆるＬＤＤ（Lightly Doped Drain)構造を有してい
る。
【０１０７】符号６８は例えばホウ素リンシリケートガ
ラス（ＢＰＳＧ）膜のような層間絶縁膜を示す。ソース
領域６６の上の所定部分における層間絶縁膜６８にはコ
ンタクトホール６９が設けられ、このコンタクトホール
６９内に多結晶Ｓｉプラグ７０が埋め込まれている。こ
の多結晶Ｓｉプラグ７０およびその近傍の層間絶縁膜６
８の上に延在するように、所定形状のＰｄa Ｒｈb Ｏc
膜７１およびＩｒp Ｐｔq Ｒｕr 膜７２が順次積層され
ており、これらのＰｄa Ｒｈb Ｏc 膜７１およびＩｒp
Ｐｔq Ｒｕr 膜７２により下部電極が形成されている。
ここで、ＰｄaＲｈb Ｏc 膜７１の組成範囲は２０≦ａ
≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ
＝１００であり、Ｉｒp Ｐｔq Ｒｕr 膜７２の組成範囲
は０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１００、
ｐ＋ｑ＋ｒ＝１００である。また、Ｉｒp Ｐｔq Ｒｕr
膜７２の膜厚は３〜３００ｎｍである。この下部電極を
構成するＩｒp Ｐｔq Ｒｕr 膜７２上には例えばＳＢＴ
膜やＰＺＴ膜のような強誘電体膜７３が積層され、さら
にその上に上部電極を構成するＰｔ膜７４が積層されて
いる。Ｐｄa Ｒｈb Ｏc 膜７１およびその上のＩｒp Ｐ
ｔq Ｒｕr 膜７２からなる下部電極と、強誘電体膜７３
と、Ｐｔ膜７４からなる上部電極とによりスタック型の
誘電体キャパシタＣが構成されている。そして、ｎチャ
ネルＭＯＳトランジスタＱとこの誘電体キャパシタＣと
により、１個のメモリセルが構成されている。
ラス（ＢＰＳＧ）膜のような層間絶縁膜を示す。ソース
領域６６の上の所定部分における層間絶縁膜６８にはコ
ンタクトホール６９が設けられ、このコンタクトホール
６９内に多結晶Ｓｉプラグ７０が埋め込まれている。こ
の多結晶Ｓｉプラグ７０およびその近傍の層間絶縁膜６
８の上に延在するように、所定形状のＰｄa Ｒｈb Ｏc
膜７１およびＩｒp Ｐｔq Ｒｕr 膜７２が順次積層され
ており、これらのＰｄa Ｒｈb Ｏc 膜７１およびＩｒp
Ｐｔq Ｒｕr 膜７２により下部電極が形成されている。
ここで、ＰｄaＲｈb Ｏc 膜７１の組成範囲は２０≦ａ
≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ＋ｃ
＝１００であり、Ｉｒp Ｐｔq Ｒｕr 膜７２の組成範囲
は０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦１００、
ｐ＋ｑ＋ｒ＝１００である。また、Ｉｒp Ｐｔq Ｒｕr
膜７２の膜厚は３〜３００ｎｍである。この下部電極を
構成するＩｒp Ｐｔq Ｒｕr 膜７２上には例えばＳＢＴ
膜やＰＺＴ膜のような強誘電体膜７３が積層され、さら
にその上に上部電極を構成するＰｔ膜７４が積層されて
いる。Ｐｄa Ｒｈb Ｏc 膜７１およびその上のＩｒp Ｐ
ｔq Ｒｕr 膜７２からなる下部電極と、強誘電体膜７３
と、Ｐｔ膜７４からなる上部電極とによりスタック型の
誘電体キャパシタＣが構成されている。そして、ｎチャ
ネルＭＯＳトランジスタＱとこの誘電体キャパシタＣと
により、１個のメモリセルが構成されている。
【０１０８】誘電体キャパシタＣは、例えばＴａ2 Ｏ5
膜からなる層間絶縁膜７５で覆われている。ｎチャネル
ＭＯＳトランジスタＱのドレイン領域６７の上の部分に
おける層間絶縁膜６８および層間絶縁膜７５にはコンタ
クトホール７６が設けられている。また、層間絶縁膜７
５上には例えばＡｌ合金からなる配線電極７７が設けら
れている。この配線電極７７は、コンタクトホール７６
を通じてｎチャネルＭＯＳトランジスタＱのドレイン領
域６７と接続されている。
膜からなる層間絶縁膜７５で覆われている。ｎチャネル
ＭＯＳトランジスタＱのドレイン領域６７の上の部分に
おける層間絶縁膜６８および層間絶縁膜７５にはコンタ
クトホール７６が設けられている。また、層間絶縁膜７
５上には例えばＡｌ合金からなる配線電極７７が設けら
れている。この配線電極７７は、コンタクトホール７６
を通じてｎチャネルＭＯＳトランジスタＱのドレイン領
域６７と接続されている。
【０１０９】この第７の実施形態によれば、スタック型
の誘電体キャパシタＣの下部電極をＰｄa Ｒｈb Ｏc 膜
７１およびその上のＩｒp Ｐｔq Ｒｕr 膜７２により構
成しているので、強誘電体膜７３の成膜法としてＭＯＣ
ＶＤ法を用いても、この下部電極上に表面性および均一
性の良好な強誘電体膜７３を成膜することができ、これ
によって特性の良好なスタック型の誘電体キャパシタを
実現することができる。また、強誘電体膜７３の形成に
ＭＯＣＶＤ法を用いることができることから、高い生産
性を得ることができるとともに、良好なステップカバレ
ッジを得ることができることにより微細なスタック型の
誘電体キャパシタＣを形成することが可能となり、高集
積の強誘電体不揮発性メモリの実現が可能となる。
の誘電体キャパシタＣの下部電極をＰｄa Ｒｈb Ｏc 膜
７１およびその上のＩｒp Ｐｔq Ｒｕr 膜７２により構
成しているので、強誘電体膜７３の成膜法としてＭＯＣ
ＶＤ法を用いても、この下部電極上に表面性および均一
性の良好な強誘電体膜７３を成膜することができ、これ
によって特性の良好なスタック型の誘電体キャパシタを
実現することができる。また、強誘電体膜７３の形成に
ＭＯＣＶＤ法を用いることができることから、高い生産
性を得ることができるとともに、良好なステップカバレ
ッジを得ることができることにより微細なスタック型の
誘電体キャパシタＣを形成することが可能となり、高集
積の強誘電体不揮発性メモリの実現が可能となる。
【０１１０】図１０はこの発明の第８の実施形態による
強誘電体不揮発性メモリを示す。この第８の実施形態に
よる強誘電体不揮発性メモリは、メモリセルを構成する
誘電体キャパシタとしてペデスタル型誘電体キャパシタ
を用いたものである。なお、図１０においては、図９と
同一または対応する部分に同一の符号を付す。
強誘電体不揮発性メモリを示す。この第８の実施形態に
よる強誘電体不揮発性メモリは、メモリセルを構成する
誘電体キャパシタとしてペデスタル型誘電体キャパシタ
を用いたものである。なお、図１０においては、図９と
同一または対応する部分に同一の符号を付す。
【０１１１】図１０に示すように、この第８の実施形態
による強誘電体不揮発性メモリにおいては、Ｐｄa Ｒｈ
b Ｏc 膜７１が第７の実施形態と比較して厚くかつ狭い
幅に設けられており、このＰｄa Ｒｈb Ｏc 膜７１の上
面および両側面を覆うようにＩｒp Ｐｔq Ｒｕr 膜７２
が設けられている。さらに、このＩｒp Ｐｔq Ｒｕr膜
７２を覆うように強誘電体膜７３および上部電極として
のＰｔ膜７４が設けられている。その他のことは第７の
実施形態による強誘電体不揮発性メモリと同様であるの
で、説明を省略する。
による強誘電体不揮発性メモリにおいては、Ｐｄa Ｒｈ
b Ｏc 膜７１が第７の実施形態と比較して厚くかつ狭い
幅に設けられており、このＰｄa Ｒｈb Ｏc 膜７１の上
面および両側面を覆うようにＩｒp Ｐｔq Ｒｕr 膜７２
が設けられている。さらに、このＩｒp Ｐｔq Ｒｕr膜
７２を覆うように強誘電体膜７３および上部電極として
のＰｔ膜７４が設けられている。その他のことは第７の
実施形態による強誘電体不揮発性メモリと同様であるの
で、説明を省略する。
【０１１２】この第８の実施形態によれば、ペデスタル
型の誘電体キャパシタＣの下部電極をＰｄa Ｒｈb Ｏc
膜７１およびその上のＩｒp Ｐｔq Ｒｕr 膜７２により
構成しているので、強誘電体膜７３の成膜法としてＭＯ
ＣＶＤ法を用いても、この下部電極上に表面性および均
一性の良好な強誘電体膜７３を成膜することができ、こ
れによって特性の良好なペデスタル型の誘電体キャパシ
タを実現することができる。また、強誘電体膜７３の形
成にＭＯＣＶＤ法を用いることができることから、高い
生産性を得ることができるとともに、良好なステップカ
バレッジを得ることができることにより微細なペデスタ
ル型誘電体キャパシタＣを形成することが可能となり、
より高集積の強誘電体不揮発性メモリの実現が可能とな
る。
型の誘電体キャパシタＣの下部電極をＰｄa Ｒｈb Ｏc
膜７１およびその上のＩｒp Ｐｔq Ｒｕr 膜７２により
構成しているので、強誘電体膜７３の成膜法としてＭＯ
ＣＶＤ法を用いても、この下部電極上に表面性および均
一性の良好な強誘電体膜７３を成膜することができ、こ
れによって特性の良好なペデスタル型の誘電体キャパシ
タを実現することができる。また、強誘電体膜７３の形
成にＭＯＣＶＤ法を用いることができることから、高い
生産性を得ることができるとともに、良好なステップカ
バレッジを得ることができることにより微細なペデスタ
ル型誘電体キャパシタＣを形成することが可能となり、
より高集積の強誘電体不揮発性メモリの実現が可能とな
る。
【０１１３】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【０１１４】例えば、上述の第１〜第８の実施形態にお
いて挙げた数値、構造、有機金属原料、材料、プロセス
などはあくまでも例であり、必要に応じて、これらと異
なる数値、構造、有機金属原料、材料、プロセスなどを
用いてもよい。
いて挙げた数値、構造、有機金属原料、材料、プロセス
などはあくまでも例であり、必要に応じて、これらと異
なる数値、構造、有機金属原料、材料、プロセスなどを
用いてもよい。
【０１１５】
【発明の効果】以上述べたように、この発明の第１〜第
８の発明によれば、Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒ
y Ｒｕz ）b Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜上にＳＢ
Ｔ膜やＰＺＴ膜などの誘電体膜を化学気相成長法により
成膜する場合に、表面性の良好な誘電体膜を得ることが
できる。
８の発明によれば、Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒ
y Ｒｕz ）b Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜上にＳＢ
Ｔ膜やＰＺＴ膜などの誘電体膜を化学気相成長法により
成膜する場合に、表面性の良好な誘電体膜を得ることが
できる。
【０１１６】また、この発明の第９〜第１２の発明によ
れば、Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b
Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜上に、ＳＢＴ膜やＰＺ
Ｔ膜などの誘電体膜を化学気相成長法により成膜する場
合に、表面性の良好な誘電体膜を得ることができ、良好
な特性を有する誘電体キャパシタを実現することができ
る。
れば、Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）b
Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜上に、ＳＢＴ膜やＰＺ
Ｔ膜などの誘電体膜を化学気相成長法により成膜する場
合に、表面性の良好な誘電体膜を得ることができ、良好
な特性を有する誘電体キャパシタを実現することができ
る。
【０１１７】また、この発明の第１３〜第１６の発明に
よれば、Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）
b Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜上に、ＳＢＴ膜やＰ
ＺＴ膜などの誘電体膜を、良好な表面性を保持しつつ、
高い生産性で形成することができるとともに、良好なス
テップカバレッジを得ることができる。
よれば、Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉｒy Ｒｕz ）
b Ｏc 膜またはＰｄa Ｒｈb Ｏc 膜上に、ＳＢＴ膜やＰ
ＺＴ膜などの誘電体膜を、良好な表面性を保持しつつ、
高い生産性で形成することができるとともに、良好なス
テップカバレッジを得ることができる。
【図１】この発明の第１の実施形態による誘電体キャパ
シタを示す断面図である。
シタを示す断面図である。
【図２】この発明の第１の実施形態による誘電体キャパ
シタのＰ−Ｖヒステリシスを測定した結果を示す略線図
である。
シタのＰ−Ｖヒステリシスを測定した結果を示す略線図
である。
【図３】この発明の第１の実施形態による誘電体キャパ
シタの２Ｐr および２Ｅc の熱処理温度依存性を測定し
た結果を示す略線図である。
シタの２Ｐr および２Ｅc の熱処理温度依存性を測定し
た結果を示す略線図である。
【図４】この発明の第２の実施形態による誘電体キャパ
シタを示す断面図である。
シタを示す断面図である。
【図５】この発明の第３の実施形態による誘電体キャパ
シタを示す断面図である。
シタを示す断面図である。
【図６】この発明の第４の実施形態による誘電体キャパ
シタを示す断面図である。
シタを示す断面図である。
【図７】この発明の第５の実施形態による誘電体キャパ
シタを示す断面図である。
シタを示す断面図である。
【図８】この発明の第６の実施形態による誘電体キャパ
シタを示す断面図である。
シタを示す断面図である。
【図９】この発明の第７の実施形態による強誘電体不揮
発性メモリを示す断面図である。
発性メモリを示す断面図である。
【図１０】この発明の第８の実施形態による強誘電体不
揮発性メモリを示す断面図である。
揮発性メモリを示す断面図である。
１、１１、２１、３１、４１、５１・・・Ｓｉ基板、
２、１２、２２、３２、４２、５２・・・Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜、３、２３、２５、３５、４３、４５・・
・Ｉｒ膜、４、１４、２４、３４・・・ＳＢＴ膜、５、
１３、１５、７４・・・Ｐｔ膜、６、１６、２６、３６
・・・Ｔａ2 Ｏ5 膜、３３・・・Ｉｒ0.5Ｐｔ0.5 膜、
４４・・・ＰＺＴ膜、４６・・・ＴｉＯ2 膜、５３・・
・Ｉｒ0.5Ｒｕ0.5 膜、５５・・・Ｒｕ膜、５６・・・
ＳｉＯ2 膜、７１・・・Ｐｄa Ｒｈb Ｏc 膜、７２・・
・Ｉｒp Ｐｔq Ｒｕr 膜、７３・・・強誘電体膜
２、１２、２２、３２、４２、５２・・・Ｐｄ0.5 Ｒｈ
0.3 Ｏ0.2 膜、３、２３、２５、３５、４３、４５・・
・Ｉｒ膜、４、１４、２４、３４・・・ＳＢＴ膜、５、
１３、１５、７４・・・Ｐｔ膜、６、１６、２６、３６
・・・Ｔａ2 Ｏ5 膜、３３・・・Ｉｒ0.5Ｐｔ0.5 膜、
４４・・・ＰＺＴ膜、４６・・・ＴｉＯ2 膜、５３・・
・Ｉｒ0.5Ｒｕ0.5 膜、５５・・・Ｒｕ膜、５６・・・
ＳｉＯ2 膜、７１・・・Ｐｄa Ｒｈb Ｏc 膜、７２・・
・Ｉｒp Ｐｔq Ｒｕr 膜、７３・・・強誘電体膜
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 29/78 ３７１ 21/8242 21/8247 29/788 29/792 (72)発明者 磯辺 千春 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 渡部 浩司 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (48)
- 【請求項１】 組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉ
ｒy Ｒｕz ）b Ｏc（ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚ
は原子％で表した組成）で表され、その組成範囲が２０
≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ
＋ｃ＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０≦
ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材料
からなる第１の薄膜と、 上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただ
し、ｐ、ｑ、ｒは原子％で表した組成）で表され、その
組成範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦
１００、ｐ＋ｑ＋ｒ＝１００である第２の材料からなる
第２の薄膜とからなることを特徴とする薄膜材料。 - 【請求項２】 上記第１の材料の組成範囲が３０≦ａ≦
６０、１５≦ｂ≦３０、３０≦ｃ≦５０、ａ＋ｂ＋ｃ＝
１００であることを特徴とする請求項１記載の薄膜材
料。 - 【請求項３】 上記第２の薄膜の膜厚ｔが３ｎｍ≦ｔ≦
３００ｎｍであることを特徴とする請求項１記載の薄膜
材料。 - 【請求項４】 上記第２の薄膜の膜厚ｔが１０ｎｍ≦ｔ
≦１００ｎｍであることを特徴とする請求項１記載の薄
膜材料。 - 【請求項５】 組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx Ｉ
ｒy Ｒｕz ）b Ｏc（ただし、ａ、ｂ、ｃ、ｘ、ｙ、ｚ
は原子％で表した組成）で表され、その組成範囲が２０
≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋ｂ
＋ｃ＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０≦
ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材料
からなる第１の薄膜と、 上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏ
s （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で
表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、
０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００
である第２の材料からなる第２の薄膜とからなることを
特徴とする薄膜材料。 - 【請求項６】 上記第１の材料の組成範囲が３０≦ａ≦
６０、１５≦ｂ≦３０、３０≦ｃ≦５０、ａ＋ｂ＋ｃ＝
１００であることを特徴とする請求項５記載の薄膜材
料。 - 【請求項７】 上記第２の薄膜の膜厚ｔが３ｎｍ≦ｔ≦
３００ｎｍであることを特徴とする請求項５記載の薄膜
材料。 - 【請求項８】 上記第２の薄膜の膜厚ｔが１０ｎｍ≦ｔ
≦１００ｎｍであることを特徴とする請求項５記載の薄
膜材料。 - 【請求項９】 組成式Ｐｄa Ｒｈb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成）で表され、その組成範囲
が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、
ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１の薄
膜と、 上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr （ただ
し、ｐ、ｑ、ｒは原子％で表した組成）で表され、その
組成範囲が０≦ｐ≦１００、０≦ｑ≦１００、０≦ｒ≦
１００、ｐ＋ｑ＋ｒ＝１００である第２の材料からなる
第２の薄膜とからなることを特徴とする薄膜材料。 - 【請求項１０】 上記第１の材料の組成範囲が３０≦ａ
≦６０、１５≦ｂ≦３０、３０≦ｃ≦５０、ａ＋ｂ＋ｃ
＝１００であることを特徴とする請求項９記載の薄膜材
料。 - 【請求項１１】 上記第２の薄膜の膜厚ｔが３ｎｍ≦ｔ
≦３００ｎｍであることを特徴とする請求項９記載の薄
膜材料。 - 【請求項１２】 上記第２の薄膜の膜厚ｔが１０ｎｍ≦
ｔ≦１００ｎｍであることを特徴とする請求項９記載の
薄膜材料。 - 【請求項１３】 組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、 上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒｕr Ｏ
s （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組成）で
表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦９０、
０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝１００
である第２の材料からなる第２の薄膜とからなることを
特徴とする薄膜材料。 - 【請求項１４】 上記第１の材料の組成範囲が３０≦ａ
≦６０、１５≦ｂ≦３０、３０≦ｃ≦５０、ａ＋ｂ＋ｃ
＝１００であることを特徴とする請求項１３記載の薄膜
材料。 - 【請求項１５】 上記第２の薄膜の膜厚ｔが３ｎｍ≦ｔ
≦３００ｎｍであることを特徴とする請求項１３記載の
薄膜材料。 - 【請求項１６】 上記第２の薄膜の膜厚ｔが１０ｎｍ≦
ｔ≦１００ｎｍであることを特徴とする請求項１３記載
の薄膜材料。 - 【請求項１７】 組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx
Ｉｒy Ｒｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、
ｚは原子％で表した組成）で表され、その組成範囲が２
０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋
ｂ＋ｃ＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０
≦ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材
料からなる第１の薄膜と、上記第１の薄膜上の、組成式
ＩｒpＰｔq Ｒｕr （ただし、ｐ、ｑ、ｒは原子％で表
した組成）で表され、その組成範囲が０≦ｐ≦１００、
０≦ｑ≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００
である第２の材料からなる第２の薄膜とからなる薄膜材
料の製造方法であって、 上記第１の薄膜を酸素ガスを用いた反応性スパッタリン
グ法により形成するようにしたことを特徴とする薄膜材
料の製造方法。 - 【請求項１８】 組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx
Ｉｒy Ｒｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、
ｚは原子％で表した組成）で表され、その組成範囲が２
０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋
ｂ＋ｃ＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０
≦ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材
料からなる第１の薄膜と、上記第１の薄膜上の、組成式
ＩｒpＰｔq Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原
子％で表した組成）で表され、その組成範囲が０≦ｐ≦
９０、０≦ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ
＋ｑ＋ｒ＋ｓ＝１００である第２の材料からなる第２の
薄膜とからなる薄膜材料の製造方法であって、 上記第１の薄膜を酸素ガスを用いた反応性スパッタリン
グ法により形成するようにしたことを特徴とする薄膜材
料の製造方法。 - 【請求項１９】 組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒ
ｕr （ただし、ｐ、ｑ、ｒは原子％で表した組成）で表
され、その組成範囲が０≦ｐ≦１００、０≦ｑ≦１０
０、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００である第２の
材料からなる第２の薄膜とからなる薄膜材料の製造方法
であって、 上記第１の薄膜を酸素ガスを用いた反応性スパッタリン
グ法により形成するようにしたことを特徴とする薄膜材
料の製造方法。 - 【請求項２０】 組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒ
ｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組
成）で表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦
９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝
１００である第２の材料からなる第２の薄膜とからなる
薄膜材料の製造方法であって、 上記第１の薄膜を酸素ガスを用いた反応性スパッタリン
グ法により形成するようにしたことを特徴とする薄膜材
料の製造方法。 - 【請求項２１】 組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx
Ｉｒy Ｒｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、
ｚは原子％で表した組成）で表され、その組成範囲が２
０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋
ｂ＋ｃ＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０
≦ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材
料からなる第１の薄膜と、上記第１の薄膜上の、組成式
ＩｒpPtq Ｒｕr （ただし、ｐ、ｑ、ｒは原子％で表し
た組成）で表され、その組成範囲が０≦ｐ≦１００、０
≦ｑ≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００で
ある第２の材料からなる第２の薄膜とからなる薄膜材料
で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。 - 【請求項２２】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項２
１記載の誘電体キャパシタ。 - 【請求項２３】 上記誘電体膜は、Ｂｉx （Ｓｒ，Ｃ
ａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、１．７０
≦ｘ≦２．５０、０．６０≦ｙ≦１．２０、ｚ＝９±
ｄ、０≦ｄ≦１．０）で表される結晶層を８５％以上含
む強誘電体からなることを特徴とする請求項２１記載の
誘電体キャパシタ。 - 【請求項２４】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
２１記載の誘電体キャパシタ。 - 【請求項２５】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
２１記載の誘電体キャパシタ。 - 【請求項２６】 上記下部電極は、トランジスタの拡散
層上に設けられたＳｉまたはＷからなるプラグ上に設け
られていることを特徴とする請求項２１記載の誘電体キ
ャパシタ。 - 【請求項２７】 組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx
Ｉｒy Ｒｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、
ｚは原子％で表した組成）で表され、その組成範囲が２
０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋
ｂ＋ｃ＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０
≦ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材
料からなる第１の薄膜と、上記第１の薄膜上の、組成式
ＩｒpＰｔq Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原
子％で表した組成）で表され、その組成範囲が０≦ｐ≦
９０、０≦ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ
＋ｑ＋ｒ＋ｓ＝１００である第２の材料からなる第２の
薄膜とからなる薄膜材料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。 - 【請求項２８】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項２
７記載の誘電体キャパシタ。 - 【請求項２９】 上記誘電体膜は、Ｂｉx （Ｓｒ，Ｃ
ａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、１．７０
≦ｘ≦２．５０、０．６０≦ｙ≦１．２０、ｚ＝９±
ｄ、０≦ｄ≦１．０）で表される結晶層を８５％以上含
む強誘電体からなることを特徴とする請求項２７記載の
誘電体キャパシタ。 - 【請求項３０】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
２７記載の誘電体キャパシタ。 - 【請求項３１】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
２７記載の誘電体キャパシタ。 - 【請求項３２】 上記下部電極は、トランジスタの拡散
層上に設けられたＳｉまたはＷからなるプラグ上に設け
られていることを特徴とする請求項２７記載の誘電体キ
ャパシタ。 - 【請求項３３】 組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒ
ｕr （ただし、ｐ、ｑ、ｒは原子％で表した組成）で表
され、その組成範囲が０≦ｐ≦１００、０≦ｑ≦１０
０、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００である第２の
材料からなる第２の薄膜とからなる薄膜材料で構成され
た下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。 - 【請求項３４】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項３
３記載の誘電体キャパシタ。 - 【請求項３５】 上記誘電体膜は、Ｂｉx （Ｓｒ，Ｃ
ａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、１．７０
≦ｘ≦２．５０、０．６０≦ｙ≦１．２０、ｚ＝９±
ｄ、０≦ｄ≦１．０）で表される結晶層を８５％以上含
む強誘電体からなることを特徴とする請求項３３記載の
誘電体キャパシタ。 - 【請求項３６】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
３３記載の誘電体キャパシタ。 - 【請求項３７】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
３３記載の誘電体キャパシタ。 - 【請求項３８】 上記下部電極は、トランジスタの拡散
層上に設けられたＳｉまたはＷからなるプラグ上に設け
られていることを特徴とする請求項３３記載の誘電体キ
ャパシタ。 - 【請求項３９】 組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒ
ｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組
成）で表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦
９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝
１００である第２の材料からなる第２の薄膜とからなる
薄膜材料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。 - 【請求項４０】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項３
９記載の誘電体キャパシタ。 - 【請求項４１】 上記誘電体膜は、Ｂｉx （Ｓｒ，Ｃ
ａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、１．７０
≦ｘ≦２．５０、０．６０≦ｙ≦１．２０、ｚ＝９±
ｄ、０≦ｄ≦１．０）で表される結晶層を８５％以上含
む強誘電体からなることを特徴とする請求項３９記載の
誘電体キャパシタ。 - 【請求項４２】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
３９記載の誘電体キャパシタ。 - 【請求項４３】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
３９記載の誘電体キャパシタ。 - 【請求項４４】 上記下部電極は、トランジスタの拡散
層上に設けられたＳｉまたはＷからなるプラグ上に設け
られていることを特徴とする請求項３９記載の誘電体キ
ャパシタ。 - 【請求項４５】 組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx
Ｉｒy Ｒｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、
ｚは原子％で表した組成）で表され、その組成範囲が２
０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋
ｂ＋ｃ＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０
≦ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材
料からなる第１の薄膜と、上記第１の薄膜上の、組成式
ＩｒpＰｔq Ｒｕr （ただし、ｐ、ｑ、ｒは原子％で表
した組成）で表され、その組成範囲が０≦ｐ≦１００、
０≦ｑ≦１００、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００
である第２の材料からなる第２の薄膜とからなる薄膜材
料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、 上記誘電体膜を化学気相成長法により形成するようにし
たことを特徴とする誘電体キャパシタの製造方法。 - 【請求項４６】 組成式Ｐｄa （Ｒｈ100-x-y-z Ｐｔx
Ｉｒy Ｒｕz ）b Ｏc （ただし、ａ、ｂ、ｃ、ｘ、ｙ、
ｚは原子％で表した組成）で表され、その組成範囲が２
０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６０、ａ＋
ｂ＋ｃ＝１００、０≦ｘ＜１００、０≦ｙ＜１００、０
≦ｚ＜１００、０≦ｘ＋ｙ＋ｚ＜１００である第１の材
料からなる第１の薄膜と、上記第１の薄膜上の、組成式
ＩｒpＰｔq Ｒｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原
子％で表した組成）で表され、その組成範囲が０≦ｐ≦
９０、０≦ｑ≦９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ
＋ｑ＋ｒ＋ｓ＝１００である第２の材料からなる第２の
薄膜とからなる薄膜材料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、 上記誘電体膜を化学気相成長法により形成するようにし
たことを特徴とする誘電体キャパシタの製造方法。 - 【請求項４７】 組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒ
ｕr （ただし、ｐ、ｑ、ｒは原子％で表した組成）で表
され、その組成範囲が０≦ｐ≦１００、０≦ｑ≦１０
０、０≦ｒ≦１００、ｐ＋ｑ＋ｒ＝１００である第２の
材料からなる第２の薄膜とからなる薄膜材料で構成され
た下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、 上記誘電体膜を化学気相成長法により形成するようにし
たことを特徴とする誘電体キャパシタの製造方法。 - 【請求項４８】 組成式Ｐｄa Ｒｈb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成）で表され、その組成
範囲が２０≦ａ≦７０、１０≦ｂ≦４０、１５≦ｃ≦６
０、ａ＋ｂ＋ｃ＝１００である第１の材料からなる第１
の薄膜と、上記第１の薄膜上の、組成式Ｉｒp Ｐｔq Ｒ
ｕr Ｏs （ただし、ｐ、ｑ、ｒ、ｓは原子％で表した組
成）で表され、その組成範囲が０≦ｐ≦９０、０≦ｑ≦
９０、０≦ｒ≦９０、０≦ｓ≦１０、ｐ＋ｑ＋ｒ＋ｓ＝
１００である第２の材料からなる第２の薄膜とからなる
薄膜材料で構成された下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有する誘電体キャパシタ
の製造方法であって、 上記誘電体膜を化学気相成長法により形成するようにし
たことを特徴とする誘電体キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280382A JPH11121702A (ja) | 1997-10-14 | 1997-10-14 | 薄膜材料およびその製造方法ならびに誘電体キャパシタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280382A JPH11121702A (ja) | 1997-10-14 | 1997-10-14 | 薄膜材料およびその製造方法ならびに誘電体キャパシタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121702A true JPH11121702A (ja) | 1999-04-30 |
Family
ID=17624250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9280382A Pending JPH11121702A (ja) | 1997-10-14 | 1997-10-14 | 薄膜材料およびその製造方法ならびに誘電体キャパシタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459736B2 (en) | 2004-07-28 | 2008-12-02 | Samsung Electronics Co., Ltd. | Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same |
-
1997
- 1997-10-14 JP JP9280382A patent/JPH11121702A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459736B2 (en) | 2004-07-28 | 2008-12-02 | Samsung Electronics Co., Ltd. | Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same |
| US7745233B2 (en) | 2004-07-28 | 2010-06-29 | Samsung Electronics Co., Ltd. | Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451646B1 (en) | High-k dielectric materials and processes for manufacturing them | |
| JPH09153597A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| KR100504318B1 (ko) | 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치 | |
| US6544857B1 (en) | Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method | |
| US20040101977A1 (en) | Low thermal budget fabrication of ferroelectric memory using RTP | |
| JP3109485B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP2003510839A (ja) | バリア層を有する集積回路およびその製造方法 | |
| US8664011B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JP2011096818A (ja) | 半導体装置及びその製造方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JP4331442B2 (ja) | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ | |
| JP2001127258A (ja) | 半導体装置およびその製造方法 | |
| JPH1041486A (ja) | 半導体装置の強誘電体膜及びその形成方法 | |
| US6133092A (en) | Low temperature process for fabricating layered superlattice materials and making electronic devices including same | |
| JP2002076292A (ja) | 金属酸化物誘電体膜 | |
| KR20030042106A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| JPH11121702A (ja) | 薄膜材料およびその製造方法ならびに誘電体キャパシタおよびその製造方法 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JP3171246B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP3353835B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH11121696A (ja) | 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 | |
| KR20000025706A (ko) | 강유전성램 캐패시터의 제조방법 | |
| JP3284978B2 (ja) | キャパシタの製造方法 |