JPH11126794A - 実装回路装置の製造方法 - Google Patents
実装回路装置の製造方法Info
- Publication number
- JPH11126794A JPH11126794A JP9289499A JP28949997A JPH11126794A JP H11126794 A JPH11126794 A JP H11126794A JP 9289499 A JP9289499 A JP 9289499A JP 28949997 A JP28949997 A JP 28949997A JP H11126794 A JPH11126794 A JP H11126794A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- bare chip
- connected terminal
- terminal
- concave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 歩留まりよく、かつ信頼性の高いベアチップ
の接合を可能とした実装回路装置の製造方法の提供。 【解決手段】 配線基板１の被接続端子２面を露出させ
てエッチングマスクを設ける工程と、前記露出する被接
続端子２面に逆電解処理を施して被接続端子面を凹面化
する工程と、前記凹面化した被接続端子２を有する配線
基板１面に異方性導電接着剤層５を介し、かつ前記被接
続端子２に実装すべきベアチップ３の電極端子４を対応
させてベアチップ３を位置決め配置する工程と、前記位
置決め配置したベアチップ３を配線基板１側に加圧しな
がら加熱して接合・一体化する工程とを有することを特
徴とする実装回路装置の製造方法である。
の接合を可能とした実装回路装置の製造方法の提供。 【解決手段】 配線基板１の被接続端子２面を露出させ
てエッチングマスクを設ける工程と、前記露出する被接
続端子２面に逆電解処理を施して被接続端子面を凹面化
する工程と、前記凹面化した被接続端子２を有する配線
基板１面に異方性導電接着剤層５を介し、かつ前記被接
続端子２に実装すべきベアチップ３の電極端子４を対応
させてベアチップ３を位置決め配置する工程と、前記位
置決め配置したベアチップ３を配線基板１側に加圧しな
がら加熱して接合・一体化する工程とを有することを特
徴とする実装回路装置の製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は異方性導電接着剤層
を介してベアチップを配線基板に実装する工程を有する
実装回路装置の製造方法に関する。
を介してベアチップを配線基板に実装する工程を有する
実装回路装置の製造方法に関する。
【０００２】
【従来の技術】半導体素子の実装技術として、配線基板
面に半導体素子チップ（ベアチップ）をフェースダウン
方式でボンディング（実装）することが知られている。
すなわち、実装回路装置を形成（構成）する有効な手段
として、所要の被接続端子が設けられている配線基板面
に、ベアチップの対応する電極端子を位置決め・対向さ
せ、かつ被接続端子面もしくは電極端子面に設けた導電
性バンブを介して圧着し、電気的および機械的な接続を
行う方式が採られている。このベアチップの実装方式
は、従来の、一般的なワイヤボンディング方式に比べ
て、ベアチップの電極端子および対応する配線基板の被
接続端子を一括的に接続できるので、生産性（もしくは
量産性）の点ですぐれている。
面に半導体素子チップ（ベアチップ）をフェースダウン
方式でボンディング（実装）することが知られている。
すなわち、実装回路装置を形成（構成）する有効な手段
として、所要の被接続端子が設けられている配線基板面
に、ベアチップの対応する電極端子を位置決め・対向さ
せ、かつ被接続端子面もしくは電極端子面に設けた導電
性バンブを介して圧着し、電気的および機械的な接続を
行う方式が採られている。このベアチップの実装方式
は、従来の、一般的なワイヤボンディング方式に比べ
て、ベアチップの電極端子および対応する配線基板の被
接続端子を一括的に接続できるので、生産性（もしくは
量産性）の点ですぐれている。
【０００３】また、ベアチップの実装に当たって、異方
性導電接着剤層（ACP:AnisotropicConductive Polymer
Paste）を使用することが知られている。すなわち、配
線基板の被接続端子を形成した面に、異方性導電接着剤
層を配置する一方、ベアチップの対応する電極端子を位
置決め・対向させて加圧・加熱する。この加圧・加熱処
理で、集中的に圧力が加わる被接続端子面−電極端子面
間領域の異方性導電接着剤層は、選択的に導電性化して
電気的な接合を形成するが、他の領域では非導電性のま
ま配線基板およびベアチップを機械的に接合一体化す
る。
性導電接着剤層（ACP:AnisotropicConductive Polymer
Paste）を使用することが知られている。すなわち、配
線基板の被接続端子を形成した面に、異方性導電接着剤
層を配置する一方、ベアチップの対応する電極端子を位
置決め・対向させて加圧・加熱する。この加圧・加熱処
理で、集中的に圧力が加わる被接続端子面−電極端子面
間領域の異方性導電接着剤層は、選択的に導電性化して
電気的な接合を形成するが、他の領域では非導電性のま
ま配線基板およびベアチップを機械的に接合一体化す
る。
【０００４】図３は、異方性導電接着剤層を使用して構
成した実装回路装置の要部構成を示す断面図である。図
３において、１は配線基板、２は前記配線基板１表面に
配設されたCu系の被接続端子、３は前記配線基板１表面
に実装されたベアチップ、４は前記ベアチップ３のAl系
の電極端子、５はAu粒子5aを分散・含有して成る異方性
導電接着剤層である。ここで、異方性導電接着剤層５
は、配線基板１およびベアチップ３の機械的な接合・一
体化を行う一方、被接続端子２面−電極端子４面間では
加圧による分散・含有Au粒子5a同士の接触や充填密度の
向上などに伴って、選択的に導電体化して電気的な接合
を行っている。
成した実装回路装置の要部構成を示す断面図である。図
３において、１は配線基板、２は前記配線基板１表面に
配設されたCu系の被接続端子、３は前記配線基板１表面
に実装されたベアチップ、４は前記ベアチップ３のAl系
の電極端子、５はAu粒子5aを分散・含有して成る異方性
導電接着剤層である。ここで、異方性導電接着剤層５
は、配線基板１およびベアチップ３の機械的な接合・一
体化を行う一方、被接続端子２面−電極端子４面間では
加圧による分散・含有Au粒子5a同士の接触や充填密度の
向上などに伴って、選択的に導電体化して電気的な接合
を行っている。
【０００５】この異方性導電接着剤層を使用する手段
は、電気的な接合、機械的な接合一体化、さらには被接
続部の保護・封止などを合わせて行えるため、ベアチッ
プの実装、あるいはマルチチップモジュールなどの実装
回路装置の製造手段として注目される。
は、電気的な接合、機械的な接合一体化、さらには被接
続部の保護・封止などを合わせて行えるため、ベアチッ
プの実装、あるいはマルチチップモジュールなどの実装
回路装置の製造手段として注目される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記異
方性導電接着剤層５を使用する実装回路装置において
は、次のような不都合が認められることがある。すなわ
ち、機械的な接合・一体性化の点での懸念はないが、被
接続端子２−電極端子４間の電気的な接合の信頼性が懸
念されている。この懸念の回避策として、ベアチップ３
の各電極端子４面をベアチップ３面よりも低く設定する
か、あるいは各電極端子４を囲う壁を形設し、異方性導
電接着剤層５中の導電性粒子5aが、被接続端子２面−電
極端子４面間に溜まり易いようにすることが試みられて
いる（たとえば特開平4-340783号公報）。 しかし、前
記ベアチップ３の各電極端子４領域の加工は、煩雑で、
生産性が大幅に損なわれるという問題がある。特に、ベ
アチップ３の高集積度化が進められている現状では、多
数の、かつ微細な電極端子４面などを選択的に加工する
ことは至難の業であり、その実用性も限界がある。
方性導電接着剤層５を使用する実装回路装置において
は、次のような不都合が認められることがある。すなわ
ち、機械的な接合・一体性化の点での懸念はないが、被
接続端子２−電極端子４間の電気的な接合の信頼性が懸
念されている。この懸念の回避策として、ベアチップ３
の各電極端子４面をベアチップ３面よりも低く設定する
か、あるいは各電極端子４を囲う壁を形設し、異方性導
電接着剤層５中の導電性粒子5aが、被接続端子２面−電
極端子４面間に溜まり易いようにすることが試みられて
いる（たとえば特開平4-340783号公報）。 しかし、前
記ベアチップ３の各電極端子４領域の加工は、煩雑で、
生産性が大幅に損なわれるという問題がある。特に、ベ
アチップ３の高集積度化が進められている現状では、多
数の、かつ微細な電極端子４面などを選択的に加工する
ことは至難の業であり、その実用性も限界がある。
【０００７】本発明は、上記事情に対処してなされたも
ので、歩留まりよく、かつ信頼性の高いベアチップの接
合を可能とした実装回路装置の製造方法の提供を目的と
する。
ので、歩留まりよく、かつ信頼性の高いベアチップの接
合を可能とした実装回路装置の製造方法の提供を目的と
する。
【０００８】
【課題を解決するための手段】請求項１の発明は、配線
基板の被接続端子面を露出させてエッチングマスクを設
ける工程と、前記露出する被接続端子面に逆電解処理を
施して被接続端子面を凹面化する工程と、前記凹面化し
た被接続端子を有する配線基板面に異方性導電接着剤層
を介し、かつ前記被接続端子に実装すべきベアチップの
電極端子を対応させてベアチップを位置決め配置する工
程と、前記位置決め配置したベアチップを配線基板側に
加圧しながら加熱して接合・一体化する工程とを有する
ことを特徴とする実装回路装置の製造方法である。
基板の被接続端子面を露出させてエッチングマスクを設
ける工程と、前記露出する被接続端子面に逆電解処理を
施して被接続端子面を凹面化する工程と、前記凹面化し
た被接続端子を有する配線基板面に異方性導電接着剤層
を介し、かつ前記被接続端子に実装すべきベアチップの
電極端子を対応させてベアチップを位置決め配置する工
程と、前記位置決め配置したベアチップを配線基板側に
加圧しながら加熱して接合・一体化する工程とを有する
ことを特徴とする実装回路装置の製造方法である。
【０００９】請求項２の発明は、配線基板の被接続端子
形成面に光硬化性のドライフィルムを貼合わせる工程
と、前記ドライフィルム主面にマスクを合わせ、露光処
理を施す工程と、前記ドライフィルムを現像処理して被
接続端子面を露出させたエッチングマスクを形成する工
程と、前記露出する被接続端子面に逆電解処理を施して
被接続端子面を凹面化する工程と、前記凹面化した被接
続端子を有する配線基板面に異方性導電接着剤層を介
し、かつ前記被接続端子に実装すべきアチッの電極端子
を対応させてベアチップを位置決め配置する工程と、前
記位置決め配置したベアチップを配線基板側に加圧しな
がら加熱して接合・一体化する工程とを有することを特
徴とする実装回路装置の製造方法である。
形成面に光硬化性のドライフィルムを貼合わせる工程
と、前記ドライフィルム主面にマスクを合わせ、露光処
理を施す工程と、前記ドライフィルムを現像処理して被
接続端子面を露出させたエッチングマスクを形成する工
程と、前記露出する被接続端子面に逆電解処理を施して
被接続端子面を凹面化する工程と、前記凹面化した被接
続端子を有する配線基板面に異方性導電接着剤層を介
し、かつ前記被接続端子に実装すべきアチッの電極端子
を対応させてベアチップを位置決め配置する工程と、前
記位置決め配置したベアチップを配線基板側に加圧しな
がら加熱して接合・一体化する工程とを有することを特
徴とする実装回路装置の製造方法である。
【００１０】本発明において、配線基板は、たとえばエ
ポキシ樹脂やポリイミド樹脂などの樹脂類、セラミック
ス類、あるいはこれらにシリカ粉末などの無機質充填剤
やガラス繊維などを含有させた絶縁物体を絶縁素材と
し、少なくとも一主面に被接続端子を有する実装用の配
線基板が挙げられる。ここで、配線基板は多層型であっ
もよいし、また、被接続端子は、たとえば幅10〜 100μ
m ，ピッチ30〜 150μm程度であり、配線パターンの一
部を形成するCu箔製でもよいが、Ni層を介してAu層など
を積層した構成が望ましい。
ポキシ樹脂やポリイミド樹脂などの樹脂類、セラミック
ス類、あるいはこれらにシリカ粉末などの無機質充填剤
やガラス繊維などを含有させた絶縁物体を絶縁素材と
し、少なくとも一主面に被接続端子を有する実装用の配
線基板が挙げられる。ここで、配線基板は多層型であっ
もよいし、また、被接続端子は、たとえば幅10〜 100μ
m ，ピッチ30〜 150μm程度であり、配線パターンの一
部を形成するCu箔製でもよいが、Ni層を介してAu層など
を積層した構成が望ましい。
【００１１】本発明において、配線基板の被接続端子形
成面をレジストマスキングする光硬化性レジスト材料
は、ドライフィルム型もしくは液体型のいずれでもよ
い。すなわち、エッチングマスクの形成は、貼着した光
硬化性のドライフィルム（厚さ25〜50μm 程度）もしく
はスピーンコーティングなどした感光性樹脂塗膜（厚さ
0.1〜20μm 程度）の露光および現像処理で、選択的な
レジストマスキングを行える。
成面をレジストマスキングする光硬化性レジスト材料
は、ドライフィルム型もしくは液体型のいずれでもよ
い。すなわち、エッチングマスクの形成は、貼着した光
硬化性のドライフィルム（厚さ25〜50μm 程度）もしく
はスピーンコーティングなどした感光性樹脂塗膜（厚さ
0.1〜20μm 程度）の露光および現像処理で、選択的な
レジストマスキングを行える。
【００１２】本発明において、配線基板の被接続端子面
の逆電解処理は、たとえば硫酸銅水溶液を電解液とし、
被接続端子を正極側として10〜50mA，20〜60sec,程度の
時間程度行えば、被接続端子面を深さ 0.1〜 2μm の凹
面に加工できる。なお、この逆電解処理後、レジスト剥
離剤などをしようして、レジストマスクを適宜除去す
る。
の逆電解処理は、たとえば硫酸銅水溶液を電解液とし、
被接続端子を正極側として10〜50mA，20〜60sec,程度の
時間程度行えば、被接続端子面を深さ 0.1〜 2μm の凹
面に加工できる。なお、この逆電解処理後、レジスト剥
離剤などをしようして、レジストマスクを適宜除去す
る。
【００１３】また、本発明において使用する異方性導電
接着剤は、導電性粒子（粒径 3〜 7μm 程度）を分散・
含有する接着性樹脂系であり、たとえば商品名XAP0015
A、XAP0013A（東芝ケミカル社）、商品名 TG9001R-1
（ハイソール社）、商品名33A-496B（スリーボンド
社）、商品名 ACA-o5A（日本ゼオン社）などとして市販
されている。
接着剤は、導電性粒子（粒径 3〜 7μm 程度）を分散・
含有する接着性樹脂系であり、たとえば商品名XAP0015
A、XAP0013A（東芝ケミカル社）、商品名 TG9001R-1
（ハイソール社）、商品名33A-496B（スリーボンド
社）、商品名 ACA-o5A（日本ゼオン社）などとして市販
されている。
【００１４】上記本発明では、配線基板の被接続端子面
を凹面化し、導電性粒子が溜まり易いようにするため、
接続抵抗の低い電気的な接合を容易に、かつ確実に形成
することができる。また、逆電解処理は、配線基板本体
を損傷することなく、厚さが18〜43μm 程度の被接続端
子に対して行われるため、導電性粒子が溜まりとして十
分に機能する深さの凹面加工が行われる。つまり、煩雑
な加工操作などを要せずに、信頼性の高い電気的および
機械的な接合構造を採った実装回路装置の提供が可能と
なる。
を凹面化し、導電性粒子が溜まり易いようにするため、
接続抵抗の低い電気的な接合を容易に、かつ確実に形成
することができる。また、逆電解処理は、配線基板本体
を損傷することなく、厚さが18〜43μm 程度の被接続端
子に対して行われるため、導電性粒子が溜まりとして十
分に機能する深さの凹面加工が行われる。つまり、煩雑
な加工操作などを要せずに、信頼性の高い電気的および
機械的な接合構造を採った実装回路装置の提供が可能と
なる。
【００１５】
【発明の実施の形態】以下図１および図２を参照して実
施例を説明する。
施例を説明する。
【００１６】図１は、第１の実施例における工程・手順
を示すフローチャート図である。
を示すフローチャート図である。
【００１７】先ず、一主面に厚さ33μm 、幅80μm 、ピ
ッチ 150μm の被接続端子が設けられた配線基板を用意
し、この配線基板の被接続端子が設けられている面に、
厚さ50μm の光硬化性ドライフィルム（商品名，リスト
ンT-4200、デュポン社）を貼着（ラミネート）する。な
お、この貼着は、真空ラミネーターを用いて、60℃，25
sec,の条件で行った。
ッチ 150μm の被接続端子が設けられた配線基板を用意
し、この配線基板の被接続端子が設けられている面に、
厚さ50μm の光硬化性ドライフィルム（商品名，リスト
ンT-4200、デュポン社）を貼着（ラミネート）する。な
お、この貼着は、真空ラミネーターを用いて、60℃，25
sec,の条件で行った。
【００１８】その後、前記貼着した光硬化性ドライフィ
ルム面上に、ポジデータ型の銀塩フィルムマスクを位置
合わせし、35mJ／cm2 の光量の露光を行ってから、炭酸
ナトリウム水溶液で現像処理を施して、被接続端子面を
径75μm 程度露出させてエッチングマスクを設ける。次
いで、前記マスキングした配線基板を硫酸銅水溶液に浸
漬し、前記露出している被接続端子面について、電流15
mA，通電時間60sec.の条件で逆電解処理を行って、深さ
2μm 程度の凹面に加工した。
ルム面上に、ポジデータ型の銀塩フィルムマスクを位置
合わせし、35mJ／cm2 の光量の露光を行ってから、炭酸
ナトリウム水溶液で現像処理を施して、被接続端子面を
径75μm 程度露出させてエッチングマスクを設ける。次
いで、前記マスキングした配線基板を硫酸銅水溶液に浸
漬し、前記露出している被接続端子面について、電流15
mA，通電時間60sec.の条件で逆電解処理を行って、深さ
2μm 程度の凹面に加工した。
【００１９】前記逆電解処理終了後、苛性ソーダ水溶液
を剥離液として、エッチングマスクを剥離・除去する一
方、洗浄、乾燥処理を行った。その後、配線基板の被接
続端子形成面に、粒径 5〜 7μm 程度の導電性粒子を分
散含有する異方性導電接着剤（XAP0015A）をディスペン
サーにて 0.03g程度塗布・乾燥し、異方性導電接着剤上
にICベアチップチップ（ 8mm角程度）を位置合わせ・配
置してから、ボンダーにてICフリップチップを加熱、加
圧（温度： 150℃、30 sec、パッド１個当たり250g程度
の加圧）として、配線基板面にICベアチップを実装し、
実装回路装置を作成した。
を剥離液として、エッチングマスクを剥離・除去する一
方、洗浄、乾燥処理を行った。その後、配線基板の被接
続端子形成面に、粒径 5〜 7μm 程度の導電性粒子を分
散含有する異方性導電接着剤（XAP0015A）をディスペン
サーにて 0.03g程度塗布・乾燥し、異方性導電接着剤上
にICベアチップチップ（ 8mm角程度）を位置合わせ・配
置してから、ボンダーにてICフリップチップを加熱、加
圧（温度： 150℃、30 sec、パッド１個当たり250g程度
の加圧）として、配線基板面にICベアチップを実装し、
実装回路装置を作成した。
【００２０】図２は、上記によって製造した実装回路装
置の要部構成を断面的に示したもので、１は配線基板、
２は前記配線基板１面に配設されたCu系の被接続端子、
３は前記配線基板１面に実装されたベアチップ、４は前
記ベアチップ３のAl系の電極端子、５はAu粒子5aを分散
・含有して成る異方性導電接着剤層である。ここで、被
接続端子面は凹面化しており、この凹面化領域にAu粒子
5aが容易に、確実に溜まる形態を採っているため、低抵
抗な信頼性の高い電気的な接続ないし接合が形成され
る。
置の要部構成を断面的に示したもので、１は配線基板、
２は前記配線基板１面に配設されたCu系の被接続端子、
３は前記配線基板１面に実装されたベアチップ、４は前
記ベアチップ３のAl系の電極端子、５はAu粒子5aを分散
・含有して成る異方性導電接着剤層である。ここで、被
接続端子面は凹面化しており、この凹面化領域にAu粒子
5aが容易に、確実に溜まる形態を採っているため、低抵
抗な信頼性の高い電気的な接続ないし接合が形成され
る。
【００２１】すなわち、配線基板１面とベアチップ面と
の間に介在し、接合一体化を行っている異方性導電接着
剤層５は、配線基板１およびベアチップ３の機械的な接
合・一体化を行う。一方、被接続端子２面−電極端子４
面間では、分散・含有Au粒子5aが被接続端子２の凹面に
滞留し、かつ面局部的な加圧によって押し出されること
なく、Au粒子5a同士が充填密度の高い状態で接触して、
選択的な導電体化で電気的接合が行われる。
の間に介在し、接合一体化を行っている異方性導電接着
剤層５は、配線基板１およびベアチップ３の機械的な接
合・一体化を行う。一方、被接続端子２面−電極端子４
面間では、分散・含有Au粒子5aが被接続端子２の凹面に
滞留し、かつ面局部的な加圧によって押し出されること
なく、Au粒子5a同士が充填密度の高い状態で接触して、
選択的な導電体化で電気的接合が行われる。
【００２２】次ぎに、第２の実施例について説明する。
【００２３】先ず、一主面に厚さ33μm 、幅80μm 、ピ
ッチ 150μm の被接続端子が設けられた配線基板を用意
し、この配線基板の被接続端子が設けられている面に、
感光性の液体レジスト（商品名， APZ4903、クラリアン
ト・ジャパン社）をスピーンコートし、厚さ15μm の感
光性レジスト層を設けた。なお、前記スピーンコート
は、１回目が500rpm， 5min.、２回目が2000 rpm，30mi
n.の条件で行った。
ッチ 150μm の被接続端子が設けられた配線基板を用意
し、この配線基板の被接続端子が設けられている面に、
感光性の液体レジスト（商品名， APZ4903、クラリアン
ト・ジャパン社）をスピーンコートし、厚さ15μm の感
光性レジスト層を設けた。なお、前記スピーンコート
は、１回目が500rpm， 5min.、２回目が2000 rpm，30mi
n.の条件で行った。
【００２４】その後、前記スピンコートしたレジスト層
を、 100℃，30min.加熱処理してから、ネガ型のガラス
マスクを位置合わせし、 800mJ／cm2 の光量の露光を行
い、さらに、現像液（商品名，AZ400K、クラリアント・
ジャパン社）で現像処理を施して、被接続端子面を径75
μm 程度露出させてエッチングマスクを設ける。次い
で、前記マスキングした配線基板を 120℃，30min.加熱
処理し、エッチングマスクのポストベークを行った。
を、 100℃，30min.加熱処理してから、ネガ型のガラス
マスクを位置合わせし、 800mJ／cm2 の光量の露光を行
い、さらに、現像液（商品名，AZ400K、クラリアント・
ジャパン社）で現像処理を施して、被接続端子面を径75
μm 程度露出させてエッチングマスクを設ける。次い
で、前記マスキングした配線基板を 120℃，30min.加熱
処理し、エッチングマスクのポストベークを行った。
【００２５】その後、前記ポストベーク処理を施した配
線基板を硫酸銅水溶液に浸漬し、前記露出している被接
続端子面について、電流15mA，通電時間 1min.の条件で
逆電解処理を行って、深さ 2μm 程度の凹面に加工し
た。前記逆電解処理終了後、剥離液（商品名，AZリムー
バー100 、クラリアント・ジャパン社）を用いて、エッ
チングマスクを剥離・除去する一方、洗浄、乾燥処理を
行った。その後、配線基板の被接続端子形成面に、粒径
5〜 7μm 程度の導電性粒子を分散含有する異方性導電
接着剤をディスペンサにて 0.03g程度塗布・乾燥し、異
方性導電接着剤上にICベアチップを位置合わせ・配置し
てから、ボンダーにてICベアチップを加熱、加圧（温
度： 150℃、30 sec、パッド１個当たり250g程度の加
圧）して、配線基板面にICベアチップを実装し、実装回
路装置を作成した。
線基板を硫酸銅水溶液に浸漬し、前記露出している被接
続端子面について、電流15mA，通電時間 1min.の条件で
逆電解処理を行って、深さ 2μm 程度の凹面に加工し
た。前記逆電解処理終了後、剥離液（商品名，AZリムー
バー100 、クラリアント・ジャパン社）を用いて、エッ
チングマスクを剥離・除去する一方、洗浄、乾燥処理を
行った。その後、配線基板の被接続端子形成面に、粒径
5〜 7μm 程度の導電性粒子を分散含有する異方性導電
接着剤をディスペンサにて 0.03g程度塗布・乾燥し、異
方性導電接着剤上にICベアチップを位置合わせ・配置し
てから、ボンダーにてICベアチップを加熱、加圧（温
度： 150℃、30 sec、パッド１個当たり250g程度の加
圧）して、配線基板面にICベアチップを実装し、実装回
路装置を作成した。
【００２６】上記によって製造した実装回路装置も、第
１の実施例の場合と同様の構造を成していた。すなわ
ち、配線基板面とベアチップ面との間に介在し、接合一
体化を行っている異方性導電接着剤層は、配線基板およ
びベアチップの機械的な接合・一体化を行う。一方、被
接続端子面−電極端子面間では、分散・含有Au粒子が被
接続端子の凹面に滞留し、かつ面局部的な加圧によって
押し出されることなく、Au粒子同士が充填密度の高い状
態で接触して、選択的な導電体化で電気的接合が行われ
ていた。
１の実施例の場合と同様の構造を成していた。すなわ
ち、配線基板面とベアチップ面との間に介在し、接合一
体化を行っている異方性導電接着剤層は、配線基板およ
びベアチップの機械的な接合・一体化を行う。一方、被
接続端子面−電極端子面間では、分散・含有Au粒子が被
接続端子の凹面に滞留し、かつ面局部的な加圧によって
押し出されることなく、Au粒子同士が充填密度の高い状
態で接触して、選択的な導電体化で電気的接合が行われ
ていた。
【００２７】この発明は、上記実施例に限定されるもの
でなく、発明の趣旨を逸脱しない範囲でいろいろの変形
を採ることができる。たとえば配線基板面の被接続端子
の大きさ、ピッチあるいは構成などを始め、光効果性樹
脂（レジスストマスク材）、現像液、逆電解液などは、
使用する配線基板に対応して適宜選択する。
でなく、発明の趣旨を逸脱しない範囲でいろいろの変形
を採ることができる。たとえば配線基板面の被接続端子
の大きさ、ピッチあるいは構成などを始め、光効果性樹
脂（レジスストマスク材）、現像液、逆電解液などは、
使用する配線基板に対応して適宜選択する。
【００２８】
【発明の効果】上記説明したように、本発明に係る実装
回路装置の製造方法によれば、配線基板の被接続端子面
が凹面化加工され、導電性粒子が溜まり易くなるため、
容易、かつ確実に、信頼性の高い電気的な接合・実装が
形成される。また、逆電解処理による被接続端子の凹面
化加工は、配線基板本体を損傷することなく、容易に行
えるので、生産性や歩留まり問題が懸念される恐れもな
い。すなわち、煩雑な加工操作などを要せずに、信頼性
の高い電気的および機械的な接合構造を採った実装回路
装置を歩留まりよく提供できる。
回路装置の製造方法によれば、配線基板の被接続端子面
が凹面化加工され、導電性粒子が溜まり易くなるため、
容易、かつ確実に、信頼性の高い電気的な接合・実装が
形成される。また、逆電解処理による被接続端子の凹面
化加工は、配線基板本体を損傷することなく、容易に行
えるので、生産性や歩留まり問題が懸念される恐れもな
い。すなわち、煩雑な加工操作などを要せずに、信頼性
の高い電気的および機械的な接合構造を採った実装回路
装置を歩留まりよく提供できる。
【図１】本発明に係る実施態様の工程例を示すフローチ
ャート図。
ャート図。
【図２】本発明に係る製造方法例で製造した実装回路装
置の要部構成を示す断面図。
置の要部構成を示す断面図。
【図３】従来の製造方法で製造した実装回路装置の要部
構成を示す断面図。
構成を示す断面図。
１……配線基板 ２……配線基板の被接続端子 ３……ベアチップ ４……ベアチップの電極端子 ５……異方性導電接着剤層 5a……導電性粒子
Claims (2)
- 【請求項１】 配線基板の被接続端子面を露出させてエ
ッチングマスクを設ける工程と、 前記露出した被接続端子面に逆電解処理を施して被接続
端子面を凹面化する工程と、 前記凹面化した被接続端子を有する配線基板面に異方性
導電接着剤層を介し、かつ前記被接続端子に実装すべき
ベアチップの電極端子を対応させてベアチップを位置決
め配置する工程と、 前記位置決め配置したベアチップを配線基板側に加圧し
ながら加熱して接合・一体化する工程とを有することを
特徴とする実装回路装置の製造方法。 - 【請求項２】 配線基板の被接続端子形成面に光硬化性
のドライフィルムを貼合わせる工程と、 前記ドライフィルム主面にマスクを合わせ、露光処理を
施す工程と、 前記ドライフィルムを現像処理して被接続端子面を露出
させたエッチングマスクを形成する工程と、 前記露出する被接続端子面に逆電解処理を施して被接続
端子面を凹面化する工程と、 前記凹面化した被接続端子を有する配線基板面に異方性
導電接着剤層を介し、かつ前記被接続端子に実装すべき
ベアチップの電極端子を対応させてベアチップを位置決
め配置する工程と、 前記位置決め配置したベアチップを配線基板側に加圧し
ながら加熱して接合・一体化する工程とを有することを
特徴とする実装回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9289499A JPH11126794A (ja) | 1997-10-22 | 1997-10-22 | 実装回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9289499A JPH11126794A (ja) | 1997-10-22 | 1997-10-22 | 実装回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11126794A true JPH11126794A (ja) | 1999-05-11 |
Family
ID=17744075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9289499A Withdrawn JPH11126794A (ja) | 1997-10-22 | 1997-10-22 | 実装回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11126794A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100616792B1 (ko) * | 1999-08-09 | 2006-08-29 | 소니 케미카루 가부시키가이샤 | 반도체 소자의 실장 방법 및 실장 장치 |
-
1997
- 1997-10-22 JP JP9289499A patent/JPH11126794A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100616792B1 (ko) * | 1999-08-09 | 2006-08-29 | 소니 케미카루 가부시키가이샤 | 반도체 소자의 실장 방법 및 실장 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JP2002076055A (ja) | 半導体装置の実装方法および実装構造 | |
| JPH1032224A (ja) | 半導体装置及びその製造方法 | |
| JP2004103665A (ja) | 電子デバイスモジュール | |
| US20060118940A1 (en) | Semiconductor device and method of fabricating the same | |
| CN101471269A (zh) | 半导体器件的制造方法 | |
| JP2000174050A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| US7087510B2 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JPH11126794A (ja) | 実装回路装置の製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2002064161A (ja) | 半導体チップ及びその製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP2003152023A (ja) | 半導体装置の接続構造とその製造方法 | |
| JP3867565B2 (ja) | 基板の接続方法および半導体パッケージの製造方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| KR100934862B1 (ko) | 접촉패드가 구비된 표면을 가진 전기장치의 전기적 및기계적 연결을 허용하는 방법 및 장치 | |
| JP4691759B2 (ja) | 基板の接続方法 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP3829649B2 (ja) | フリップチップ実装方法 | |
| JP3640781B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0491447A (ja) | 半導体素子の実装方法 | |
| JPH11260961A (ja) | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |