JPH11126865A5 - - Google Patents

Claims (4)

1. 半導体素子を製造する方法であって：
   穴（１５）を具備するフラグ（１４）を有するリードフレーム（１２）を準備する段階；
   前記フラグ上に電子チップ（１１）を配置する段階であって、前記電子チップは前記穴を覆う、段階；および
   前記電子チップおよび前記リードフレームの周りにパッケージング材料（１７）を配置する段階であって、前記フラグの穴は前記パッケージング材料を配置する段階の後にも露出されている、段階；
   を具備することを特徴とする半導体素子を製造する方法。
2. 電子素子を作製する方法であって：
   穴を有する物理的結合部分（１４）に隣接した電気的結合部分（１３）を備えた支持基板（１２）を準備する段階；
   電子デバイスを有する電子基板（１１）を準備する段階；および
   前記電子基板（１１）を前記物理的結合部分に物理的に結合する段階であって、前記電子基板は前記穴の上に配置され、前記電子デバイスは前記電気的結合部分に電気的に結合される、段階；
   を具備し、前記物理的に結合する段階はさらに：
   前記電子基板（１１）の中央部分を前記支持基板の前記物理的結合部分における穴の上に整列する段階；および
   接着剤（１６）を使用して前記電子基板を前記支持基板の前記物理的結合部分の周囲に結合する段階であって、前記接着剤は前記電子基板の前記中央部分と前記物理的結合部分の中央部分との間にギャップを提供する、段階；
   を具備することを特徴とする電子素子を作製する方法。
3. 電子素子を製造する方法であって：
   フラグ（１４）と、前記フラグと同一面上にあるリード（１３）とを有するリードフレーム（１２）を準備する段階であって、前記フラグは穴を有する、段階；
   電子基板（１１）を前記フラグに接着する段階であって、前記電子基板の表面はボンディング・パッド（２１）を有し、前記ボンディング・パッドは前記フラグの方向を向き、前記電子基板は前記穴を覆い、かつ前記フラグは前記ボンディング・パッド上にない、段階；
   前記ボンディング・パッドを前記リードにワイヤ・ボンディングする段階；および
   前記電子基板および前記リードフレームを成形材料（１７）で封入する段階であって、前記成形材料は前記フラグの前記穴を覆わない、段階；
   を具備することを特徴とする電子素子を製造する方法。
4. 半導体素子であって：
   フラグ（１４）と、前記フラグと同一面上にあるリード（１３）とを有し、前記フラグが穴（１５）を有するリードフレーム（１２）；
   前記フラグに物理的に結合された電子基板（１１）であって、前記電子基板の表面はボンディング・パッド（２１）を有し、前記ボンディング・パッドは前記フラグの方向を向き、前記電子基板は前記穴を覆い、かつ前記フラグは前記ボンディング・パッド上にない、電子基板；
   前記ボンディング・パッド（２１）を前記リード（１３）に接合するワイヤ（２２）；および
   前記電子基板および前記リードフレームをパッケージング材料で封入するための封入材（１７）であって、前記パッケージング材料は前記フラグの穴を覆わない、封入材；
   を具備することを特徴とする半導体素子。